JP2007088473A - エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 - Google Patents

エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 Download PDF

Info

Publication number
JP2007088473A
JP2007088473A JP2006254947A JP2006254947A JP2007088473A JP 2007088473 A JP2007088473 A JP 2007088473A JP 2006254947 A JP2006254947 A JP 2006254947A JP 2006254947 A JP2006254947 A JP 2006254947A JP 2007088473 A JP2007088473 A JP 2007088473A
Authority
JP
Japan
Prior art keywords
wafer
susceptor
silicon wafer
silicon
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006254947A
Other languages
English (en)
Other versions
JP4723446B2 (ja
Inventor
Reinhard Schauer
シャウアー ラインハルト
Thorsten Schneppensieper
シュネッペンジーパー トルステン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2007088473A publication Critical patent/JP2007088473A/ja
Application granted granted Critical
Publication of JP4723446B2 publication Critical patent/JP4723446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】良好な局所的平坦度を備えたエピタキシャルシリコンウェハの歩留まりを高め、将来の世代の要求を満足するウェハを提供する。
【解決手段】所定数のエピタキシコーティングが終了するたびにサセプタのエッチング処理を行い、このエッチング処理後にサセプタを親水化する。
【選択図】図６

Description

本発明は、エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法に関する。
エピタキシコーティングされたシリコンウェハすなわちエピタキシャルシリコンウェハは、半導体産業における使用、特に、高度に集積されたエレクトロニクス部品、例えばマイクロプロセッサまたはメモリチップなどの製造に適している。ここで、エレクトロニクス部品の形成されるシリコンウェハの前面の平坦度には高い要求が課される。部品の製造に際しては、シリコンウェハの露光すなわちリソグラフィおよび中間研磨プロセスすなわち化学的機械的研磨ＣＭＰにおける問題を低く抑圧しなければならない。
ここでの重要な特性はシリコンウェハの前面の局所的平坦度またはローカルジオメトリである。こんにちのステッパ技術ではシリコンウェハの前面の部分領域において最適な局所的平坦度ＳＦＱＲ（"site front-surface referenced least squares/range"＝定義された寸法の前面に対する素子面（測定窓すなわち"サイト"）ごとの最小２乗誤差による正負の差の範囲）が要求される。ここで局所的平坦度最大値ＳＦＱＲｍａｘとは１つのシリコンウェハ上で考慮される複数の素子面についてのＳＦＱＲ値のうち最大のものである。
局所的平坦度最大値は通常、例えば３ｍｍのエッジ除外領域を考慮して求められる。シリコンウェハ上の名目上のエッジ除外領域の面積は通常ＦＱＡ（"fixed quality area"）と称される。面積の一部がＦＱＡ外に位置するもののその中心がＦＱＡ内に位置するサイトは"パーシャルサイト"と称される。局所的平坦度最大値を求める場合、"パーシャルサイト"が用いられることは少なく、いわゆる"フルサイト"、すなわち完全にＦＱＡ内に位置する素子面のみが用いられることが多い。しかし、局所的平坦度最大値を比較できるようにするためには、エッジ除外領域ひいてはＦＱＡサイズその他により"パーシャルサイト"が考慮されたか否かを表すことが不可欠である。
一般に知られている常識的基準によれば、シリコンウェハのＳＦＱＲｍａｘ値は当該のシリコンウェハ上で製造可能な半導体素子の線幅以下でなければならない。この値が上方超過されると、ステッパのフォーカシングに問題が発生し、ひいては関係する素子の損失につながる。ただしコスト最適化の観点から、こんにちでは、素子面が例えばメーカ専用の唯一のＳＦＱＲｍａｘを上回っているからといってただちにシリコンウェハをはねのけるのではなく、素子面に対して所定のパーセント分、例えば１％高い値を許容するのがふつうである。通常はサイトのうち、所定の限界値の下方超過に対して許容可能なパーセント分はＰＵＡ（percent useable area）値と表される。例えばＳＦＱＲｍａｘが０．１μｍ以下であってＰＵＡ値が９９％であるというとき、サイトの９９％が０．１μｍ以下のＳＦＱＲｍａｘを有し、サイトの残り１％についてそれより高いＳＦＱＲ値（チップ歩留り）が許容されるということになる。
従来技術によれば、シリコンウェハは、ケイ素の単結晶を個々のウェハへ分割するステップ、機械的感受性の高いエッジを面取りするステップ、およびグラインディング・ラッピング・ポリシングなどの研磨ステップのプロセスシーケンスにより製造される。欧州公開第５４７８９４号明細書からはラッピングプロセスが公知であり、欧州公開第２７２５３１号明細書および欧州公開第５８０１６２号明細書からはグラインディングプロセスが公知である。
最終的な平坦度は一般にポリシングステップにより形成される。場合によってはこれに先行して障害となる結晶層および汚染物を除去するためのエッチングステップが行われることもある。適切なエッチングプロセスは例えば独国特許第１９８３３２５７号明細書から公知である。古典的な一方面のみの研磨プロセスすなわちシングルサイドポリシングプロセスでは一般に並行的な平坦度が劣化するのに対し、両面の研磨プロセスすなわちダブルサイドポリシングではシリコンウェハの平坦度が改善される。
したがって研磨されるシリコンウェハでは機械的および化学的機械的な処理ステップ、例えばグラインディング、ラッピングおよびポリシングにより必要な平坦度が達成される。
独国特許第１９９３８３４０号明細書には、単結晶のシリコンウェハ上に、後に半導体素子を被着するための、同じ結晶方向を有する単結晶ケイ素層、いわゆるエピタキシャル層が堆積されることが記載されている。このようなエピタキシコーティングされたウェハまたはエピタキシャルシリコンウェハは均一の材料から成るシリコンウェハに比べて、例えばバイポーラＣＭＯＳ回路のチャージ交番ひいては素子の短絡すなわちラッチアップ問題の阻止、ＣＯＰ（"crystal-originated particles"）数の低下などの欠陥密度の低減、および酸素含有量の低減など、或る程度の利点を有する。これにより素子領域における酸素の急変化による短絡のおそれが排除される。
従来技術によれば、エピタキシャルシリコンウェハは適切な前処理、すなわち剥離研磨ステップ、最終研磨ステップ、洗浄ステップおよびエピタキシステップのプロセスシーケンスにより製造される。
独国公開第１００２５８７１号明細書からは、前面にエピタキシャル層の堆積されたシリコンウェハの製造方法が公知である。この方法は、（ａ）唯一の研磨ステップとしての剥離研磨ステップ、（ｂ）シリコンウェハの水系洗浄および乾燥ステップ、（ｃ）エピタキシリアクタ内で温度９５０℃〜１２５０℃でシリコンウェハの前面を前処理する前処理ステップ、および（ｄ）前処理されたシリコンウェハの前面へエピタキシャル層を堆積する堆積ステップを有する。
シリコンウェハを粒子負荷から保護するために、ポリシング後のシリコンウェハに水系洗浄を施すことはよく行われている。こうした水系洗浄はシリコンウェハの前面および後面に、洗浄および測定のタイプに応じて約０．５ｎｍ〜２ｎｍのきわめて薄い自然酸化物を生じる。
この自然酸化物はエピタキシリアクタ内での水素雰囲気におけるシリコンウェハの前処理の際に除去される。水素雰囲気における前処理はＨ２ベークとも称される。
第２のステップでは、シリコンウェハの前面の表面粗面性が低減され、表面の研磨欠陥が除去される。これはエッチング剤を用いたシリコンウェハの前処理によって行われる。通常はエッチング剤としてガス状の塩化水素ＨＣｌがが水素雰囲気に添加されて使用される。これはＨＣｌエッチングとも称される。
このように用意されたシリコンウェハに対して続いてエピタキシャル層が形成される。エピタキシリアクタ、特に半導体産業においてシリコンウェハ上にエピタキシャル層を堆積するために使用されるリアクタは従来技術から公知である。エピタキシリアクタでは、１つまたは複数のシリコンウェハが熱源、例えばランプまたはランプグループによって、有利には上方および下方から加熱され、続いてケイ素化合物を含むソースガス（シラン）、キャリアガス（例えば水素）および場合によりドーパントガス（例えばジボラン）から成る混合ガスにさらされる。
エピタキシャル層の堆積は通常ＣＶＤ（"chemical vapor deposition"）によって行われる。これはソースガスとしてシラン、例えばトリクロルシラン（ＴＣＳ）ＳｉＨＣｌ３をシリコンウェハの表面へ供給し、温度６００℃〜１２５０℃でケイ素および揮発性の副生成物の吸着脱離を起こさせて、シリコンウェハ上にエピタキシャルケイ素層を成長させることにより行われる。エピタキシャル層はドープしなくてもよいし、ホウ素、リン、ヒ素またはアンチモンなどの適切なドーパントガスによってドープして導電型および導電度を調整してもよい。
エピタキシリアクタの堆積チャンバにおいて、前処理中およびエピタキシコーティング中のシリコンウェハの載置台として、例えばグラファイト、炭化ケイ素ＳｉＣまたは石英から成るサセプタが用いられる。このときシリコンウェハは通常、当該のサセプタの切欠部内に載置される。これにより均等な加熱が保証され、通常は堆積の行われないシリコンウェハの後面がソースガスから保護される。
従来技術によればエピタキシリアクタのプロセスチャンバは１つまたは複数のシリコンウェハに対して構成されている。
１５０ｍｍ以上の大きな径を有するシリコンウェハでは、通常、個別ウェハリアクタが使用される。なぜなら良好なエピタキシャル層の厚さ均等性が得られることが知られているからである。層の厚さ均等性は種々の手段、例えばガス流（水素，ＴＣＳ）の変更、ガス流入装置すなわちインジェクタの組み込みおよび調整、堆積温度の変更、またはサセプタの修正により調整することができる。
またエピタキシプロセスでは複数回のシリコンウェハのエピタキシコーティングの後、基板を取り除いたサセプタのエッチング処理を行うのがふつうである。ここではサセプタおよびプロセスチャンバの部分からケイ素の沈着物が除去される。個別ウェハリアクタにおいて例えば塩化水素ＨＣｌを用いる当該のエッチング処理は、たいていのケースでは数個、例えば３個〜５個のシリコンウェハを処理した後、薄いエピタキシャル層を部分的に堆積するケースでは多数個、例えば１０個〜２０個のシリコンウェハを処理した後に行われる。
ふつうは唯一のＨＣｌエッチング処理が行われるか、または１回のＨＣｌエッチング処理および短時間のサセプタコーティングが行われる。サセプタのコーティングはシリコンウェハを直接にサセプタ上に載置しないようにするために行われる。
エピタキシャルシリコンウェハの一部、特に縁領域で局所的平坦度が劣化するため、従来技術から公知の手法は歩留まりが悪いと判明している。例えばサセプタのエッチング処理を４回のエピタキシコーティングの終了ごとに行う場合、そのつど少なくとも1つのエピタキシャルシリコンウェハの縁領域の局所的平坦度が著しく劣化してしまう。局所的平坦度最大値ＳＦＱＲｍａｘは当該のエピタキシャルシリコンウェハでは通常０．０５μｍ以上となり、そのためこれは４５ｎｍよりも線幅の小さい将来の世代のエレクトロニクス部品の構造シミュレーションすなわちステッパテクノロジには適さない。
欧州公開第５４７８９４号明細書 欧州公開第２７２５３１号明細書 欧州公開第５８０１６２号明細書 独国特許第１９８３３２５７号明細書 独国特許第１９９３８３４０号明細書 独国公開第１００２５８７１号明細書
したがって本発明の課題は、良好な局所的平坦度を備えたエピタキシャルシリコンウェハの歩留まりを高め、将来の世代の要求を満足するウェハを提供することである。
この課題は、少なくとも前面の研磨された複数のシリコンウェハを用意し、用意されたシリコンウェハのそれぞれを順次にエピタキシリアクタ内のサセプタ上に載置してコーティングするエピタキシャルシリコンウェハの製造方法であって、水素雰囲気における第１のステップと水素流にエッチング剤を添加した雰囲気における第２のステップとで前処理し、続いて研磨面をエピタキシャルコーティングし、ウェハをエピタキシリアクタから取り出すエピタキシャルシリコンウェハの製造方法において、所定数のエピタキシコーティングが終了するたびにサセプタのエッチング処理を行い、このエッチング処理後にサセプタを親水化することにより解決される。
本発明の方法ではまず少なくとも前面の研磨された複数のシリコンウェハが用意される。
このために従来技術にしたがって、有利にはチョクラルスキー法のるつぼ引き上げによって形成されたケイ素単結晶が公知の分離プロセス、有利には自由粒（スラリー）または結合粒のダイヤモンドワイヤを備えたワイヤソーを介して複数のシリコンウェハへスライシングされる。
さらに機械的な処理ステップ、例えばシーケンシャルなシングルサイドグラインディングＳＳＧ、並列的なダブルウェハグラインディングＤＤＧまたはラッピングなどが行われる。シリコンウェハのエッジおよび場合により存在する機械的マーク、例えば配向用のノッチまたはシリコンウェハ縁のほぼ直線状のフラット部も一般に面取り処理すなわちエッジノッチグラインディングにより処理される。
また洗浄ステップおよびエッチングステップを含む化学的処理ステップも行われる。
グラインディング・洗浄・エッチングステップの後、従来技術にしたがってシリコンウェハの表面の平滑化が剥離研磨により行われる。シングルサイドポリシングＳＳＰではシリコンウェハの後面が処理中に接合剤接着、真空接着または粘着により支持プレート上に保持される。ダブルサイドポリシングＤＳＰではシリコンウェハは薄い歯付きウェハに緩く係合され、研磨布によってカバーされた上方および下方の研磨テーブルから浮き上がり、前面および後面が同時に研磨される。
用意されたシリコンウェハは少なくともその前面が研磨されている。
続いて用意されたシリコンウェハの前面が有利にはベールなしで（schleierfrei)、例えばアルカリ性研磨剤を加えたソフト研磨布により研磨される。このステップで達成すべきシリコンウェハの平坦度に対して材料剥離は比較的小さく、有利には０．０５μｍ〜１．５μｍである。技術文献ではこのステップはＣＭＰ（化学的機械的研磨プロセス）と称されることが多い。
研磨後、シリコンウェハに対し、従来技術にしたがって水系洗浄および乾燥が行われる。これは、複数のシリコンウェハをバッチとして同時に槽内でまたはスプレープロセスによって洗浄してもよいし、ウェハごとに個別に洗浄してもよい。
続いて、エピタキシリアクタ内で、用意されたシリコンウェハの研磨面にエピタキシャル層が堆積される。
有利には、用意するシリコンウェハは単結晶ケイ素材料から成るウェハ、ＳＯＩ（"silicon-on-insulator"）ウェハ、歪みケイ素層を備えたシリコン（"strained silicon"）ウェハまたはｓＳＯＩ（"strained silicon-on-insulator"）ウェハである。
エピタキシャル層をシリコンウェハの研磨面に堆積する本来の堆積ステップに先行して、まずシリコンウェハの前処理が純粋な水素雰囲気において、有利には温度範囲９５０℃〜１２００℃のプロセスチャンバ内で行われる。これにより先行の洗浄ステップ後に生じた自然酸化物がシリコンウェハの前面から剥離される。
このとき水素流は１ｓｌｍ〜１００ｓｌｍ、有利には３０ｓｌｍ〜６０ｓｌｍの範囲で行われる。ここでｓｌｍとは標準リットル毎分（Standard Liter pro Minute）のことである。
第２のステップでは、水素流にエッチング剤が添加された雰囲気において、有利には温度範囲９５０℃〜１２００℃でシリコンウェハが前処理される。
通常はエッチング剤としてガス状の塩化水素が使用される。ガス状の塩化水素の濃度は有利には５Ｖｏｌ％〜２０Ｖｏｌ％であり、エッチング速度は０．０１μｍ／ｍｉｎ〜０．２μｍ／ｍｉｎである。
有利には、ガス状のＨＣｌのほか、シラン化合物、例えばモノシランＳｉＨ４，ジクロルシランＳｉＨ２Ｃｌ２，トリクロルシラン（ＴＣＳ）ＳｉＨＣｌ３またはテトラクロルシランＳｉＣｌ４が、ケイ素の堆積分および剥離分が同重量となるように水素雰囲気に添加される。この２つの反応は充分に高い反応速度で進行し、表面のケイ素は移動しやすくなり、表面の平滑化および欠陥除去が達成される。
前処理ステップの後、エピタキシャル層は少なくともシリコンウェハの研磨面に堆積される。このためにキャリアガスとしての水素がソースガスとしてのシランソースに添加される。エピタキシャル層の堆積は使用されるシランソースに依存して温度範囲９００℃〜１２００℃で行われる。
有利には、シランソースとしてトリクロルシランＴＣＳが堆積温度範囲１０５０℃〜１１５０℃で使用される。
堆積されるエピタキシャル層の厚さは有利には０．５μｍ〜５μｍである。
シリコンウェハのエピタキシコーティングが所定回数終了した後、サセプタのエッチング処理が行われる。このときサセプタ上には基板は存在しない。
有利には、エピタキシリアクタのプロセスチャンバ内で１回〜５回エピタキシコーティングが行われた後、エッチング処理が行われる。これは、例えばシリコンウェハのエピタキシコーティングが３回終了するごとにエピタキシャルシリコンウェハがサセプタまたはエピタキシリアクタから取り出され、続いてサセプタに対してエッチング処理が行われるということを意味する。
このエッチング処理は有利には塩化水素ＨＣｌを用いて行われる。
本発明によれば、当該のエッチング処理後、サセプタが親水化される。このサセプタの親水化により、サセプタの表面が酸素飽和し、サセプタ表面が親水性となる。
サセプタの親水化は有利には親水性ウェハを短時間だけサセプタ上に載置することにより行われる。
親水性ウェハは少なくとも一方面に親水性層を含むウェハである。このウェハは親水性層とサセプタ表面とが接触するようにサセプタ上に載置される。
親水性ウェハがサセプタ上に載置されているあいだ、サセプタ温度またはプロセスチャンバ内の温度は有利には７００℃〜１１００℃である。
このとき親水性ウェハはコーティングされない。
親水性ウェハは有利には１ｓ〜３０ｓ後に再びサセプタから取り出される。
続いて次に用意されたシリコンウェハがエピタキシコーティングされる。
特に有効かつ有利なのは、親水性ウェハとして、熱酸化物層またはＬＴＯ（"Low Temperature Oxid"）層を含むケイ素から成るウェハを使用することである。
ＬＴＯウェハがサセプタ上に載置されているあいだ、サセプタは有利には温度範囲７００℃〜９００℃で処理される。
ＬＴＯウェハは有利には1ｓ〜１０ｓ後に再びサセプタから取り出される。
特に有利には、サセプタのエッチング処理はエピタキシコーティングが終了するたびに行われる。
従来技術では、サセプタのエッチングの直後、エピタキシャルシリコンウェハの縁領域での局所的平坦度が特に劣化することが判明している。これは特に、シリコンウェハの縁領域で、水素、エッチングガスまたはデポジションガスがシリコンウェハとサセプタとのあいだへ侵入することにより、シリコンウェハの局所的平坦度が著しく変化してしまうことによっている。エッチング処理後、サセプタ表面は水素飽和している。水素飽和したサセプタ表面にシリコンウェハを載置すると、水素雰囲気における前処理の際に、水素がサセプタとシリコンウェハの後面とのあいだを抜け、シリコンウェハの中心へ向かって内側まで拡散し、そこで自然酸化物が剥離されてしまう。この場合、当該のシリコンウェハを後にエピタキシコーティングするとき、ケイ素は後面のエッチング位置、特にシリコンウェハの縁領域で成長し、これによりシリコンウェハの縁領域の局所的平坦度が劣化してしまう。このため局所的平坦度最大値も劣化する。
本発明の方法では、親水性ウェハがサセプタ上に載置され、サセプタが親水化されるので、この問題が生じない。
ＬＴＯウェハを使用する場合、酸素の一部がＬＴＯ層からサセプタへ移動し、ＬＴＯウェハが取り出された後、サセプタ表面では酸素が優勢となる。このことは、次にエピタキシコーティングすべきシリコンウェハを水素雰囲気において前処理する際に、サセプタ表面とエピタキシコーティングすべきシリコンウェハとのあいだに水素が侵入しにくくなるので有利である。なぜなら拡散する水素が酸素飽和したサセプタからの酸素と反応するからである。
これによりエピタキシコーティングすべきシリコンウェハの後面の自然酸化物の除去は阻止される。したがってシリコンウェハの後面の自然酸化物のエッチング剥離が他に影響を及ぼすほどには生じず、このためエッチング位置でのケイ素の堆積も起こらない。こうしてサセプタのエッチングの直後にエピタキシコーティングされたウェハであっても局所的平坦度の劣化が阻止され、局所的平坦度最大値が定義されることによりエピタキシャルシリコンウェハの歩留まりが向上する。
サセプタのエッチング処理後にサセプタ上に載置される親水化ウェハまたはＬＴＯウェハは有利には複数回使用される。
本発明においては次のプロセスシーケンスが特に有利である。すなわち、（ａ）少なくとも前面の研磨されたシリコンウェハをサセプタ上に載置し、（ｂ）研磨されたシリコンウェハを水素雰囲気および水素にＨＣｌを添加した雰囲気において前処理し、（ｃ）前処理されたシリコンウェハをエピタキシコーティングし、（ｄ）エピタキシャルシリコンウェハをサセプタから取り出し、（ｅ）サセプタをＨＣｌでエッチング処理し、（ｆ）ＬＴＯウェハを所定の時間だけサセプタ上に載置し、（ｇ）ＬＴＯウェハをサセプタから取り出し、さらにこれらの（ａ）〜（ｇ）の各ステップを反復する。
このプロセスシーケンスでは、エピタキシコーティングが終了するたびにサセプタのエッチング処理を行い、サセプタのエッチング処理が終了するたびにＬＴＯウェハをサセプタ上に載置し、サセプタ表面の酸素が過剰となるようにする。
当該の特に有利なプロセスシーケンス（ａ）〜（ｇ）は、前面および後面を有するシリコンウェハであって、少なくとも前面が研磨されており、少なくとも前面にエピタキシャル層が被着されており、サイズ２６×８ｍｍ２の測定窓のパターンの部分領域の少なくとも９９％につき、エッジ除外領域２ｍｍに対して、局所的平坦度最大値ＳＦＱＲｍａｘが０．０１μｍ〜０．０３５μｍとなるウェハの製造に適していることがわかっている。
これは特に有利なプロセスシーケンスにおいて、サセプタのエッチング処理をエピタキシコーティングが終了するたびに行うことにより達成される。したがってサセプタのケイ素の沈着物はエピタキシコーティング前につねに除去される。ステップ（ｂ）の前処理中に水素がサセプタとケイ素とのあいだに容易に侵入することを阻止するため、サセプタのエッチング処理が終了するたびに、ＬＴＯウェハを所定の時間にわたってサセプタ上に載置し、その後取り出す。これにより一方では当該のプロセスシーケンスにおいて、エピタキシコーティングすべきシリコンウェハが、そのつど沈着物の除去されたきわめて平坦かつ清浄なサセプタ表面に載置されるようになる。また他方では、従来技術で観察されていたが対処されていなかったエピタキシャルシリコンウェハの局所的平坦度に対するサセプタのエッチング処理の悪影響が、サセプタのエッチング処理後にＬＴＯウェハを短時間載置することにより阻止される。
特に有利なプロセスシーケンスによりエピタキシコーティングされたシリコンウェハでは、局所的平坦度最大値０．０１３μｍ，０．０１８μｍ，０．０２４μｍ，０．０２８μｍ，０．０３３μｍが得られる。ここでもエピタキシャルシリコンウェハの前面のサイズ２６×８ｍｍ２の測定窓のパターンおよびエッジ除外領域２ｍｍが基礎となっている。
有利には、エピタキシャルシリコンウェハは局所的平坦度最大値ＳＦＱＲｍａｘ０．０１μｍ〜０．０２５μｍを有する。なぜなら本発明の方法により、研磨された前面および後面を備えたシリコンウェハで特に良好な結果が得られると判明しているからである。これは、このようにした場合、サセプタとこれに支持されているシリコンウェハの後面とのあいだの空隙が特に狭くなることに因っている。
特に有利なプロセスシーケンスのステップ（ａ）で前面がＣＭＰ研磨され、後面も研磨され、さらに研磨された載置面を有するサセプタが使用される場合、局所的平坦度最大値ＳＦＱＲｍａｘの改善されたエピタキシャルシリコンウェハを製造することができる。この場合有利には、シリコンウェハの前面および後面はＤＳＰ研磨されている。
したがって前面および後面を備えたシリコンウェハであって、前面がＣＭＰ研磨およびＤＳＰ研磨され、後面がＤＳＰ研磨され、少なくとも前面にエピタキシャル層の被着されたウェハは、有利には、エッジ除外領域２ｍｍに対して、局所的平坦度最大値ＳＦＱＲｍａｘ０．０１μｍ〜０．０２μｍを有する。
この場合、シリコンウェハの前面および後面が剥離研磨により研磨されており、シリコンウェハの前面はベールなしで（schleierfrei）またはＣＭＰ研磨により研磨されており、シリコンウェハの前面にエピタキシャル層が設けられている。
３００ｍｍの径を有するエピタキシャルシリコンウェハにおいて、エッジ除外領域２ｍｍに対して、サイズ２６×８ｍｍ２の測定窓のパターンセグメント（"サイト"）が全部で３３６個得られる。このとき３３６個の測定窓のうち５２個が"パーシャルサイト"である。
有利には本発明において、局所的平坦度最大値を求める際に"パーシャルサイト"も考慮される。つまり、シリコンウェハの前面において、サイズ２６×８ｍｍ２の測定窓のパターンセグメントの部分領域が考慮される。
ＰＵＡ値すなわちチップ歩留まりは少なくとも９９％である。つまり測定窓の少なくとも９９％について相応の局所的平坦度最大値以下の値が得られる。
有利にはＰＵＡ値は１００％と見なされる。つまり個々の測定窓の全てについて相応の局所的平坦度最大値以下の値が得られるとされる。
局所的平坦度最大値が０．０２μｍ以下ときわめて低くなることにより、本発明のシリコンウェハは、ＩＴＲＳ（"International Technology Roadmap For Semiconductors"）の線幅０．０２２μｍ以下のエレクトロニクス部品およびｈｐ２２技術世代のエレクトロニクス部品の製造に適する。従来技術からはこれほど優れた局所的平坦度を有するエピタキシャルシリコンウェハは知られていない。
本発明のシリコンウェハは有利には、少なくとも前面にエピタキシャル層を備えた単結晶ケイ素材料から成るウェハ、ＳＯＩ（"silicon-on-insulator"）ウェハ、歪みケイ素層（"strained silicon"）を備えたウェハ、またはｓＳＯＩウェハ（"strained silicon-on-insulator"）である。
本発明を以下に図１〜図７に則して説明する。ここで図１〜図５には円形のシリコンウェハのジオメトリが概略的に示されている。
比較例（従来技術）
図１には、ＣＭＰ研磨およびＤＳＰ研磨された前面およびＤＳＰ研磨された後面を有する径３００ｍｍのシリコンウェハの局所的平坦度ＳＦＱＲが示されている。このシリコンウェハはサイズ２６×８ｍｍ２の３３６個の測定窓のパターンに分割されており、そのうち５２個の測定窓が"パーシャルサイト"である。ＳＦＱＲ値を求める際には、エッジ除外領域２ｍｍ，ＦＱＡ２９６ｍｍが基礎となる。５２個の"パーシャルサイト"を考慮すると、当該のシリコンウェハの全ＳＦＱＲ値のうち最大のものとして、０．０５５μｍの局所的平坦度最大値ＳＦＱＲｍａｘが得られる。局所的平坦度は縁に向かって大きく増大しており、このことは太字で記した数値に表れている。
シリコンウェハのＣＭＰ研磨された前面には、続いて従来技術により、エピタキシャル層が堆積される。この堆積は、温度１１２０℃，ＴＣＳ流１７ｓｌｍ，キャリアガスＨ２流５０ｓｌｍ，堆積時間６３ｓｅｃで行われる。
図２には、エピタキシャルシリコンウェハの局所的平坦度が示されている。エッジ除外領域およびＦＱＡは図１の説明で挙げた値に相応する。ここでもエピタキシャルシリコンウェハの局所的平坦度が縁領域で明らかに増大していることが、やはり太字で記した数値からわかる。５２個の"パーシャルサイト"を考慮して、０．０５１μｍの局所的平坦度最大値ＳＦＱＲｍａｘが得られる。
また、シリコンウェハのエピタキシコーティング前にサセプタの親水化を行わない従来技術によれば、０．０４２μｍ，０．０４４μｍ，０．０５０μｍ，０．０５７μｍの局所的平坦度最大値ＳＦＱＲｍａｘが得られる。ここで後ろの２つの値はサセプタのエッチング処理直後のエピタキシャルシリコンウェハの局所的平坦度最大値に相応する。
実施例
図３には、ＣＳＰ研磨およびＤＳＰ研磨された前面およびＤＳＰ研磨された後面を有する径３００ｍｍのシリコンウェハにおいて、エッジ除外領域２ｍｍのときの局所的平坦度が示されている。ここでも局所的平坦度はシリコンウェハの縁で明らかに劣化しており、そのことは太字で記された数値からわかる。５２個の"パーシャルサイト"を考慮すると、局所的平坦度最大値ＳＦＱＲｍａｘは０．０４６μｍである。
ＣＭＰ研磨されたシリコンウェハは、サセプタのエッチング処理後、ＬＴＯウェハをサセプタ上に載置してエピタキシコーティングされている。ＬＴＯウェハはここではサセプタのエッチング処理後１０ｓｅｃにわたって温度９００℃のプロセスチャンバ内のサセプタ上に載置される。続いてＣＭＰ研磨されたシリコンウェハの前面に、プロセスパラメータ：ＴＣＳ流１７ｓｌｍ，Ｈ２流５０ｓｌｍ，温度１１２０℃，堆積時間６３ｓｅｃを使用して、エピタキシャルコーティングが行われる。
図４には、エピタキシャルシリコンウェハの局所的平坦度が示されている。ここでは局所的平坦度最大値ＳＦＱＲｍａｘは０．０１９μｍである。この場合も５２個の"パーシャルサイト"が考慮されている。この優れた局所的平坦度のパラメータはエピタキシャルシリコンウェハの縁領域の局所的平坦度が格段に改善されていることに因っている。これは本発明の方法、特にあらかじめ行われるサセプタの親水化によって達成されるものである。
図５には、前面のＣＭＰ研磨されたシリコンウェハの径に対する厚さのラインスキャンプロフィルが示されている。ここでもエッジ除外領域２ｍｍが基礎となっている。シミュレーションによれば、両縁で、シリコンウェハの厚さが格段に低下している。このエッジロールオフは研磨ステップによって得られる。シリコンウェハは通常は凹状に研磨され、その厚さがウェハの中心から縁に向かって増大している。ただし外縁では厚さが低下され、"エッジロールオフ"が形成されている。
図６には、前面がＣＭＰ研磨され、エピタキシャル層の設けられたシリコンウェハの径に対する厚さのラインスキャンプロフィルが示されている。エピタキシャルシリコンウェハの厚さは内側から外側へ向かって増大している。ここではシリコンウェハの厚さに関して、エッジロールオフが見られない。
図７には、ラインスキャンプロフィルから得られた、図６のエピタキシャルシリコンウェハの径に対する厚さと図５のＣＭＰ研磨されたシリコンウェハの径に対する厚さとの差が示されている。この図から、ＣＭＰ研磨されたシリコンウェハの厚さが前処理ステップおよびエピタキシャル層の堆積ステップによってどれだけ変化しているかが見てとれる。
ここでは、エピタキシャルシリコンウェハの厚さは縁で明らかに増大しており、これによりＣＭＰ研磨されたシリコンウェハで見られるエッジロールオフが少なくとも部分的に補償されることがわかる。このこともエピタキシャルシリコンウェハの縁での局所的平坦度の改善をもたらし、全体では図４に示されているように局所的平坦度最大値も改善される。これはエピタキシコーティング前にサセプタを親水化し、前処理の際に水素がサセプタとシリコンウェハとのあいだに侵入して自然酸化物がシリコンウェハの後面から除去されるのを阻止することによって達成される。自然酸化物が除去されると、シリコンウェハの後面で自然酸化物の除去された位置にケイ素が成長し、図２の比較例に示されているように、特に縁領域での局所的平坦度が劣化してしまうからである。
さらなる測定では、エピタキシコーティング前にサセプタのエッチング処理を行い、続いてＬＴＯウェハを１０ｓｅｃにわたって温度９００℃のプロセスチャンバ内のサセプタ上に載置して処理したエピタキシャルシリコンウェハが、局所的平坦度最大値ＳＦＱＲｍａｘ０．０１２μｍ，０．０１４μｍ，０．０１５μｍ，０．０１８μｍを有することが示された。測定したシリコンウェハはそれぞれ前面がＤＳＰ研磨およびＣＭＰ研磨され、後面がＤＳＰ研磨されたものである。また研磨された載置面を有するサセプタが使用されている。
前面のＣＭＰ研磨されたシリコンウェハの局所的平坦度を示す図である。 従来技術によりエピタキシャル層の設けられた図１のシリコンウェハの局所的平坦度を示す図である。 前面のＣＭＰ研磨されたシリコンウェハの局所的平坦度を示す図である。 本発明によりエピタキシャル層の設けられた図３のシリコンウェハの局所的平坦度を示す図である。 前面のＣＭＰ研磨されたシリコンウェハの径に対する厚さのラインスキャンプロフィルである。 あらかじめ前面がＣＭＰ研磨され、本発明によりエピタキシャル層の設けられたシリコンウェハの径に対する厚さのラインスキャンプロフィルである。 あらかじめ前面がＣＭＰ研磨され本発明によりエピタキシコーティングされたシリコンウェハの径に対する厚さとベールなしで（schleierfrei）前面の研磨されたシリコンウェハの径に対する厚さとの差を示すラインスキャンプロフィルである。

Claims (18)

  1. 少なくとも前面の研磨された複数のシリコンウェハを用意し、用意されたシリコンウェハのそれぞれを順次にエピタキシリアクタ内のサセプタ上に載置してコーティングするエピタキシャルシリコンウェハの製造方法であって、水素雰囲気における第１のステップと水素流にエッチング剤を添加した雰囲気における第２のステップとで前処理し、続いて研磨面をエピタキシャルコーティングし、ウェハをエピタキシリアクタから取り出す
    エピタキシャルシリコンウェハの製造方法において、
    所定数のエピタキシコーティングが終了するたびにサセプタのエッチング処理を行い、該エッチング処理後にサセプタを親水化する
    ことを特徴とするエピタキシャルシリコンウェハの製造方法。
  2. 少なくとも１つの親水化面をサセプタに向けた状態で親水性ウェハをサセプタに短時間だけ載置し、その後当該のウェハをエピタキシリアクタから取り出すことによりサセプタの親水化を行う、請求項１記載の方法。
  3. エピタキシコーティングが終了するたびにサセプタのエッチング処理を行う、請求項１または２記載の方法。
  4. サセプタのエッチング処理後、サセプタ上にケイ素層を堆積する、請求項１から３までのいずれか１項記載の方法。
  5. 親水性ウェハを１ｓ〜３０ｓのあいだサセプタ上に載置し、温度７００℃〜１１００℃で処理する、請求項２から４までのいずれか１項記載の方法。
  6. 親水性ウェハはシリコンウェハであり、該シリコンウェハ上の親水性層は熱酸化物層である、請求項２から５までのいずれか１項記載の方法。
  7. 熱酸化物層を備えたシリコンウェハを１ｓ〜１０ｓのあいだサセプタ上に載置し、温度７００℃〜９００℃で処理する、請求項６記載の方法。
  8. 親水性ウェハを複数回使用する、請求項２から７までのいずれか１項記載の方法。
  9. 前面および後面をＤＳＰポリシングされたシリコンウェハを用意する、請求項１から８までのいずれか１項記載の方法。
  10. 前面をＣＭＰポリシングされたシリコンウェハを用意する、請求項１から９までのいずれか１項記載の方法。
  11. 研磨された載置面を備えたサセプタを使用する、請求項１から１０までのいずれか１項記載の方法。
  12. 用意するシリコンウェハは単結晶ケイ素から成るウェハ、ＳＯＩウェハ、歪みケイ素層を備えたウェハまたはｓＳＯＩウェハである、請求項１から１１までのいずれか１項記載の方法。
  13. 前面および後面を備えたシリコンウェハにおいて、
    少なくとも前面が研磨されており、少なくとも前面にエピタキシャル層が被着されており、シリコンウェハのコーティングされた前面のうちサイズ２６×８ｍｍ２の測定窓のパターンセグメントの少なくとも９９％について、エッジ除外領域２ｍｍのとき、局所的平坦度最大値ＳＦＱＲｍａｘが０．０１μｍ〜０．０３５μｍである
    ことを特徴とするシリコンウェハ。
  14. 前面および後面のうち、前面はＣＭＰ研磨され、前面にエピタキシャル層が設けられ、さらに前面が局所的平坦度最大値ＳＦＱＲｍａｘ０．０１μｍ〜０．０２５μｍを有する、請求項１３記載のウェハ。
  15. 前面および後面がＤＳＰポリシングされている、請求項１４記載のウェハ。
  16. シリコンウェハのコーティングされた前面のうちサイズ２６×８ｍｍ２の測定窓の全パターンセグメントについて、局所的平坦度最大値ＳＦＱＲｍａｘが０．０１μｍ〜０．０２μｍである、請求項１３から１５までのいずれか１項記載のウェハ。
  17. シリコンウェハはエピタキシャル層を備えた単結晶ケイ素から成るウェハ、ＳＯＩウェハ、歪みケイ素層を備えたシリコンウェハまたはｓＳＯＩウェハである、請求項１３から１６までのいずれか１項記載のウェハ。
  18. 前面に被着されるエピタキシャル層の厚さは０．５μｍ〜５μｍである、請求項１３から１７までのいずれか１項記載のウェハ。
JP2006254947A 2005-09-22 2006-09-20 エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 Active JP4723446B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005045337.6 2005-09-22
DE102005045337A DE102005045337B4 (de) 2005-09-22 2005-09-22 Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben

Publications (2)

Publication Number Publication Date
JP2007088473A true JP2007088473A (ja) 2007-04-05
JP4723446B2 JP4723446B2 (ja) 2011-07-13

Family

ID=37852461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254947A Active JP4723446B2 (ja) 2005-09-22 2006-09-20 エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法

Country Status (7)

Country Link
US (1) US7659207B2 (ja)
JP (1) JP4723446B2 (ja)
KR (1) KR100808930B1 (ja)
CN (1) CN1936111B (ja)
DE (1) DE102005045337B4 (ja)
SG (2) SG131085A1 (ja)
TW (1) TWI296133B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182170A (ja) * 2008-01-31 2009-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの評価方法及び製造方法。
JP2011159978A (ja) * 2010-02-03 2011-08-18 Siltronic Ag エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法
WO2018037755A1 (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
JP2018157138A (ja) * 2017-03-21 2018-10-04 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR20200018818A (ko) * 2017-06-21 2020-02-20 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4933399B2 (ja) * 2007-10-25 2012-05-16 株式会社ニューフレアテクノロジー 半導体製造方法および半導体製造装置
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
DE102009004557B4 (de) 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009010556B4 (de) * 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009011622B4 (de) 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009022224B4 (de) * 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US8165706B2 (en) * 2009-12-29 2012-04-24 Memc Electronic Materials, Inc. Methods for generating representations of flatness defects on wafers
US8340801B2 (en) * 2009-12-29 2012-12-25 Memc Electronic Materials, Inc. Systems for generating representations of flatness defects on wafers
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
DE102015205719B4 (de) * 2015-03-30 2022-08-18 Siltronic Ag Verfahren zum Beschichten von Halbleiterscheiben
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224446A1 (de) 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP6729352B2 (ja) * 2016-12-26 2020-07-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
DE102018221605A1 (de) 2018-12-13 2020-06-18 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199424A (ja) * 1996-01-17 1997-07-31 Hitachi Ltd エピタキシャル成長方法
JP2003197498A (ja) * 2001-09-06 2003-07-11 Wacker Siltronic Ag 被覆されたシリコンウェーハ、その製造方法及び使用
JP2004087920A (ja) * 2002-08-28 2004-03-18 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2004214402A (ja) * 2002-12-27 2004-07-29 Fujitsu Ltd 半導体基板及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0272531B1 (en) 1986-12-08 1991-07-31 Sumitomo Electric Industries Limited Surface grinding machine
JPH0615565A (ja) 1991-12-18 1994-01-25 Shin Etsu Handotai Co Ltd ウエーハ自動ラッピング装置
TW228549B (en) 1992-01-30 1994-08-21 Sy-Wei Wang A method of cultivating and producing symbiosis photo synthetic bacteria (P. S. B.)
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
JPH11354525A (ja) * 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
DE19833257C1 (de) 1998-07-23 1999-09-30 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US20010001384A1 (en) * 1998-07-29 2001-05-24 Takeshi Arai Silicon epitaxial wafer and production method therefor
KR100588098B1 (ko) * 1998-08-31 2006-06-09 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP2000256094A (ja) * 1999-03-08 2000-09-19 Speedfam-Ipec Co Ltd シリコンエピタキシャル成長ウェーハ製造方法およびその装置
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
JP2001068420A (ja) * 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハの製造方法
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP4605876B2 (ja) * 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
JP2003163216A (ja) 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2003100855A (ja) * 2001-09-27 2003-04-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4656788B2 (ja) 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4465141B2 (ja) * 2002-01-25 2010-05-19 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP2003309707A (ja) 2002-04-16 2003-10-31 Canon Inc 画像読取装置
JP2003318109A (ja) 2002-04-22 2003-11-07 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
US6905771B2 (en) * 2002-11-11 2005-06-14 Sumitomo Mitsubishi Silicon Corporation Silicon wafer
JP4708697B2 (ja) 2002-11-11 2011-06-22 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP2004165489A (ja) 2002-11-14 2004-06-10 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコンウェーハとその製造方法並びに半導体装置
JP2004335528A (ja) 2003-04-30 2004-11-25 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP4292872B2 (ja) 2003-05-29 2009-07-08 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4215572B2 (ja) 2003-06-17 2009-01-28 富士電機ホールディングス株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
DE10328842B4 (de) * 2003-06-26 2007-03-01 Siltronic Ag Suszeptor für eine chemische Gasphasenabscheidung, Verfahren zur Bearbeitung einer Halbleiterscheibe durch chemische Gasphasenabscheidung und nach dem Verfahren bearbeitete Halbleiterscheibe
US7377978B2 (en) * 2003-06-26 2008-05-27 Shin-Etsu Handotai Co., Ltd. Method for producing silicon epitaxial wafer and silicon epitaxial wafer
JP4423903B2 (ja) 2003-07-17 2010-03-03 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP4228914B2 (ja) 2003-12-26 2009-02-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199424A (ja) * 1996-01-17 1997-07-31 Hitachi Ltd エピタキシャル成長方法
JP2003197498A (ja) * 2001-09-06 2003-07-11 Wacker Siltronic Ag 被覆されたシリコンウェーハ、その製造方法及び使用
JP2004087920A (ja) * 2002-08-28 2004-03-18 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2004214402A (ja) * 2002-12-27 2004-07-29 Fujitsu Ltd 半導体基板及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182170A (ja) * 2008-01-31 2009-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの評価方法及び製造方法。
US8906777B2 (en) 2008-01-31 2014-12-09 Sumco Techxiv Corporation Methods for evaluating and manufacturing semiconductor wafer
JP2011159978A (ja) * 2010-02-03 2011-08-18 Siltronic Ag エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法
US9410265B2 (en) 2010-02-03 2016-08-09 Siltronic Ag Method for producing a semiconductor wafer composed of silicon with an epitaxially deposited layer
WO2018037755A1 (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
JP2018157138A (ja) * 2017-03-21 2018-10-04 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR20200018818A (ko) * 2017-06-21 2020-02-20 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
JP2020524908A (ja) * 2017-06-21 2020-08-20 ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ 半導体ウェハを処理するための方法、制御システムおよびプラント、ならびに半導体ウェハ
KR20210124505A (ko) * 2017-06-21 2021-10-14 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
US11158549B2 (en) 2017-06-21 2021-10-26 Siltronic Ag Method, control system and plant for processing a semiconductor wafer, and semiconductor wafer
KR102355684B1 (ko) 2017-06-21 2022-02-08 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트
JP7038146B2 (ja) 2017-06-21 2022-03-17 ジルトロニック アクチエンゲゼルシャフト 半導体ウェハを処理するための方法、制御システムおよびプラント、ならびに半導体ウェハ
KR102402291B1 (ko) * 2017-06-21 2022-05-27 실트로닉 아게 반도체 웨이퍼 및 반도체 웨이퍼를 처리하기 위한 방법, 제어 시스템 및 플랜트

Also Published As

Publication number Publication date
SG131085A1 (en) 2007-04-26
TWI296133B (en) 2008-04-21
SG163574A1 (en) 2010-08-30
DE102005045337B4 (de) 2008-08-21
JP4723446B2 (ja) 2011-07-13
DE102005045337A1 (de) 2007-04-05
CN1936111B (zh) 2010-06-09
KR20070033937A (ko) 2007-03-27
US7659207B2 (en) 2010-02-09
CN1936111A (zh) 2007-03-28
TW200713448A (en) 2007-04-01
US20070066082A1 (en) 2007-03-22
KR100808930B1 (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
JP4723446B2 (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
JP4877628B2 (ja) エピタキシャルシリコンウェハの製造方法
JP4589283B2 (ja) エピタキシャルシリコンウェハの製造方法
JP5719815B2 (ja) エピタキシコーティングされたシリコンウェーハの製造法
JP5216794B2 (ja) エピタキシャル被覆されたシリコンウェハの製造方法
KR20010107686A (ko) 에피택셜성장 반도체웨이퍼의 제조방법
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法
SG177026A1 (en) Method for producing epitaxially coated silicon wafers

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4723446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250