DE102018221605A1 - Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe - Google Patents

Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe Download PDF

Info

Publication number
DE102018221605A1
DE102018221605A1 DE102018221605.3A DE102018221605A DE102018221605A1 DE 102018221605 A1 DE102018221605 A1 DE 102018221605A1 DE 102018221605 A DE102018221605 A DE 102018221605A DE 102018221605 A1 DE102018221605 A1 DE 102018221605A1
Authority
DE
Germany
Prior art keywords
hydrogen
semiconductor wafer
epitaxial
reactor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018221605.3A
Other languages
English (en)
Inventor
Christian Hager
Katharina May
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102018221605.3A priority Critical patent/DE102018221605A1/de
Priority to TW108143849A priority patent/TW202022174A/zh
Priority to PCT/EP2019/084648 priority patent/WO2020120577A1/de
Publication of DE102018221605A1 publication Critical patent/DE102018221605A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe, wobei die Oberflächenrauigkeit der epitaktisch abgeschiedenen Schicht während des Abkühlvorgangs in der Reaktorkammer gezielt durch den eingeleiteten Wasserstoffstrom und gleichzeitig durch die Abkühlrate beim Abkühlen eingestellt wird.

Description

  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe mit einer definierten Oberflächenrauigkeit (haze) der epitaktisch abgeschiedenen Schicht.
  • Für Elektronik, Mikroelektronik und Mikro-Elektromechanik werden als Ausgangsmaterialien (Substrate) Halbleiterscheiben (Wafer) mit extremen Anforderungen an globale und lokale Ebenheit, einsseitenbezogene lokale Ebenheit (Nanotopographie), Rauigkeit und Sauberkeit benötigt. Halbleiterscheiben sind Scheiben aus Halbleitermaterialien, insbesondere Verbindungshalbleiter wie Galliumarsenid und überwiegend Elementhalbleiter wie Silicium und gelegentlich Germanium.
  • Gemäß dem Stand der Technik werden Halbleiterscheiben in einer Vielzahl von aufeinander folgenden Prozessschritten hergestellt, die sich allgemein in folgende Gruppen einteilen lassen:
    1. a) Herstellung eines einkristallinen Halbleiterstabs (Kristallzucht);
    2. b) Auftrennen des Stabs in einzelne Scheiben;
    3. c) mechanische Bearbeitung;
    4. d) chemische Bearbeitung;
    5. e) chemo-mechanische Bearbeitung;
    6. f) ggf. Herstellung von Schichtstrukturen.
  • Oftmals werden Halbleiterscheiben mit einer epitaktischen Schicht versehen, also mit einer monokristallin aufgewachsenen Schicht mit derselben Kristallorientierung, auf welcher später Halbleiter-Bauelemente aufgebracht werden. Wenn die aufzuwachsende Schicht aus demselben Material wie das Substrat besteht, spricht man von Homoepitaxie, anderenfalls von Heteroepitaxie. Derartige epitaktisch beschichtete bzw. epitaxierte Halbleiterscheiben weisen gegenüber Halbleiterscheiben aus homogenem Material gewisse Vorteile auf, beispielsweise die Verhinderung einer Ladungsumkehr in bipolaren CMOS-Schaltkreisen gefolgt vom Kurzschluss des Bauelementes („Latch-up“-Problem), niedrigere Defektdichten (beispielsweise reduzierte Anzahl an COPs („crystal-originated particles“) sowie die Abwesenheit eines nennenswerten Sauerstoffgehaltes, wodurch ein Kurzschlussrisiko durch Sauerstoffpräzipitate in bauelementerelevanten Bereichen ausgeschlossen werden kann.
  • Das Aufbringen einer epitaktischen Schicht auf die Oberfläche einer Halbleiterscheibe erfolgt in einem Epitaxiereaktor und umfasst in der Regel folgende Schritte:
    • Das Durchleiten eines Ätzgases durch den Epitaxiereaktor zum Entfernen von Rückständen auf Oberflächen im Epitaxiereaktor durch Einwirkung des Ätzgases;
    • das Durchleiten eines ersten Abscheidegases durch den Epitaxiereaktor zum Abscheiden beispielsweise von Silizium auf Oberflächen im Epitaxiereaktor;
    • das Ablegen einer Substratscheibe aus beispielsweise Silizium auf einem Suszeptor des Epitaxiereaktors; und
    • das Durchleiten eines zweiten Abscheidegases zum Abscheiden einer epitaktischen Schicht auf der Substratscheibe.
  • Verfahren zur epitaktischen Beschichtung von Wafern sind beispielsweise in der EP 1 533 836 A1 und der US 2012/0104565 A1 beschrieben.
  • Der Epitaxieprozess beeinflusst auch die Rauigkeit der Oberfläche der Substratscheibe. Die Rauigkeit (haze) kann mit optischen oder elektronischen Verfahren, beispielsweise Elektronenstreuverfahren (electron scattering) gemessen werden. Bei den optischen Verfahren werden in der Regel Streulichtmessungen angewendet, wobei die Rauigkeit der Oberfläche einen entscheidenden Einfluss auf die Messung hat. Eine raue Oberfläche hat eine höhere diffuse Reflexion in beliebige Richtungen als eine glatte Oberfläche, die nur in die Hauptrichtung reflektiert.
  • Nach DE 697 02 620 T2 sollte die Temperatur der Substratscheibe während der epitaktischen Abscheidung im Bereich von 900°C und 1100°C liegen. Unterhalb von 900°C kann eine Oberflächenrauigkeit der epitaktisch abgeschiedenen Schicht auftreten, oberhalb von 1100°C nimmt die Menge der durch Nebenreaktion gebildeten Teilchen zu, wodurch die Qualität der epitaktisch abgeschiedenen Schicht vermindert wird.
  • Die Patentschrift US 6,217,650 B1 lehrt ein Verfahren zur Herstellung einer epitaxialen Siliziumscheibe mit einer geringen Oberflächenrauigkeit. Für eine Siliziumscheibe mit <100>-Orientierung verringert sich die Rauigkeit der epitaktisch abgeschiedenen Schicht, wenn die Abscheidetemperatur zwischen 50°C und 100°C niedriger ist, als normal, also beispielsweise für Dichlorsilan als Quellgas 950°C bis 1050°C beträgt.
  • Allerdings ist die Abscheidetemperatur bzw. die Wachstumstemperatur der epitaxialen Schicht gerade im Temperaturbereich zwischen 900°C und 1100°C ein wichtiger Einflussfaktor, so dass bei zu geringen Abscheidetemperaturen die Wachstumsrate und damit die Dicke der epitaktisch abgeschiedenen Schicht nur schwierig exakt kontrolliert werden kann. Insbesondere ist die Abscheiderate in diesem Temperaturbereich wohl signifikant abhängig von der Orientierung des Kristalls, was dazu führt, dass die Geometrie des Wafers eine sogenannte Vierfachsymmetrie aufweist. Es gibt daher Bereiche, in der die abgeschiedene Schicht dicker ist und Bereiche, in denen die abgeschiedene Schicht dünner ist.
  • Die US 2012/0104565 A1 offenbart ein Verfahren zur Herstellung einer epitaktisch beschichteten Siliziumscheibe mit einer geringen Oberflächenrauigkeit bei einer Abscheidetemperatur von 1000°C bis 1100°C wobei ebenfalls ein Einfluss der Abscheidetemperatur auf die Oberflächenrauigkeit beschrieben ist. Die US 2012/0104565 A1 lehrt die Verwendung von Dichlorsilan anstelle von Trichlorsilan als Quellgas. Da die Zersetzungstemperatur von Dichlorsilan niedriger ist als die von Trichlorsilan, kann die Epitaxie bei niedrigeren Temperaturen (1040 - 1080°C) durchgeführt und somit eine geringere Oberflächenrauigkeit erreicht werden, als bei Verwendung von Trichlorsilan.
  • Die Aufgabe der Erfindung bestand darin, ein Verfahren bereitzustellen, das die Herstellung epitaxierter Scheiben aus Halbleitermaterial mit möglichst kleine Oberflächenrauigkeit (haze) der epitaktisch abgeschiedenen Schicht unabhängig vom Quellgas ermöglikcht, die möglicherweise auftretende Vierfachsymmetrie verhindert, die Randgeometrie der Wafer nicht verschlechtert und gleichzeitig eine ausreichend hohen Abscheidegeschwindigkeit ermöglicht.
  • Die Aufgabe der Erfindung wird gelöst durch folgendes Verfahren zur Herstellung einer Halbleiterscheibe mit einer definierten Oberflächenrauigkeit einer epitaktisch abgeschiedenen Schicht, umfassend folgende Schritte in der angegebenen Reihenfolge:
    1. 1) Auflegen einer Halbleiterscheibe auf einen sich in der Kammer eines EpitaxieReaktors befindlichen Suszeptors;
    2. 2) Erwärmen der Reaktorkammer;
    3. 3) Spülen der Reaktorkammer mit Wasserstoff;
    4. 4) Einleiten eines Wasserstoff-Chlorwasserstoff-Gemisches in die Reaktorkammer;
    5. 5) Epitaktische Beschichtung der Halbleiterscheibe durch die Zersetzung eines Gases bei einer Abscheidetemperatur T von mehr als 1100°C;
    6. 6) Abkühlen der Reaktorkammer auf eine Entladetemperatur, dadurch gekennzeichnet, dass die Abkühlrate CR zwischen 1100°C und 1060°C kleiner 3 K/s beträgt und
    7. 7) Einleiten von Wasserstoff mit einem Wasserstofffluss fH2 in den Reaktorraum, dadurch gekennzeichnet, dass der Wasserstofffluss fH2 der Relation fH2 < A x CR + B genügt, wobei der Zahlenwert A=5,08 und der Zahlenwert B = 8,71 betragen.
  • Verfahren zur Herstellung einer Halbleiterscheibe mit einer definierten Oberflächenrauigkeit einer epitaktisch abgeschiedenen Schicht, umfassend folgende Schritte in der angegebenen Reihenfolge:
    1. 1) Auflegen von mindestens einer Halbleiterscheibe auf den mindestens einen sich in einem Epitaxie-Reaktor befindlichen Suszeptor;
    2. 2) Erwärmen des Reaktorraumes auf die gewünschte Temperatur;
    3. 3) Spülen der Reaktorkammer mit Wasserstoff;
    4. 4) Einleiten eines Wasserstoff-Chlorwasserstoff-Gemisches in die Reaktorkammer;
    5. 5) Epitaktische Beschichtung der mindestens einen Halbleiterscheibe durch die Zersetzung eines Gases bei einer Abscheidetemperatur T;
    6. 6) Abkühlen der Reaktorkammer auf eine Entladetemperatur, dadurch gekennzeichnet, dass die Abkühlrate CR zwischen 1100°C und 1060°C kleiner 3 K/s beträgt und
    7. 7) Einleiten von Wasserstoff mit einem Wasserstofffluss fH2 in den Reaktorraum, dadurch gekennzeichnet, dass der Wasserstofffluss fH2 der Relation fH2 < A x CR + B genügt, wobei der Zahlenwert A 5,08 und der Zahlenwert B = 8,71 beträgt.
  • Die Erfindung und bevorzugte Ausführungsformen werden nachfolgend detailliert beschrieben. Die Erfindung geht von einem nach dem Stand der Technik gezogenen Einkristall aus Halbleitermaterial aus, von dem einzelne Scheiben beispielsweise mittels Drahtsägen abgetrennt werden.
  • Bei den von einem Einkristall abgetrennten Scheiben aus Halbleitermaterial, (Halbleiterscheibe, Wafer) kann es sich beispielsweise um eine monokristalline Siliciumscheibe oder einer Scheibe aus einem anderen Halbleitermaterial handeln, wobei andere Halbleitermaterialien Verbindungshalbleiter wie beispielsweise GalliumArsenid oder Elementhalbleiter wie Germanium oder auch Schichtstrukturen wie beispielsweise Silicium-Germanium (SiGe) oder Siliciumcarbid (SiC)oder Galliumnitrid (GaN) sind.
  • Der Durchmesser der Halbleiterscheibe beträgt vorzugsweise 150 bis 450 mm, ganz besonders bevorzugt 300 mm.
  • Die weiteren Schritte zur Herstellung einer für die epitaktischen Abscheidung geeigneten Scheibe aus Halbleitermaterial umfassen das Kantenverrunden, das Schleifen oder Läppen, sowie das Ätzen oder Reinigen und Polieren. Ein entsprechender Herstellungsprozess ist beispielsweise DE 10 2005 045 337 A1 beschrieben.
  • Für das erfindungsgemäße Verfahren ist zum epitaktischen Beschichten von Halbleiterscheiben, insbesondere Siliziumscheiben, ein Epitaxie-Reaktor gemäß dem Stand der Technik geeignet. Die epitaktische Beschichtung von Halbleiterscheiben umfasst dabei bevorzugt die folgenden Schritte: 1) Auflegen von mindestens einer Halbleiterscheibe auf den mindestens einen sich in einem Epitaxie-Reaktor befindlichen Suszeptor; 2) Erwärmen des Reaktorraumes auf die gewünschte Temperatur (Rampen); 3) Spülen der Reaktorkammer mit Wasserstoff (H2-bake); 4) Einleiten eines Wasserstoff-Chlorwasserstoff-Gemisches in die Reaktorkammer (Ätze, HCI-bake); 5) Epitaktische Beschichtung der mindestens einen Halbleiterscheibe durch die Zersetzung eines Gases; 6) Abkühlen der Reaktorkammer auf eine Entladetemperatur und Einleitung von Wasserstoff und Entnahme der mindestens einen Halbleiterscheibe.
  • Um die Halbleiterscheibe vor Partikelbelastung zu schützen, wird sie vor der epitaktischen Beschichtung vorzugsweise einer hydrophilen Reinigung unterzogen. Diese hydrophile Reinigung erzeugt ein natives Oxid (natürliches Oxid) auf der Oberfläche der Halbleiterscheibe, das sehr dünn ist (etwa 0,5-2 nm, je nach Art der Reinigung und der Messung).
  • Das native Oxid wird bei einer Vorbehandlung der Halbleiterscheibe in einem Epitaxiereaktor üblicherweise unter Wasserstoffatmosphäre (auch „H2-Bake“ genannt) wieder entfernt.
  • Der H2-bake erfolgt bevorzugt bei einer Temperatur von 1050°C bis 1200°C und einem Wasserstoffstrom von bevorzugt 40 bis 60 slm (Standardliter pro Minute) für 5 bis 20 Sekunden.
  • Nach dem Entfernen der nativen Oxidschicht erfolgt bevorzugt ein zweiter Vorbehandlungsschritt, um vor dem Abscheiden der epitaktischen Schicht die Oberfläche der Vorderseite der Substratscheibe zu glätten. Während des zweiten Vorbehandlungsschrittes, dem sog. wafer etching, werden bevorzugt bei einer Temperatur von 1050°C bis 1200°C eine Mischung von Wasserstoffgas (H2) und Chlorwasserstoffgas (HCI) für 5 bis 20 Sekunden durch die Prozesskammer geleitet. Bevorzugt betragen die Gasströme für Wasserstoff 40 bis 60 slm und für Chlorwasserstoff 0,5 bis 5 slm.
  • Zur Durchführung der epitaktischen Beschichtung wird vorzugsweise ein Epitaxiereaktor mit einer Kapazität zum Beschichten einer einzelnen Substratscheibe verwendet, beispielsweise ein Einzelscheiben-Epitaxiereaktor vom Typ Centura der Firma Applied Materials, Inc. oder vom Typ Epsilon der Firma ASM International N.V. Das erfindungsgemäße Verfahren kann aber auch in einem Mehrscheibenreaktor durchgeführt werden. Ohne den Umfang der Erfindung einzuschränken, wird nachfolgend das erfindungsgemäße Verfahren als Einzelscheibenprozess beschrieben.
  • Ein Suszeptor, der beispielsweise aus Graphit, Siliciumcarbid (SiC) oder Quarz besteht und sich in der Abscheidekammer des Epitaxiereaktors befindet, dient während der Vorbehandlungschritte und während der epitaktischen Beschichtung als Auflage für die Halbleiterscheibe.
  • Die Halbleiterscheibe liegt vorzugsweise auf einem auf dem Suszeptor aufliegenden Ring aus Siliziumcarbid auf, wodurch die thermische Belastung der Halbleiterscheibe während des Abscheidens der epitaktischen Schicht verringert wird.
  • Als gleichermaßen bevorzugte Alternative kann auch ein einteiliger Suszeptor mit einem Vorsprung, dem susceptor-ledge, als Randauflage verwendet werden.
  • In beiden Fällen hat die Halbleiterscheibe nur im Randbereich Kontakt zur Unterlage, um eine gleichmäßige Erwärmung zu gewährleisten und die Rückseite der Halbleiterscheibe, auf der in der Regel keine Schicht abgeschieden wird, vor dem Quellengas zu schützen.
  • Der Boden des Suszeptors hat vorzugsweise eine gasdurchlässige Struktur, die durch offene Poren oder Durchtrittslöcher gekennzeichnet ist. Er kann jedoch auch aus einem für Gas undurchlässigen Material bestehen. Ebenfalls bevorzugt ist die Verwendung eines Suszeptors aus einem für Gas durchlässigen, porösen Materials, wie beispielsweise in DE 10328842 A1 beschrieben.
  • Die Halbleiterscheibe wird im Epitaxiereaktor mittels Heizquellen, vorzugsweise mittels oberen und unteren Heizquellen, beispielsweise Lampen oder Lampenbänken erwärmt und anschließend einem Gasgemisch, bestehend aus einem eine Siliciumverbindung beinhaltenden Quellengas (Silane), einem Trägergas (beispielsweise Wasserstoff) und gegebenenfalls einem Dotiergas (beispielsweise Diboran), ausgesetzt.
  • Die Abscheidung der epitaktischen Schicht erfolgt üblicherweise nach dem CVD-Verfahren („chemical vapor deposition“), indem als Quellengas Silane, beispielsweise Trichlorsilan (SiHCl3, TCS), zur Oberfläche der Siliciumscheibe geführt werden, sich dort bei Temperaturen von 600 bis 1250 °C zu elementarem Silicium und flüchtigen Nebenprodukten zersetzen und eine epitaktisch aufgewachsene Siliciumschicht auf der Siliciumscheibe bilden.
  • Die epitaktische Schicht kann undotiert oder mittels geeigneter Dotiergase gezielt mit Bor, Phosphor, Arsen oder Antimon dotiert sein, um Leitungstyp und Leitfähigkeit einzustellen.
  • Die Gleichmäßigkeit der Schichtdicke kann im Prinzip durch verschiedene Maßnahmen beeinflusst werden, beispielsweise durch eine Veränderung der Gasflüsse des Trägergases (z.B. Wasserstoff) und/oder des Quellengases (z.B. TCS), durch Einbau und Verstellen von Gaseinlassvorrichtungen (Injektoren), durch Änderung der Abscheidetemperatur oder Veränderungen am Suszeptor.
  • Die Erfinder haben jedoch erkannt, dass eine verhältnismäßig hohe Abscheidetemperatur nötig ist, um den Effekt besagter Vierfachsymmetrie und einer einhergehenden Verschlechterung der Randgeometrie der Halbleiterscheibe zu kompensieren. Die höhere Abscheidetemperatur führt jedoch auch zu einer höheren, nicht gewollten Oberflächenrauhigkeit, die als sogenannter „Haze“ gemessen werden kann.
  • Besonders bevorzugt wird daher eine Abscheidetemperatur von T > 1100°C verwendet.
  • Nach Beendigung der epitaktischen Beschichtung der Halbleiterscheibe wird diese in der Prozesskammer des Epitaxiereaktors in einer Wasserstoffatmosphäre abgekühlt, bevor die Scheibe aus der Prozesskammer entladen wird.
  • Gemäß dem Stand der Technik dient das Einleiten von Wasserstoff in die Prozesskammer neben dem Abkühleffekt auch zum Ausspülen der verbleibenden Prozessgase.
  • Die US- 6,217,650 B1 beschreibt beispielsweise das Abkühlen der epitaxierten Siliciumscheibe unter Wasserstoffatmosphäre von 1000°C auf 800°C.
  • Die DE102015224446 A1 beschreibt ein Verfahren, bei dem die Oberflächenrauhigkeit (haze) bei hoher Abscheidetemperatur durch die Reduktion des Wasserstoffflusses beim Abkühlen auf 10 bis 100 slm reduziert werden kann. Die dabei verwendete Abkühlrate bezieht sich auf den Temperaturbereich zwischen Abscheidung und Entladung.
    Dieses Verfahren zeigt bzgl Oberflächenrauhigkeit (haze) eine noch ungenügende Verbesserung.
  • Die Erfinder haben erkannt, dass die Rauigkeit der auf der Vorderseite der Halbleiterscheibe epitaktisch abgeschiedenen Schicht während des Abkühlvorgangs gezielt durch die Kontrolle des Wasserstoffstroms bei gleichzeitiger Kontrolle der Abkühlrate in einem definierten Temperaturbereich sehr gut eingestellt werden kann.
  • Die Abkühlung der epitaktisch beschichteten Scheibe aus Halbleitermaterial kann durch Abschalten der Heizelemente in der Prozesskammer oder durch die gesteuerte Verringerung der Leistung der Heizelemente über einen definierten Zeitraum (herunterrampen) während der Einleitung von Wasserstoffgas in die Prozesskammer erfolgen.
  • Bevorzugt erfolgt im erfindungsgemäßen Verfahren das Abkühlen der der epitaktisch beschichteten Scheibe aus Halbleitermaterial von einem Temperaturbereich von 1100°C bis 1060°C einer Abkühlrate im Mittel von kleiner als 3 K/s. Die Temperatur, bei der die epitaktisch beschichtete Scheibe aus Halbleitermaterial aus der Prozesskammer entfernt wird, ist üblicherweise im Bereich zwischen 600°C und 800°C.
  • Um eine gezielte Oberflächenrauigkeit der epitaktisch abgeschiedenen Schicht zu erhalten, wird der Wasserstoffstrom erfindungsgemäß während des Abkühlvorgangs so eingestellt, dass er der folgender Formel genügt: fH 2 < 5,08 × CR + 8,71
    Figure DE102018221605A1_0001
    wobei CR für die Abkühlrate in K/s und fH2 für den Wasserstoffstrom in slm stehen.
    Der Wasserstoffstrom kann dabei entweder konstant oder mit einer variablen Flussrate (Strömungsgeschwindigkeit) in die Prozesskammer eingeleitet werden. Bei einer variablen Flussrate kann der Wasserstofffluss während des Abkühlvorgangs beispielsweise kontinuierlich erhöht oder kontinuierlich verringert werden.
    Bevorzugt genügt der Wasserstoffstrom folgender Formel: fH 2 < 5,08 × CR + 1,65
    Figure DE102018221605A1_0002
    wobei CR für die Abkühlrate in K/s und fH2 für den Wasserstoffstrom in slm stehen. und besonders bevorzugt: fH 2 < 5,08 × CR − 5,39
    Figure DE102018221605A1_0003
    wobei CR für die Abkühlrate in K/s und fH2 für den Wasserstoffstrom in slm stehen.
  • 1 zeigt schmatisch die durchgeführten Experimente mit unterschiedliche Wasserstoffflüssen fH2 und unterschiedlichen Abkührraten CR. Die Wafer aus jedem Experiment wurden dabei einer Messung der Oberflächenrauhigkeit (Haze), Vierfachsymmetrie und Randgeometrie unterzogen und entsprechend charakterisiert.
  • 2 zeigt schematisch das Ergebnis besagter Messung bzgl Oberflächenrauhigkeit (haze), wobei der Grauwert der Fläche im Diagramm die Reduzierung der Oberflächenrauhigkeit (haze) gegenüber dem Stand der Technik wiedergibt. Je dunkler die Fläche, umso vorteilhafter ist die erhaltene Halbleiterscheibe bzgl. Oberflächenrauhigkeit, ohne dabei Nachteile gegenüber besagter Vierfachsymmetrie und Randgeometrie aufzuweisen.
  • Bei der Messung der Oberflächenrauhigkeit (Haze) handelt es sich um relative, d.h. auf ein Messgerät, hier das Messgerät Surfscan SPx der Firma KLA Tencor, bezogene Werte. Die mittels Streulichtlaser-Messung ermittelten mittleren Oberflächenrauigkeiten Dn Haze mean werden dabei gemäß dem Stand der Technik auf einen festgelegten Wert für die Rauigkeit eines Wafers des Standes der Technik kalibriert.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 1533836 A1 [0006]
    • US 2012/0104565 A1 [0006, 0011]
    • DE 69702620 T2 [0008]
    • US 6217650 B1 [0009, 0038]
    • DE 102005045337 A1 [0018]
    • DE 10328842 A1 [0029]
    • DE 102015224446 A1 [0039]

Claims (3)

  1. Verfahren zur Herstellung einer Halbleiterscheibe mit einer definierten Oberflächenrauigkeit einer epitaktisch abgeschiedenen Schicht, umfassend folgende Schritte in der angegebenen Reihenfolge: 1) Auflegen einer Halbleiterscheibe auf einen sich in der Kammer eines EpitaxieReaktors befindlichen Suszeptors; 2) Erwärmen der Reaktorkammer; 3) Spülen der Reaktorkammer mit Wasserstoff; 4) Einleiten eines Wasserstoff-Chlorwasserstoff-Gemisches in die Reaktorkammer; 5) Epitaktische Beschichtung der Halbleiterscheibe durch die Zersetzung eines Gases bei einer Abscheidetemperatur T von mehr als 1100°C; 6) Abkühlen der Reaktorkammer auf eine Entladetemperatur, dadurch gekennzeichnet, dass die Abkühlrate CR zwischen 1100°C und 1060°C kleiner 3 K/s beträgt und 7) Einleiten von Wasserstoff mit einem Wasserstofffluss fH2 in den Reaktorraum, dadurch gekennzeichnet, dass der Wasserstofffluss fH2 der Relation fH2 < A x CR + B genügt, wobei der Zahlenwert A=5,08 und der Zahlenwert B = 8,71 betragen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Wasserstofffluss fH2 der Relation fH2 < A x CR + B genügt und der Zahlenwert von B = 1,65 beträgt.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Wasserstofffluss fH2 der Relation fH2 < A x CR + B genügt und der Zahlenwert von B = -5,39 beträgt.
DE102018221605.3A 2018-12-13 2018-12-13 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe Withdrawn DE102018221605A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018221605.3A DE102018221605A1 (de) 2018-12-13 2018-12-13 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
TW108143849A TW202022174A (zh) 2018-12-13 2019-12-02 用於製造磊晶塗覆的半導體晶圓的方法
PCT/EP2019/084648 WO2020120577A1 (de) 2018-12-13 2019-12-11 Verfahren zur herstellung einer epitaxierten halbleiterscheibe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018221605.3A DE102018221605A1 (de) 2018-12-13 2018-12-13 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Publications (1)

Publication Number Publication Date
DE102018221605A1 true DE102018221605A1 (de) 2020-06-18

Family

ID=68887047

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018221605.3A Withdrawn DE102018221605A1 (de) 2018-12-13 2018-12-13 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Country Status (3)

Country Link
DE (1) DE102018221605A1 (de)
TW (1) TW202022174A (de)
WO (1) WO2020120577A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69702620T2 (de) 1996-01-12 2001-04-12 Toshiba Ceramics Co., Ltd. Verfahren zur Epitaxiezüchtung
US6217650B1 (en) 1998-06-16 2001-04-17 Komatsu Electronic Metals Co., Ltd. Epitaxial-wafer fabricating process
DE10328842A1 (de) 2003-06-26 2005-01-20 Siltronic Ag Beschichtete Halbleiterscheibe und Verfahren und Vorrichtung zur Herstellung der Halbleiterscheibe
EP1533836A1 (de) 2002-08-28 2005-05-25 Shin-Etsu Handotai Co., Ltd Verfahren zur herstellung eines silizium-epitaxialwafers
DE102005045337A1 (de) 2005-09-22 2007-04-05 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US20120104565A1 (en) 2009-07-08 2012-05-03 Sumco Corporation Epitaxial wafer and method for producing the same
DE102015224446A1 (de) 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008023054B4 (de) * 2008-05-09 2011-12-22 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69702620T2 (de) 1996-01-12 2001-04-12 Toshiba Ceramics Co., Ltd. Verfahren zur Epitaxiezüchtung
US6217650B1 (en) 1998-06-16 2001-04-17 Komatsu Electronic Metals Co., Ltd. Epitaxial-wafer fabricating process
EP1533836A1 (de) 2002-08-28 2005-05-25 Shin-Etsu Handotai Co., Ltd Verfahren zur herstellung eines silizium-epitaxialwafers
DE10328842A1 (de) 2003-06-26 2005-01-20 Siltronic Ag Beschichtete Halbleiterscheibe und Verfahren und Vorrichtung zur Herstellung der Halbleiterscheibe
DE102005045337A1 (de) 2005-09-22 2007-04-05 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US20120104565A1 (en) 2009-07-08 2012-05-03 Sumco Corporation Epitaxial wafer and method for producing the same
DE102015224446A1 (de) 2015-12-07 2017-06-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe

Also Published As

Publication number Publication date
TW202022174A (zh) 2020-06-16
WO2020120577A1 (de) 2020-06-18

Similar Documents

Publication Publication Date Title
DE102005045338B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE112017006777B4 (de) EPITAXIALER SiC-WAFER
KR100460308B1 (ko) 에피택셜성장 반도체웨이퍼의 제조방법
JP5639248B2 (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
DE69711344T2 (de) Verfahren zur Züchtung von Schichten aus III-V Nitrid Halbleiterverbindungen und Verfahren zur Herstellung von Substraten aus III-V Nitrid Halbleiterverbindungen
DE69209901T2 (de) Heteroepitaktisches Aufwachsen von Germanium auf Silizium mittels Ultra-Hochvakuum-CVD
DE112007001814T5 (de) Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten
WO2007025930A1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE112014002762B4 (de) Verfahren zur Herstellung epitaktischer Wafer
JP2012033944A (ja) シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
DE102015102592A1 (de) Verfahren zum Wachsen eines Nitrid-Einkristalls und Verfahren zum Herstellen einer Nitridhalbleitervorrichtung
DE102008026784A1 (de) Epitaxierte Siliciumscheibe mit &lt;110&gt;-Kristallorientierung und Verfahren zu ihrer Herstellung
DE112018002713T5 (de) SiC-EPITAXIE-WAFER UND VERFAHREN ZU DESSEN HERSTELLUNG
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers
DE69320540T2 (de) Herstellungsverfahren von Verbindungshalbleitern
DE60310100T2 (de) Scheibe mit einer rückseitendichtung aus zweischicht-niedrigtemperatur-oxyd und verfahren zu ihrer herstellung
EP3112504B1 (de) Verfahren zur herstellung eines epitaktischen siliciumcarbidwafers
DE102018221605A1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102015224446A1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP4158607B2 (ja) 半導体基板の製造方法
EP1259978A2 (de) VERFAHREN UND VORRICHTUNG ZUR HERSTELLUNG VON GRUPPE-III-N, GRUP PE-III-V-N UND METALL-STICKSTOFF-BAUELEMENTSTRUKTUREN AUF Si-SUBSTRATEN
JPH0529234A (ja) エピタキシヤル成長法

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee