JP4708697B2 - エピタキシャルシリコンウェーハ - Google Patents

エピタキシャルシリコンウェーハ Download PDF

Info

Publication number
JP4708697B2
JP4708697B2 JP2003376234A JP2003376234A JP4708697B2 JP 4708697 B2 JP4708697 B2 JP 4708697B2 JP 2003376234 A JP2003376234 A JP 2003376234A JP 2003376234 A JP2003376234 A JP 2003376234A JP 4708697 B2 JP4708697 B2 JP 4708697B2
Authority
JP
Japan
Prior art keywords
silicon
concentration
germanium
boron
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003376234A
Other languages
English (en)
Other versions
JP2004175658A (ja
Inventor
敏昭 小野
忠美 田中
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2003376234A priority Critical patent/JP4708697B2/ja
Publication of JP2004175658A publication Critical patent/JP2004175658A/ja
Application granted granted Critical
Publication of JP4708697B2 publication Critical patent/JP4708697B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明はエピタキシャルシリコンウェーハ、詳しくは半導体の集積回路素子用のエピタキシャルシリコンウェーハとして好適なエピタキシャルシリコンウェーハに関する。
シリコン半導体の集積回路素子(デバイス)の高集積化は、急速に進んでおり、デバイスが形成されるシリコンウェーハの品質に対する要求は、ますます厳しくなっている。すなわち、高集積化に伴い集積回路は微細となる。そのため、デバイスが形成されるいわゆるデバイス活性領域では、転位などの結晶欠陥および金属系不純物が厳しく制限される。これらは、リーク電流の増大およびキャリアのライフタイム低下の原因となるためである。
近年、電源コントロールなどの用途として、パワー半導体デバイスが用いられている。パワー半導体デバイス用の基板としては、チョクラルスキー(CZ)法により育成されたシリコン単結晶インゴットをスライスし、得られたシリコンウェーハの表面に、結晶欠陥をほぼ完全に含まないシリコンエピタキシャル層を成長させたエピタキシャルシリコンウェーハが主に利用されている。そのシリコンウェーハには、一般的に高濃度にドーパントがドープされている。
パワー半導体デバイスは、さらなる低消費電力化に向け、抵抗率が低いシリコンウェーハの提供が求められている。n型シリコンウェーハの場合では、n型のドーパントである砒素(As)を高濃度にドープすることで、0.002Ωcmのシリコンウェーハを作製する。また、p型のシリコンウェーハの場合では、p型のドーパントであるボロン(B)を高濃度にドープし、p型のエピタキシャルシリコンウェーハの基板とする。
しかしながら、特に0.003Ωcm以下の抵抗率のシリコンウェーハにシリコンエピタキシャル層を成長させると、シリコンウェーハの格子定数とシリコンエピタキシャル層の格子定数との差を起因とし、エピタキシャルシリコンウェーハ内にミスフィット転位が発生する。ミスフィット転位はエピタキシャル成長中にシリコンエピタキシャル層の表面に移動することから、半導体デバイスを作製する活性領域に転位が存在する。このように、シリコンエピタキシャル層に結晶欠陥としての転位が存在すると、デバイスの動作不良の原因となり、良品歩留まりが低下する。
上述した問題を解消する従来技術として、例えば特許文献1のように、ボロン(B)をドープしたシリコンウェーハにゲルマニウム(Ge)をドープする方法が知られている。開示された技術によれば、ボロンおよびゲルマニウムを[Ge]=8[B]の関係式を満足するようにドープすることで、ボロンが0.002%以上(0.015Ωcm以下)ドープされたシリコンウェーハの格子定数と、シリコンエピタキシャル層の格子定数との差を解消し、ミスフィット転位の発生を低減することができるとしている。上記式中、[B]はボロン濃度、[Ge]はゲルマニウム濃度である。
米国特許第4769689号
しかしながら、シリコン単結晶の育成方法としてCZ法を採用した場合、ボロンの偏析係数とゲルマニウムの偏析係数とが異なることから、育成するシリコン結晶のすべての結晶領域(結晶長)が、常に、特許文献1の[Ge]=8[B]の関係を満足させることは不可能である。また、シリコンウェーハの抵抗率を低くするため、ボロンを高濃度にドープした場合に必要なゲルマニウムのドープ量は膨大となる。例えば、ボロン濃度が3.6×1019atoms/cm(抵抗率0.003Ωcm)の場合には、シリコン融液の重量が35kgとすると、必要となるゲルマニウム量は1.5kgとなる。ゲルマニウムが非常に高価であることから、シリコンウェーハの製造コストが高騰する。さらに、本発明者らの検討によれば、高濃度にボロンを添加するとともに、高濃度にゲルマニウムをドープした場合、シリコン単結晶育成時にシリコン単結晶が有転位化する確率が高まり、シリコン単結晶インゴットの製造時の結晶歩留まりを低下させることが判明した。
この発明は、ミスフィット転位の発生を効果的に抑制することができるエピタキシャルシリコンウェーハを提供することを、その目的としている。
また、この発明は、抵抗率が0.003Ωcm以下のミスフィット転位が発生しやすいシリコンウェーハにシリコンエピタキシャル層を成長させるに際して、ミスフィット転位の発生を効果的に抑制することができるエピタキシャルシリコンウェーハを提供することを、その目的としている。
請求項1に記載の発明は、チョクラルスキー法により育成され、ボロン濃度が3.6〜5.6×10 19 atoms/cm 及びゲルマニウム濃度が0.50〜2.25×10 20 atoms/cm となり、抵抗率が0.003Ωcm以下で、前記ボロン濃度と前記ゲルマニウム濃度とが、−0.8×10 −3 ≦4.64×10 −24 ×[Ge]−2.69×10 −23 ×[B]≦1.5×10 −3 の関係式を満たし、前記ゲルマニウム濃度が前記ボロン濃度の1.4〜4.0倍となるようにボロン及びゲルマニウムが添加されたシリコン単結晶インゴットをスライスしてシリコンウェーハを作製し、得られたシリコンウェーハの表面にシリコンエピタキシャル層を成長させたエピタキシャルウェーハである。
ただし、[B]はボロン濃度、[Ge]はゲルマニウム濃度、濃度単位はatoms/cmである。
請求項1に記載の発明によれば、チョクラルスキー法によりシリコン単結晶を育成するあたり、−0.8×10−3≦4.64×10−24×[Ge]−2.69×10−23×[B]≦1.5×10−3の関係式を満たす範囲で、シリコン融液にボロンとゲルマニウムとを添加する。この式中、[B]はボロン濃度、[Ge]はゲルマニウム濃度、濃度単位はatoms/cmである。
また、ボロン濃度を3.6×1019atoms/cm以上、抵抗率を0.003Ωcm以下としている。ここまでボロン濃度を高めたシリコン単結晶インゴットでは、ミスフィット転位が発生しやすい。しかしながら、上述したように高濃度なボロンの添加によるシリコンの格子定数の短小化を、同時に添加されたゲルマニウムが抑制する。その結果、ミスフィット転位の発生を抑制することができる。
ミスフィット転位の発生を低減するために必要なゲルマニウム濃度を、ボロン濃度の4倍以下としている。これにより、ゲルマニウム濃度がボロン濃度の8倍となる従来法に比較して、ゲルマニウムの使用量を低減することができる。ゲルマニウムは高価である。よって、シリコンウェーハの製造コストを低減させることができる。しかも、ボロンとゲルマニウムとを高濃度にドープすると、シリコン単結晶育成時、シリコン単結晶が有転位化する確率が高まる。しかしながら、ゲルマニウムの添加量が従来に比較して少ないので、有転位化の確率も抑えることができる。その結果、シリコン単結晶インゴットの製造時の結晶歩留まりを高めることができる。
上記式を満足するほどの多量のボロンとゲルマニウムとをシリコン融液に添加すると、シリコンウェーハの抵抗率が大きく低下する。このように抵抗率が低いシリコンウェーハでは、通常、シリコンウェーハの格子定数と、そのウェーハ表面にエピタキシャル成長されるシリコンエピタキシャル層の格子定数との差が大きく、ミスフィット転位が発生しやすい。しかしながら、大量のボロンの添加によるシリコンの格子定数の短小化を、ゲルマニウムを添加することで抑制している。ゲルマニウムは、シリコンの格子定数を長大化する作用を有している。そのため、シリコンウェーハにシリコンエピタキシャル層を成長する際、シリコンエピタキシャル層の格子定数とシリコンウェーハの格子定数との差が小さくなる。その結果、ミスフィット転位の発生を効果的に抑制することができる。これにより、ミスフィット転位の発生が抑制されたデバイス特性の優れたエピタキシャルシリコンウェーハの作製が可能となる。
高濃度にボロンを添加したシリコンウェーハの表面にシリコンエピタキシャル膜を成膜した場合に発生するミスフィット転位は、シリコンウェーハ側の格子定数とシリコンエピタキシャル膜中の格子定数との差に起因すると考えられる。ボロン濃度の変化による格子定数変化(ΔaSi−B、単位はオングストローム)は、下記の式(Vegard則)で計算される。
ΔaSi−B=aSi×(r−rSi)/rSi×[B]/[Si]........(1a)
式中、aSiはいかなる元素も添加されていないシリコン単結晶の格子定数である。また、rSiはシリコン(Si)原子の半径、rBはボロン(B)原子の半径、[B]はボロン濃度、[Si]はシリコン濃度を示している。シリコン原子の半径は1.17オングストローム、ボロン原子の半径は0.88オングストロームである。高純度シリコン結晶の格子定数(aSi)は5.43オングストロームである。また、シリコン単結晶のSi原子密度は5.0×1022atoms/cmである。これにより(1a)式は、
ΔaSi−B=−2.69×10−23×[B]........(1b)
となる。この式から明らかなように、高濃度にボロンを添加したシリコンウェーハの場合、ボロンを添加しないものに比べて格子定数が小さくなる。
一方、ゲルマニウムをドープした場合の格子定数変化(ΔaSi−Ge、単位はオングストローム)も(1a)式と同様に(Vegard則)を用いて計算される。
ΔaSi−Ge=aSi×(rGe−rSi)/rSi×[Ge]/[Si]........(2a)
ここで、rGeはゲルマニウムの原子の半径で1.22オングストローム、[Ge]はゲルマニウムの濃度である。したがって、(2a)式は、
ΔaSi−Ge=4.64×10−24[Ge]........(2b)
と表せる。よって、ゲルマニウムを添加することでゲルマニウムを添加しない場合に比べて格子定数が大きくなる。
以上のことから、ボロンとゲルマニウムを同時添加した場合の格子定数変化(ΔaSi−Ge−B=(ΔaSi−Ge−B、単位はオングストローム)は(1b)式と(2b)式との和で求められる。
ΔaSi−Ge−B=ΔaSi−Ge+ΔaSi−B=4.64×10−24×[Ge]−2.69×10−23×[B]........(3)
ゲルマニウムをボロンと同時にドープすることで、エピタキシャル基板であるシリコンウェーハ内での格子変化が抑制され、シリコンエピタキシャル層の格子定数とシリコンウェーハの格子定数との差が少なくなる。よって、ミスフィット転位の発生が抑制されたと考えられる。
4.64×10−24×[Ge]−2.69×10−23×[B]が−0.8×10−3未満あるいは4.64×10−24×[Ge]−2.69×10−23×[B]が1.5×10−3を超える場合には、ミスフィット転位が発生する。
シリコン単結晶インゴットの初期酸素濃度は、酸素濃度不足によるシリコンウェーハの強度の低下抑制と、十分なIG効果を得るのに必要な酸素析出量を確保するため、1.0×1018atoms/cm(ASTM−’79)以上とした方が好ましい。
また、発明者らの詳細な検討によれば、ゲルマニウムを添加しない場合、シリコンウェーハ中のボロン濃度が3.6×1019atoms/cmであれば、シリコンエピタキシャル層の厚さが2μm以上でミスフィット転位の発生が顕著となる。これに対して、ボロン濃度が1.1×1019atoms/cmの場合、シリコンエピタキシャル層の厚さが15μm以上でミスフィット転位が発生する。すなわち、3.6×1019atoms/cm以下のボロン濃度を有するシリコンウェーハであっても、シリコンエピタキシャル層を厚く成長させた場合には、本発明の効果を期待することができる。
ボロン濃度が3.6×1019atoms/cm以上、抵抗率が0.003Ωcm以下の低抵抗率のシリコンウェーハ上にシリコンエピタキシャル層を形成する場合、他の比較的抵抗率の高いシリコンウェーハを使用する場合に比べて、特にミスフィット転位が発生しやすくなる。これにより、本発明で規定する所定量のゲルマニウムの添加が有効となる。
ゲルマニウム濃度のボロン濃度に対する倍率は1.4〜4.0倍である。4.0倍を超えると、シリコン単結晶育成時にシリコン単結晶が有転位化する確率が高まり、シリコン単結晶インゴットの製造時の結晶歩留まりが低下する。
上記式を満足するほどの多量のボロンとゲルマニウムとをシリコン融液に添加すると、シリコンウェーハの抵抗率が大きく低下する。このように抵抗率が低いシリコンウェーハでは、通常、シリコンウェーハの格子定数と、そのウェーハ表面にエピタキシャル成長されるシリコンエピタキシャル層の格子定数との差が大きく、ミスフィット転位が発生しやすい。しかしながら、ボロンの大量添加によるシリコンの格子定数の短小化を、ゲルマニウムを添加することで抑制している。ゲルマニウムは、シリコンの格子定数を長大化する作用を有している。そのため、シリコンウェーハにシリコンエピタキシャル層を成長する際、シリコンエピタキシャル層の格子定数とシリコンウェーハの格子定数との差が小さくなる。その結果、ミスフィット転位の発生を効果的に抑制することができる。これにより、ミスフィット転位の発生が抑制されたデバイス特性の優れたエピタキシャルシリコンウェーハの作製が可能となる。
シリコンエピタキシャル層を成長させる方法は限定されない。例えば、気相エピタキシャル成長法、分子線エピタキシャル成長法などを採用することができる。
気相エピタキシャル成長では、原料ガスとして、例えばSiH、SiHCl、SiHCl、SiClなどを採用することができる。
さらに、ボロン濃度が3.6〜5.6×1019atoms/cmで、ゲルマニウム濃度が、0.50〜2.25×1020atoms/cmで、かつゲルマニウム濃度/ボロン濃度が1.4〜4.0としたので、著しく無転位シリコン単結晶の収率が高まる。
請求項2に記載された発明は、炭素が、1×1016atoms/cm以上の濃度でドープされた請求項1に記載のエピタキシャルシリコンウェーハである。
さらに、請求項2に記載のエピタキシャルシリコンウェーハでは、シリコン融液中にボロン、ゲルマニウムだけではなく、炭素を1×1016atoms/cm以上の濃度で添加する。このように炭素をドープすると、熱応力に対する耐性が増大し、その後、シリコンウェーハにシリコンエピタキシャル層をエピタキシャル成長する場合、塑性変形量が小さくなる。したがって、ボロンとゲルマニウムだけをドープしたシリコンウェーハに比べて、ミスフィット転位の発生が抑制される。また、炭素をドープすれば、エピタキシャル成長後の酸素析出核形成量も増大する。これにより、炭素をドープしない場合に比べて多量のBMDが発生し、シリコンウェーハのIG効果を増大することができる。その結果、デバイス作製時の歩留まりを高めることができる。
ミスフィット転位の発生は、上述したシリコンウェーハの格子定数とシリコンエピタキシャル層の格子定数とのミスマッチだけではなく、シリコンエピタキシャル層をエピタキシャル成長中の熱応力の作用によるシリコンウェーハの塑性変形量も関係していると考えられる。これを踏まえて、ゲルマニウムに加えて炭素をドープしたシリコンウェーハでは、ボロンおよびゲルマニウムをドープしたシリコンウェーハと比較し、ミスフィット転位の発生が抑制される。その理由は定かではないものの、炭素をドープしたことで熱応力に対する耐性が増大し、エピタキシャル成長中の塑性変形量が小さくなることなどが考えられる。
また、シリコン単結晶中に炭素をドープすれば、エピタキシャル成長後の酸素析出核形成量が増大し、炭素をドープしない場合よりも多くの熱処理誘起欠陥(BMD:Bulk Micro Defect)が観察される。
酸素析出物は、デバイス作製時に発生する重金属原子をシリコンウェーハ内に捕獲するIG(Intrinsic Gettering)に有効である。そのため、BMD密度が高いシリコンウェーハはそのIG効果が大きく、デバイス作製時の歩留まり改善に有効である。
請求項1に記載のエピタキシャルシリコンウェーハによれば、ボロンとゲルマニウムとを−0.8×10−3≦4.64×10−24×[Ge]−2.69×10−23×[B]≦1.5×10−3の関係式を満たす範囲でシリコンウェーハにドープしたので、高濃度にボロンが添加されたシリコンウェーハにシリコンエピタキシャル層を成長する場合に生じるミスフィット転位を低減することができる。
また、ボロン濃度が3.6×1019atoms/cm以上、シリコンウェーハの抵抗率が0.003Ωcm以下の、ゲッタリング能力に優れた高品質なエピタキシャルシリコンウェーハを提供することができる。
さらに、ミスフィット転位を低減するために必要なゲルマニウム濃度をボロン濃度の5倍以下としたので、ゲルマニウムの使用量を低減させることができる。その結果、シリコンエピタキシャルウェーハの製造コストを安価にすることできる。しかも、有転位化の確率を抑えることができる。よって、シリコン単結晶インゴットの製造時の結晶歩留まりを高めることができる。
また、ボロン濃度が3.6〜5.6×1019atoms/cmで、ゲルマニウム濃度が、0.502.25×1020atoms/cmで、かつゲルマニウム濃度/ボロン濃度が1.4〜4.0としたので、著しく無転位シリコン単結晶の収率が高まる。
請求項2に記載のエピタキシャルシリコンウェーハによれば、シリコン融液中にボロン、ゲルマニウムだけではなく、炭素を1×1016atoms/cm以上の濃度で添加したので、ボロンとゲルマニウムとがドープされたシリコンウェーハに比べて、ミスフィット転位の発生を抑制することができる。また、炭素をドープすれば、エピタキシャル成長後の酸素析出核形成量も増大する。これにより、炭素をドープしない場合に比べて多量のBMDが発生し、シリコンウェーハのIG効果を増大することができる。その結果、デバイス作製時の歩留まりを高めることができる。
以下、この発明の実施例を図面を参照して説明する。ただし、この発明はこれらの実施例に限定されるものではない。
CZ法によりシリコン単結晶インゴットを育成する際、(1)シリコン融液にボロンおよびゲルマニウムを所定量ずつドープし、直径150mmのシリコン単結晶を育成した。また、(2)シリコン融液にボロン、ゲルマニウムおよび炭素をそれぞれ所定量ずつドープし、直径150mmのシリコン単結晶インゴットを育成した。ボロン、ゲルマニウムおよび炭素の濃度の測定は、2次イオン質量分析装置(SIMS)を使用した。(1),(2)により作製された各シリコン単結晶インゴットからシリコンウェーハをスライスし、各スライスドウェーハに対して常法に則り、面取り、ラップ、酸エッチング、鏡面研磨の各工程を施してシリコンウェーハを作製した。次に、(1),(2)のシリコンウェーハをエピタキシャル成長装置内にそれぞれ挿入し、1150℃で水素ベーク後、これらをエピタキシャル成長装置内で、1075℃の条件下で、SiHClガスを供給し、各シリコンウェーハの表面に6μmまたは15μmの厚さのシリコンエピタキシャル層を成長させ、(1),(2)のシリコンウェーハを基板としたエピタキシャルシリコンウェーハをそれぞれ製造した。
その後、各エピタキシャルシリコンウェーハのエピタキシャル層の表面をX線トポグラフィーにより検査し、ミスフィット転位の発生状況を観察した。
次に、これらのエピタキシャルシリコンウェーハに800℃で4時間の熱処理を施し、その後、さらに1000℃で16時間の熱処理を施し、ウェーハを劈開してライトエッチング液(HF+HNO+CrO+Cu(NO+H2O+CH−COOH)により3分間の選択エッチングを行い、光学顕微鏡により1cm当たりのエッチングピットをカウントすることで、シリコンウェーハ内に形成された熱処理誘起欠陥の密度を求めた。その結果を表1に示す。
Figure 0004708697
比較例1はゲルマニウムをドープしていない。そのため、シリコンウェーハの格子定数変化(ΔaSi−Ge−B)が−0.8×10−3atoms/cm未満で、ミスフィット転位が発生している。ゲルマニウムがドープされた試験例1,2ではΔaSi−Ge−Bが−0.8×10−3atoms/cm以上、1.5×10−3atoms/cm以下で、ミスフィット転位の発生が抑制されている。ゲルマニウムがドープされた比較例2では、ゲルマニウムのドープ量が試験例1,2と比較して高濃度にドープされている。そのため、ΔaSi−Ge−Bが1.5×10−3atoms/cmを超え、シリコンウェーハの一部にミスフィット転位が観察された。
ミスフィット転位の発生状況の一例として、比較例1のX線トポグラフィー像を図1(a)に示す。高密度のミスフィット転位がシリコンウェーハの全面で観察されている。また、ボロンとゲルマニウムとが添加された試験例1のX線トポグラフィー像を図1(b)に示す。ミスフィット転位の発生は、比較例1に比べて大幅に抑制されていることがわかる。
エピタキシャル層の膜厚を15μmと厚く成長させた試験例3,4および比較例3のうち、ΔaSi−Ge−Bが−0.73×10−3atoms/cmの試験例3では、ミスフィット転位がウェーハ外周部に観察された。ただし、特に問題となるレベルではない。試験例4では、ミスフィット転位はまったく観察されなかった。比較例3では、ΔaSi−Ge−Bが1.58×10−3atoms/cmであり、比較例2と比べてエピタキシャル層の膜厚が厚いため、より多くのミスフィット転位がウェーハ全面で観察された。炭素をドープした試験例5は、炭素濃度が1×1016atoms/cm未満である。そのため、ミスフィット転位の発生レベル、またはBMD密度も試験例3と比べて大差なかった。炭素濃度が1×1016atoms/cm以上となった試験例6では、試験例3に比べてミスフィット転位の発生が抑制され、BMD密度も高密度に観察された。
次に、CZ法によるシリコン単結晶インゴットの育成時において、高濃度ボロンと高濃度ゲルマニウムとを同時に添加したときの、結晶歩留まりの影響を調査した。すなわち、ボロン、ゲルマニウムの濃度比率を変更し、各濃度比率を有する直径150mmのシリコン単結晶インゴットを複数本(n数=各4本)育成し、シリコン単結晶の有転位化発生状況を調査した。その結果を表2に示す。表中、○印は、単結晶全長で無転位シリコン単結晶が育成された場合を示し、×印は、単結晶育成過程でシリコン単結晶に転位が発生した場合を示す。
Figure 0004708697
表2から明らかなように、添加されたゲルマニウム濃度がボロン濃度の5倍を超える比較例4〜6では、何れも無転位化率は50%以下であり、無転位シリコン単結晶の収率が低くなることが分かる。一方、添加したゲルマニウム濃度がボロン濃度の5倍以下である試験例7〜10では、著しく無転位シリコン単結晶の収率が向上した。
このように、添加するボロン濃度とゲルマニウム濃度を−0.8×10−3≦4.64×10−24×[Ge]−2.69×10−23×[B]≦1.5×10−3の範囲内でドープしたことで、エピタキシャル膜成長時のミスフィット転位発生を防止することができる。特に、添加するゲルマニウム濃度がボロン濃度の5倍以下となるようにドープすれば、シリコン単結晶育成時の有転位化発生も効果的に抑制することができる。
(a)表1中の比較例1のX線トポグラフィー像である。(b)表1中の試験例1のX線トポグラフィー像である。

Claims (2)

  1. チョクラルスキー法により育成され、ボロン濃度が3.6〜5.6×10 19 atoms/cm 及びゲルマニウム濃度が0.50〜2.25×10 20 atoms/cm となり、
    抵抗率が0.003Ωcm以下で、
    前記ボロン濃度と前記ゲルマニウム濃度とが、
    −0.8×10 −3 ≦4.64×10 −24 ×[Ge]−2.69×10 −23 ×[B]≦1.5×10 −3
    の関係式を満たし、前記ゲルマニウム濃度が前記ボロン濃度の1.4〜4.0倍となるようにボロン及びゲルマニウムが添加されたシリコン単結晶インゴットをスライスしてシリコンウェーハを作製し、
    得られたシリコンウェーハの表面にシリコンエピタキシャル層を成長させたエピタキシャルウェーハ。
    ただし、[B]はボロン濃度、[Ge]はゲルマニウム濃度、濃度単位はatoms/cmである。
  2. 炭素が、1×1016atoms/cm以上の濃度でドープされた請求項1に記載のエピタキシャルシリコンウェーハ。
JP2003376234A 2002-11-11 2003-11-05 エピタキシャルシリコンウェーハ Expired - Lifetime JP4708697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003376234A JP4708697B2 (ja) 2002-11-11 2003-11-05 エピタキシャルシリコンウェーハ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002327293 2002-11-11
JP2002327293 2002-11-11
JP2003376234A JP4708697B2 (ja) 2002-11-11 2003-11-05 エピタキシャルシリコンウェーハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008030316A Division JP4817078B2 (ja) 2002-11-11 2008-02-12 シリコンウェーハ

Publications (2)

Publication Number Publication Date
JP2004175658A JP2004175658A (ja) 2004-06-24
JP4708697B2 true JP4708697B2 (ja) 2011-06-22

Family

ID=32716123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003376234A Expired - Lifetime JP4708697B2 (ja) 2002-11-11 2003-11-05 エピタキシャルシリコンウェーハ

Country Status (1)

Country Link
JP (1) JP4708697B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4590876B2 (ja) * 2004-02-04 2010-12-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ
DE102005045337B4 (de) 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP4359320B2 (ja) 2007-05-31 2009-11-04 Sumco Techxiv株式会社 ドーピング装置、及びシリコン単結晶の製造方法
JP4516096B2 (ja) 2007-05-31 2010-08-04 Sumco Techxiv株式会社 シリコン単結晶の製造方法
JP5074826B2 (ja) * 2007-05-31 2012-11-14 Sumco Techxiv株式会社 ドーパントの注入方法、及びドーピング装置
JP4962406B2 (ja) * 2008-05-14 2012-06-27 信越半導体株式会社 シリコン単結晶の育成方法
JP2009292669A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコンウェーハ
US7816765B2 (en) * 2008-06-05 2010-10-19 Sumco Corporation Silicon epitaxial wafer and the production method thereof
JP2010153631A (ja) * 2008-12-25 2010-07-08 Sumco Techxiv株式会社 エピタキシャルシリコンウェーハとその製造方法
JP5710104B2 (ja) * 2009-01-28 2015-04-30 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP5152137B2 (ja) * 2009-09-29 2013-02-27 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2012038973A (ja) 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
JP5439675B2 (ja) * 2010-09-21 2014-03-12 株式会社シリコンテクノロジー 窒化物半導体形成用基板及び窒化物半導体
EP2541589B1 (en) 2011-06-30 2013-08-28 Siltronic AG Layered semiconductor substrate and method for manufacturing it

Also Published As

Publication number Publication date
JP2004175658A (ja) 2004-06-24

Similar Documents

Publication Publication Date Title
JP4708697B2 (ja) エピタキシャルシリコンウェーハ
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
JP3988307B2 (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
KR101082709B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조 방법
US20030104222A1 (en) Silicon wafer and epitaxial silicon wafer
US6905771B2 (en) Silicon wafer
JP4817078B2 (ja) シリコンウェーハ
JP2007266125A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5710104B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
WO2018186248A1 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5045095B2 (ja) 半導体デバイスの製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP3412531B2 (ja) リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP5152137B2 (ja) シリコンエピタキシャルウェーハの製造方法
US20230132859A1 (en) Silicon wafer and epitaxial silicon wafer
JP3903643B2 (ja) エピタキシャルウェーハの製造方法
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070019A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
CN116072515A (zh) 硅晶片和外延硅晶片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080411

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110317

R150 Certificate of patent or registration of utility model

Ref document number: 4708697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term