JP5533869B2 - エピタキシャルシリコンウェーハとその製造方法 - Google Patents

Description

本発明は、半導体回路に供されるエピタキシャルシリコンウェーハとその製造方法に関し、電気抵抗率調整用のｎ型ドーパントとしてリンがドープされ、かつゲルマニウムをドープしたシリコン結晶基板の裏面側にポリシリコン層を形成し、シリコン結晶基板の表面に、シリコンエピタキシャル層を形成したエピタキシャルシリコンウェーハとその製造方法に関する。

例えば、パワーＭＯＳトランジスタ用のエピタキシャルシリコンウェーハには、そのシリコン結晶基板の電気抵抗率が非常に低いことが要求される。シリコン結晶基板の電気抵抗率を十分に低くするために、ウェーハの素材であるシリコン結晶インゴットの引き上げ工程で（すなわち、シリコン結晶の育成時に）、溶融シリコンに抵抗率調整用のｎ型ドーパントとして砒素（Ａｓ）やアンチモン（Ｓｂ）をドープする技術が知られている。しかし、これらのドーパントは非常に蒸発しやすいので、シリコン結晶中のドーパント濃度を十分に高くすることが難しく、要求される程度に低い抵抗率をもつシリコン結晶基板を製造することが難しい。

そこで、揮発性の低い性質をもつｎ型ドーパントとしてリン（Ｐ）を高濃度にドープした電気抵抗率が非常に低いシリコン結晶基板が使用されつつある。

ところが、高濃度にリンがドープされたシリコン結晶基板上にシリコンのエピタキシャル層を形成すると、シリコン結晶基板とシリコンエピタキシャル層との界面部分でのリンの濃度差に起因する転位欠陥（ミスフィット転位）が発生するという問題がある。ミスフィット転位は、シリコン結晶基板の界面部分からシリコンエピタキシャル層の表面にまで伝播し、目視で細長く薄いラインが密集したものとして観測され、半導体素子の電気的性能を低下させる原因となる。ミスフィット転位の原因は、シリコンの原子半径が１．１７Å（オングストローム）であるのに対して、リンの原子半径はシリコンよりかなり小さい１．１０Åであり、このような両者の共有結合半径の大きな相違が結晶内に無用な歪を生じさせることにある（因みに、砒素の原子半径は、シリコンにかなり近い１．１８Åであるため、ミスフィット転位は非常に少ない）。

この問題を解決するために、シリコン単結晶インゴット引き上げ工程において、原子半径がシリコンより大きい１．２２Åであるゲルマニウム（Ｇｅ）をリンと同時にドーピングすることにより、リンによって生じたシリコン結晶格子の歪をゲルマニウムで緩和して、ミスフィット転位の発生を抑制する技術が知られている（特許文献１参照）。

エピタキシャルウェーハは、高温でエピタキシャル成長が行なわれるために、シリコン単結晶インゴットの育成段階で結晶内に形成された酸素析出物（ＢＭＤ）や酸素析出核などが高温熱処理によって消滅してしまい、ゲッタリング能力が低いという問題がある。

ゲッタリング不足を解消するための対策としてのゲッタリング方法としては、ＩＧ（イントリンシックゲッタリング）法や、ＥＧ（エクストリンシックゲッタリング）法が知られている（非特許文献１参照）。

例えば、ウェーハに対して酸素析出核形成熱処理を行って、酸素析出核密度を増大させた後、エピタキシャル成長を行う技術が知られている（特許文献２参照）。

また、ウェーハの裏面にポリシリコン層を形成させて、基板との界面等にできる歪み場や格子不整合を利用するＥＧ法の一例としてのポリバックシール（ＰＢＳ）法を、エピタキシャル成長処理前に行う技術が知られている（特許文献３、特許文献４参照）。

特開平９−７９６１号公報 特開平１０−２２３６４１号公報 特開２０００−３１１５３号公報 特開２００１−１６７９９５号公報

ＵＣＳ半導体基盤技術研究会、「シリコンの科学」、株式会社リアライズ社、１９９６年６月２８日、Ｐ５８６−Ｐ５８７

特許文献１で示されるように、シリコン結晶育成時に高濃度のリンとゲルマニウムをドープしたシリコン結晶基板上にＣＶＤ（Chemical Vapor Deposition）法によりシリコンエピタキシャル層を成長させた場合、上記のミスフィット転位は防止されるものの、本発明者らの実験によれば、別の副作用が新たに生じることが判明した。その副作用とは、積層欠陥（スタッキングフォルト、以下ＳＦという。）がシリコンエピタキシャル層に発生し、そのＳＦが段差としてウェーハ表面に現れて、ウェーハ表面のＬＰＤ（Light Point Defect：ライト・ポイント・デフェクト）レベルが悪化することである。特に、ポリバックシールをシリコン結晶基板の裏面側に施した後、シリコンエピタキシャル層を成長させた場合には、ウェーハ表面のＬＰＤレベルが悪く、ＳＦによるＬＰＤの総数が非常に多いことが判明した。例えば、直径２００ｍｍのエピタキシャルシリコンウェーハにおいて、ＳＦ（Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）によるＬＰＤの総数は数千個程度或いはそれ以上となることもあり、実用に供することができない場合がある。このＳＦの発生原因は今のところ明確になっていないが、リンとゲルマニウムが高濃度にドープされたシリコン結晶基板にシリコンエピタキシャル層を形成する際の特有の問題である。

本発明は、上記課題に鑑みてなされたものであり、その目的は、電気抵抗率調整用のｎ型ドーパントとしてリン（Ｐ）がドープされ、かつゲルマニウム（Ｇｅ）がドープされたシリコン結晶基板をベースにしたエピタキシャルシリコンウェーハにおける、ミスフィット転位発生とスタッキングフォルト（ＳＦ）発生の双方を抑制することにある。

本発明の第１の観点に係るエピタキシャルシリコンウェーハの製造方法は、エピタキシャルシリコンウェーハの製造方法において、電気抵抗率調整用ｎ型ドーパントとしてリンがドープされ、かつゲルマニウムがドープされたシリコン結晶基板を用意する第１ステップと、シリコン結晶基板にベーク処理を行って、シリコン結晶基板の表層に微小ピットを発生させる第２ステップと、シリコン結晶基板の表層を所定量研磨処理することにより、シリコン結晶基板の表層に発生させた微小ピットを減少させる第３ステップと、研磨処理後のシリコン結晶基板の表面上にシリコンエピタキシャル層を形成する第４ステップとを有する。

係る製造方法によれば、リンが高濃度にドープされたシリコン結晶基板によってシリコン結晶基板上にシリコンエピタキシャル層を形成するときに問題となるミスフィット転位の発生を抑制することができる。また、ベーク処理によって意図的にシリコン結晶基板の表層に微小ピットを発生させ、研磨処理を施してこれを減少させるようにしたので、その後に、シリコンエピタキシャル層を形成する際において、微小ピットを起点としたＳＦの発生が効果的に抑制され、シリコンエピタキシャル層表面（ウェーハ表面）上のＬＰＤの個数を非常に少なくすることができる。例えば、シリコンエピタキシャル層表面における表面積１００ｃｍ^２当りのＬＰＤの個数が３２個以下（直径２００ｍｍのウェーハであれば、ウェーハＬＰＤ総数が１００個以下）のウェーハを製造することができる。

上記エピタキシャルシリコンウェーハの製造方法において、第１ステップで用意するシリコン結晶基板のリン濃度を４．７×１０^１９〜９．４７×１０^１９ａｔｏｍｓ／ｃｍ^３の範囲とし、かつシリコン結晶基板のゲルマニウム濃度を７．０×１０^１９〜１．０×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲に調整することが望ましい。リンおよびゲルマニウム濃度を上記濃度範囲に設定することにより、ミスフィット転位の発生を効果的に抑制することができる。

また、上記エピタキシャルシリコンウェーハの製造方法において、第１ステップと、第２ステップの間において、シリコン結晶基板の裏面側にポリシリコン層を形成する第５ステップを更に有するようにしてもよい。係る製造方法によれば、十分なゲッタリング能力が得ることができる。なお、第５ステップを実行することにより、第２ステップにおいて顕在化するピットが増加する場合があり得るが、第３ステップにおいて所定量研磨することによりピットを消し去ることができ、シリコンエピタキシャル層を形成する際において、シリコンエピタキシャル層表面（ウェーハ表面）上に発生するＬＰＤの個数を非常に少なくすることができる。

また、上記エピタキシャルシリコンウェーハの製造方法において、所定量は、第２ステップ後に、シリコン結晶基板の表面に発生している、または発生していると想定されるピットの深さ以上の厚さであってもよい。係る製造方法によれば、第２ステップ後に顕在化しているピットを適切に消し去ることができ、シリコンエピタキシャル層を形成する際において、シリコンエピタキシャル層表面（ウェーハ表面）上に発生するＬＰＤの個数を非常に少なくすることができる。

また、上記エピタキシャルシリコンウェーハの製造方法において、所定量は、１μｍ以上、１０μｍ以下の厚さであってもよい。係る製造方法によれば、第２ステップ後に顕在化しているピットを適切に消し去ることができ、シリコンエピタキシャル層を形成する際において、シリコンエピタキシャル層表面（ウェーハ表面）上に発生するＬＰＤの個数を非常に少なくすることができる。

また、上記エピタキシャルシリコンウェーハの製造方法において、第３ステップと、第４ステップとの間において、シリコン結晶基板表面の清浄化を目的としてシリコン結晶基板のベーク処理を行う第６ステップを更に有するようにしてもよい。係る製造方法によれば、研磨後に表面に形成された自然酸化膜や付着するパーティクルなどを適切に除去することができる。

また、上記エピタキシャルシリコンウェーハの製造方法において、第４ステップにおいて、１０００〜１０９０℃の範囲内の温度でシリコン結晶基板上にシリコンエピタキシャル層を形成するようにしてもよい。係る製造方法によれば、ＳＦの発生が効果的に抑制され、シリコンエピタキシャル層表面上のＬＰＤの個数を非常に少なくすることができる。

また、本発明の第２の観点に係るエピタキシャルシリコンウェーハは、電気抵抗率調整用ｎ型ドーパントとしてリンが４．７×１０^１９〜９．４７×１０^１９ａｔｏｍｓ／ｃｍ^３の濃度範囲でドープされ、かつゲルマニウムが７．０×１０^１９〜１．０×１０^２０ａｔｏｍｓ／ｃｍ^３の濃度範囲でドープされたシリコン結晶基板と、シリコン結晶基板の表面に形成されたシリコンエピタキシャル層と、シリコン結晶基板の裏面側に形成されたポリシリコン層とを備え、シリコンエピタキシャル層の表面上のライト・ポイント・デフェクトの個数が、表面積１００ｃｍ^２当り３２個以下である。

このような本発明に係るエピタキシャルシリコンウェーハは、従来技術に係る製造方法で製造することはできず、本発明に係る製造方法によって初めて製造することができる。すなわち、従来、上記のように電気抵抗率の非常に低いｎ型のシリコン結晶基板の製品は開発されていなかった。最近になり、そのような製品の必要性が生じたため、電気抵抗率が十分に低くなるよう、シリコン結晶育成時にリンが高濃度にドープされたシリコン結晶基板上にシリコンエピタキシャル層を有するエピタキシャルシリコンウェーハが必要となり、それに伴い、ミスフィット転位の発生を抑制するために、ゲルマニウムを高濃度にドープすることが有効となる。ところが、リンおよびゲルマニウムを高濃度にドープしたシリコン結晶基板にシリコンエピタキシャル層を形成した場合に、エピタキシャル層にスタッキングフォルトが発生し、ＬＰＤ密度が増加してしまう問題があることを本発明者らは知見した。従来は、リンおよびゲルマニウムが高濃度にドープされたエピタキシャルシリコンウェーハでのスタッキングフォルトの問題を解決する技術は全く開発されていなかった。従って、本発明に係るエピタキシャルシリコンウェーハは従来にはない新規なものである。

本発明の一実施形態に係るエピタキシャルシリコンウェーハの製造方法を示すフローチャートである。 エピタキシャルシリコンウェーハの製造方法におけるベーク処理後の研磨処理の研磨取代と、ウェーハの表面上のＬＰＤ個数との関係を示す図である。 本発明の一実施形態に係るエピタキシャル成長工程のプロセス温度と、ウェーハの表面上のＬＰＤ個数との関係を示す図である。 シリコン結晶基板の表面上で観察された代表的な微小ピットの様子を示す図である。

以下、本発明に係るエピタキシャルシリコンウェーハの製造方法について詳細に説明する。

従来技術では、前述したとおり、シリコン結晶育成時にリン（Ｐ）とゲルマニウム（Ｇｅ）がドープされた（特に、パワーＭＯＳトランジスタ用に要求されるような非常に低い電気抵抗率を実現できる程度の高濃度にリンとゲルマニウムがドープされた）シリコン結晶基板の裏面側にポリシリコン層を形成させた後（ポリバックシール形成処理（ＰＢＳ形成処理）後）に、シリコン結晶基板の表面上にシリコンエピタキシャル層を成長させると、そのシリコンエピタキシャル層に多数のＳＦ（スタッキングフォルト）が発生する。

発明者は、エピタキシャルシリコンウェーハの製造工程を精査することにより、エピタキシャル成長後に発生しているＳＦは、エピタキシャル成長前（ベーク後）のウェーハ表面に存在する微小ピット（微小凹部）を起点に発生していることを見出した。

図４は、リンとゲルマニウムを高濃度にドープしたシリコン結晶基板の裏面側にポリシリコン層を形成させた後に、エピタキシャル成長の前処理としてシリコンウェーハを水素雰囲気中でベークした後、シリコン結晶基板の表面を原子間力顕微鏡（ＡＦＭ）を用いて観察したときに、シリコン結晶基板の表面上で観察された代表的な微小ピットの様子を示す図である。

この微小ピットの大きさは、例えば、直径０．５μｍ程度であり、深さが５ｎｍ程度である。この微小ピットは、ｐ型ドーパントとしてボロン（Ｂ）を高濃度に添加し、かつゲルマニウムを添加したシリコンウェーハにベーク処理を施しても観察されないことから、ウェーハの結晶内に高濃度にドープしたリンが関与している可能性が高いと考えられる。

例えば、赤燐は酸素析出を促進させる働きがあることが確認されてきており、ポリバックシール形成処理がシリコン結晶内に酸素析出核が形成される温度域である６５０℃前後で行なわれることから、結晶内に微小な酸素析出核が多量に形成され、ベークの高温熱処理を受けた際に、酸素析出核を起点に微小ピットが形成されているという可能性が高い。また、酸素析出物とゲルマニウムとの複合体（クラスター化）が形成され、ゲルマニウムが比較的低温で昇華するために、ベーク処理の高温熱処理を受けた際に、複合体が昇華してウェーハ表面から飛び出し、当該部分が微小ピットとなるという可能性も考えられるが、まだ明確ではない。

そこで、本発明者等は、エピタキシャル成長工程を行う前に、ベーク処理後に顕在化している微小ピットを消し去ることにより、エピタキシャル成長におけるＬＰＤの発生を抑制することができるのではないかと目論み、実験を行うことにより、ベーク処理後に顕在化している微小ピットを消し去ることにより、エピタキシャル成長におけるＬＰＤの発生を抑制することができることを見出した。

図１は、本発明の一実施形態に係るエピタキシャルシリコンウェーハの製造方法を示す図である。

先ず、シリコン結晶育成時にリンとゲルマニウムが一緒に高濃度にドープされたシリコン結晶基板を用意する（ステップＳ１）。その典型的な方法の一つは、リンとゲルマニウムが高濃度にドープされた溶融シリコンから、チョクラルスキー法を用いて、リンとゲルマニウムが高濃度にドープされたシリコン単結晶インゴットを引き上げ、そして、そのシリコン単結晶インゴットから公知の加工技術（切断、研削、研磨、洗浄、エッチング）によりシリコン結晶基板を製作する、という方法である。

ここで、シリコン結晶基板のリンの濃度は４．７×１０^１９〜９．４７×１０^１９ａｔｏｍｓ／ｃｍ^３の範囲内であり、ゲルマニウムの濃度が７．０×１０^１９〜１．０×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内であることが好ましい。シリコン結晶基板の素材であるシリコンインゴットの引き上げプロセスにおいて、インゴットが引き上げられる元の溶融シリコンにリンとゲルマニウムを同時にドープするときのそれぞれの濃度を調整することにより、上記のような範囲内で高濃度のリンとゲルマニウムを含んだシリコン結晶基板を得ることができる。上記のような範囲内の高濃度のリンとゲルマニウムとがドープされたシリコン結晶基板の電気抵抗率は０．８×１０^−３〜１．５×１０^−３Ω・ｃｍの範囲内であり、この電気抵抗率は、パワーＭＯＳトランジスタ用のウェーハに要求される抵抗率条件を満たすものである。リンとともにドープされたゲルマニウムの作用で、シリコンエピタキシャル層を成長させたときのミスフィット転位の発生が抑止される。

次に、切り出したシリコン結晶基板に対して、ラッピング又は平面研削処理を行うことによって、シリコン結晶基板を定寸に加工し（ステップＳ２）、シリコン結晶基板の面取り処理を行う（ステップＳ３）。なお、面取り処理後に、面取りを行なった部分（面取り部）を鏡面研磨してもよく、ステップＳ２の前後でステップＳ３を実施するようにしてもよい。

次に、シリコン結晶基板の機械的加工のダメージを除去するためエッチング処理を行う（ステップＳ４）。この後、シリコン結晶基板の表面（片面又は両面）を鏡面研磨加工してもよい。

次に、シリコン結晶基板の裏面（本実施形態では、後の工程でシリコンエピタキシャル層を成長させない側の面）側に対して、ポリシリコン層を形成するＰＢＳ形成工程が行われる（ステップＳ５）。ＰＢＳ形成工程は、例えば、通常の縦型反応炉を用いて減圧化学気相成長法により行うことができる。ＰＢＳ形成工程においては、例えば、原料ガスをＳｉＨ_４とし、圧力２６．６６ｐａとし、生成する膜厚としては、０．１μｍ以上としている。なお、生産性の観点から生成する膜厚は、２μｍ以下が好ましい。本実施形態では、ＰＢＳ形成工程において、シリコン結晶基板（ウェーハ）の全面にポリシリコン層を形成し、研磨処理・エッチング処理などを行って、ウェーハの表面やウェーハの面取り部に形成されたポリシリコン層を除去することにより、ウェーハの裏面にポリシリコン層が形成されたウェーハを形成している。

次いで、シリコン結晶基板の表面（片面又は両面）を鏡面研磨加工する（ステップＳ６）。

次に、シリコン結晶基板の表層に微小ピットを形成することを目的に、シリコン結晶基板に対して高温・短時間の熱処理（ベーク）が行われる（ステップＳ７）。ここで実施するベーク処理条件としては、シリコン結晶基板の表層に微小ピットを形成可能な熱処理であればよく、例えば、水素ガス、又はアルゴンのような不活性ガスの雰囲気中で、１１１０〜１２００℃の温度範囲で、３０秒〜３００秒の熱処理条件が挙げられる。熱処理温度が低く、熱処理時間が短い場合には、微小ピットの発生が不十分となり、研磨処理を施して発生させた微小ピットを減少させるようにしても、その後に行うエピタキシャル成長処理前のベーク処理（ステップＳ９）時に新たな微小ピットが形成される恐れがある。

このベーク処理の後に、研磨処理を実行して、シリコン結晶基板の表層に発生させた微小ピットを減少させる（ステップＳ８）。なお、より多く、できれば全ての微小ピットを除去することが好ましい。
シリコン結晶基板を研磨する研磨量(研磨厚さ：研磨取代)としては、ベーク処理により、シリコン結晶基板に顕在化したピットの数を低減することができればよく、例えば、顕在化したピットの深さ（又は顕在化すると想定されるピットの深さ）よりも厚いほうが好ましい。具体的には、研磨量としては、ピットの深さと想定される５ｎｍ以上とすることが好ましい。本実施形態では、研磨量として１μｍ以上１０μｍ以下としている。なお、研磨量を１０μｍよりも増やしても構わないが、研磨量を増やしすぎると、研磨時間が長くなるとともに、ＬＰＤの低減の効果が落ちてしまう。ＬＰＤの低減効果が落ちる理由としては、恐らく、ベーク処理によってリンやゲルマニウムが外方拡散されたシリコン結晶基板の層の多く又は全てが除去されてしまうためであると考えられる。

次に、シリコン結晶基板表面の清浄化（基板表面に付着する自然酸化膜、パーティクルの除去）を目的に、シリコン結晶基板に対して高温・短時間の熱処理（ベーク）が行われる（ステップＳ９）。ここで、望ましくは、ベーク処理は、１１５０〜１２００℃の水素ガス、又はアルゴンのような不活性ガス、の雰囲気中で行われ、ベーク時間は３５秒以上（例えば最短の３５秒）である。

ここで、既に行なわれたベーク処理（ステップＳ７）および研磨処理（ステップＳ８）により、一旦、強制的に発生させた微小ピットを減少させることで、その後のベーク処理（ステップＳ９）においては、新たな微小ピットが形成されることが効果的に抑制される。

ベーク処理の後に、ＣＶＤ法によりシリコン結晶基板上にシリコンエピタキシャル層を成長させる処理工程（エピタキシャル成長工程）が実行される（ステップＳ１０）。ここで、エピタキシャル成長工程のプロセス温度は、１０００〜１０９０℃の範囲内が望ましく、より望ましくは、１０５０〜１０８０℃の範囲内である。尚、プロセス温度の１０００℃以下の範囲は実用的でない。そのようなプロセス温度では、シリコンエピタキシャル層の成長速度が遅くなるとともに品質が劣化するからである。

以上の製造プロセスにより、シリコン結晶基板の電気抵抗率が０．８×１０^−３〜１．５×１０^−３Ω・ｃｍの範囲内で非常に低く、かつ、シリコンエピタキシャル層のミスフィット転位が極めて少なく、かつ、ＳＦ（スタッキングフォルト）に起因するＬＰＤの個数が少ないエピタキシャルシリコンウェーハを製造することができる。例えば、ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のＤＣＮモードで粒径０．１３μｍサイズ以上のＬＰＤを測定した場合、ウェーハ表面（シリコンエピタキシャル層の表面）における面積１００ｃｍ^２当たり３２個以下（直径２００ｍｍウェーハの表面（３１４ｃｍ^２）において、１００個以下）、好ましくはウェーハ表面の表面積１００ｃｍ^２当たり０〜３個程度（直径２００ｍｍウェーハの表面において、１０個以下）、という、パワーＭＯＳトランジスタ用として利用できるエピタキシャルシリコンウェーハが製造される。

このようにシリコン結晶基板の電気抵抗率が非常に低く、かつ、ＳＦ（スタッキングフォルト）に起因するＬＰＤも非常に少ない高品質のエピタキシャルシリコンウェーハは、従来の製造方法では製造不可能であり、上述した本発明に従う製造方法によって製造可能となった新規なものである。

図２は、ベーク処理後の研磨処理において研磨取代と、その後にエピタキシャル成長処理を行った場合におけるウェーハの表面上のＬＰＤ個数との関係を示す図である。同図において、横軸は、ベーク処理後の研磨処理における研磨取代を示し、縦軸は、ウェーハ１枚当りのＬＰＤ個数を示している。

ここで、縦軸に示されたウェーハ１枚当りのウェーハ表面のＬＰＤ個数は、パーティクルカウンターであるＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のＤＣＮモードで測定したものであり、０．１３μｍサイズ以上であるＬＰＤを検出して計数した結果の個数を示している。

図２からわかるように、研磨取代が０μｍ、すなわち研磨処理を行っていない場合には、エピタキシャル成長処理後のウェーハに発生するＬＰＤの数は、１０００個以上であるが、研磨取代を1μｍとすると、ウェーハに発生するＬＰＤの数を４０個以下に低減することができ、また、研磨取代を１０μｍとすると、ウェーハに発生するＬＰＤの数を１００個以下（ウェーハ表面（シリコンエピタキシャル層の表面）における面積１００ｃｍ^２当たり３２個以下）に低減することができる。

図３は、本発明の一実施形態に係るエピタキシャル成長工程のプロセス温度と、ウェーハの表面上のＬＰＤ個数との関係を示す図であり、エピタキシャル成長工程のプロセス温度（エピタキシャル成長実温度）を変えて実験した場合における、エピタキシャル成長工程のプロセス温度と、ＳＦに起因してウェーハ表面に出現するＬＰＤの個数との関係を示している。横軸は、エピタキシャル成長工程のプロセス温度を示し、縦軸は、ウェーハ１枚当りのウェーハ表面のＬＰＤ個数を示している。

ここで、縦軸に示されたウェーハ１枚当りのＬＰＤ個数は、ＫＬＡ−Ｔｅｎｃｏｒ社製ＳＰ−１のＤＣＮモードで測定し、０．１３μｍサイズ以上であるＬＰＤを検出して計数した結果の個数を示している。

また、本実験では、シリコン結晶育成時に上述した濃度範囲でリンとゲルマニウムが一緒にドープされた直径２００ｍｍのシリコン結晶基板を用いた。また、ベーク処理後の研磨処理（ステップＳ８）における研磨取代を１μｍとした。また、プロセス温度毎に２５枚のシリコン結晶基板上にシリコンエピタキシャル層の形成を行った。図３に示される各プロセス温度でのＬＰＤ個数は、それらの２５枚のウェーハのＬＰＤ個数の平均値である。

図３から分かるように、プロセス温度の範囲は、１１１０℃以上の範囲と、１１１０〜１０９０℃の範囲と、１０９０℃以下（但し、１０００℃以上）の範囲に大別できる。１１１０℃以上の範囲では、ＬＰＤ個数は一万個以上と非常に多い。プロセス温度を下げていくと、１１１０〜１０９０℃の範囲でＬＰＤ個数は急激に低下する。１１００℃〜１０９０℃の範囲では、ＬＰＤ個数は多めに見ても略１００個以下（ウェーハ表面の面積１００ｃｍ^２当たり３２個以下）と少ない。更に、１０９０℃以下（但し、１０００℃以上）の範囲では、ＬＰＤ個数は多めに見ても３０個以下（ウェーハ表面の面積１００ｃｍ^２当たり１０個以下）と非常に少ない。従って、エピタキシャル成長時のプロセス温度は、１１００℃以下が好ましく、１０００℃〜１０９０℃の範囲内がより好ましい。特に、１０５０℃〜１０８０℃の範囲は、ＬＰＤ個数が数個以下（ウェーハの表面の面積１００ｃｍ^２当たり２〜０個程度）と極めて少なく、かつ、プロセス温度が１０００℃以下の場合における上記の問題も少ないので、最適なプロセス温度範囲といえる。

以上、本発明の好適な実施形態を説明したが、これは本発明の説明のための例示であり、本発明の範囲をこの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない範囲で、上記実施形態とは異なる種々の態様で実施することができる。

Claims (8)

1. エピタキシャルシリコンウェーハの製造方法において、
   電気抵抗率調整用ｎ型ドーパントとしてリンがドープされ、かつゲルマニウムがドープされたシリコン結晶基板を用意する第１ステップと、
   前記シリコン結晶基板のベーク処理を行って、前記シリコン結晶基板の表層に微小ピットを発生させる第２ステップと、
   前記シリコン結晶基板の表層を所定量研磨処理することにより、前記シリコン結晶基板の表層に発生させた前記微小ピットを減少させる第３ステップと、
   前記研磨処理後の前記シリコン結晶基板の表面上にシリコンエピタキシャル層を形成する第４ステップと
   を有するエピタキシャルシリコンウェーハの製造方法。
2. 前記第１ステップで用意される前記シリコン結晶基板のリン濃度が４．７×１０ ^１９ 〜９．４７×１０ ^１９ ａｔｏｍｓ／ｃｍ ^３ の範囲、かつ前記シリコン結晶基板のゲルマニウム濃度が７．０×１０ ^１９ 〜１．０×１０ ^２０ ａｔｏｍｓ／ｃｍ ^３ の範囲に調整することを特徴とする請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
3. 前記第１ステップと、前記第２ステップの間において、前記シリコン結晶基板の裏面側にポリシリコン層を形成する第５ステップ
   を更に有する請求項１又は請求項２に記載のエピタキシャルシリコンウェーハの製造方法。
4. 前記所定量は、前記第２ステップ後に、前記シリコン結晶基板の表面に発生している、または発生していると想定されるピットの深さ以上の厚さである
   請求項１乃至請求項３のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
5. 前記所定量は、１μｍ以上、１０μｍ以下の厚さである
   請求項１乃至請求項４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
6. 前記第３ステップと、前記第４ステップとの間において、
   前記シリコン結晶基板表面の清浄化を目的として前記シリコン結晶基板のベーク処理を行う第６ステップ
   を更に有する請求項１乃至請求項５のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
7. 前記第４ステップにおいて、１０００〜１０９０℃の範囲内の温度で前記シリコン結晶基板上にシリコンエピタキシャル層を形成する
   請求項１乃至請求項６のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
8. 請求項１乃至７のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法によって製造され、
   電気抵抗率調整用ｎ型ドーパントとしてリンが４．７×１０ ^１９ 〜９．４７×１０ ^１９ ａｔｏｍｓ／ｃｍ ^３ の濃度範囲でドープされ、かつゲルマニウムが７．０×１０ ^１９ 〜１．０×１０ ^２０ ａｔｏｍｓ／ｃｍ ^３ の濃度範囲でドープされたシリコン結晶基板と、
   前記シリコン結晶基板の表面に形成されたシリコンエピタキシャル層とを備え、
   前記シリコンエピタキシャル層の表面上のＫＬＡＴｅｎｃｏｒ社製ＳＰ−１のＤＣＮモードで測定した粒径０．１３μｍサイズ以上のライト・ポイント・デフェクトの個数が、表面積１００ｃｍ ^２ 当り３２個以下である
   エピタキシャルシリコンウェーハ。

Images