JP2002187797A - Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ - Google Patents
Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハInfo
- Publication number
- JP2002187797A JP2002187797A JP2000382301A JP2000382301A JP2002187797A JP 2002187797 A JP2002187797 A JP 2002187797A JP 2000382301 A JP2000382301 A JP 2000382301A JP 2000382301 A JP2000382301 A JP 2000382301A JP 2002187797 A JP2002187797 A JP 2002187797A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- epitaxial wafer
- layer
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 229910006990 Si1-xGex Inorganic materials 0.000 abstract 4
- 229910007020 Si1−xGex Inorganic materials 0.000 abstract 4
- 235000012431 wafers Nutrition 0.000 description 52
- 239000010408 film Substances 0.000 description 30
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 15
- 230000007547 defect Effects 0.000 description 15
- 239000001257 hydrogen Substances 0.000 description 15
- 229910052739 hydrogen Inorganic materials 0.000 description 15
- 239000012535 impurity Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001603 reducing effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 Ｓｉエピタキシャルウェーハの製造方法及び
Ｓｉエピタキシャルウェーハにおいて、低温プロセスで
も、良質なＳｉ層をエピタキシャル成長すること。 【解決手段】 Ｓｉ基板ＳＵＢにＳｉ層ＳＩをエピタキ
シャル成長してＳｉエピタキシャルウェーハを製造する
方法であって、前記Ｓｉ基板上にＳｉ1-xＧｅxバッファ
層ＳＧをエピタキシャル成長するバッファ層形成工程
と、前記Ｓｉ1-xＧｅxバッファ層上に前記Ｓｉ層をエピ
タキシャル成長するＳｉ層形成工程とを備え、前記バッ
ファ層形成工程は、前記Ｓｉ1-xＧｅxバッファ層のＧｅ
組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓｉ1-xＧ
ｅxバッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとする。
Ｓｉエピタキシャルウェーハにおいて、低温プロセスで
も、良質なＳｉ層をエピタキシャル成長すること。 【解決手段】 Ｓｉ基板ＳＵＢにＳｉ層ＳＩをエピタキ
シャル成長してＳｉエピタキシャルウェーハを製造する
方法であって、前記Ｓｉ基板上にＳｉ1-xＧｅxバッファ
層ＳＧをエピタキシャル成長するバッファ層形成工程
と、前記Ｓｉ1-xＧｅxバッファ層上に前記Ｓｉ層をエピ
タキシャル成長するＳｉ層形成工程とを備え、前記バッ
ファ層形成工程は、前記Ｓｉ1-xＧｅxバッファ層のＧｅ
組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓｉ1-xＧ
ｅxバッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとする。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｓｉ基板にＳｉ層
をエピタキシャル成長するＳｉエピタキシャルウェーハ
の製造方法及びＳｉエピタキシャルウェーハに関する。
をエピタキシャル成長するＳｉエピタキシャルウェーハ
の製造方法及びＳｉエピタキシャルウェーハに関する。
【０００２】
【従来の技術】Ｓｉ（シリコン）エピタキシャルウェー
ハは、Ｓｉ基板の研磨終了後、あるいは埋め込み拡散層
を形成した後等のウェーハ上に気相成長法により単結晶
Ｓｉ薄膜を形成したものであり、微小欠陥の発生を抑制
でき、活性領域以外の抵抗を小さくして発熱による誤動
作防止を図ることができる省電力素子等に適したウェー
ハとして用いられている。
ハは、Ｓｉ基板の研磨終了後、あるいは埋め込み拡散層
を形成した後等のウェーハ上に気相成長法により単結晶
Ｓｉ薄膜を形成したものであり、微小欠陥の発生を抑制
でき、活性領域以外の抵抗を小さくして発熱による誤動
作防止を図ることができる省電力素子等に適したウェー
ハとして用いられている。
【０００３】近年、上記Ｓｉエピタキシャルウェーハに
おける単結晶Ｓｉ薄膜の成膜において、気相成長時の温
度を低温化することが要望されている。すなわち、例え
ば、Ｓｉ−ＬＳＩの製造工程の途中工程で上記単結晶Ｓ
ｉ薄膜の成膜を行う場合、低温エピタキシャル成長によ
れば、前工程やエピタキシャル成長中にドーピングされ
た不純物の拡散を抑え、急峻な不純物分布を保つことが
できるためである。また、エピタキシャル成長に発生す
るサセプタ等からの金属汚染は、高温成長になるほど顕
著になるため、低温化により金属汚染を低減することが
できるためである。
おける単結晶Ｓｉ薄膜の成膜において、気相成長時の温
度を低温化することが要望されている。すなわち、例え
ば、Ｓｉ−ＬＳＩの製造工程の途中工程で上記単結晶Ｓ
ｉ薄膜の成膜を行う場合、低温エピタキシャル成長によ
れば、前工程やエピタキシャル成長中にドーピングされ
た不純物の拡散を抑え、急峻な不純物分布を保つことが
できるためである。また、エピタキシャル成長に発生す
るサセプタ等からの金属汚染は、高温成長になるほど顕
著になるため、低温化により金属汚染を低減することが
できるためである。
【０００４】単結晶Ｓｉ薄膜の低温エピタキシャル技術
としては、従来、ＭＢＥ(MolecularBeam Epitaxy)、Ｇ
ＳＭＢＥ(Gas Source MBE)、ＵＨＶ−ＣＶＤ(Ultra Hig
h Vacuum Chemical Vapour Deposition)といった超高真
空系で、品質の高いエピタキシャル膜の成膜が可能にな
っている。しかしながら、これらの成膜方法では、成長
速度が遅く、しかも、ウェーハのハンドリングや成長前
の真空引き等の準備等に時間がかかると共に、エピタキ
シャル炉の保守が難しいため、量産には不向きである。
としては、従来、ＭＢＥ(MolecularBeam Epitaxy)、Ｇ
ＳＭＢＥ(Gas Source MBE)、ＵＨＶ−ＣＶＤ(Ultra Hig
h Vacuum Chemical Vapour Deposition)といった超高真
空系で、品質の高いエピタキシャル膜の成膜が可能にな
っている。しかしながら、これらの成膜方法では、成長
速度が遅く、しかも、ウェーハのハンドリングや成長前
の真空引き等の準備等に時間がかかると共に、エピタキ
シャル炉の保守が難しいため、量産には不向きである。
【０００５】また、量産に好適なＳｉ低温エピタキシャ
ル成長としては、減圧化学気相成長法（減圧ＣＶＤ）(L
ow Pressure CVD/Reduced Pressure CVD)が一般に用い
られている。この減圧ＣＶＤによるＳｉ低温エピタキシ
ャル成長は、従来、希フッ酸等による前処理で自然酸化
膜を除去したＳｉ基板をエピタキシャル炉に入れ、Ｈ 2
（水素）雰囲気中で７００〜１０００℃、１〜１５分の
ベーキングを行い、続けてＳｉＨ4により８００〜１０
００℃（ＳｉＨ2Ｃｌ2（ＤＣＳ）の場合は、９００〜１
０００℃、あるいはＳｉ2Ｈ6の場合は、７００〜１００
０℃）で、エピタキシャル成長するプロセスが一般的で
ある。
ル成長としては、減圧化学気相成長法（減圧ＣＶＤ）(L
ow Pressure CVD/Reduced Pressure CVD)が一般に用い
られている。この減圧ＣＶＤによるＳｉ低温エピタキシ
ャル成長は、従来、希フッ酸等による前処理で自然酸化
膜を除去したＳｉ基板をエピタキシャル炉に入れ、Ｈ 2
（水素）雰囲気中で７００〜１０００℃、１〜１５分の
ベーキングを行い、続けてＳｉＨ4により８００〜１０
００℃（ＳｉＨ2Ｃｌ2（ＤＣＳ）の場合は、９００〜１
０００℃、あるいはＳｉ2Ｈ6の場合は、７００〜１００
０℃）で、エピタキシャル成長するプロセスが一般的で
ある。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の技術では、以下のような課題が残されている。すな
わち、上記従来の減圧ＣＶＤによるＳｉ低温エピタキシ
ャル成長では、スタッキングフォールト（ＳＦ）等の欠
陥が多く、また、膜厚が厚いとヘイズが発生するため、
厚いエピタキシャル層を積層することができないと共
に、パーティクルが多いという不都合があった。また、
U.S.Patent5,358,895には、ＳｉにＧｅを３％ドーピン
グして成膜する方法が提案されているが、この場合、Ｓ
ｉ中にＧｅが不純物として入っているため、酸化膜の耐
圧性が低くなってしまう不都合がある。
来の技術では、以下のような課題が残されている。すな
わち、上記従来の減圧ＣＶＤによるＳｉ低温エピタキシ
ャル成長では、スタッキングフォールト（ＳＦ）等の欠
陥が多く、また、膜厚が厚いとヘイズが発生するため、
厚いエピタキシャル層を積層することができないと共
に、パーティクルが多いという不都合があった。また、
U.S.Patent5,358,895には、ＳｉにＧｅを３％ドーピン
グして成膜する方法が提案されているが、この場合、Ｓ
ｉ中にＧｅが不純物として入っているため、酸化膜の耐
圧性が低くなってしまう不都合がある。
【０００７】本発明は、前述の課題に鑑みてなされたも
ので、低温プロセスでも、良質なＳｉ層をエピタキシャ
ル成長することができるＳｉエピタキシャルウェーハの
製造方法及びＳｉエピタキシャルウェーハを提供するこ
とを目的とする。
ので、低温プロセスでも、良質なＳｉ層をエピタキシャ
ル成長することができるＳｉエピタキシャルウェーハの
製造方法及びＳｉエピタキシャルウェーハを提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下の構成を採用した。すなわち、本発明
のＳｉエピタキシャルウェーハの製造方法は、Ｓｉ基板
にＳｉ層をエピタキシャル成長してＳｉエピタキシャル
ウェーハを製造する方法であって、前記Ｓｉ基板上にＳ
ｉ1-xＧｅxバッファ層をエピタキシャル成長するバッフ
ァ層形成工程と、前記Ｓｉ1-xＧｅxバッファ層上に前記
Ｓｉ層をエピタキシャル成長するＳｉ層形成工程とを備
え、前記バッファ層形成工程は、前記Ｓｉ1-xＧｅxバッ
ファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、か
つ、Ｓｉ1-xＧｅ xバッファ層の膜厚ｔを０＜ｔ≦６０ｎ
ｍとすることを特徴とする。
決するために以下の構成を採用した。すなわち、本発明
のＳｉエピタキシャルウェーハの製造方法は、Ｓｉ基板
にＳｉ層をエピタキシャル成長してＳｉエピタキシャル
ウェーハを製造する方法であって、前記Ｓｉ基板上にＳ
ｉ1-xＧｅxバッファ層をエピタキシャル成長するバッフ
ァ層形成工程と、前記Ｓｉ1-xＧｅxバッファ層上に前記
Ｓｉ層をエピタキシャル成長するＳｉ層形成工程とを備
え、前記バッファ層形成工程は、前記Ｓｉ1-xＧｅxバッ
ファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、か
つ、Ｓｉ1-xＧｅ xバッファ層の膜厚ｔを０＜ｔ≦６０ｎ
ｍとすることを特徴とする。
【０００９】このＳｉエピタキシャルウェーハの製造方
法では、バッファ層形成工程において、Ｓｉ1-xＧｅxバ
ッファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、か
つ、Ｓｉ1-xＧｅxバッファ層の膜厚ｔを０＜ｔ≦６０ｎ
ｍとするので、後述するように、Ｓｉ1-xＧｅxバッファ
層による界面付近の結晶性向上等により、従来より低温
プロセスでも欠陥が大幅に減少し、膜厚が厚くてもヘイ
ズフリーの膜を積むことができると共にパーティクルを
減少させることができる。また、エピタキシャル成長前
の水素雰囲気中のベーキング温度をより低温化すること
及びベーキング時間を短縮することができる。
法では、バッファ層形成工程において、Ｓｉ1-xＧｅxバ
ッファ層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、か
つ、Ｓｉ1-xＧｅxバッファ層の膜厚ｔを０＜ｔ≦６０ｎ
ｍとするので、後述するように、Ｓｉ1-xＧｅxバッファ
層による界面付近の結晶性向上等により、従来より低温
プロセスでも欠陥が大幅に減少し、膜厚が厚くてもヘイ
ズフリーの膜を積むことができると共にパーティクルを
減少させることができる。また、エピタキシャル成長前
の水素雰囲気中のベーキング温度をより低温化すること
及びベーキング時間を短縮することができる。
【００１０】また、本発明のＳｉエピタキシャルウェー
ハの製造方法は、前記バッファ層形成工程と前記Ｓｉ層
形成工程とにおいて、前記Ｓｉ1-xＧｅxバッファ層と前
記Ｓｉ層との成長温度を９００℃以下とした場合に特に
有効である。すなわち、Ｓｉエピタキシャルウェーハの
製造工程では、成長温度を９００℃以下とすることによ
り、不純物がＳｉ基板にドーピングされている場合、急
峻な不純物分布を保持できると共に、金属汚染が少ない
Ｓｉエピタキシャルウェーハを得ることができる。しか
し、成長温度を９００℃以下とすると、欠陥が多く、ま
たヘイズが発生し易く、しかもパーティクルが多くなる
問題点があった。本発明のＳｉエピタキシャルウェーハ
の製造方法は、９００℃以下の成膜温度でも前記の問題
が低減されたＳｉエピタキシャルウェーハを得ることが
できる。
ハの製造方法は、前記バッファ層形成工程と前記Ｓｉ層
形成工程とにおいて、前記Ｓｉ1-xＧｅxバッファ層と前
記Ｓｉ層との成長温度を９００℃以下とした場合に特に
有効である。すなわち、Ｓｉエピタキシャルウェーハの
製造工程では、成長温度を９００℃以下とすることによ
り、不純物がＳｉ基板にドーピングされている場合、急
峻な不純物分布を保持できると共に、金属汚染が少ない
Ｓｉエピタキシャルウェーハを得ることができる。しか
し、成長温度を９００℃以下とすると、欠陥が多く、ま
たヘイズが発生し易く、しかもパーティクルが多くなる
問題点があった。本発明のＳｉエピタキシャルウェーハ
の製造方法は、９００℃以下の成膜温度でも前記の問題
が低減されたＳｉエピタキシャルウェーハを得ることが
できる。
【００１１】また、本発明のＳｉエピタキシャルウェー
ハの製造方法は、前記バッファ層形成工程において、Ｇ
ｅＨ4又はＧｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃ
ｌ2又はＳｉ2Ｈ6のいずれかをソースガスとして減圧Ｃ
ＶＤにより前記Ｓｉ1-xＧｅxバッファ層を成長し、前記
Ｓｉ層形成工程において、ＳｉＨ4、ＳｉＨ2Ｃｌ2又は
Ｓｉ2Ｈ6をソースガスとして減圧ＣＶＤによりＳｉ層形
成工程を成長することが好ましい。
ハの製造方法は、前記バッファ層形成工程において、Ｇ
ｅＨ4又はＧｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃ
ｌ2又はＳｉ2Ｈ6のいずれかをソースガスとして減圧Ｃ
ＶＤにより前記Ｓｉ1-xＧｅxバッファ層を成長し、前記
Ｓｉ層形成工程において、ＳｉＨ4、ＳｉＨ2Ｃｌ2又は
Ｓｉ2Ｈ6をソースガスとして減圧ＣＶＤによりＳｉ層形
成工程を成長することが好ましい。
【００１２】このＳｉエピタキシャルウェーハの製造方
法では、バッファ層形成工程において、ＧｅＨ4又はＧ
ｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2
Ｈ6のいずれかをソースガスとして減圧ＣＶＤによりＳ
ｉ1-xＧｅxバッファ層を成長するので、量産性に優れ、
ＳｉＨ4よりも還元性の高いゲルマニウムソースガスが
Ｓｉ基板表面の残留不純物成分を除去し、欠陥等の原因
物質を除去することができる。
法では、バッファ層形成工程において、ＧｅＨ4又はＧ
ｅ2Ｈ6のいずれか及びＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2
Ｈ6のいずれかをソースガスとして減圧ＣＶＤによりＳ
ｉ1-xＧｅxバッファ層を成長するので、量産性に優れ、
ＳｉＨ4よりも還元性の高いゲルマニウムソースガスが
Ｓｉ基板表面の残留不純物成分を除去し、欠陥等の原因
物質を除去することができる。
【００１３】本発明のＳｉエピタキシャルウェーハは、
Ｓｉ基板にエピタキシャル成長されたＳｉ層を有するＳ
ｉエピタキシャルウェーハであって、上記本発明のＳｉ
エピタキシャルウェーハの製造方法により作製されたこ
とを特徴とする。また、本発明のＳｉエピタキシャルウ
ェーハは、Ｓｉ基板にエピタキシャル成長されたＳｉ層
を有するＳｉエピタキシャルウェーハであって、前記Ｓ
ｉ基板上にエピタキシャル成長されたＳｉ1-xＧｅxバッ
ファ層を備え、前記Ｓｉ層は、前記Ｓｉ1-xＧｅxバッフ
ァ層上にエピタキシャル成長されており、前記Ｓｉ1-x
Ｇｅxバッファ層は、Ｇｅ組成比ｘが０．１≦ｘ≦０．
３であり、かつ、膜厚ｔが０＜ｔ≦６０ｎｍであること
を特徴とする。
Ｓｉ基板にエピタキシャル成長されたＳｉ層を有するＳ
ｉエピタキシャルウェーハであって、上記本発明のＳｉ
エピタキシャルウェーハの製造方法により作製されたこ
とを特徴とする。また、本発明のＳｉエピタキシャルウ
ェーハは、Ｓｉ基板にエピタキシャル成長されたＳｉ層
を有するＳｉエピタキシャルウェーハであって、前記Ｓ
ｉ基板上にエピタキシャル成長されたＳｉ1-xＧｅxバッ
ファ層を備え、前記Ｓｉ層は、前記Ｓｉ1-xＧｅxバッフ
ァ層上にエピタキシャル成長されており、前記Ｓｉ1-x
Ｇｅxバッファ層は、Ｇｅ組成比ｘが０．１≦ｘ≦０．
３であり、かつ、膜厚ｔが０＜ｔ≦６０ｎｍであること
を特徴とする。
【００１４】これらのＳｉエピタキシャルウェーハで
は、Ｇｅ組成比ｘが０．１≦ｘ≦０．３、かつ、膜厚ｔ
が０＜ｔ≦６０ｎｍでＳｉ1-xＧｅxバッファ層が成長さ
れるので、良質なＳｉ層を低温プロセスで得ることがで
き、不純物がＳｉ基板にドーピングされている場合、急
峻な不純物分布を保持できると共に、金属汚染が少ない
高品質のＳｉエピタキシャルウェーハとなる。
は、Ｇｅ組成比ｘが０．１≦ｘ≦０．３、かつ、膜厚ｔ
が０＜ｔ≦６０ｎｍでＳｉ1-xＧｅxバッファ層が成長さ
れるので、良質なＳｉ層を低温プロセスで得ることがで
き、不純物がＳｉ基板にドーピングされている場合、急
峻な不純物分布を保持できると共に、金属汚染が少ない
高品質のＳｉエピタキシャルウェーハとなる。
【００１５】
【発明の実施の形態】以下、本発明に係るＳｉエピタキ
シャルウェーハの製造方法及びＳｉエピタキシャルウェ
ーハの一実施形態を、図１から図３を参照しながら説明
する。
シャルウェーハの製造方法及びＳｉエピタキシャルウェ
ーハの一実施形態を、図１から図３を参照しながら説明
する。
【００１６】本実施形態のＳｉエピタキシャルウェーハ
は、図１に示すように、Ｓｉ基板ＳＵＢにエピタキシャ
ル成長されたＳｉ層ＳＩを有するものであり、その構成
を製造方法と合わせて以下に説明する。本実施形態のＳ
ｉエピタキシャルウェーハを製造するには、まず、ポリ
ッシュドウェーハで面方位（００１）のＳｉ基板ＳＵＢ
を、通常のＳＣ１洗浄を行った後に、希フッ化水素酸に
より自然酸化膜を除去する前処理を行う。
は、図１に示すように、Ｓｉ基板ＳＵＢにエピタキシャ
ル成長されたＳｉ層ＳＩを有するものであり、その構成
を製造方法と合わせて以下に説明する。本実施形態のＳ
ｉエピタキシャルウェーハを製造するには、まず、ポリ
ッシュドウェーハで面方位（００１）のＳｉ基板ＳＵＢ
を、通常のＳＣ１洗浄を行った後に、希フッ化水素酸に
より自然酸化膜を除去する前処理を行う。
【００１７】次に、上記前処理後のＳｉ基板ＳＵＢを、
減圧ＣＶＤ炉内に入れ、圧力４．０×１０3Ｐａ、５０
ｓｌｍの水素流雰囲気中で９００℃、１分の水素ベーク
処理を行う。なお、比較のため、同条件において１１０
０℃の高温で水素ベーク処理したサンプルも作製した。
この減圧ＣＶＤ炉は、例えば枚葉式でランプ加熱方式の
ものを用いている。さらに、水素ベーク処理後に、続け
てＳｉ1-xＧｅxバッファ層ＳＧをエピタキシャル成長す
る。
減圧ＣＶＤ炉内に入れ、圧力４．０×１０3Ｐａ、５０
ｓｌｍの水素流雰囲気中で９００℃、１分の水素ベーク
処理を行う。なお、比較のため、同条件において１１０
０℃の高温で水素ベーク処理したサンプルも作製した。
この減圧ＣＶＤ炉は、例えば枚葉式でランプ加熱方式の
ものを用いている。さらに、水素ベーク処理後に、続け
てＳｉ1-xＧｅxバッファ層ＳＧをエピタキシャル成長す
る。
【００１８】Ｓｉ1-xＧｅxバッファ層ＳＧの成長条件
は、水素雰囲気中でＳｉＨ4及びＧｅＨ4をソースガスと
し、成長温度を９００℃以下とすると共に、Ｇｅ組成比
ｘを０．１≦ｘ≦０．３にし、かつ、膜厚ｔを０＜ｔ≦
６０ｎｍとする。なお、本実施形態では、成長温度６８
０℃、圧力５．３×１０3Ｐａ、水素流量２６．３ｓｌ
ｍに設定し、ＳｉＨ4とＧｅＨ4との流量比を変化させて
Ｇｅ組成比が０．１０及び０．１５のＳｉ1-xＧｅxバッ
ファ層ＳＧをそれぞれ成膜した。なお、比較として、同
条件においてＧｅ組成比が０．０５のサンプルも作製し
た。
は、水素雰囲気中でＳｉＨ4及びＧｅＨ4をソースガスと
し、成長温度を９００℃以下とすると共に、Ｇｅ組成比
ｘを０．１≦ｘ≦０．３にし、かつ、膜厚ｔを０＜ｔ≦
６０ｎｍとする。なお、本実施形態では、成長温度６８
０℃、圧力５．３×１０3Ｐａ、水素流量２６．３ｓｌ
ｍに設定し、ＳｉＨ4とＧｅＨ4との流量比を変化させて
Ｇｅ組成比が０．１０及び０．１５のＳｉ1-xＧｅxバッ
ファ層ＳＧをそれぞれ成膜した。なお、比較として、同
条件においてＧｅ組成比が０．０５のサンプルも作製し
た。
【００１９】また、Ｓｉ1-xＧｅxバッファ層ＳＧの膜厚
は、２０、４０、６０ｎｍのそれぞれに設定して作製し
た。
は、２０、４０、６０ｎｍのそれぞれに設定して作製し
た。
【００２０】次に、Ｓｉ1-xＧｅxバッファ層ＳＧの成膜
後、続けてＳｉ1-xＧｅxバッファ層ＳＧ上にＳｉ層ＳＩ
をエピタキシャル成長する。このＳｉ層ＳＩの成膜は、
水素雰囲気中でＳｉＨ4をソースガスとして用い、成長
温度８５０℃、圧力５．３×１０3Ｐａ、水素流量２
６．３ｓｌｍ、ＳｉＨ4ガス流量１００ｓｃｃｍに設定
して行った。また、Ｓｉ層ＳＩの膜厚は、０．５、１．
０、１．５、２．０μｍのそれぞれに設定して作製し
た。
後、続けてＳｉ1-xＧｅxバッファ層ＳＧ上にＳｉ層ＳＩ
をエピタキシャル成長する。このＳｉ層ＳＩの成膜は、
水素雰囲気中でＳｉＨ4をソースガスとして用い、成長
温度８５０℃、圧力５．３×１０3Ｐａ、水素流量２
６．３ｓｌｍ、ＳｉＨ4ガス流量１００ｓｃｃｍに設定
して行った。また、Ｓｉ層ＳＩの膜厚は、０．５、１．
０、１．５、２．０μｍのそれぞれに設定して作製し
た。
【００２１】上記のように作製したＳｉエピタキシャル
ウェーハについて、ヘイズ及びパーティクル（輝点数で
評価）を分析評価した結果を、図２の表に示す（なお、
Ｓｉ層膜厚は、１．０μｍ）。また、比較のため作製し
たバッファ層がない従来のＳｉエピタキシャルウェーハ
について、分析評価した結果も図３の表に示す。
ウェーハについて、ヘイズ及びパーティクル（輝点数で
評価）を分析評価した結果を、図２の表に示す（なお、
Ｓｉ層膜厚は、１．０μｍ）。また、比較のため作製し
たバッファ層がない従来のＳｉエピタキシャルウェーハ
について、分析評価した結果も図３の表に示す。
【００２２】上記分析評価は、Tencor Instruments社製
のＳｕｒｆｓｃａｎ６４２０を用いて行った。この分析
装置は、ウェーハ表面上をＡｒ（アルゴン）レーザ光で
走査し、ミラー系を通してレーザ光散乱量を見るもので
あり、これにより測定した異物の大きさを０．１μｍか
ら０．０１μｍ刻みで測定できると共に測定した異物の
位置（ｘ−ｙ座標）を高精度に特定することができるも
のである。
のＳｕｒｆｓｃａｎ６４２０を用いて行った。この分析
装置は、ウェーハ表面上をＡｒ（アルゴン）レーザ光で
走査し、ミラー系を通してレーザ光散乱量を見るもので
あり、これにより測定した異物の大きさを０．１μｍか
ら０．０１μｍ刻みで測定できると共に測定した異物の
位置（ｘ−ｙ座標）を高精度に特定することができるも
のである。
【００２３】上記図３の表からわかるように、バッファ
層がない従来のＳｉエピタキシャルウェーハでは、膜厚
が厚くなるほどヘイズが悪化しており、特に１μｍ以上
では全面ヘイズとなった。なお、１１００℃の高温水素
ベークを行った場合は、従来のバッファ層のないＳｉエ
ピタキシャルウェーハでもヘイズがなくなり、輝点数も
著しく改善されているのがわかるが、１１００℃の高温
処理では、低温プロセスではなくなってしまう。
層がない従来のＳｉエピタキシャルウェーハでは、膜厚
が厚くなるほどヘイズが悪化しており、特に１μｍ以上
では全面ヘイズとなった。なお、１１００℃の高温水素
ベークを行った場合は、従来のバッファ層のないＳｉエ
ピタキシャルウェーハでもヘイズがなくなり、輝点数も
著しく改善されているのがわかるが、１１００℃の高温
処理では、低温プロセスではなくなってしまう。
【００２４】これに対して、本実施形態によるＳｉ1-x
Ｇｅxバッファ層ＳＧを有するＳｉエピタキシャルウェ
ーハでは、図２からわかるように、Ｓｉ1-xＧｅxバッフ
ァ層ＳＧのＧｅ組成比ｘが０．１０以上ではヘイズが無
くなると共に、Ｓｉ1-xＧｅxバッファ層ＳＧが薄くなる
ほどヘイズ及び輝点数も減少している。特に輝点数は１
１００℃の高温水素ベークを行った従来のバッファ層の
ないＳｉエピタキシャルウェーハと比べても著しく改善
されているのがわかる。なお、Ｓｉ1-xＧｅxバッファ層
ＳＧの膜厚は、本来不要なＳｉＧｅ層が膜中に少なくな
るため、薄い方がよい。
Ｇｅxバッファ層ＳＧを有するＳｉエピタキシャルウェ
ーハでは、図２からわかるように、Ｓｉ1-xＧｅxバッフ
ァ層ＳＧのＧｅ組成比ｘが０．１０以上ではヘイズが無
くなると共に、Ｓｉ1-xＧｅxバッファ層ＳＧが薄くなる
ほどヘイズ及び輝点数も減少している。特に輝点数は１
１００℃の高温水素ベークを行った従来のバッファ層の
ないＳｉエピタキシャルウェーハと比べても著しく改善
されているのがわかる。なお、Ｓｉ1-xＧｅxバッファ層
ＳＧの膜厚は、本来不要なＳｉＧｅ層が膜中に少なくな
るため、薄い方がよい。
【００２５】また、Ｓｉ1-xＧｅxバッファ層ＳＧのＧｅ
組成比ｘが高いほど、臨界膜厚（転位を発生して格子緩
和を生ずる膜厚）が小さくなるため、Ｓｉ1-xＧｅxバッ
ファ層ＳＧの厚みは、Ｇｅ組成比ｘが高い場合に、より
薄くする必要がある。すなわち、Ｓｉ1-xＧｅxバッファ
層ＳＧのＧｅ組成比ｘが０．３を越えると、臨界膜厚に
近くなって欠陥が入り易くなる、あるいは、臨界膜厚を
越えてしまって欠陥が入るため、上記のように厚みは、
６０ｎｍ以下にする必要がある。
組成比ｘが高いほど、臨界膜厚（転位を発生して格子緩
和を生ずる膜厚）が小さくなるため、Ｓｉ1-xＧｅxバッ
ファ層ＳＧの厚みは、Ｇｅ組成比ｘが高い場合に、より
薄くする必要がある。すなわち、Ｓｉ1-xＧｅxバッファ
層ＳＧのＧｅ組成比ｘが０．３を越えると、臨界膜厚に
近くなって欠陥が入り易くなる、あるいは、臨界膜厚を
越えてしまって欠陥が入るため、上記のように厚みは、
６０ｎｍ以下にする必要がある。
【００２６】このように、本実施形態では、９００℃以
下の低温領域においても良質なＳｉ層ＳＩを得ることが
できる。すなわち、Ｓｉ基板との界面において、基板表
面に存在する欠陥や残留不純物の影響を受けながらエピ
タキシャル成長が始まるため、界面付近での結晶性がエ
ピタキシャル膜全体の品質を左右している。特にスタッ
キングフォールトは、この界面を起点として発生する。
下の低温領域においても良質なＳｉ層ＳＩを得ることが
できる。すなわち、Ｓｉ基板との界面において、基板表
面に存在する欠陥や残留不純物の影響を受けながらエピ
タキシャル成長が始まるため、界面付近での結晶性がエ
ピタキシャル膜全体の品質を左右している。特にスタッ
キングフォールトは、この界面を起点として発生する。
【００２７】そして、低温領域においては、Ｓｉ1-xＧ
ｅx膜は、Ｓｉ膜に比べて結晶性の高いエピタキシャル
膜が得られる。また、Ｓｉ1-xＧｅx膜は、Ｓｉ膜よりも
弾性定数が小さい（すなわち、柔らかい）ため、Ｓｉ基
板表面に存在する欠陥や残留不純物の影響を緩和する効
果も有している。したがって、本実施形態では、Ｓｉ1-
xＧｅxバッファ層ＳＧがＳｉ基板ＳＵＢとの界面でＳｉ
膜よりも欠陥の少ない膜となると共に、Ｓｉ基板表面の
欠陥等の影響を緩和し、エピタキシャル膜全体の欠陥を
減少させる機能を有している。
ｅx膜は、Ｓｉ膜に比べて結晶性の高いエピタキシャル
膜が得られる。また、Ｓｉ1-xＧｅx膜は、Ｓｉ膜よりも
弾性定数が小さい（すなわち、柔らかい）ため、Ｓｉ基
板表面に存在する欠陥や残留不純物の影響を緩和する効
果も有している。したがって、本実施形態では、Ｓｉ1-
xＧｅxバッファ層ＳＧがＳｉ基板ＳＵＢとの界面でＳｉ
膜よりも欠陥の少ない膜となると共に、Ｓｉ基板表面の
欠陥等の影響を緩和し、エピタキシャル膜全体の欠陥を
減少させる機能を有している。
【００２８】さらに、本実施形態では、Ｓｉ1-xＧｅx膜
のエピタキシャル成長に、ＧｅＨ4を用いており、Ｇｅ
Ｈ4は、ＳｉＨ4よりも還元性が高い。すなわち、Ｓｉ基
板ＳＩ表面に供給されたＧｅＨ4ガスが、Ｓｉ基板ＳＩ
表面に残留している不純物成分（吸着酸素、吸着有機
物、吸着水分等）を除去して、欠陥等の原因物質を除去
する効果を有している。
のエピタキシャル成長に、ＧｅＨ4を用いており、Ｇｅ
Ｈ4は、ＳｉＨ4よりも還元性が高い。すなわち、Ｓｉ基
板ＳＩ表面に供給されたＧｅＨ4ガスが、Ｓｉ基板ＳＩ
表面に残留している不純物成分（吸着酸素、吸着有機
物、吸着水分等）を除去して、欠陥等の原因物質を除去
する効果を有している。
【００２９】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。
【００３０】例えば、上記実施形態では、Ｓｉ1-xＧｅx
バッファ層ＳＧのエピタキシャル成長にＧｅＨ4とＳｉ
Ｈ4とを用いたが、Ｇｅ2Ｈ6やＳｉＨ2Ｃｌ2、Ｓｉ2Ｈ6
をソースガスとして用いても構わない。また、Ｓｉ層Ｓ
Ｉのエピタキシャル成長にＳｉＨ4を用いたが、ＳｉＨ2
Ｃｌ2又はＳｉ2Ｈ6をソースガスとして用いても構わな
い。また、上記実施形態では、Ｓｉ基板として面方位
（００１）のポリッシュドウェーハを用いたが、面方位
の異なるポリッシュドウェーハ又はパターン形成や不純
物ドーピングされているＳｉ−ＬＳＩの製造工程におけ
る途中工程のウェーハを用いても構わない。また、上記
実施形態では、ＳＣ１洗浄、希フッ化水素酸による自然
酸化膜除去、９００℃１分の水素ベーク処理からなる前
処理を行ったが、他の前処理方法や異なった水素ベーク
温度、時間を用いても構わない。これらの場合も、上記
実施形態と同様の効果を得ることができる。
バッファ層ＳＧのエピタキシャル成長にＧｅＨ4とＳｉ
Ｈ4とを用いたが、Ｇｅ2Ｈ6やＳｉＨ2Ｃｌ2、Ｓｉ2Ｈ6
をソースガスとして用いても構わない。また、Ｓｉ層Ｓ
Ｉのエピタキシャル成長にＳｉＨ4を用いたが、ＳｉＨ2
Ｃｌ2又はＳｉ2Ｈ6をソースガスとして用いても構わな
い。また、上記実施形態では、Ｓｉ基板として面方位
（００１）のポリッシュドウェーハを用いたが、面方位
の異なるポリッシュドウェーハ又はパターン形成や不純
物ドーピングされているＳｉ−ＬＳＩの製造工程におけ
る途中工程のウェーハを用いても構わない。また、上記
実施形態では、ＳＣ１洗浄、希フッ化水素酸による自然
酸化膜除去、９００℃１分の水素ベーク処理からなる前
処理を行ったが、他の前処理方法や異なった水素ベーク
温度、時間を用いても構わない。これらの場合も、上記
実施形態と同様の効果を得ることができる。
【００３１】
【発明の効果】本発明によれば、以下の効果を奏する。
本発明のＳｉエピタキシャルウェーハの製造方法及びＳ
ｉエピタキシャルウェーハによれば、Ｇｅ組成比ｘが
０．１≦ｘ≦０．３、かつ、膜厚ｔが０＜ｔ≦６０ｎｍ
のＳｉ1-xＧｅxバッファ層を成膜した後にＳｉ層を成膜
するので、低温プロセスでも欠陥が大幅に減少し、膜厚
が厚くてもヘイズフリーの良質なＳｉ膜を積めることが
できると共にパーティクルを減少させることができる。
また、９００℃以下の低温プロセスが可能であるので、
エピタキシャル成長前の水素雰囲気中のベーキング温度
及びベーキング時間を短縮することができ、不純物がＳ
ｉ基板にドーピングされている場合、急峻な不純物分布
を保持できると共に、金属汚染が少ない高品質のＳｉエ
ピタキシャルウェーハとなる。
本発明のＳｉエピタキシャルウェーハの製造方法及びＳ
ｉエピタキシャルウェーハによれば、Ｇｅ組成比ｘが
０．１≦ｘ≦０．３、かつ、膜厚ｔが０＜ｔ≦６０ｎｍ
のＳｉ1-xＧｅxバッファ層を成膜した後にＳｉ層を成膜
するので、低温プロセスでも欠陥が大幅に減少し、膜厚
が厚くてもヘイズフリーの良質なＳｉ膜を積めることが
できると共にパーティクルを減少させることができる。
また、９００℃以下の低温プロセスが可能であるので、
エピタキシャル成長前の水素雰囲気中のベーキング温度
及びベーキング時間を短縮することができ、不純物がＳ
ｉ基板にドーピングされている場合、急峻な不純物分布
を保持できると共に、金属汚染が少ない高品質のＳｉエ
ピタキシャルウェーハとなる。
【図１】 本発明に係るＳｉエピタキシャルウェーハの
製造方法及びＳｉエピタキシャルウェーハの一実施形態
において、Ｓｉエピタキシャルウェーハを示す要部の拡
大断面図である。
製造方法及びＳｉエピタキシャルウェーハの一実施形態
において、Ｓｉエピタキシャルウェーハを示す要部の拡
大断面図である。
【図２】 本発明に係るＳｉエピタキシャルウェーハの
製造方法及びＳｉエピタキシャルウェーハの一実施形態
において、バッファ層の膜厚及びＧｅ組成比を変えた場
合のヘイズの有無及びレベルと輝点数とを分析した結果
を示す表である。
製造方法及びＳｉエピタキシャルウェーハの一実施形態
において、バッファ層の膜厚及びＧｅ組成比を変えた場
合のヘイズの有無及びレベルと輝点数とを分析した結果
を示す表である。
【図３】 本発明に係るＳｉエピタキシャルウェーハの
製造方法及びＳｉエピタキシャルウェーハの従来例にお
いて、Ｓｉ層の膜厚を変えた場合のヘイズの有無及びレ
ベルと輝点数とを分析した結果を示す表である。
製造方法及びＳｉエピタキシャルウェーハの従来例にお
いて、Ｓｉ層の膜厚を変えた場合のヘイズの有無及びレ
ベルと輝点数とを分析した結果を示す表である。
ＳＧ Ｓｉ1-xＧｅxバッファ層 ＳＩ Ｓｉ層 ＳＵＢ Ｓｉ基板
フロントページの続き (72)発明者 塩野 一郎 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社総合研究所内 (72)発明者 山口 健志 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社総合研究所内 Ｆターム(参考） 4G077 AA03 BA04 BE05 DB04 DB05 ED06 HA06 HA12 4K030 AA03 AA05 AA06 BA09 BA29 BA48 BB02 BB13 CA04 CA12 JA06 LA15 LA16 5F045 AA06 AB01 AB02 AC01 AC05 AD10 AD11 AD12 AD13 AF03 BB07 BB12 DA53
Claims (5)
- 【請求項１】 Ｓｉ基板にＳｉ層をエピタキシャル成長
してＳｉエピタキシャルウェーハを製造する方法であっ
て、 前記Ｓｉ基板上にＳｉ1-xＧｅxバッファ層をエピタキシ
ャル成長するバッファ層形成工程と、 前記Ｓｉ1-xＧｅxバッファ層上に前記Ｓｉ層をエピタキ
シャル成長するＳｉ層形成工程とを備え、 前記バッファ層形成工程は、前記Ｓｉ1-xＧｅxバッファ
層のＧｅ組成比ｘを０．１≦ｘ≦０．３とし、かつ、Ｓ
ｉ1-xＧｅxバッファ層の膜厚ｔを０＜ｔ≦６０ｎｍとす
ることを特徴とするＳｉエピタキシャルウェーハの製造
方法。 - 【請求項２】 請求項１に記載のＳｉエピタキシャルウ
ェーハの製造方法において、 前記バッファ層形成工程と前記Ｓｉ層形成工程とは、前
記Ｓｉ1-xＧｅxバッファ層と前記Ｓｉ層との成長温度を
９００℃以下とすることを特徴とするＳｉエピタキシャ
ルウェーハの製造方法。 - 【請求項３】 請求項１又は２に記載のＳｉエピタキシ
ャルウェーハの製造方法において、 前記バッファ層形成工程は、ＧｅＨ4又はＧｅ2Ｈ6のい
ずれか及びＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳｉ2Ｈ6のいず
れかをソースガスとして減圧ＣＶＤにより前記Ｓｉ1-x
Ｇｅxバッファ層を成長し、 前記Ｓｉ層形成工程は、ＳｉＨ4、ＳｉＨ2Ｃｌ2又はＳ
ｉ2Ｈ6をソースガスとして減圧ＣＶＤによりＳｉ層形成
工程を成長することを特徴とするＳｉエピタキシャルウ
ェーハの製造方法。 - 【請求項４】 Ｓｉ基板にエピタキシャル成長されたＳ
ｉ層を有するＳｉエピタキシャルウェーハであって、 請求項１から３のいずれかに記載のＳｉエピタキシャル
ウェーハの製造方法により作製されたことを特徴とする
Ｓｉエピタキシャルウェーハ。 - 【請求項５】 Ｓｉ基板にエピタキシャル成長されたＳ
ｉ層を有するＳｉエピタキシャルウェーハであって、 前記Ｓｉ基板上にエピタキシャル成長されたＳｉ1-xＧ
ｅxバッファ層を備え、 前記Ｓｉ層は、前記Ｓｉ1-xＧｅxバッファ層上にエピタ
キシャル成長されており、 前記Ｓｉ1-xＧｅxバッファ層は、Ｇｅ組成比ｘが０．１
≦ｘ≦０．３であり、かつ、膜厚ｔが０＜ｔ≦６０ｎｍ
であることを特徴とするＳｉエピタキシャルウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382301A JP4120163B2 (ja) | 2000-12-15 | 2000-12-15 | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382301A JP4120163B2 (ja) | 2000-12-15 | 2000-12-15 | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002187797A true JP2002187797A (ja) | 2002-07-05 |
| JP4120163B2 JP4120163B2 (ja) | 2008-07-16 |
Family
ID=18850154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000382301A Expired - Fee Related JP4120163B2 (ja) | 2000-12-15 | 2000-12-15 | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4120163B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216586A (ja) * | 2005-02-01 | 2006-08-17 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| WO2011007678A1 (ja) * | 2009-07-16 | 2011-01-20 | 株式会社Sumco | エピタキシャルシリコンウェーハとその製造方法 |
| JP2011119528A (ja) * | 2009-12-04 | 2011-06-16 | Shin Etsu Handotai Co Ltd | 半導体単結晶基板の結晶欠陥評価方法 |
| JPWO2011108698A1 (ja) * | 2010-03-05 | 2013-06-27 | 並木精密宝石株式会社 | エピタキシャル成長用内部改質基板、多層膜付き内部改質基板、半導体デバイス、半導体バルク基板およびそれらの製造方法 |
| KR20170049678A (ko) * | 2015-10-27 | 2017-05-11 | 에스케이하이닉스 주식회사 | 에피택시성장 방법 및 그를 이용한 반도체구조물 형성 방법 |
| WO2020054149A1 (ja) * | 2018-09-11 | 2020-03-19 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
| JP7484825B2 (ja) | 2021-06-17 | 2024-05-16 | 信越半導体株式会社 | 洗浄工程及び乾燥工程の評価方法 |
-
2000
- 2000-12-15 JP JP2000382301A patent/JP4120163B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216586A (ja) * | 2005-02-01 | 2006-08-17 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| JP5533869B2 (ja) * | 2009-07-16 | 2014-06-25 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハとその製造方法 |
| WO2011007678A1 (ja) * | 2009-07-16 | 2011-01-20 | 株式会社Sumco | エピタキシャルシリコンウェーハとその製造方法 |
| US8420514B2 (en) | 2009-07-16 | 2013-04-16 | Sumco Corporation | Epitaxial silicon wafer and method for manufacturing same |
| JP2011119528A (ja) * | 2009-12-04 | 2011-06-16 | Shin Etsu Handotai Co Ltd | 半導体単結晶基板の結晶欠陥評価方法 |
| JP5802943B2 (ja) * | 2010-03-05 | 2015-11-04 | 並木精密宝石株式会社 | エピタキシャル成長用内部改質基板の製造方法および多層膜付き内部改質基板の製造方法 |
| JPWO2011108698A1 (ja) * | 2010-03-05 | 2013-06-27 | 並木精密宝石株式会社 | エピタキシャル成長用内部改質基板、多層膜付き内部改質基板、半導体デバイス、半導体バルク基板およびそれらの製造方法 |
| KR20170049678A (ko) * | 2015-10-27 | 2017-05-11 | 에스케이하이닉스 주식회사 | 에피택시성장 방법 및 그를 이용한 반도체구조물 형성 방법 |
| KR102405665B1 (ko) | 2015-10-27 | 2022-06-08 | 에스케이하이닉스 주식회사 | 에피택시성장 방법 및 그를 이용한 반도체구조물 형성 방법 |
| WO2020054149A1 (ja) * | 2018-09-11 | 2020-03-19 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
| JP2020043232A (ja) * | 2018-09-11 | 2020-03-19 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
| JP7035925B2 (ja) | 2018-09-11 | 2022-03-15 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
| JP7484825B2 (ja) | 2021-06-17 | 2024-05-16 | 信越半導体株式会社 | 洗浄工程及び乾燥工程の評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4120163B2 (ja) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537370B1 (en) | Process for obtaining a layer of single-crystal germanium on a substrate of single-crystal silicon, and products obtained | |
| JP4406995B2 (ja) | 半導体基板および半導体基板の製造方法 | |
| CN102386067B (zh) | 有效抑制自掺杂效应的外延生长方法 | |
| US7666799B2 (en) | Epitaxial growth of relaxed silicon germanium layers | |
| US8043929B2 (en) | Semiconductor substrate and method for production thereof | |
| JP4700472B2 (ja) | 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法 | |
| JP2002187797A (ja) | Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ | |
| US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| JP4158607B2 (ja) | 半導体基板の製造方法 | |
| JP6052465B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| WO2022158148A1 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2681098B2 (ja) | シリコン含有層の形成方法 | |
| JP7347350B2 (ja) | エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 | |
| JPH0435021A (ja) | 多結晶シリコン薄膜の成長方法 | |
| JP7247902B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2002241195A (ja) | エピタキシャル多層膜の製造方法及びエピタキシャル多層膜 | |
| JP2004349522A (ja) | 半導体基板の製造方法 | |
| JPH0722330A (ja) | 歪ヘテロエピタキシャル層の形成方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001351869A (ja) | シリコンウェーハおよびその製造方法 | |
| JPS5982744A (ja) | Ｓｏｓ基板の製造法 | |
| TWI289881B (en) | Multilayer structure comprising a substrate and a layer of silicon and germanium deposited heteroepitaxially thereon, and a process for producing it | |
| JP2002359200A (ja) | シリコンエピタキシャルウェーハの製造方法および評価方法 | |
| JP2002057108A (ja) | Ｓｉウェーハの前処理方法及び半導体ウェーハ | |
| JP2004349374A (ja) | 歪みシリコン基板ウエハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4120163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |