JP4406995B2 - 半導体基板および半導体基板の製造方法 - Google Patents

半導体基板および半導体基板の製造方法 Download PDF

Info

Publication number
JP4406995B2
JP4406995B2 JP2000086117A JP2000086117A JP4406995B2 JP 4406995 B2 JP4406995 B2 JP 4406995B2 JP 2000086117 A JP2000086117 A JP 2000086117A JP 2000086117 A JP2000086117 A JP 2000086117A JP 4406995 B2 JP4406995 B2 JP 4406995B2
Authority
JP
Japan
Prior art keywords
crystal
substrate
silicon
sigec
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000086117A
Other languages
English (en)
Other versions
JP2001274090A (ja
Inventor
好彦 神澤
克弥 能澤
徹 齋藤
実 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000086117A priority Critical patent/JP4406995B2/ja
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to DE60135425T priority patent/DE60135425D1/de
Priority to CN01800521A priority patent/CN1364309A/zh
Priority to EP01915871A priority patent/EP1197992B1/en
Priority to PCT/JP2001/002523 priority patent/WO2001073827A1/ja
Priority to TW090107219A priority patent/TW495845B/zh
Priority to KR1020017015163A priority patent/KR20020019037A/ko
Priority to US09/979,305 priority patent/US6645836B2/en
Publication of JP2001274090A publication Critical patent/JP2001274090A/ja
Priority to US10/414,106 priority patent/US6930026B2/en
Application granted granted Critical
Publication of JP4406995B2 publication Critical patent/JP4406995B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の形成方法に係り、特に歪を含有する半導体結晶からなる基板の形成方法に関する。
【０００２】
【従来の技術】
バルクSi結晶を使った半導体デバイスが多機能性、高速性を次々と実現してきたのは、主として素子の微細化によるところが大きい。当然ながら、今後もデバイスの性能向上のためには、更なる微細化を進める必要があるが、デバイスの微細化を今以上に進めるには、技術的に乗り越えなければならない課題が多く存在し、困難であることが予想される。さらに、いくら微細化を行っても、デバイスの最高性能は、バルクSi結晶という材料のもつ物理的特性（例えば、移動度）によって制約をうける。つまり、バルクＳｉ結晶という材料を使う限り、飛躍的にデバイス性能を向上させるのは難しいと言える。
【０００３】
そこで、近年、バルクＳｉ結晶以外の材料を導入し、デバイス特性の向上をはかろうという試みが行われている。このような取り組みの一つが、シリコンとゲルマニウム（SiGe）、シリコンとゲルマニウムと炭素の混晶（SiGeC）等といった、Siよりも移動度の大きな新規材料の利用である。そして、もう一つが、歪Si結晶の利用であり、これは、Si結晶に歪という新しい要素を加えて、intevalley scattering と呼ばれる電子の散乱を低減し、移動度を向上させようというアプローチである。これらのうち、特に、後者の歪Si結晶は、バルクSi結晶を歪ませるだけで性能向上が図れる上、既存のSiプロセスの技術（例えば、酸化やエッチング工程の技術）を使ってそのままデバイスへの加工ができるため、工業的にも注目を集めている。
【０００４】
従来、このような歪Siは、バルクSi結晶基板の上に厚いSiGe結晶層を堆積し、その上にSi結晶を堆積することで作製されている。一般にSiGe結晶はSiよりも大きな格子定数を持つ結晶であるので、基板平面内の格子をSiに整合させた状態でSiGe結晶を成長させると、SiGe結晶には、非常に大きな圧縮性の歪が生じる。そして、ある一定以上の膜厚（臨界膜厚）を超えてSiGe結晶を堆積すると、バルクSi結晶基板と、SiGe層の間に転位が発生し、歪が緩和する。その結果、SiGeの基板平面内の格子間隔はバルクSi結晶基板の格子間隔よりも大きくなる。そしてこのSiGe結晶の上にSi結晶をエピタキシャルに堆積すると、このSiの平面方向の格子間隔は、緩和したSiGe結晶の格子間隔と一致し、引っ張り応力を受ける形になり、歪Siが作製できる（なお、以下では、上記のSiGe結晶のように、格子緩和を起こし、バルクSi結晶基板よりも大きな格子間隔をもつ結晶層のことを、緩和バッファ層と呼ぶ）。
【０００５】
【発明が解決しようとする課題】
ここで、図１Aを参照して、もう少し詳しく従来の歪Si結晶を実現するための構造について説明する。まず、バルクSi結晶基板上１上に臨界膜厚を超える厚い緩和SiGe結晶層3を成長する。すると、上述のようにＳｉ基板1とＳｉＧe結晶層3の間には転位2が発生し、SiGe結晶は緩和する。そしてこの上にSi結晶4を堆積して歪Si結晶を得る。しかしながら、上記のような単に臨界膜厚より厚いSiGeによる緩和バッファ層では、図１Aの５に模式的に示したように貫通転位と呼ばれる大きな欠陥が発生することが知られている。そして状況によっては、この貫通転移が歪Si結晶4の中にまで入り込み、歪Si層にも欠陥を形成する要因となる。当然、このような欠陥は、デバイス特性の向上を妨げる要因となるため、できるだけ避けなければならない。
【０００６】
そこで、貫通転位の密度を低減する構造として、SiGe結晶中のGe濃度を階段的、もしくは傾斜的に変化させたに構造が良く用いられているが、いずれの場合も転位密度を下げるには、数μm以上のかなり厚いSiGe結晶を堆積する必要がある。当然ながら、この厚い緩和バッファ層の製造には、長時間の結晶成長が必要であり、基板製造の低コスト化は難しくなる。そのため、現状では、緩和SiGe結晶を使った歪Si結晶の実際の半導体デバイスへの工業的な応用は困難であると考えられている。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、本発明では、図１Bに示したような、SiC結晶を含有するSiGeC結晶を緩和バッファ層として用いる、従来にはない新しい方法を提案する。この方法によれば、薄い膜厚で、欠陥の少ない緩和バッファ層が形成でき、歪Si結晶等の製造が可能となる。
【０００８】
【発明の実施の形態】
ここではまず、第一の実施形態として、図２のAからCを参照し、SiC微結晶を含むSiGeC結晶を使った緩和バッファ層について説明する。
【０００９】
まず、はじめに、（001）面のSi基板１を洗浄後、SiGeC結晶8を超高真空化学気相堆積法（UHV-CVD法）で堆積した（図2 A→B）。この方法について最初に詳しく述べる。
【００１０】
Si基板の洗浄は次のようにして行った。まず、Si基板を硫酸-過酸化水素水混合溶液で洗浄し、基板表面上の有機物、金属汚染物質を除去した。次にアンモニア-過酸化水素水溶液にて洗浄し、ウエハー上の付着物を除去した。さらに、フッ酸溶液を用いてSi基板表面の自然酸化膜を取り去り、最後に再びアンモニア-過酸化水素水溶液にウエハーを浸し、Si基板表面に薄い保護酸化膜を形成した。その後、このSi基板を、UHV-CVD装置内に投入した。そして、一旦、UHV-CVD装置内を、２×10-9Torr（１Torr＝133.322Pa）まで真空引きした後、水素ガス雰囲気中で800℃の温度に基板を加熱し、上記の保護酸化膜を除去し、清浄Si基板表面を露出させた。次にSi基板1の温度を490℃まで低下させ、原料ガスとして、ジシラン（Si2H6）ガスと、ゲルマン（GeH4）ガスとメチルシラン（SiCH6）ガスをUHV-CVD装置内に導入し、15分間の結晶成長を行い、約130nmのSiGeC結晶8を堆積した。なお、この時の各ガスの圧力は、Si2H6ガスを7×10-5Torr、GeH4ガスを3×10-4Torr、SiCH6ガスを9×10-6Torrとした。その後、GeH4とSiCH6ガスの供給を停止し、一旦、基板温度を550℃に上げて、Si2H6ガスのみを2.4×10-4の圧力で2分間供給し、約4nmのSi結晶9を堆積した。このSi保護膜は、この後に使用する洗浄装置等のプロセス装置へ、GeやC原子が流れ出し、汚染するのを防ぐために堆積したものである。
【００１１】
ここで次の工程の説明を行う前に、SiGeC結晶成長直後の結晶の状態について説明する。図3の下側に示したのが、図2Bの状態の試料の結晶のXRDスペクトルである。まず、この図で34.56°付近に観測されているピークは、基板として用いたSiの（004）面の回折によるピークであり、34.06°付近のピークが堆積したSiGeC結晶8によるものである。このSiGeC結晶は完全歪の状態、つまりSi基板に平行な方向のSiGeC結晶の格子定数がSi基板の格子定数と完全に一致した状態にあると考えられ、X線回折スペクトルのピーク角度から、Vegard則と呼ばれる結晶解析手法を用いて結晶の組成を見積ると、Geを30.5％、Cを約1.2%程度含有するSiGeC結晶であることが分かった。さらに、図２下のスペクトルを詳細に見ると、34.06°付近のSiGeC結晶のピークのまわりに小さなピークが観測されている。これはPendellosung fringeと呼ばれるもので、これが観測されると言うことは、ここで作製したSiGeC結晶の結晶性並びに平坦性が非常に良好であることを意味している。結晶性に関しては、透過型電子顕微鏡（TEM）で断面観測も行って確かめたが、Si基板と堆積したSiGeC結晶の界面及びSiGeC結晶中にも全く欠陥等は全く観測されなかった。
【００１２】
次に、図2Bの状態の基板をUHV-CVD装置から取り出し、熱アニールした（図2 B→C）。ここで、熱アニールは、窒素雰囲気中で1050℃、15秒間行った。
【００１３】
この熱アニールした基板の断面をTEMによって観測すると、図2のCに模式的に示したように、均一なSiGeC結晶であった部分に、直径が約2nm程度のSiC結晶と考えられる微結晶6が析出していた。これは、準安定な結晶であるSiGeC結晶が熱アニールによって、安定な結晶であるSiC結晶とSiGe結晶へと相分離を起こしたために起こったと考えられる。この時、堆積層6中のほとんどのCがSiC結晶4の部分に集まっており、そのまわりの部分7は、C濃度がかなり低下したSiGeC結晶（以下、低C濃度SiGeC結晶層）になっていると予想される。なお、図2Cでは、わかり易く表現するために、SiC微結晶が大きな体積割合で表現されているが、実際には、SiC微結晶体積比率はかなり小さいことをここで断っておく。またTEM写真を詳細にみると、Si基板1とSiC結晶を含有する低C濃度SiGeC結晶層10の界面の20nm程度の領域にのみ、転移と考えられる欠陥が発生していた。しかし、SiC結晶を含有する低C濃度SiGeC結晶層10の中には欠陥はほとんど見られなかった。一般に、単なるSiGe結晶をSi上に堆積したものを熱アニールすると、大きな貫通転移等が発生することが知られているが、本実施例の試料では、このような欠陥は全く発生してなかった。
【００１４】
ここで貫通転移のような大きな欠陥がなぜ発生しなかったかについて簡単に考えてみる。SiC微結晶とまわりのC濃度が低くなったSiGeC結晶の格子定数は大きく異なる（おそらく20%程度）。それ故に、SiC微結晶とまわりのC濃度が低くなったSiGeC結晶の間にはTEM写真では観測できないような微少な欠陥が形成されていると考えられる。おそらくこの微少な欠陥の存在によって、歪みが少しずつ緩和され、結果として貫通転位等の大きな欠陥の発生を伴わず、全体の緩和が進行したものと考えられる。
【００１５】
図2Cの状態でのX線回折を測定した結果が図3の上側のスペクトルである。33.95°に現れているピークが低C濃度SiGeC結晶層による回折ピークに相当する。このピーク角度とVegard則を使って詳細に解析すると、堆積層では予想通り、緩和が起こっており、基板の面内の格子間隔は、Siの格子定数より0.6%程度大きい、0.5494nm程度であることが分かった。厳密に言えば、この値は、低C濃度SiGeC結晶層7のみの値であり、SiC結晶を含有する低C濃度SiGeC結晶層10全体の格子定数ではない。しかしながら、上述したようにSiC結晶の体積比率はかなり小さな値であったため、低C濃度SiGeC結晶層10全体の格子定数と同等であると考えて良いと思われる。以上のことから、本発明で提案する、Si基板とSiC結晶を含有するSiGeC結晶層を具備する構造が、欠陥の少ない緩和バッファ層として機能することが明らかとなった。また、本実施例で作製した基板では、上記の様に、欠陥が基板と帯積層の界面近傍20nmにのみ発生していたことから、本実施例よりもかなり薄い堆積層のみで、貫通転位等の欠陥のない基板を製造できることも明らかとなった。
【００１６】
なお、上記の実施例では、Si基板1上に直接SiGeC結晶8を成長したが、Si基板とSiGeC結晶の間にSiやSiGe等の堆積結晶が存在してもよい。また、SiGeC結晶8の上のSiの保護膜9は洗浄装置等のプロセス装置へ、GeやC原子が流れ出し、汚染するのを防ぐためだけに堆積したものであり、膜厚は上記の値よりより薄くても厚くても良く、必ずしも必要なものではない。また、SiGeC結晶8の組成も上記で述べた濃度に限定されるものではない。さらに、本実施例では、SiGeC結晶の堆積後、一旦、結晶成長装置から基板を取り出して、1050℃での熱アニールを行ったが、必ずしもこのような手順を踏む必要はなく、SiGeC結晶の成長後、結晶成長装置内で連続して熱アニール処理を行っても良いし、アニール温度も1050℃に限定されるものではない。
【００１７】
次に、第２の実施例として、上述の緩和バッファ層を用いて、歪Siを作製した結果を図2CとDを用いて説明する。
【００１８】
上述の方法で、図2Cのような、SiC結晶を含有する低C濃度SiGeC層を堆積したSi基板を作製する。この基板を、上記のSiGeC結晶8を堆積したときと同じ方法によって洗浄し、UHV-CVD装置内に導入後、清浄表面を露出させる。そして、基板の温度を550℃に設定し、Si2H6ガスを2.4×10-4の圧力で15分間供給し、約30nmのSi結晶4を堆積した。この状態でのX線回折スペクトルを測定した結果が図4である。この図では、Si基板と、緩和したSiGeC結晶の回折ピークピークに加えて、34.7°付近に弱いブロードなピークが観測されているのが分かる。このピークは、上記の上記のSi基板より大きな格子定数をもつ、SiC結晶を含有する低C濃度SiGeC層10の上にSi結晶4を堆積したため、Si結晶が引っ張り応力を受けて、歪んだ結果現れたものあると考えられる。ここでもVegard則を用いて解析したところ、Si結晶4の基板面内の格子間隔は、0.5458nm程度であることが分かった。Si基板（バルクSi結晶）の格子間隔が、0.5431nmであるので、約0.5%程度歪んでいることになる。これらの結果により、SiC結晶を含有するSiGeC結晶の上にSi結晶を堆積することで、歪Si結晶も製造することが可能であることが分かった。
【００１９】
なお、上記の第2の実施例では、薄いSi結晶9を上部に堆積したSiC結晶を含有する低C濃度SiGeC層10の上にSi結晶4を堆積したが、Si結晶4を堆積する前に、SiGe結晶や、SiGeC結晶を堆積しておいてもよい。
【００２０】
【発明の効果】
本発明で提案した、SiC結晶を含有する低C濃度SiGeC結晶は、薄い膜厚で、欠陥の緩和バッファ層を製造するのに適した材料であり、これを使って、バルクSi結晶より大きな格子定数をもつ半導体基板の製造が可能となる。
【図面の簡単な説明】
【図１】歪Si結晶を得るための構造を説明するための図
【図２】歪Si結晶の製造方法を説明するための工程図
【図３】本発明の実施例で作製したSiGeC結晶と、この結晶に熱処理を加えた場合のX線回折スペクトルを比較した図
【図４】本発明で提案する緩和バッファ層上に歪Siを作製した場合のX線回折スペクトルを示す図
【符号の説明】
１ Si結晶基板
２ 転移
３ 緩和SiGe結晶
４ 歪Si結晶
５ 貫通転移
６ SiC微結晶
７ 低C濃度SiGeC結晶
８ SiGeC結晶
９ Si結晶
１０ SiC微結晶を含有する低C濃度SiGeC結晶層

Claims (3)

  1. シリコン結晶基板と、前記シリコン結晶基板上に形成された前記シリコン結晶基板より大きな格子定数をもつ結晶層とを具備し、前記結晶層の少なくとも一部が、炭化珪素結晶を含有するシリコンとゲルマニウムと炭素からなる格子緩和された結晶であり、前記シリコン結晶基板と前記シリコンとゲルマニウムと炭素からなる格子緩和された結晶との界面から２０ｎｍ以内の領域にのみ結晶欠陥が存在していることを特徴とする半導体基板。
  2. 最表面がシリコン結晶層からなり、このシリコン結晶層が歪んでいることを特徴する請求項１に記載の半導体基板。
  3. シリコン結晶基板上に、少なくとも一部にシリコンとゲルマニウムと炭素を含有する結晶層を堆積する工程と、前記結晶層を堆積した前記シリコン結晶基板を熱アニールし、前記結晶層中にＳｉＣ結晶を析出させる半導体基板の製造方法であって、
    前記シリコンとゲルマニウムと炭素を含有する結晶層は格子緩和され、
    前記シリコン結晶基板と前記シリコンとゲルマニウムと炭素からなる格子緩和された結晶層との界面から２０ｎｍ以内の領域にのみ結晶欠陥を発生させることを特徴とする半導体基板の製造方法。
JP2000086117A 2000-03-27 2000-03-27 半導体基板および半導体基板の製造方法 Expired - Fee Related JP4406995B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000086117A JP4406995B2 (ja) 2000-03-27 2000-03-27 半導体基板および半導体基板の製造方法
CN01800521A CN1364309A (zh) 2000-03-27 2001-03-27 半导体晶片及其制造方法
EP01915871A EP1197992B1 (en) 2000-03-27 2001-03-27 Production method for a semiconductor wafer
PCT/JP2001/002523 WO2001073827A1 (fr) 2000-03-27 2001-03-27 Tranche a semi-conducteurs et procede de production correspondant
DE60135425T DE60135425D1 (ja) 2000-03-27 2001-03-27
TW090107219A TW495845B (en) 2000-03-27 2001-03-27 Semiconductor wafer and its manufacturing method
KR1020017015163A KR20020019037A (ko) 2000-03-27 2001-03-27 반도체 웨이퍼 및 그 제조방법
US09/979,305 US6645836B2 (en) 2000-03-27 2001-05-27 Method of forming a semiconductor wafer having a crystalline layer thereon containing silicon, germanium and carbon
US10/414,106 US6930026B2 (en) 2000-03-27 2003-04-16 Method of forming a semiconductor wafer having a crystalline layer thereon containing silicon, germanium and carbon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000086117A JP4406995B2 (ja) 2000-03-27 2000-03-27 半導体基板および半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001274090A JP2001274090A (ja) 2001-10-05
JP4406995B2 true JP4406995B2 (ja) 2010-02-03

Family

ID=18602333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000086117A Expired - Fee Related JP4406995B2 (ja) 2000-03-27 2000-03-27 半導体基板および半導体基板の製造方法

Country Status (8)

Country Link
US (2) US6645836B2 (ja)
EP (1) EP1197992B1 (ja)
JP (1) JP4406995B2 (ja)
KR (1) KR20020019037A (ja)
CN (1) CN1364309A (ja)
DE (1) DE60135425D1 (ja)
TW (1) TW495845B (ja)
WO (1) WO2001073827A1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744079B2 (en) * 2002-03-08 2004-06-01 International Business Machines Corporation Optimized blocking impurity placement for SiGe HBTs
US6849508B2 (en) * 2001-06-07 2005-02-01 Amberwave Systems Corporation Method of forming multiple gate insulators on a strained semiconductor heterostructure
US20040115916A1 (en) 2002-07-29 2004-06-17 Amberwave Systems Corporation Selective placement of dislocation arrays
GB0220438D0 (en) * 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
CN1286157C (zh) * 2002-10-10 2006-11-22 松下电器产业株式会社 半导体装置及其制造方法
US6707106B1 (en) * 2002-10-18 2004-03-16 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
US6730576B1 (en) * 2002-12-31 2004-05-04 Advanced Micro Devices, Inc. Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer
EP1439570A1 (en) * 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
US6995427B2 (en) 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7682947B2 (en) * 2003-03-13 2010-03-23 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US20060225642A1 (en) * 2003-03-31 2006-10-12 Yoshihiko Kanzawa Method of forming semiconductor crystal
US7517768B2 (en) * 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
DE10344986B4 (de) * 2003-09-27 2008-10-23 Forschungszentrum Dresden - Rossendorf E.V. Verfahren zur Erzeugung verbesserter heteroepitaktischer gewachsener Siliziumkarbidschichten auf Siliziumsubstraten
US7183593B2 (en) * 2003-12-05 2007-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructure resistor and method of forming the same
US7064037B2 (en) * 2004-01-12 2006-06-20 Chartered Semiconductor Manufacturing Ltd. Silicon-germanium virtual substrate and method of fabricating the same
WO2005084231A2 (en) 2004-02-27 2005-09-15 Asm Aemrica, Inc. Germanium deposition
US20060071213A1 (en) * 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers
KR100708942B1 (ko) * 2005-12-22 2007-04-17 매그나칩 반도체 유한회사 반도체 웨이퍼 및 그 제조방법
US7560326B2 (en) 2006-05-05 2009-07-14 International Business Machines Corporation Silicon/silcion germaninum/silicon body device with embedded carbon dopant
US7648853B2 (en) 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
US20080206965A1 (en) * 2007-02-27 2008-08-28 International Business Machines Corporation STRAINED SILICON MADE BY PRECIPITATING CARBON FROM Si(1-x-y)GexCy ALLOY
US20090108291A1 (en) * 2007-10-26 2009-04-30 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US8187955B2 (en) 2009-08-24 2012-05-29 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
US8466502B2 (en) 2011-03-24 2013-06-18 United Microelectronics Corp. Metal-gate CMOS device
US8445363B2 (en) 2011-04-21 2013-05-21 United Microelectronics Corp. Method of fabricating an epitaxial layer
US8324059B2 (en) 2011-04-25 2012-12-04 United Microelectronics Corp. Method of fabricating a semiconductor structure
US8426284B2 (en) 2011-05-11 2013-04-23 United Microelectronics Corp. Manufacturing method for semiconductor structure
US8481391B2 (en) 2011-05-18 2013-07-09 United Microelectronics Corp. Process for manufacturing stress-providing structure and semiconductor device with such stress-providing structure
US8431460B2 (en) 2011-05-27 2013-04-30 United Microelectronics Corp. Method for fabricating semiconductor device
US8716750B2 (en) 2011-07-25 2014-05-06 United Microelectronics Corp. Semiconductor device having epitaxial structures
US8575043B2 (en) 2011-07-26 2013-11-05 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8647941B2 (en) 2011-08-17 2014-02-11 United Microelectronics Corp. Method of forming semiconductor device
US8674433B2 (en) 2011-08-24 2014-03-18 United Microelectronics Corp. Semiconductor process
US8476169B2 (en) 2011-10-17 2013-07-02 United Microelectronics Corp. Method of making strained silicon channel semiconductor structure
US8691659B2 (en) 2011-10-26 2014-04-08 United Microelectronics Corp. Method for forming void-free dielectric layer
US8754448B2 (en) 2011-11-01 2014-06-17 United Microelectronics Corp. Semiconductor device having epitaxial layer
US8647953B2 (en) 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
US8709930B2 (en) 2011-11-25 2014-04-29 United Microelectronics Corp. Semiconductor process
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9136348B2 (en) 2012-03-12 2015-09-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US9202914B2 (en) 2012-03-14 2015-12-01 United Microelectronics Corporation Semiconductor device and method for fabricating the same
US8664069B2 (en) 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
US8866230B2 (en) 2012-04-26 2014-10-21 United Microelectronics Corp. Semiconductor devices
US8835243B2 (en) 2012-05-04 2014-09-16 United Microelectronics Corp. Semiconductor process
US8951876B2 (en) 2012-06-20 2015-02-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US8796695B2 (en) 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US8710632B2 (en) 2012-09-07 2014-04-29 United Microelectronics Corp. Compound semiconductor epitaxial structure and method for fabricating the same
US9117925B2 (en) 2013-01-31 2015-08-25 United Microelectronics Corp. Epitaxial process
US8753902B1 (en) 2013-03-13 2014-06-17 United Microelectronics Corp. Method of controlling etching process for forming epitaxial structure
US9034705B2 (en) 2013-03-26 2015-05-19 United Microelectronics Corp. Method of forming semiconductor device
US9064893B2 (en) 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US9076652B2 (en) 2013-05-27 2015-07-07 United Microelectronics Corp. Semiconductor process for modifying shape of recess
US8853060B1 (en) 2013-05-27 2014-10-07 United Microelectronics Corp. Epitaxial process
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US8895396B1 (en) 2013-07-11 2014-11-25 United Microelectronics Corp. Epitaxial Process of forming stress inducing epitaxial layers in source and drain regions of PMOS and NMOS structures
US8981487B2 (en) 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)
US9224822B2 (en) 2013-09-10 2015-12-29 Globalfoundries Inc. High percentage silicon germanium alloy fin formation
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
TWI620558B (zh) 2016-12-20 2018-04-11 富伯生醫科技股份有限公司 穿戴式手部復健輔具系統
CN114000120B (zh) 2022-01-05 2022-03-15 武汉大学 一种基于cvd法的应变金刚石生长掺杂方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2798576B2 (ja) * 1993-01-27 1998-09-17 日本電気株式会社 シリコン膜の成長方法
JPH0722330A (ja) * 1993-06-29 1995-01-24 Oki Electric Ind Co Ltd 歪ヘテロエピタキシャル層の形成方法
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
JPH11233440A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20020160584A1 (en) 2002-10-31
JP2001274090A (ja) 2001-10-05
US20030203599A1 (en) 2003-10-30
EP1197992B1 (en) 2008-08-20
WO2001073827A1 (fr) 2001-10-04
EP1197992A4 (en) 2004-12-29
DE60135425D1 (ja) 2008-10-02
US6645836B2 (en) 2003-11-11
CN1364309A (zh) 2002-08-14
EP1197992A1 (en) 2002-04-17
US6930026B2 (en) 2005-08-16
TW495845B (en) 2002-07-21
KR20020019037A (ko) 2002-03-09

Similar Documents

Publication Publication Date Title
JP4406995B2 (ja) 半導体基板および半導体基板の製造方法
JP4446424B2 (ja) 緩和ＳｉＧｅ基板の製造方法
US8187377B2 (en) Non-contact etch annealing of strained layers
JP3970011B2 (ja) 半導体装置及びその製造方法
CN101866834B (zh) 高Ge组分SiGe材料的方法
EP1956639A1 (en) Method for manufacturing semiconductor substrate
KR20070059157A (ko) 반도체 웨이퍼의 제조방법
JP2007511892A (ja) 緩和シリコンゲルマニウム層のエピタキシャル成長
JP5254195B2 (ja) 基板上に単結晶半導体層を作製する方法
KR100738766B1 (ko) 반도체 기판의 제조 방법 및 전계 효과형 트랜지스터의 제조 방법
EP1437765A1 (en) Production method for semiconductor substrate and production method for field effect transistor and semiconductor substrate and field effect transistor
JP4700472B2 (ja) 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法
JP4654710B2 (ja) 半導体ウェーハの製造方法
KR20200074898A (ko) 단결정 구조를 제조하기 위한 방법
JP5238189B2 (ja) 伸張歪ゲルマニウム薄膜の作製方法、伸張歪ゲルマニウム薄膜、及び多層膜構造体
JP4700324B2 (ja) 半導体基板の製造方法
WO2022158148A1 (ja) エピタキシャルウェーハの製造方法
JP4120163B2 (ja) Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ
US7202142B2 (en) Method for producing low defect density strained -Si channel MOSFETS
JP2004349522A (ja) 半導体基板の製造方法
US20060225642A1 (en) Method of forming semiconductor crystal
JPH0677129A (ja) 半導体薄膜の製造方法
JP2001351869A (ja) シリコンウェーハおよびその製造方法
Moriyama et al. Study of the surface cleaning of GOI and SGOI substrates for Ge epitaxial growth
JPH0982638A (ja) 半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061116

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees