JP2007511892A - 緩和シリコンゲルマニウム層のエピタキシャル成長 - Google Patents

緩和シリコンゲルマニウム層のエピタキシャル成長 Download PDF

Info

Publication number
JP2007511892A
JP2007511892A JP2006521913A JP2006521913A JP2007511892A JP 2007511892 A JP2007511892 A JP 2007511892A JP 2006521913 A JP2006521913 A JP 2006521913A JP 2006521913 A JP2006521913 A JP 2006521913A JP 2007511892 A JP2007511892 A JP 2007511892A
Authority
JP
Japan
Prior art keywords
silicon
layer
silicon germanium
deposited
relaxed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006521913A
Other languages
English (en)
Other versions
JP2007511892A5 (ja
Inventor
チャンタル ジェイ． アレナ
ピエール トマジーニ
ナイルス コディー
マティアス バウアー
Original Assignee
エーエスエム アメリカ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエム アメリカ インコーポレイテッド filed Critical エーエスエム アメリカ インコーポレイテッド
Publication of JP2007511892A publication Critical patent/JP2007511892A/ja
Publication of JP2007511892A5 publication Critical patent/JP2007511892A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

緩和シリコンゲルマニウム構造は、約１Ｔｏｒｒより高い操作圧力での化学気相成長法を用いて提供されるシリコンバッファ層を含む。この緩和シリコンゲルマニウム構造は、シリコンバッファ層上に堆積されたシリコンゲルマニウム層をさらに含む。このシリコンゲルマニウム層は、１平方センチメートル当り約１０７未満の貫通転位を有する。減少した堆積速度でシリコンバッファ層を堆積させることによって、シリコンゲルマニウム層に「クロスハッチフリー」表面が付与され得る。

Description

発明の分野
本発明は、一般に、化学気相成長法でのシリコンゲルマニウム層の形成に関し、そしてより詳細には、緩和(relaxed)シリコンゲルマニウム層のエピタキシャル成長に関する。
発明の背景
緩和した(relaxed)半導体材料と比較して、ストレインド(strained)半導体材料は有利に改善された電気的キャリア移動特性を提供し、それにより、半導体回路が作動し得る速度を増加させる。半導体層が「歪んでいる(strained)」とは、それが、少なくとも二つのディメンションにおいて、下地単結晶基板の格子構造と同じであるが、その固有の格子定数とは異なる格子構造を有するよう強いられている場合を言う。堆積された膜中の原子が、整合した(matching)格子構造を有する下地構造上にその材料が堆積される場合に通常占める位置を離れるので、格子歪みが生じる。堆積層における歪みの程度は、堆積層の厚さ、及び堆積される材料と下地構造との間の格子不整合の程度を含むいくつかの要因に関係する。
ストレインド半導体層は、シリコンゲルマニウム層上にシリコンをエピタキシャリーに堆積することによって形成され得る。シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ、ここで０≦ｘ≦１）膜が、広汎な種々の半導体用途（例えば、マイクロエレクトロニクス製造）において用いられる。エピタキシャルシリコンゲルマニウムの堆積が、シリコン上に(例えば、シリコンウエハ上への堆積の間に)生じる場合、シリコンゲルマニウムがシリコンより大きな格子定数を有するので、エピタキシャリーに堆積されたシリコンゲルマニウムはより小さな下地のシリコン格子に対して「歪んでいる」。シリコンゲルマニウム層上にストレインドシリコン層を堆積させる場合、その上に堆積されたシリコン層が歪むように、シリコンゲルマニウム層は、最初に、そのネイティブな格子ディメンションに対して「緩和して」いるべきである。特に、ストレインドシリコンゲルマニウム層が下地のシリコン格子のディメンションを有するので、ストレインドシリコンゲルマニウム層上に堆積されたシリコン層は歪まない。対照的に、「緩和した」シリコンゲルマニウム層上に堆積されたシリコン層は、より大きな下地シリコンゲルマニウム格子に一致するように歪む。従って、ストレインドシリコン層は、緩和したシリコンゲルマニウム層上にシリコンをエピタキシャリーに堆積することによって生成され得る。
ストレインドシリコンゲルマニウム層の厚さが「臨界厚さ(critical thickness)」を超えて増加すると、ストレインドシリコンゲルマニウム層の結晶構造における欠陥が生じ、それにより緩和が引き起こされる。緩和が生じた後、シリコンゲルマニウム層中に存在する歪みの程度は、緩和の間に層の中に生じた不適合転位の量（これは、この層の弾性エネルギー及び転位核生成（dislocation nucleation）及びグライディング(gliding)についての活性化エネルギーの関数である）に関連する。臨界厚さは、成長速度、成長温度、ゲルマニウム濃度、及びシリコンゲルマニウム層の下層内の欠陥の数を含む種々の要因に依存する。不運にも、緩和は、しばしば、デバイスのオペレーションに有害な作用を及ぼし得る、垂直に広がる貫通転位を伴う。
発明の要旨
本発明の１つの実施形態において、緩和シリコンゲルマニウム構造は、約１Ｔｏｒｒより大きな操作圧力での化学気相成長法を用いて生成されたシリコンバッファ層を含む。緩和シリコンゲルマニウム構造は、シリコンバッファ層上に堆積されたシリコンゲルマニウム層をさらに含む。シリコンゲルマニウム層は、１平方センチメートル当り約１０７未満の貫通転位を有する。
本発明の別の実施形態において、緩和シリコンゲルマニウム構造の生成方法は、約１Ｔｏｒｒより大きな操作圧力での化学気相成長法を用いて、シリコン含有層をエピタキシャリーに堆積することを含む。この方法はさらに、シリコン含有層上にゲルマニウム含有層をヘテロエピタキシャリーに（heteroepitaxially）堆積することを含む。ゲルマニウム含有層は、シリコン含有層の格子定数と異なる格子定数を有する。ゲルマニウム含有層は、約３ｎｍ ｒｍｓ未満の表面粗さを有する。
本発明の別の実施形態において、緩和半導体構造を製造する方法は、約１Ｔｏｒｒより大きな操作圧力での化学気相成長法を用いて第一のシリコン含有層をエピタキシャリーに堆積することを含む。この方法はさらに、第一層上に第二のシリコン含有層をヘテロエピタキシャリーに堆積することを含む。この第二層は、第一層の格子定数と異なる格子定数を有する。この第二層は、１平方センチメートル当たり約１０７未満の貫通転位を有する。
本発明の別の実施形態において、方法は、約１Ｔｏｒｒより大きな操作圧力での化学気相成長法を用いて、第一のシリコン含有層をエピタキシャリーに堆積することを含む。この第一層は複数の点欠陥を有する。この方法はさらに、第一層上に第二のシリコン含有層をヘテロエピタキシャリーに堆積することを含む。この第二のシリコン含有層は、１平方センチメートル当たり約１０７未満の貫通転位を有する。
好ましい実施形態の詳細な説明
本明細書中で用いられる場合、用語「単結晶」及び「エピタキシャル」は、大部分が結晶の構造（その中に許容され得る数の欠陥を有していてもよい）を記載するために用いられる。層の結晶度は、一般的に、アモルファスから多結晶そして単結晶へと連続的であり、従って、結晶構造は、しばしば、低密度の欠陥にもかかわらず単結晶またはエピタキシャルであると考えられる。用語「エピタキシー」とは、堆積層が下地層の結晶構造の延長として挙動する堆積を示す。「ヘテロエピタキシー」は、下地層と上部の堆積層とが異なる材料である、１種のエピタキシーである。
上記のように、ストレインドシリコンゲルマニウム層の厚さが臨界厚さを越えて増加すると、ストレインドシリコンゲルマニウム層の結晶構造の欠陥が生じ、それにより、ストレインド層の緩和がもたらされる。そのような欠陥としては、貫通転位を挙げることができる。一般的に、下地のシリコンバッファ層との境界から垂直に、そこを起点として広がる、貫通転位は、不都合にも、減少したキャリア移動度、電流漏洩、減少したデバイス性能そしてデバイスの故障さえ引き起こす。図３は、Ｓｉ０．８Ｇｅ０．２層７２が下地のシリコン基板７４上に直接堆積された場合の、垂直に伸びる貫通転位７０のいくつかの例を示す。減少した貫通転位密度を有する、薄い緩和シリコンゲルマニウム層の製造のための技術が本明細書中に開示される。
従来、貫通転位密度の減少は、分子線エピタキシー（「ＭＢＥ」）または超高真空化学気相成長法（「ＵＨＶＣＶＤ」）を用いて形成されたエピタキシャリーに堆積されたシリコンバッファ層上に、シリコンゲルマニウムを堆積することによりなされてきた。例えば、L.Vescan et al.,"Relaxation Mechanism of Low Temperature SiGe/Si (001) Buffer Layers", ICS13, p. 141 (Santa Fe, March 2003)を参照のこと。このような技術を用いて、下地のシリコンバッファ層は、低温（例えば、３００℃〜５００℃の間）で成長する。この低温堆積プロセスは、シリコンバッファ層に点欠陥を組み込ませる。シリコンゲルマニウム層がその上に形成される場合、点欠陥の存在は、シリコンゲルマニウム層を高密度の貫通転位を作り出すことなく、減少した臨界厚さで緩和させる。
下地のシリコンバッファ層を作り出すＭＢＥ及びＵＨＶＣＶＤの技術の使用は、貫通転位密度を有利に減少することができるが、それらは、リモートプラズマＣＶＤ装置を含む、従来の化学気相成長法（「ＣＶＤ」）装置及び技術と互換性がない。本明細書中で用いられる場合、「従来のＣＶＤ装置」とは、一般に、１Ｔｏｒｒより高い操作圧力を用いるＣＶＤ装置を示す。詳細には、シリコンバッファ層堆積に望ましいと一般に考えられる低温では、下地のバッファ層のシリコン成長速度は許容され得ないほど低い。その結果、従来のＣＶＤ装置を用いて減少した密度の貫通転位を有する緩和シリコンゲルマニウム層を成長させることができないことは、減少したスループットレート（throughput rate）及び増加した製造コストをもたらす。従来のＣＶＤ装置を用いて減少した貫通転位密度を有する緩和シリコンゲルマニウム層を作り出すための改善された技術が、本明細書中に開示される。
例示的な実施形態において、エピタキシャリーに成長したシリコンバッファ層が従来のＣＶＤ装置を用いて堆積され、そして、シリコンゲルマニウム層がバッファ層上に堆積される。このプロセスが図１のフローチャートにおいて例示され、そして連続的に堆積される層の断面図が図２Ａ及び２Ｂにおいて例示される。
図１、２Ａ及び２Ｂにおいて例示されるように、その中に点欠陥が組み込まれた、第一のシリコン含有層（本明細書中においてシリコンバッファ層５２と称する）は、オペレーショナルブロック１０において、従来のＣＶＤ装置を用いて、基板５０上に堆積される。従来のＣＶＤ装置は、好ましくは、約１Ｔｏｒｒより高い操作圧力を有し、より好ましくは、約５Ｔｏｒｒより大きな操作圧力を有し、そして最も好ましくは、約１０Ｔｏｒｒより大きな操作圧力を有する。１つの実施形態において、ＣＶＤ装置中の操作圧力は大気圧（約７６０Ｔｏｒｒ）である。別の実施形態において、操作圧力は、約１０Ｔｏｒｒ〜約５０Ｔｏｒｒの間である。シリコンバッファ層５２について許容される成長速度は、（ａ）約５００℃より高く、より好ましくは約５５０℃〜約７００℃の間、そして最も好ましくは約６００℃〜７００℃の間のプロセス温度を用いて、そして（ｂ）シリコン前駆物質の増加したフローレートを用いることによって得られる。
例えば、シングルウエハプロセシングツール（例えば、ＡＳＭ Ａｍｅｒｉｃａ，Ｉｎｃ．（Ｐｈｏｅｎｉｘ，Ａｒｉｚｏｎａ）から２００ｍｍのウエハプロセシングについて市販されている、Ｅｐｓｉｌｏｎ ２００システム）の場合、シリコン前駆物質のフローレートは、約５０ｓｃｃｍより大きく、より好ましくは約１００ｓｃｃｍ〜約４００ｓｃｃｍの間であり、そして最も好ましくは約２００ｓｃｃｍ〜約３００ｓｃｃｍの間である。これらのパラメータを用いて、下地のシリコンバッファ層５２は、好ましくは、約０．１６ｎｍ ｍｉｎ−１より速く、より好ましくは約３ｎｍ ｍｉｎ−１〜約１０ｎｍ ｍｉｎ−１の間、そして最も好ましくは約７ｎｍ ｍｉｎ−１〜約８ｎｍ ｍｉｎ−１の間で成長する。これらのプロセスパラメータは、緩和ヘテロエピタキシャルシリコンゲルマニウム層をその上に堆積するのに適する、点欠陥を有するシリコンバッファ層５２を製造する。
本明細書中に記載される構造は、バッチウエハプロセシングツール（例えば、ＡＳＭ Ｉｎｔｅｒｎａｔｉｏｎａｌ，Ｎ．Ｖ．（Ｂｉｌｔｈｏｖｅｎ、Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ）から市販されているＡｄｖａｎｃｅ ４１２ ｖｅｒｔｉｃａｌ ｂａｔｃｈ ｆｕｒｎａｃｅ ｓｙｓｔｅｍ）を用いて製造することも可能である。他の実施形態において、シリコンバッファー層５２がバッチプロセスを用いて製造され、次いで、上記のようなシングルウエハプロセシングツールを用いてその上のシリコンゲルマニウム層が製造され得る。シリコンバッファ層５２の製造がこの２つのプロセスのうちより遅い方であるので、この構成は、総計のスループットを増加させることを有利に可能にする。
シリコンバッファ層５２内の点欠陥の密度は、シリコンバッファ層５２を製造するために用いられるプロセスパラメータに依存する。そのようなプロセスパラメータとしては、チャンバ温度及び層成長速度が挙げられるが、これらに限定されない。例えば、より高い成長速度は、シリコンバッファ層５２中により多くの点欠陥をもたらす。従って、１つの実施形態において、これらのパラメータは、上層のシリコンゲルマニウム層中の貫通転位を減少するのに充分に高いが、多結晶シリコンゲルマニウムがシリコンバッファ層５２上に形成されるほど高くない、シリコンバッファ層５２中の点欠陥密度を達成するように最適化され得る。例えば、シリコンバッファ層５２を形成するためのシリコン前駆物質としてのトリシランの使用は、所定の温度において、シランの使用と比較して、高い成長速度を可能にする。従って、トリシランの使用は、同様の条件下でのシランの使用と比較して、シリコンバッファ層５２中に、より高い点欠陥密度をもたらすために用いられ得る。
なお他の実施形態において、他のシリコン前駆物質が用いられ得る。例えば、ホウ素ドープド（ｄｏｐｅｄ）シリコン層は、ジクロロシラン、トリクロロシランまたはジシランを用いて成長させることができる。そのような実施形態において、気化した液体シリコン前駆物質が、反応チャンバに送達され得る。許容される気化した液体シリコン前駆物質の例としては、トリクロロシラン及びジシランが挙げられるが、これらに限定されない。エピタキシャル堆積のためのトリシランの使用に関するさらなる情報は、その全体が本明細書中に参考として援用される、米国特許出願公開２００２／０１６８８６８において見出され得る。
ここで、図１及び２Ｃを参照して、第二のシリコン含有層（本明細書中においてシリコンゲルマニウム層５４と称する）が、オペレーショナルブロック２０においてシリコンバッファ層５２上に堆積される。シリコンゲルマニウム層５４が臨界厚さに達したとき、シリコンゲルマニウム層５４はオペレーショナルブロック３０において緩和される。成長したシリコンバッファ層５２と上層のシリコンゲルマニウム層５４との間の界面（ｉｎｔｅｒｆａｃｅ）での最適化された点欠陥の存在は、シリコンゲルマニウム層５４に減少した臨界厚さを持たせる。
さらに、シリコンゲルマニウム層５４が緩和した後、点欠陥の存在は得られる緩和シリコンゲルマニウム層５４に減少した密度の貫通転位を持たせる。例えば、１つの実施形態において、Ｓｉ０．８Ｇｅ０．２層５４が、本明細書中に示される例示的なプロセスパラメータに従いエピタキシャリーに成長したシリコンバッファ層５２上に堆積される場合、シリコンゲルマニウム層５４は、好ましくは、１ｃｍ２当り約１０７未満の貫通転位、そしてより好ましくは１ｃｍ２当り約１０５未満の貫通転位を有する。他の実施形態において、減少した密度の貫通転位は、上層のシリコンゲルマニウム層におけるゲルマニウム濃度の減少により得ることができる。同様に、ゲルマニウム濃度を増加させることは、シリコンゲルマニウム層における歪みを増加させ、それにより、緩和の間に、より多くの貫通転位を生じさせる。
図４は、シリコンバッファ層５２上に成長した緩和Ｓｉ０．８Ｇｅ０．２層５４（ここで、減少した密度の貫通転位７０が、Ｓｉ０．８Ｇｅ０．２層５４中に存在する）を例示する。貫通転位密度は、表面の標準Ｓｃｈｉｍｍｅｌエッチ後にノルマルスキーコントラスト（Ｎｏｒｍａｒｓｋｉ ｃｏｎｔｒａｓｔ）を用いる光学顕微鏡を用いてエッチピットをカウントすることによって評価され得る。
緩和シリコンゲルマニウム層は、一般に、パーティクル検出ツールを用いて検知され得るわずかな表面粗さ（例えば、厚さ約０．５μｍであり面積１００μｍ２の層について約１．２ｎｍ ｒｍｓ）を有する。図５〜７は、本明細書中に記載される方法を用いて製造される例示的なＳｉ０．８５Ｇｅ０．１５層のパーティクル検出マップを、種々の緩和の程度のＳｉ０．８５Ｇｅ０．１５層について例示する。これらのパーティクル検出マップにおいて、緩和Ｓｉ０．８５Ｇｅ０．１５は、暗領域として現われる。上記のように、緩和の程度は、シリコンバッファ層５２の成長速度によって決定される。
例えば、図５において例示されるＳｉ０．８５Ｇｅ０．１５層は、比較的低い成長速度を有するシリコンバッファ層５２に堆積され、このことは、比較的少ない点欠陥をその中に組み込ませ、従って、上層のＳｉ０．８５Ｇｅ０．１５層の周囲付近のみで緩和をもたらした。図６において例示されるＳｉ０．８５Ｇｅ０．１５層が、中程度の成長速度を用いてシリコンバッファ層５２に堆積され、このことは、上層のＳｉ０．８５Ｇｅ０．１５層における部分的にヘテロジーナスな緩和をもたらした。前記２つの例とは対照的に、図７において例示されるＳｉ０．８５Ｇｅ０．１５層は、比較的高い成長速度を用いてシリコンバッファ層５２上に堆積され、このことは、増加した数の点欠陥をその中に組み込ませ、従って、上層のＳｉ０．８５Ｇｅ０．１５層を通して実質的に一定の緩和をもたらした。例えば、図７において例示されるＳｉ０．８５Ｇｅ０．１５層の下地となるシリコンバッファ層５２は、厚さ約３７ｎｍであり、約２００ ｓｃｃｍでシランを用い、約６００℃で、約８ｎｍ ｍｉｎ−１で成長した。
緩和シリコンゲルマニウム層５４は、好ましくは、図１及び２Ｄにおいて例示されるように、オペレーショナルブロック４０において、ヘテロエピタキシャリーに成長した伸長性のストレインドシリコン層５６によって覆われる。この伸長性のストレインドシリコン層５６は、本明細書中に記載される構造体から製造されるデバイスにおける改善された電気的キャリア移動度を提供する。例えば、トランジスタ製造において、伸長性のストレインドシリコン層５６は、より速い応答時間を有するトランジスタの組立てを可能にする。改変された実施形態において、シリコンゲルマニウム層は、その上に伸長性のストレインドシリコン層５６を堆積する前に、例えば、化学的機械平坦化プロセスを用いて平坦化される。別の実施形態において、緩和シリコンゲルマニウム層５４は、ヘテロエピタキシャリーに成長したコンプレッシブストレインド（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒａｉｎｅｄ）ゲルマニウム層によって覆われる。同様に、緩和シリコンゲルマニウム層５４は、高いゲルマニウム含量を有するヘテロエピタキシャリーに成長したコンプレッシブストレインドシリコンゲルマニウム層によって覆われ得る。
従来のＣＶＤ装置を用いて製造され得る、本明細書中に記載される下地のシリコンバッファ５２層は、減少した貫通転位密度を有する他の緩和構造の基礎となり得る。例えば、種々のゲルマニウム含有量を有するシリコンゲルマニウム構造（Ｓｉ１−ｘＧｅｘ（ここで０≦ｘ≦１））は、下地のシリコンバッファ層５２、及びカーボンドープド（ｃａｒｂｏｎ ｄｏｐｏｅｄ）シリコンゲルマニウム構造（例えば、Ｓｉ１−ｘ−ｙＧｅｘＣｙ構造）上に堆積され得る。本明細書中に記載されるシリコンバッファ層５２は、ストレインドシリコン オン インシュレーター（strained silicon on insulator）（「ＳＯＩ」）構造を作り出すためにも用いられ得る。同様に、ブランケットエピタキシー（ｂｌａｎｋｅｔ ｅｐｉｔａｘｙ）及び選択的エピタキシーを含む、種々のエピタキシャル成長技術が、下地のシリコンバッファ層５２を作り出すために用いられ得る。
従来のＣＶＤ装置の使用は、介在する処理を伴わずに同じ処理チャンバにおいて、シリコンバッファ層５２、シリコンゲルマニウム層５４及びストレインドシリコン層５６（または他の上層半導体層）のインサイチュでの連続的堆積も、有利に可能にする。これは、改善された処理スループット及びより高い純度を提供する。しかし、１つの実施形態において、シリコンバッファー層は、１つのツールにおいて連続的に、または複数のウエハのバッチ上で、１つのバッチとして堆積され得る。バッチ（例えば２５ウエハ）は、同一クラスタツール内の、あるいは同一ツールの後の個別のシリコンゲルマニウム堆積チャンバに移され得る。シリコンバッファ層を有するウエハのバッチは、フッ化水素酸ディップ（または他の適切なクリーニングプロセス）に移送され、次いで、シリコンゲルマニウム堆積のための別個のツールに（連続的にあるいは同時にバッチとして）移送され得る。そのようなプロセスの利点は、シリコン及びシリコンゲルマニウム堆積温度の間で、冷却または加熱サイクルを必要としないことである。
代表的には、上記のように、シリコンゲルマニウム層５４が緩和する場合、クロスハッチトポロジー(ｃｒｏｓｓｈａｔｃｈ ｔｏｐｏｌｏｇｙ)がその表面上に形成される。クロスハッチトポロジーは、垂直＜１１０＞表面方向に沿って整列した周期的リッジからなる。厚み方向に対して横及び水平の両方に広がる、リッジは、曲線的な頂部を備えた対称的な断面を有する。欠陥密度を考慮せずに、通常、緩和の自然な結果と考えられるが、本発明者らは、シリコンゲルマニウム層５４のこのクロスハッチトポロジーが、下地のシリコンバッファ層５２の操作によって減少または除去され得ることを測定した。クロスハッチトポロジーが減少または除去されたシリコンゲルマニウム層は、本明細書中で「クロスハッチフリー」層と称される。
「クロスハッチフリー」シリコンゲルマニウム層を作製する１つのそのような実施形態において、シリコンバッファ層５２は減少した成長速度で成長し得、従って、減少した厚さを有し得る。例えば、シリコンバッファ層５２は、約１．０ｎｍ ｍｉｎ−1未満、約０．５０ｎｍ ｍｉｎ−1未満、または約０．１６ｎｍ ｍｉｎ−１程度の速度で成長し得る。１つの実施形態において、シリコンバッファ層５２は、約０．２０ｎｍ ｍｉｎ−１〜約１．０ｎｍ ｍｉｎ−１の間の速度で成長する。
これらの減少した成長速度が用いられる場合、シリコンバッファ層５２は、約３．０ｎｍ未満、約２．０ｎｍ未満、または約１．０ｎｍ程度まで小さい厚みに成長し得る。例えば、１つの実施形態において、シリコンバッファ層５２は、約１．０ｎｍ〜約２．０ｎｍの間の厚さを有する。別の例示的実施形態において、シリコンバッファ層５２は、約１．０ｎｍ〜約３．０ｎｍの間の厚さを有する。
１つの実施形態において、シリコンバッファ層５２のこの減少した成長速度は、約６５０℃の堆積温度を提供することによって達成される。例えば、１つの実施形態において、約６３０℃〜約６７０℃の間の堆積温度が提供され、そして別の実施形態において、約６００℃〜約７００℃の間の堆積温度が提供される。
別の実施形態において、シリコンバッファ層５２の減少した成長速度は、ＣＶＤチャンバを通過する水素キャリアフローレートを減少させることにより達成される。例えば、１つの実施形態において、ＣＶＤチャンバを通過する水素キャリアフローは約５ｓｌｍ〜約１５ｓｌｍの間である。１つの実施形態において、ＣＶＤチャンバを通過する水素キャリアフローは約１０ｓｌｍである。
シリコンバッファ層５２は、ブランケットまたは選択的堆積プロセスのいずれかで堆積され得る。選択的堆積プロセスにおいて、ＣＶＤチャンバに添加されたエッチャント(例えば、塩酸)の量は、露出した半導体材料上にエピタキシャル堆積をもたらしながら、絶縁体上に最小限の堆積が生じるかまたは堆積が生じないように調整される。
シリコンバッファ層５２の堆積は、バッファ層表面上のポイントディスロケーション(point dislocation)の増加した密度を提供するように調整され得る。シリコンゲルマニウム層５４が、高密度のポイントディスロケーションを有する表面上に堆積される場合、シリコンゲルマニウム層中の貫通転位のグライディングが減少する。これは、シリコンゲルマニウム層５４が実質的に緩和状態で成長することを可能にし、それによって、通常緩和に伴うクロスハッチトポロジーを減少または除去する。
１つの実施形態において、シリコンバッファ層５２中の増加した密度のポイントディスロケーションは、シリコンバッファ層の成長速度及び厚さを増加させることにより達成される。しかし、本明細書中に記載されるように、クロスハッチフリートポロジーは、約０．１６ｎｍ ｍｉｎ−１程度に低いシリコンバッファ層成長速度、及び約１．０ｎｍ程度に低いシリコンバッファ層の厚さで得られた。
例えば、１つの実施形態において、１．３ｎｍ ｒｍｓの表面粗さを有する厚さ１．５μｍのシリコンゲルマニウム層は、本明細書中に記載される減少した厚さのシリコンバッファ層を用いて製造され得る。光学顕微鏡を用いて得られたそのような層の表面写真が、図８中に提供される。この写真は、クロスハッチトポロジーの非存在を示す。そのような例示的なシリコンゲルマニウム層の原子間力顕微鏡イメージは、図９中に提供される。この図は、この層表面の４０μｍ×４０μｍ断片を例示し、そして１．３ｎｍ ｒｍｓの表面粗さを示す。＜１１０＞及び＜１００＞の結晶学的方向に沿って得られた、この例示的なシリコンゲルマニウム層の断面図は、図１０中に提供される。この図は、シリコンゲルマニウム層内の高密度の貫通転位を示し、そしてシリコンゲルマニウム層についての滑らかな表面をさらに示す。この図はまた、シリコン基板内の比較的低密度の転位を示す。
本明細書中で説明されるプロセスパラメータを用いて、シリコンゲルマニウム層５４は、好ましくは約３．０ｎｍ ｒｍｓ未満、より好ましくは約２．０ｎｍ ｒｍｓ未満、そして最も好ましくは約１．５ｎｍ ｒｍｓ未満である表面の粗さを有する。例えば、１つの実施形態において、シリコンゲルマニウム層５４は、約１．０ｎｍ ｒｍｓ〜約３．０ｎｍ ｒｍｓの間の表面粗さを有する。別の実施形態において、シリコンゲルマニウム層５４は、約１．０ｎｍ ｒｍｓ〜約２．０ｎｍ ｒｍｓの間の表面粗さを有する。
発明の範囲
前述の詳細な説明は、本発明のいくつかの実施形態を開示するが、この開示が例示的なものでしかなく、本発明を限定しないことが理解されるべきである。開示された特定の構成及びオペレーションが、上記のものと異なり得ること、ならびに本明細書中に記載された方法が、エピタキシャリーに成長した緩和シリコンゲルマニウム層以外の文脈において用いられ得ることは理解されるべきである。
エピタキシャリーに成長した緩和シリコンゲルマニウム層の典型的な実施形態は、添付の図面中に例示され、これは例示目的のみのものである。これらの図面は以下の図を含み、同様の番号は同様の部分を示す。
図１は、ヘテロエピタキシャリーに成長した緩和シリコンゲルマニウム層及びその後のストレインドシリコン層を製造するための例示的なプロセスを示すフローチャートである。 図２Ａは例示的なシリコン基板の断面概略図である。 図２Ｂは、図２Ａのシリコン基板上に配置された例示的なシリコンバッファ層の断面概略図である。 図２Ｃは、図２Ｂのシリコンバッファ層上に成長した、例示的なエピタキシャリーに成長した緩和シリコンゲルマニウム層の断面概略図である。 図２Ｄは、図２Ｃの緩和シリコンゲルマニウム層上に配置された例示的なストレインドシリコン層の断面概略図である。 図３は、増加した密度の貫通転位が存在する、シリコン基板上で直接成長したＳｉ０．８Ｇｅ０．２層の一連の透過型電子顕微鏡（「ＴＥＭ」）イメージである。 図４は、減少した密度の貫通転位が存在する、シリコンバッファ層上に成長したＳｉ０．８Ｇｅ０．２層のＴＥＭイメージである。 図５は、ウエハの端部での部分的緩和を例示する、比較的低い成長速度でシリコンウエハ上に堆積されたシリコンゲルマニウム層のパーティクル検出マップである。 図６は、ウエハを横切って部分的にヘテロージーナスな緩和を例示する中程度の成長速度でシリコンウエハ上に堆積されたシリコンゲルマニウム層のパーティクル検出マップである。 図７は、ウエハを横切って実質的に一定の緩和を例示する、比較的高い成長速度でシリコンウエハ上に堆積されたシリコンゲルマニウム層のパーティクル検出マップである。 図８は、１．５μｍの厚さのシリコンゲルマニウム層の例示的なクロスハッチフリー表面の表面の光学顕微鏡写真である。 図９は、図８のシリコンゲルマニウム表面の原子間力顕微鏡イメージである。 図１０は、クロスハッチフリー表面を有する例示的なシリコンゲルマニウム層の＜１１０＞及び＜１００＞の結晶方向に沿って得られた断面図である。

Claims (27)

  1. 以下を含む緩和(relaxed)シリコンゲルマニウム構造：
    約１Ｔｏｒｒより高い操作圧力での化学気相成長法を用いて製造されたシリコンバッファ層；及び
    該シリコンバッファ層上に堆積されたシリコンゲルマニウム層（該シリコンゲルマニウム層は１平方センチメートル当たり約１０７未満の貫通転位を有する）。
  2. 前記シリコンゲルマニウム層がクロスハッチフリー（crosshatch free）層である、請求項１に記載の緩和シリコンゲルマニウム構造。
  3. 前記バッファ層が約２ｎｍ未満の厚さを有する、請求項１に記載の緩和シリコンゲルマニウム構造。
  4. 前記バッファ層が約１ｎｍ〜約２ｎｍの間の厚さを有する、請求項１に記載の緩和シリコンゲルマニウム構造。
  5. 前記シリコンゲルマニウム層が約２ｎｍ ｒｍｓ未満の表面粗さを有する、請求項１に記載の緩和シリコンゲルマニウム構造。
  6. 前記シリコンゲルマニウム層が約１．５ｎｍ ｒｍｓ未満の表面粗さを有する、請求項１に記載の緩和シリコンゲルマニウム構造。
  7. 前記シリコンゲルマニウム層の上に直接重なるストレインド(strained)シリコン層をさらに含む、請求項１に記載の緩和シリコンゲルマニウム構造。
  8. 以下を含む方法：
    約１ｔｏｒｒより高い操作圧力での化学気相成長法を用いて第一のシリコン含有層をエピタキシャリーに堆積すること（該第一層が多数の点欠陥を有する）；及び
    該第一層上に第二のシリコン含有層をヘテロエピタキシャリーに堆積すること（該第二シリコン含有層が１平方センチメートル当り約１０７未満の貫通転位を有する）。
  9. 前記第二シリコン含有層にクロスハッチフリー表面トポロジーを付与するように、プロセスパラメータを調整することをさらに含み、ここで、該プロセスパラメータが、キャリアフローレート、第一シリコン含有層堆積速度、第一シリコン含有層堆積温度、及び第一シリコン含有層点欠陥密度からなる群より選択される、請求項８に記載の方法。
  10. 前記第二シリコン含有層がクロスハッチフリー層である、請求項９に記載の方法。
  11. 前記第二層にクロスハッチフリー表面トポロジーを付与するようにプロセスパラメータを調整することをさらに含み、ここで、該プロセスパラメータが、キャリアフローレート、第一層堆積速度及び第一層堆積温度からなる群より選択される、請求項８に記載の方法。
  12. 前記第二層がクロスハッチフリー層である、請求項８に記載の方法。
  13. 前記第一層が約５００℃より高い温度で堆積される、請求項８に記載の方法。
  14. 前記第一層が約５５０℃〜約７００℃の間の温度で堆積される、請求項８に記載の方法。
  15. 前記第一層が約６００℃〜約７００℃の間の温度で堆積される、請求項８に記載の方法。
  16. 前記第一層の堆積が、化学気相成長チャンバに、シリコン前駆物質を、約２００ｓｃｃｍ〜約３００ｓｃｃｍの間で提供することを含む、請求項８に記載の方法。
  17. 前記第一層の堆積が、化学気相成長チャンバに、気化した液体シリコン前駆物質を提供することを含む、請求項８に記載の方法。
  18. 前記化学気相成長法が、シングルウエハチャンバにおいて実施され、そして前記第一層の堆積が、該チャンバに、約５０ｓｃｃｍより多いシリコン前駆物質を提供することを含む、請求項８に記載の方法。
  19. 前記第一シリコン含有層が約０．２ｎｍ ｍｉｎ−１未満の速度で堆積される、請求項８に記載の方法。
  20. 前記第一シリコン含有層が約５．０ｎｍ ｍｉｎ−１〜約１０．０ｎｍ ｍｉｎ−１の間の速度で堆積される、請求項８に記載の方法。
  21. 前記第一シリコン含有層が、約７．０ｎｍ ｍｉｎ−１〜約８．０ｎｍ ｍｉｎ−１の間の堆積速度で堆積される、請求項８に記載の方法。
  22. 前記第一シリコン含有層がシリコンバッファ層を含む、請求項８に記載の方法。
  23. 前記第二シリコン含有層がシリコンゲルマニウム層を含む、請求項８に記載の方法。
  24. ストレインドである第三シリコン含有層をさらに含有し、該第三シリコン含有層が前記第二シリコン含有層上に直接重なる、請求項８に記載の方法。
  25. 前記第二及び第三シリコン含有層が、シングルプロセスチャンバ内でインサイチュで連続的に形成される、請求項２４に記載の方法。
  26. 前記第一、第二及び第三シリコン含有層がシングルプロセスチャンバ内でインサイチュで連続的に形成される、請求項２４に記載の方法。
  27. 前記第一及び第二シリコン含有層がシングルプロセスチャンバ内でインサイチュで連続的に形成される、請求項８に記載の方法。
JP2006521913A 2003-07-30 2004-07-21 緩和シリコンゲルマニウム層のエピタキシャル成長 Pending JP2007511892A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49102903P 2003-07-30 2003-07-30
PCT/US2004/023503 WO2005013326A2 (en) 2003-07-30 2004-07-21 Epitaxial growth of relaxed silicon germanium layers

Publications (2)

Publication Number Publication Date
JP2007511892A true JP2007511892A (ja) 2007-05-10
JP2007511892A5 JP2007511892A5 (ja) 2007-08-09

Family

ID=34115457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006521913A Pending JP2007511892A (ja) 2003-07-30 2004-07-21 緩和シリコンゲルマニウム層のエピタキシャル成長

Country Status (6)

Country Link
US (2) US7514372B2 (ja)
EP (1) EP1649495A2 (ja)
JP (1) JP2007511892A (ja)
KR (1) KR20060039915A (ja)
TW (1) TWI382456B (ja)
WO (1) WO2005013326A2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US20070010040A1 (en) * 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
WO2007131343A1 (en) * 2006-05-15 2007-11-22 Arise Technologies Corporation Low-temperature doping processes for silicon wafer devices
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US8039371B2 (en) * 2009-07-01 2011-10-18 International Business Machines Corporation Reduced defect semiconductor-on-insulator hetero-structures
CN102741999B (zh) 2009-11-18 2015-07-15 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
FR2968678B1 (fr) 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
US9023721B2 (en) 2010-11-23 2015-05-05 Soitec Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
US9536746B2 (en) * 2014-03-13 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Recess and epitaxial layer to improve transistor performance
US9343303B2 (en) 2014-03-20 2016-05-17 Samsung Electronics Co., Ltd. Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices
US10483152B2 (en) * 2014-11-18 2019-11-19 Globalwafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10734527B2 (en) * 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
WO2024005276A1 (ko) * 2022-07-01 2024-01-04 주식회사 비아트론 에피택시 공정을 이용한 반도체 소자 제조 방법 및 이를 위한 제조 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178975A (ja) * 2001-12-11 2003-06-27 Sharp Corp 半導体装置及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256550A (en) * 1988-11-29 1993-10-26 Hewlett-Packard Company Fabricating a semiconductor device with strained Si1-x Gex layer
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5221413A (en) * 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
JP2877108B2 (ja) * 1996-12-04 1999-03-31 日本電気株式会社 半導体装置およびその製造方法
JP2953567B2 (ja) 1997-02-06 1999-09-27 日本電気株式会社 半導体装置の製造方法
US5891769A (en) * 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
KR100400808B1 (ko) * 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
WO2000004357A1 (en) * 1998-07-15 2000-01-27 Smithsonian Astrophysical Observatory Epitaxial germanium temperature sensor
FR2783254B1 (fr) 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6995076B2 (en) * 2000-09-05 2006-02-07 The Regents Of The University Of California Relaxed SiGe films by surfactant mediation
KR100385857B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 SiGe MODFET 소자 제조방법
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6844213B2 (en) * 2001-06-14 2005-01-18 Integrated Sensing Systems Process of forming a microneedle and microneedle formed thereby
JP2003007621A (ja) * 2001-06-21 2003-01-10 Nikko Materials Co Ltd ＧａＮ系化合物半導体結晶の製造方法
US7052622B2 (en) * 2001-10-17 2006-05-30 Applied Materials, Inc. Method for measuring etch rates during a release process
US6875279B2 (en) * 2001-11-16 2005-04-05 International Business Machines Corporation Single reactor, multi-pressure chemical vapor deposition for semiconductor devices
US20030124818A1 (en) * 2001-12-28 2003-07-03 Applied Materials, Inc. Method and apparatus for forming silicon containing films
US6723622B2 (en) * 2002-02-21 2004-04-20 Intel Corporation Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
US7452757B2 (en) * 2002-05-07 2008-11-18 Asm America, Inc. Silicon-on-insulator structures and methods
AU2002368035A1 (en) * 2002-06-19 2004-01-06 Massachusetts Institute Of Technology Ge photodetectors
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178975A (ja) * 2001-12-11 2003-06-27 Sharp Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20060039915A (ko) 2006-05-09
US7514372B2 (en) 2009-04-07
WO2005013326A3 (en) 2008-07-10
US7666799B2 (en) 2010-02-23
WO2005013326A2 (en) 2005-02-10
TW200509226A (en) 2005-03-01
EP1649495A2 (en) 2006-04-26
TWI382456B (zh) 2013-01-11
US20090189185A1 (en) 2009-07-30
US20050051795A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
US7666799B2 (en) Epitaxial growth of relaxed silicon germanium layers
JP5639248B2 (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
US6982208B2 (en) Method for producing high throughput strained-Si channel MOSFETS
US9337026B2 (en) Graphene growth on a carbon-containing semiconductor layer
US7785995B2 (en) Semiconductor buffer structures
US7901968B2 (en) Heteroepitaxial deposition over an oxidized surface
US5562770A (en) Semiconductor manufacturing process for low dislocation defects
JP5254195B2 (ja) 基板上に単結晶半導体層を作製する方法
JP7290135B2 (ja) 半導体基板の製造方法及びｓｏｉウェーハの製造方法
US20040219767A1 (en) SiGe rectification process
JP4700472B2 (ja) 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法
US7202142B2 (en) Method for producing low defect density strained -Si channel MOSFETS
JP4158607B2 (ja) 半導体基板の製造方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090807

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100831

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102