JP2953567B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2953567B2 JP2953567B2 JP9023606A JP2360697A JP2953567B2 JP 2953567 B2 JP2953567 B2 JP 2953567B2 JP 9023606 A JP9023606 A JP 9023606A JP 2360697 A JP2360697 A JP 2360697A JP 2953567 B2 JP2953567 B2 JP 2953567B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- silicon
- growth
- silicon epitaxial
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の形成方
法に関し、特にシリコン基板上に選択的にシリコン膜、
または、シリコン膜およびゲルマニウムを含むシリコン
膜をエピタキシャル成長させる方法に関するものであ
る。
法に関し、特にシリコン基板上に選択的にシリコン膜、
または、シリコン膜およびゲルマニウムを含むシリコン
膜をエピタキシャル成長させる方法に関するものであ
る。
【０００２】
【従来の技術】本発明に係る選択エピタキシャル成長
は、基板上面、開口部側面の絶縁膜へのシリコンの成長
を抑えて、開口部底面の単結晶シリコン基板上のみに選
択的に成長させる方法に関する。シリコン、ゲルマニウ
ムを含むシリコンの選択エピタキシャル成長は、成長ガ
スと同時にエッチングガスを流す方法と成長ガスのみを
流す成長工程とエッチングガスのみを流すエッチング工
程とを交互に繰り返す方法で実現できることが報告され
ている。
は、基板上面、開口部側面の絶縁膜へのシリコンの成長
を抑えて、開口部底面の単結晶シリコン基板上のみに選
択的に成長させる方法に関する。シリコン、ゲルマニウ
ムを含むシリコンの選択エピタキシャル成長は、成長ガ
スと同時にエッチングガスを流す方法と成長ガスのみを
流す成長工程とエッチングガスのみを流すエッチング工
程とを交互に繰り返す方法で実現できることが報告され
ている。
【０００３】特開平４−１３９８１９号公報には、成長
工程とエッチング工程とを交互に繰り返すことにより、
選択的にシリコンエピタキシャル層またはゲルマニウム
を含むシリコン膜を成長させる方法が提案されている。
すなわち、最高到達真空度が１×１０-9ＴｏｒｒのＵＨ
Ｖ−ＣＶＤ（ｕｌｔｒａ ｈｉｇｈ ｖａｃｕｕｍｃｈ
ｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）装
置内に、部分的にシリコン酸化膜により被覆されたシリ
コン基板を装着して基板温度を７００℃に保持し、６０
秒のジシランの照射と１５秒程度の塩素ガスの照射とを
交互に繰り返すことにより、選択的にシリコンエピタキ
シャル層を成長させている。上記の公報によれば、ジシ
ラン（Ｓｉ2 Ｈ6 ）とゲルマン（ＧｅＨ4 ）とを同時に
供給することにより、同様の方法にてゲルマニウムを含
むシリコン膜を選択成長させることができるとされてい
る。
工程とエッチング工程とを交互に繰り返すことにより、
選択的にシリコンエピタキシャル層またはゲルマニウム
を含むシリコン膜を成長させる方法が提案されている。
すなわち、最高到達真空度が１×１０-9ＴｏｒｒのＵＨ
Ｖ−ＣＶＤ（ｕｌｔｒａ ｈｉｇｈ ｖａｃｕｕｍｃｈ
ｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）装
置内に、部分的にシリコン酸化膜により被覆されたシリ
コン基板を装着して基板温度を７００℃に保持し、６０
秒のジシランの照射と１５秒程度の塩素ガスの照射とを
交互に繰り返すことにより、選択的にシリコンエピタキ
シャル層を成長させている。上記の公報によれば、ジシ
ラン（Ｓｉ2 Ｈ6 ）とゲルマン（ＧｅＨ4 ）とを同時に
供給することにより、同様の方法にてゲルマニウムを含
むシリコン膜を選択成長させることができるとされてい
る。
【０００４】次に、上記の公報に記載された選択エピタ
キシャル成長法を適用して、１．３μｍ帯用の受光素子
を製造する場合について説明する。１．３μｍ帯用受光
素子の受光部の断面構造を図５に示す。受光部分は、シ
リコンエピタキシャル層３とゲルマニウムを含むシリコ
ンエピタキシャル層４とが交互に積層された超格子構造
となっている。超格子構造をとっているのは、シリコン
エピタキシャル層３を間に挟むことで歪みを緩和して、
超格子内に欠陥が生じないようにするためである。１．
３μｍ帯対応のゲルマニウムを含むシリコンエピタキシ
ャル層中のゲルマニウム濃度は５０％である。
キシャル成長法を適用して、１．３μｍ帯用の受光素子
を製造する場合について説明する。１．３μｍ帯用受光
素子の受光部の断面構造を図５に示す。受光部分は、シ
リコンエピタキシャル層３とゲルマニウムを含むシリコ
ンエピタキシャル層４とが交互に積層された超格子構造
となっている。超格子構造をとっているのは、シリコン
エピタキシャル層３を間に挟むことで歪みを緩和して、
超格子内に欠陥が生じないようにするためである。１．
３μｍ帯対応のゲルマニウムを含むシリコンエピタキシ
ャル層中のゲルマニウム濃度は５０％である。
【０００５】素子の側面および単結晶シリコン基板１の
上面はシリコン酸化膜２で覆われており、図６に示すよ
うな処理シーケンスによって、開口部内に受光部を選択
的に成長させる。基板温度を７００℃として、シリコン
エピタキシャル層３の成長工程時には１０ＳＣＣＭのジ
シランを６０秒、エッチング工程時には１ＳＣＣＭの塩
素を１５秒照射する。また、ゲルマニウムを含むシリコ
ンエピタキシャル層４の成長工程時には１ＳＣＣＭのジ
シランと２０ＳＣＣＭのゲルマンを６０秒照射し、エッ
チング工程時には１ＳＣＣＭの塩素を１５秒照射する。
これにより、シリコンエピタキシャル層：２０００Å／
ゲルマニウムを含むシリコンエピタキシャル層：１００
Åを１０周期、全体の膜厚が２．３μｍの超格子構造を
選択的に形成する。
上面はシリコン酸化膜２で覆われており、図６に示すよ
うな処理シーケンスによって、開口部内に受光部を選択
的に成長させる。基板温度を７００℃として、シリコン
エピタキシャル層３の成長工程時には１０ＳＣＣＭのジ
シランを６０秒、エッチング工程時には１ＳＣＣＭの塩
素を１５秒照射する。また、ゲルマニウムを含むシリコ
ンエピタキシャル層４の成長工程時には１ＳＣＣＭのジ
シランと２０ＳＣＣＭのゲルマンを６０秒照射し、エッ
チング工程時には１ＳＣＣＭの塩素を１５秒照射する。
これにより、シリコンエピタキシャル層：２０００Å／
ゲルマニウムを含むシリコンエピタキシャル層：１００
Åを１０周期、全体の膜厚が２．３μｍの超格子構造を
選択的に形成する。
【０００６】
【発明が解決しようとする課題】上述した従来例では、
成長工程を連続成長では選択成長を維持することができ
なくなる直前で停止してエッチング工程を行っている。
そのため、エッチング工程に入るときには、シリコン酸
化膜上にはシリコンがクラスタ状に成長しており、塩素
照射でエッチングするには７００℃程度乃至それ以上の
高温でエッチングする必要があった。７００℃以下で
は、シリコン酸化膜上のシリコンを完全に除去すること
が困難となり、選択成長可能なシリコンエピタキシャル
層の層厚は減少し、６５０℃では約１０００Å程度が限
界であった。
成長工程を連続成長では選択成長を維持することができ
なくなる直前で停止してエッチング工程を行っている。
そのため、エッチング工程に入るときには、シリコン酸
化膜上にはシリコンがクラスタ状に成長しており、塩素
照射でエッチングするには７００℃程度乃至それ以上の
高温でエッチングする必要があった。７００℃以下で
は、シリコン酸化膜上のシリコンを完全に除去すること
が困難となり、選択成長可能なシリコンエピタキシャル
層の層厚は減少し、６５０℃では約１０００Å程度が限
界であった。
【０００７】而して、ゲルマニウムを含むシリコンエピ
タキシャル層は歪みを含んでいるために高温で成長させ
ると凝集が起こり、膜中に欠陥を発生してしまう。欠陥
が発生する温度はゲルマニウムを含むシリコンエピタキ
シャル層中のゲルマニウム濃度によって異なるが、１．
３μｍ帯用の受光素子のゲルマニウムを含むシリコン超
格子の場合、ゲルマニウム濃度は５０％であり、成長温
度を５５０℃以上とすると欠陥が発生する。また、エピ
タキシャル成長後にも７００℃もの高温にさらされると
やはり凝集が発生し欠陥が生じてしまう。従って、従来
の選択成長方法で１．３μｍ帯の受光部の形成を行うと
ゲルマニウムを含むシリコンエピタキシャル層４に欠陥
を生じ、そのため、受光素子の量子効率は約１％と低
く、高性能の受光素子を提供することができなかった。
したがって、本発明の解決すべき課題は、第１に、７０
０℃以下の成長温度でも十分に厚い選択成長シリコンエ
ピタキシャル層を得ることができるようにすることであ
り、第２に、超格子構造中のゲルマニウムを含むシリコ
ンエピタキシャル層に欠陥が生じることのないようにす
ることである。
タキシャル層は歪みを含んでいるために高温で成長させ
ると凝集が起こり、膜中に欠陥を発生してしまう。欠陥
が発生する温度はゲルマニウムを含むシリコンエピタキ
シャル層中のゲルマニウム濃度によって異なるが、１．
３μｍ帯用の受光素子のゲルマニウムを含むシリコン超
格子の場合、ゲルマニウム濃度は５０％であり、成長温
度を５５０℃以上とすると欠陥が発生する。また、エピ
タキシャル成長後にも７００℃もの高温にさらされると
やはり凝集が発生し欠陥が生じてしまう。従って、従来
の選択成長方法で１．３μｍ帯の受光部の形成を行うと
ゲルマニウムを含むシリコンエピタキシャル層４に欠陥
を生じ、そのため、受光素子の量子効率は約１％と低
く、高性能の受光素子を提供することができなかった。
したがって、本発明の解決すべき課題は、第１に、７０
０℃以下の成長温度でも十分に厚い選択成長シリコンエ
ピタキシャル層を得ることができるようにすることであ
り、第２に、超格子構造中のゲルマニウムを含むシリコ
ンエピタキシャル層に欠陥が生じることのないようにす
ることである。
【０００８】
【課題を解決するための手段】本発明は、成長工程とエ
ッチング工程を繰り返す選択成長において、１サイクル
の成長工程の時間を従来よりも短くする。従来は、選択
性が崩れる直前に、すなわちシリコン酸化膜上に多結晶
シリコンが成長を開始する直前に成長工程を終えていた
が、本発明では、シリコン酸化膜上にシリコン乃至ゲル
マニウムを含むシリコンがクラスタ状に成長する前に成
長工程を終了する。シリコン酸化膜上にシリコン乃至ゲ
ルマニウムを含むシリコンがクラスタ状に成長するまで
の時間は、これらが多結晶膜として成長を開始するまで
の時間の概ね１／３である。さらに、受光部のシリコン
／ゲルマニウムを含むシリコン超格子構造を作製するに
際して、ゲルマニウムを含むシリコンエピタキシャル層
の成長温度を該エピタキシャル層に凝集が生じることの
ない温度に設定する。すなわち、ゲルマニウムを含むシ
リコンエピタキシャル層の成長温度は６００℃以下に設
定される。また、ゲルマニウムを含むシリコンエピタキ
シャル層の形成工程においても、成長工程はゲルマニウ
ムおよびシリコンがクラスタ状に成長する前に終了さ
れ、エッチングが行われる。そして、上述の条件にて成
長されるシリコンエピタキシャル層と交互に積み重ねら
れて本発明による超格子構造が作製される。
ッチング工程を繰り返す選択成長において、１サイクル
の成長工程の時間を従来よりも短くする。従来は、選択
性が崩れる直前に、すなわちシリコン酸化膜上に多結晶
シリコンが成長を開始する直前に成長工程を終えていた
が、本発明では、シリコン酸化膜上にシリコン乃至ゲル
マニウムを含むシリコンがクラスタ状に成長する前に成
長工程を終了する。シリコン酸化膜上にシリコン乃至ゲ
ルマニウムを含むシリコンがクラスタ状に成長するまで
の時間は、これらが多結晶膜として成長を開始するまで
の時間の概ね１／３である。さらに、受光部のシリコン
／ゲルマニウムを含むシリコン超格子構造を作製するに
際して、ゲルマニウムを含むシリコンエピタキシャル層
の成長温度を該エピタキシャル層に凝集が生じることの
ない温度に設定する。すなわち、ゲルマニウムを含むシ
リコンエピタキシャル層の成長温度は６００℃以下に設
定される。また、ゲルマニウムを含むシリコンエピタキ
シャル層の形成工程においても、成長工程はゲルマニウ
ムおよびシリコンがクラスタ状に成長する前に終了さ
れ、エッチングが行われる。そして、上述の条件にて成
長されるシリコンエピタキシャル層と交互に積み重ねら
れて本発明による超格子構造が作製される。
【０００９】この超格子構造を作製する際に、シリコン
エピタキシャル層の成長を次の条件の下において行う。 （１） シリコンエピタキシャル層の成長を、ゲルマニ
ウムを含むシリコンエピタキシャル層の成長温度よりも
高い６００℃以上の温度で行なう。そして、好ましく
は、ゲルマニウムを含むシリコンエピタキシャル層の成
長後にその成長温度を維持したままシリコンカバー層を
数原子層成長させ、その後に６００℃以上に昇温してシ
リコンエピタキシャル層を成長させる。若しくは、 （２） シリコンエピタキシャル層とゲルマニウムを含
むシリコンエピタキシャル層を同じ成長温度で形成する
が、エッチング工程終了後に反応促進および塩化物、塩
素離脱のために紫外線照射を行う。
エピタキシャル層の成長を次の条件の下において行う。 （１） シリコンエピタキシャル層の成長を、ゲルマニ
ウムを含むシリコンエピタキシャル層の成長温度よりも
高い６００℃以上の温度で行なう。そして、好ましく
は、ゲルマニウムを含むシリコンエピタキシャル層の成
長後にその成長温度を維持したままシリコンカバー層を
数原子層成長させ、その後に６００℃以上に昇温してシ
リコンエピタキシャル層を成長させる。若しくは、 （２） シリコンエピタキシャル層とゲルマニウムを含
むシリコンエピタキシャル層を同じ成長温度で形成する
が、エッチング工程終了後に反応促進および塩化物、塩
素離脱のために紫外線照射を行う。
【００１０】［作用］図７に単結晶シリコン基板１上に
設けられたシリコン酸化膜２上でのシリコンの析出の様
子を示す。シリコン酸化膜２上でも単結晶シリコン基板
１上よりも頻度は少ないが、ジシランが分解してシリコ
ン原子６が付着する〔図７（ａ）〕。時間が経つにつれ
て、その密度が増してシリコンクラスタ７を形成し〔図
７（ｂ）〕、さらにその後ポリシコン核を形成して選択
性が崩れる〔図７（ｃ）〕。従来の方法は、ポリシリコ
ン核８が成長する前にエッチング工程を行って選択成長
するというものであるが、シリコン原子６がシリコンク
ラスタ７を形成してしまっては７００℃以上でないとエ
ッチングされない。しかし、図７（ａ）に示す単独のシ
リコン原子６が付着した状態であれば、７００℃以下の
シリコンエッチングが起こらない温度でも塩素と結合さ
せてシリコン酸化膜２から離脱させることができる。そ
のために、１サイクルの成長工程の時間を短くすること
により、エピタキシャル成長の選択性を向上させること
ができる。
設けられたシリコン酸化膜２上でのシリコンの析出の様
子を示す。シリコン酸化膜２上でも単結晶シリコン基板
１上よりも頻度は少ないが、ジシランが分解してシリコ
ン原子６が付着する〔図７（ａ）〕。時間が経つにつれ
て、その密度が増してシリコンクラスタ７を形成し〔図
７（ｂ）〕、さらにその後ポリシコン核を形成して選択
性が崩れる〔図７（ｃ）〕。従来の方法は、ポリシリコ
ン核８が成長する前にエッチング工程を行って選択成長
するというものであるが、シリコン原子６がシリコンク
ラスタ７を形成してしまっては７００℃以上でないとエ
ッチングされない。しかし、図７（ａ）に示す単独のシ
リコン原子６が付着した状態であれば、７００℃以下の
シリコンエッチングが起こらない温度でも塩素と結合さ
せてシリコン酸化膜２から離脱させることができる。そ
のために、１サイクルの成長工程の時間を短くすること
により、エピタキシャル成長の選択性を向上させること
ができる。
【００１１】図８は、基板温度を７００℃とし、成長工
程においては１サイクルの成長時間ｔG を変化させてジ
シラン１０ＳＣＣＭを供給し、エッチング工程において
はエッチング時間ｔE の１５秒間１ＳＣＣＭの塩素を照
射したときの、１サイクルの成長時間ｔG と選択成長が
崩れるまでの累積成長時間との関係を示すグラフであ
る。また、図９は、基板温度のみを６５０℃とし他の条
件は図８の場合同じにしたときの、１サイクルの成長時
間ｔG と選択成長が崩れるまでの累積成長時間の関係を
示すグラフである。７００℃の条件では、選択性は９０
秒で崩れることがわかる。成長工程時間を短くするにし
たがって、選択成長可能な累積時間は伸びるが、４０秒
を境にしてその伸びが急激に大きくなっている。このこ
とは、４０秒以前では、シリコン酸化膜上のシリコン原
子はクラスタを作っていないためにエッチングは容易で
あるが、クラスタを作るとシリコン原子はエッチングさ
れ難いことを示唆している。そして、１サイクルの成長
時間を３０秒にまで短縮すると半永久的な選択成長が可
能となる。
程においては１サイクルの成長時間ｔG を変化させてジ
シラン１０ＳＣＣＭを供給し、エッチング工程において
はエッチング時間ｔE の１５秒間１ＳＣＣＭの塩素を照
射したときの、１サイクルの成長時間ｔG と選択成長が
崩れるまでの累積成長時間との関係を示すグラフであ
る。また、図９は、基板温度のみを６５０℃とし他の条
件は図８の場合同じにしたときの、１サイクルの成長時
間ｔG と選択成長が崩れるまでの累積成長時間の関係を
示すグラフである。７００℃の条件では、選択性は９０
秒で崩れることがわかる。成長工程時間を短くするにし
たがって、選択成長可能な累積時間は伸びるが、４０秒
を境にしてその伸びが急激に大きくなっている。このこ
とは、４０秒以前では、シリコン酸化膜上のシリコン原
子はクラスタを作っていないためにエッチングは容易で
あるが、クラスタを作るとシリコン原子はエッチングさ
れ難いことを示唆している。そして、１サイクルの成長
時間を３０秒にまで短縮すると半永久的な選択成長が可
能となる。
【００１２】この傾向は、６５０℃の成長温度で一層顕
著になる。基板温度６５０℃の成長条件では、選択性は
１２０秒で崩れている。７００℃の場合と異なるのは、
成長工程時間を短くしても、選択成長可能な累積時間は
それほど増大しない。しかし、６０秒を境に選択成長可
能な累積時間が急激に増大しており、４０秒では半永久
的に選択成長が可能となっている。このことより、クラ
スタを作ると６５０℃ではシリコン原子はエッチング不
可能であるが、クラスタを作る以前なら６５０℃でもシ
リコン原子のエッチングが可能であることわかる。そし
て、このクラスタは選択性が崩れる時間の少なくとも１
／３の間は形成されず、その間にエッチングをかけると
選択性が急激に向上することがわかる。
著になる。基板温度６５０℃の成長条件では、選択性は
１２０秒で崩れている。７００℃の場合と異なるのは、
成長工程時間を短くしても、選択成長可能な累積時間は
それほど増大しない。しかし、６０秒を境に選択成長可
能な累積時間が急激に増大しており、４０秒では半永久
的に選択成長が可能となっている。このことより、クラ
スタを作ると６５０℃ではシリコン原子はエッチング不
可能であるが、クラスタを作る以前なら６５０℃でもシ
リコン原子のエッチングが可能であることわかる。そし
て、このクラスタは選択性が崩れる時間の少なくとも１
／３の間は形成されず、その間にエッチングをかけると
選択性が急激に向上することがわかる。
【００１３】さらに、受光部のシリコン／ゲルマニウム
を含むシリコン超格子構造を作製するに際して、ゲルマ
ニウムを含むシリコンエピタキシャル層に欠陥が発生し
ないように成長温度を６００℃以下としてエピタキシャ
ル成長を行うとき、エッチング工程終了後にエピタキシ
ャル層表面に吸着した塩素離脱の問題が生じる。ゲルマ
ニウム原子は吸着した塩素原子の離脱を促進する作用が
あるため、５０％のゲルマニウムを含むシリコンエピタ
キシャル層４上の塩素は６００℃以下でも離脱できる。
しかし、シリコンエピタキシャル層上の塩素を離脱させ
るには６００℃以上の温度が必要である。
を含むシリコン超格子構造を作製するに際して、ゲルマ
ニウムを含むシリコンエピタキシャル層に欠陥が発生し
ないように成長温度を６００℃以下としてエピタキシャ
ル成長を行うとき、エッチング工程終了後にエピタキシ
ャル層表面に吸着した塩素離脱の問題が生じる。ゲルマ
ニウム原子は吸着した塩素原子の離脱を促進する作用が
あるため、５０％のゲルマニウムを含むシリコンエピタ
キシャル層４上の塩素は６００℃以下でも離脱できる。
しかし、シリコンエピタキシャル層上の塩素を離脱させ
るには６００℃以上の温度が必要である。
【００１４】本発明の一実施の形態においては、ゲルマ
ニウムを含むシリコンエピタキシャル層を成長させた後
昇温前に、シリコンカバー層を数原子層成長させてい
る。このようにするのは、６００℃以上に温度を上げて
もゲルマニウムを含むシリコンエピタキシャル層に欠陥
を生じさせないようにするためである。これは、シリコ
ン層を薄く成長させることで、ゲルマニウム原子を最表
面に露出させないようにするためのものであり、これに
より、ゲルマニウム原子の表面拡散を抑制して、温度上
昇によるゲルマニウムを含むシリコンエピタキシャル層
の凝集が抑え、昇温によるゲルマニウムを含むシリコン
エピタキシャル層の平坦性の劣化や、欠陥が生じるのを
防止することができる。
ニウムを含むシリコンエピタキシャル層を成長させた後
昇温前に、シリコンカバー層を数原子層成長させてい
る。このようにするのは、６００℃以上に温度を上げて
もゲルマニウムを含むシリコンエピタキシャル層に欠陥
を生じさせないようにするためである。これは、シリコ
ン層を薄く成長させることで、ゲルマニウム原子を最表
面に露出させないようにするためのものであり、これに
より、ゲルマニウム原子の表面拡散を抑制して、温度上
昇によるゲルマニウムを含むシリコンエピタキシャル層
の凝集が抑え、昇温によるゲルマニウムを含むシリコン
エピタキシャル層の平坦性の劣化や、欠陥が生じるのを
防止することができる。
【００１５】また、他の実施の形態によれば、シリコン
エピタキシャル層の成長を６００℃以下で行うが、エッ
チング工程後に紫外線照射工程を入れることにより、シ
リコン表面に吸着した塩素原子を離脱させることができ
る。また、この紫外線照射によりシリコン酸化膜上のシ
リコン原子の反応が促進され、低温でおいてもその除去
を行うことが可能になる。さらに、この紫外線照射を、
ゲルマニウムを含むシリコンエピタキシャル層成長時に
も行うと、ゲルマニウムを含むシリコンエピタキシャル
層表面の塩素除去もより一層確実となる。以上により、
ゲルマニウムを含むシリコンエピタキシャル層、シリコ
ンエピタキシャル層のどちらにも欠陥が生じさせないよ
うにすることができ、良好な品質のシリコン／ゲルマニ
ウムを含むシリコン超格子を実現することができ、この
超格子構造を受光素子に適用することにより、高い量子
効率の受光素子を実現することができる。
エピタキシャル層の成長を６００℃以下で行うが、エッ
チング工程後に紫外線照射工程を入れることにより、シ
リコン表面に吸着した塩素原子を離脱させることができ
る。また、この紫外線照射によりシリコン酸化膜上のシ
リコン原子の反応が促進され、低温でおいてもその除去
を行うことが可能になる。さらに、この紫外線照射を、
ゲルマニウムを含むシリコンエピタキシャル層成長時に
も行うと、ゲルマニウムを含むシリコンエピタキシャル
層表面の塩素除去もより一層確実となる。以上により、
ゲルマニウムを含むシリコンエピタキシャル層、シリコ
ンエピタキシャル層のどちらにも欠陥が生じさせないよ
うにすることができ、良好な品質のシリコン／ゲルマニ
ウムを含むシリコン超格子を実現することができ、この
超格子構造を受光素子に適用することにより、高い量子
効率の受光素子を実現することができる。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。 ［第１の実施の形態］本実施の形態では、被成長基板
は、図１（ａ）に示されるように、表面をシリコン酸化
膜２で覆われており、その開口底部に単結晶シリコン基
板１が露出している。選択エピタキシャル成長は、図２
に示す処理シーケンスに従って、成長工程とエッチング
工程を繰り返す方法で行う。基板温度は、６００以上、
例えば６５０℃とし、成長工程においてはシランまたは
ジシランを照射し、エッチング工程では、塩素、塩化水
素または塩素ラジカルを照射して、図１（ｂ）に示すよ
うに、シリコンエピタキシャル層３を形成する。成長時
間ｔG は、シリコン酸化膜上にシリコンクラスタが形成
される前に終了する。その時間ｔG は、概ね連続してエ
ピタキシャル成長を行ったときに選択性が崩れる時間の
１／３である。この実施の形態は次のように変更するこ
とができる。基板温度を６００℃以下例えば５５０℃と
し、エッチング工程の終了後、基板面に紫外線を照射す
る。これにより、低温後においても、シリコン酸化膜上
のシリコンおよびエピタキシャル層上の塩素を除去する
ことができる。
て図面を参照して説明する。 ［第１の実施の形態］本実施の形態では、被成長基板
は、図１（ａ）に示されるように、表面をシリコン酸化
膜２で覆われており、その開口底部に単結晶シリコン基
板１が露出している。選択エピタキシャル成長は、図２
に示す処理シーケンスに従って、成長工程とエッチング
工程を繰り返す方法で行う。基板温度は、６００以上、
例えば６５０℃とし、成長工程においてはシランまたは
ジシランを照射し、エッチング工程では、塩素、塩化水
素または塩素ラジカルを照射して、図１（ｂ）に示すよ
うに、シリコンエピタキシャル層３を形成する。成長時
間ｔG は、シリコン酸化膜上にシリコンクラスタが形成
される前に終了する。その時間ｔG は、概ね連続してエ
ピタキシャル成長を行ったときに選択性が崩れる時間の
１／３である。この実施の形態は次のように変更するこ
とができる。基板温度を６００℃以下例えば５５０℃と
し、エッチング工程の終了後、基板面に紫外線を照射す
る。これにより、低温後においても、シリコン酸化膜上
のシリコンおよびエピタキシャル層上の塩素を除去する
ことができる。
【００１７】［第２の実施の形態］第２の実施の形態
は、受光素子の受光部の形成方法に係る。受光部の被成
長基板は、図３（ａ）に示されるように、表面と側面が
シリコン酸化膜２で覆われており、その開口の底部に単
結晶シリコン基板１が露出している。まず、基板温度を
６００以上、例えば６５０℃とし、ジシランまたはシラ
ンを照射する成長工程と、塩素、塩化水素または塩素ラ
ジカルを照射するエッチング工程を繰り返して、図３
（ｂ）に示すように、シリコンエピタキシャル層３を選
択成長する。その後、温度をゲルマニウムを含むシリコ
ンエピタキシャル層に凝集の生じることのない６００℃
以下例えば５５０℃にまで下げ、ジシランまたはシラン
と、ゲルマンまたはジゲルマンを照射する成長工程と、
エッチング工程を繰り返して、図３（ｃ）に示すよう
に、ゲルマニウムを含むシリコンエピタキシャル層４を
形成する。表面のゲルマニウム原子は吸着した塩素の離
脱を助けるので、ゲルマニウムを含むシリコンエピタキ
シャル層４は６００℃以下でも塩素原子は離脱させるこ
とができる。
は、受光素子の受光部の形成方法に係る。受光部の被成
長基板は、図３（ａ）に示されるように、表面と側面が
シリコン酸化膜２で覆われており、その開口の底部に単
結晶シリコン基板１が露出している。まず、基板温度を
６００以上、例えば６５０℃とし、ジシランまたはシラ
ンを照射する成長工程と、塩素、塩化水素または塩素ラ
ジカルを照射するエッチング工程を繰り返して、図３
（ｂ）に示すように、シリコンエピタキシャル層３を選
択成長する。その後、温度をゲルマニウムを含むシリコ
ンエピタキシャル層に凝集の生じることのない６００℃
以下例えば５５０℃にまで下げ、ジシランまたはシラン
と、ゲルマンまたはジゲルマンを照射する成長工程と、
エッチング工程を繰り返して、図３（ｃ）に示すよう
に、ゲルマニウムを含むシリコンエピタキシャル層４を
形成する。表面のゲルマニウム原子は吸着した塩素の離
脱を助けるので、ゲルマニウムを含むシリコンエピタキ
シャル層４は６００℃以下でも塩素原子は離脱させるこ
とができる。
【００１８】次に、ゲルマニウムを含むシリコンエピタ
キシャル層形成時の基板温度を維持したまま、ジシラン
またはシランを照射し、図３（ｄ）に示すように、ゲル
マニウムを含むシリコンエピタキシャル層４上にシリコ
ンカバー層５をエピタキシャル成長させる。そして、エ
ッチング工程の前または後に、成長温度を６００℃以
上、例えば６５０℃に昇温して、図３（ｅ）に示すよう
に、次のシリコンエピタキシャル層３を形成する。以上
のエピタキシャル成長を複数回例えば１０回繰り返し
て、図３（ｆ）に示すように、所定の膜厚のシリコン／
ゲルマニウムを含むシリコン超格子構造を作製する。
キシャル層形成時の基板温度を維持したまま、ジシラン
またはシランを照射し、図３（ｄ）に示すように、ゲル
マニウムを含むシリコンエピタキシャル層４上にシリコ
ンカバー層５をエピタキシャル成長させる。そして、エ
ッチング工程の前または後に、成長温度を６００℃以
上、例えば６５０℃に昇温して、図３（ｅ）に示すよう
に、次のシリコンエピタキシャル層３を形成する。以上
のエピタキシャル成長を複数回例えば１０回繰り返し
て、図３（ｆ）に示すように、所定の膜厚のシリコン／
ゲルマニウムを含むシリコン超格子構造を作製する。
【００１９】［第３の実施の形態］本実施の形態も、シ
リコン／ゲルマニウムを含むシリコンからなる超格子構
造の形成方法に係る。本実施の形態では、図４に示す成
長シーケンスに従って、成長工程、エッチング工程と紫
外線照射工程を繰り返して受光部を形成する。まず、シ
リコンエピタキシャル層をゲルマニウムを含むシリコン
エピタキシャル層を形成する成長温度（６００℃以下、
例えば５５０℃）と同じ温度で選択成長させる。成長工
程では、シランまたはジシランを照射し、エッチング工
程では、塩素、塩化水素または塩素ラジカルを照射す
る。シリコン表面に付着した塩素はこの低温では離脱し
ないので、本実施の形態ではエッチャントを照射するエ
ッチング工程後に紫外線を照射することでシリコンエピ
タキシャル層上の塩素原子を離脱させる。紫外線照射に
は、Ｓｉ−Ｃｌの結合エネルギーに近い波長である波長
２５４０Åの水銀ランプを用いることができる。
リコン／ゲルマニウムを含むシリコンからなる超格子構
造の形成方法に係る。本実施の形態では、図４に示す成
長シーケンスに従って、成長工程、エッチング工程と紫
外線照射工程を繰り返して受光部を形成する。まず、シ
リコンエピタキシャル層をゲルマニウムを含むシリコン
エピタキシャル層を形成する成長温度（６００℃以下、
例えば５５０℃）と同じ温度で選択成長させる。成長工
程では、シランまたはジシランを照射し、エッチング工
程では、塩素、塩化水素または塩素ラジカルを照射す
る。シリコン表面に付着した塩素はこの低温では離脱し
ないので、本実施の形態ではエッチャントを照射するエ
ッチング工程後に紫外線を照射することでシリコンエピ
タキシャル層上の塩素原子を離脱させる。紫外線照射に
は、Ｓｉ−Ｃｌの結合エネルギーに近い波長である波長
２５４０Åの水銀ランプを用いることができる。
【００２０】その後、６００℃以下、例えば５５０℃の
成長温度で、ジシランまたはシランと、ゲルマンまたは
ジゲルマンを照射する成長工程と、塩素、塩化水素また
は塩素ラジカルを照射するエッチング工程と、紫外線照
射とを繰り返して、ゲルマニウムを含むシリコンエピタ
キシャル層を形成する。以上のエピタキシャル成長を複
数回繰り返して、所定の膜厚のシリコン／ゲルマニウム
を含むシリコン超格子を作製する。
成長温度で、ジシランまたはシランと、ゲルマンまたは
ジゲルマンを照射する成長工程と、塩素、塩化水素また
は塩素ラジカルを照射するエッチング工程と、紫外線照
射とを繰り返して、ゲルマニウムを含むシリコンエピタ
キシャル層を形成する。以上のエピタキシャル成長を複
数回繰り返して、所定の膜厚のシリコン／ゲルマニウム
を含むシリコン超格子を作製する。
【００２１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］本実施例では、エピタキシャル成長
を、１×１０-9Ｔｏｒｒの超高真空まで排気することの
できるＵＨＶ−ＣＶＤ装置を用い、図１（ａ）に示され
る成長基板に、図１（ｂ）に示すように、シリコンエピ
タキシャル層３を成長させた。選択エピタキシャル成長
は、成長温度を６５０℃とし、成長工程では成長時間ｔ
G を４０秒として１０ＳＣＣＭのジシランを照射し、エ
ッチング工程ではエッチング時間ｔE を１５秒として１
ＳＣＣＭの塩素を照射した。以上の成長工程、エッチン
グ工程を繰り返すことにより、少なくとも３μｍのシリ
コンエピタキシャル層３を選択成長させることができ
た。これは、従来法による１０００Å比べて、３０倍以
上の膜厚である。
て説明する。 ［第１の実施例］本実施例では、エピタキシャル成長
を、１×１０-9Ｔｏｒｒの超高真空まで排気することの
できるＵＨＶ−ＣＶＤ装置を用い、図１（ａ）に示され
る成長基板に、図１（ｂ）に示すように、シリコンエピ
タキシャル層３を成長させた。選択エピタキシャル成長
は、成長温度を６５０℃とし、成長工程では成長時間ｔ
G を４０秒として１０ＳＣＣＭのジシランを照射し、エ
ッチング工程ではエッチング時間ｔE を１５秒として１
ＳＣＣＭの塩素を照射した。以上の成長工程、エッチン
グ工程を繰り返すことにより、少なくとも３μｍのシリ
コンエピタキシャル層３を選択成長させることができ
た。これは、従来法による１０００Å比べて、３０倍以
上の膜厚である。
【００２２】［第２の実施例］図３（ａ）に示す被成長
基板を第１の実施例と同じＵＨＶ−ＣＶＤ装置に装着
し、基板温度を６５０℃として成長工程とエッチング工
程を繰り返して、シリコンエピタキシャル層３を２００
０Å選択成長させた〔図３（ｂ）〕。成長工程では、１
０ＳＣＣＭのジシランを３０秒照射し、エッチング工程
では、１ＳＣＣＭの塩素を１５秒照射した。その後、基
板温度を５５０℃まで下げて、ゲルマニウム濃度５０％
のゲルマニウムを含むシリコンエピタキシャル層４をや
はり成長工程とエッチング工程を繰り返して１００Å成
長させた〔図３（ｃ）〕。成長工程では、１ＳＣＣＭの
ジシラン、２０ＳＣＣＭのゲルマンを３０秒照射し、エ
ツチング工程では、１ＳＣＣＭの塩素を１５秒照射し
た。表面のゲルマニウム原子は吸着した塩素の離脱を助
けるので、ゲルマニウムを含むシリコンエピタキシャル
層４は５５０℃でも塩素原子は離脱させることができ
た。
基板を第１の実施例と同じＵＨＶ−ＣＶＤ装置に装着
し、基板温度を６５０℃として成長工程とエッチング工
程を繰り返して、シリコンエピタキシャル層３を２００
０Å選択成長させた〔図３（ｂ）〕。成長工程では、１
０ＳＣＣＭのジシランを３０秒照射し、エッチング工程
では、１ＳＣＣＭの塩素を１５秒照射した。その後、基
板温度を５５０℃まで下げて、ゲルマニウム濃度５０％
のゲルマニウムを含むシリコンエピタキシャル層４をや
はり成長工程とエッチング工程を繰り返して１００Å成
長させた〔図３（ｃ）〕。成長工程では、１ＳＣＣＭの
ジシラン、２０ＳＣＣＭのゲルマンを３０秒照射し、エ
ツチング工程では、１ＳＣＣＭの塩素を１５秒照射し
た。表面のゲルマニウム原子は吸着した塩素の離脱を助
けるので、ゲルマニウムを含むシリコンエピタキシャル
層４は５５０℃でも塩素原子は離脱させることができ
た。
【００２３】次に、基板温度を５５０℃のまま、５ＳＣ
ＣＭのジシランを６０秒照射し、ゲルマニウムを含むシ
リコンエピタキシャル層４上にシリコンカバー層５をエ
ピタキシャル成長させた〔図３（ｄ）〕。そして、基板
温度を６５０℃に昇適して、１ＳＣＣＭの塩素を２０秒
照射してエッチングを行った後、次のシリコンエピタキ
シャル層３を２０００Åの膜厚に形成した〔図３
（ｅ）〕。以上のエピタキシャル成長を１０回繰り返し
て、全体の厚さが２．３μｍの欠陥のないシリコン／ゲ
ルマニウムを含むシリコン超格子を形成することができ
た〔図３（ｆ）〕。本実施例により形成された受光素子
の量子効率は１０％であり、従来法による１％を飛躍的
に改善することができた。
ＣＭのジシランを６０秒照射し、ゲルマニウムを含むシ
リコンエピタキシャル層４上にシリコンカバー層５をエ
ピタキシャル成長させた〔図３（ｄ）〕。そして、基板
温度を６５０℃に昇適して、１ＳＣＣＭの塩素を２０秒
照射してエッチングを行った後、次のシリコンエピタキ
シャル層３を２０００Åの膜厚に形成した〔図３
（ｅ）〕。以上のエピタキシャル成長を１０回繰り返し
て、全体の厚さが２．３μｍの欠陥のないシリコン／ゲ
ルマニウムを含むシリコン超格子を形成することができ
た〔図３（ｆ）〕。本実施例により形成された受光素子
の量子効率は１０％であり、従来法による１％を飛躍的
に改善することができた。
【００２４】［第３の実施例］本実施例においても第１
の実施例と同じ成長装置、被成長基板を用いた。図４に
示す処理シーケンスに従い、まず、基板温度を５５０℃
としてシリコンエピタキシャル層を２０００Åの膜厚に
成長させた。成長工程では、２０ＳＣＣＭのシランを４
０秒照射し、エッチング工程では、１０ＳＣＣＭの塩化
水素を３０秒照射した。エッチング工程終了後に、水銀
ランプを用いて波長２５４０Åの紫外線を１５秒照射す
ることでシリコンエピタキシャル層上の塩素原子を離脱
させた。
の実施例と同じ成長装置、被成長基板を用いた。図４に
示す処理シーケンスに従い、まず、基板温度を５５０℃
としてシリコンエピタキシャル層を２０００Åの膜厚に
成長させた。成長工程では、２０ＳＣＣＭのシランを４
０秒照射し、エッチング工程では、１０ＳＣＣＭの塩化
水素を３０秒照射した。エッチング工程終了後に、水銀
ランプを用いて波長２５４０Åの紫外線を１５秒照射す
ることでシリコンエピタキシャル層上の塩素原子を離脱
させた。
【００２５】その後、基板温度を５５０℃のまま、ゲル
マニウム濃度５０％のゲルマニウムを含むシリコンエピ
タキシャル層を、成長工程、エッチング工程と紫外線照
射工程を繰り返して１００Å成長させた。成長工程で
は、シラン５ＳＣＣＭ、ゲルマン２０ＳＣＣＭを４０秒
照射し、エッチング工程では、塩化水素１０ＳＣＣＭを
３０秒照射した。その後、紫外線照射を１５秒行うこと
で表面から完全に塩素を取り除いた。以上のエピタキシ
ャル成長を１０回繰り返すことにより、全体の厚さが
２．３μｍの欠陥のないシリコン／ゲルマニウムを含む
シリコン超格子を形成することができた。本実施例にお
いても受光素子の量子効率は１０％であり、従来例の場
合のｌ％を１０倍に改善できることを確認した。
マニウム濃度５０％のゲルマニウムを含むシリコンエピ
タキシャル層を、成長工程、エッチング工程と紫外線照
射工程を繰り返して１００Å成長させた。成長工程で
は、シラン５ＳＣＣＭ、ゲルマン２０ＳＣＣＭを４０秒
照射し、エッチング工程では、塩化水素１０ＳＣＣＭを
３０秒照射した。その後、紫外線照射を１５秒行うこと
で表面から完全に塩素を取り除いた。以上のエピタキシ
ャル成長を１０回繰り返すことにより、全体の厚さが
２．３μｍの欠陥のないシリコン／ゲルマニウムを含む
シリコン超格子を形成することができた。本実施例にお
いても受光素子の量子効率は１０％であり、従来例の場
合のｌ％を１０倍に改善できることを確認した。
【００２６】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、成長過程とエッチング過程とを交互に
繰り返すエピタキシャル成長において、成長過程を絶縁
膜上に成長材料がクラスタ状に成長する前に終了するも
のであるので、選択成長が可能なエピタキシャル層の膜
厚を飛躍的に増加させることができた。また、本発明
は、ゲルマニウムを含むシリコン層のエピタキシャル成
長を該エピタキシャル層に凝集が生じることのない低温
で行うものであるので、ゲルマニウムを含むシリコン層
を欠陥のない膜として形成することが可能となり、欠陥
のないシリコン／ゲルマニウムを含むシリコン超格子構
造の選択成長を実現することができた。これにより、受
光素子の量子効率を大幅に改善することができた。
置の製造方法は、成長過程とエッチング過程とを交互に
繰り返すエピタキシャル成長において、成長過程を絶縁
膜上に成長材料がクラスタ状に成長する前に終了するも
のであるので、選択成長が可能なエピタキシャル層の膜
厚を飛躍的に増加させることができた。また、本発明
は、ゲルマニウムを含むシリコン層のエピタキシャル成
長を該エピタキシャル層に凝集が生じることのない低温
で行うものであるので、ゲルマニウムを含むシリコン層
を欠陥のない膜として形成することが可能となり、欠陥
のないシリコン／ゲルマニウムを含むシリコン超格子構
造の選択成長を実現することができた。これにより、受
光素子の量子効率を大幅に改善することができた。
【図１】本発明の第１の実施の形態を説明するための、
被成長基板を工程順に示した断面図。
被成長基板を工程順に示した断面図。
【図２】本発明の第１の実施の形態および第１の実施例
を説明するための処理シーケンス図。
を説明するための処理シーケンス図。
【図３】本発明の第２の実施の形態および第２の実施例
を説明するための、被成長基板を工程順に示した断面
図。
を説明するための、被成長基板を工程順に示した断面
図。
【図４】本発明の第３の実施の形態および第３の実施例
を説明するための処理シーケンス図。
を説明するための処理シーケンス図。
【図５】受光素子の受光部の断面図。
【図６】シリコンエピタキシャル層／ゲルマニウムを含
むシリコンエピタキシャル層の超格子構造を作製するた
めの従来の処理シーケンスを示す図。
むシリコンエピタキシャル層の超格子構造を作製するた
めの従来の処理シーケンスを示す図。
【図７】本発明の作用を説明するための、シリコン酸化
膜上の選択性が崩れるまでの過程を示した断面図。
膜上の選択性が崩れるまでの過程を示した断面図。
【図８】本発明の作用を説明するための、成長温度７０
０℃における成長工程時間と選択性が崩れるまでの累積
成長時間との関係を示すグラフ。
０℃における成長工程時間と選択性が崩れるまでの累積
成長時間との関係を示すグラフ。
【図９】本発明の作用を説明するための、成長温度６５
０℃における成長工程時間と選択性が崩れるまでの累積
成長時間との関係を示すグラフ。
０℃における成長工程時間と選択性が崩れるまでの累積
成長時間との関係を示すグラフ。
１ 単結晶シリコン基板 ２ シリコン酸化膜 ３ シリコンエピタキシャル層 ４ ゲルマニウムを含むシリコンエピタキシャル層 ５ シリコンカバー層 ６ シリコン原子 ７ シリコンクラスタ ８ ポリシリコン核
Claims (6)
- 【請求項１】 部分的に絶縁膜にて被覆された単結晶シ
リコン上に、シリコンエピタキシャル層、若しくは、交
互にシリコンエピタキシャル層とゲルマニウムを含むシ
リコンエピタキシャル層とが積層された超格子構造を選
択的に形成する方法であって、エピタキシャル層を成長
材料ガスを照射する成長過程と塩素を含むガスを照射す
るエッチング過程とを交互に繰り返すことによって形成
する半導体装置の製造方法において、成長過程の時間
を、成長過程のみを連続的に行った場合に選択性が崩れ
るまでの時間の１／３以下にすることを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記シリコンエピタキシャル層は、ゲル
マニウムを含むシリコンエピタキシャル層の直上に成長
される一部を除いて、６００℃以上の成長温度で形成さ
れることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 ゲルマニウムを含むシリコンエピタキシ
ャル層を、該エピタキシャル層に凝集が生じることのな
い成長温度で形成することを特徴とする請求項１または
２記載の半導体装置の製造方法。 - 【請求項４】 ６００℃以下の温度でゲルマニウムを含
むシリコンエピタキシャル層を形成した後、温度を変え
ずに薄くシリコンエピタキシャル層を成長させ、その後
に６００℃以上に温度を上げてシリコンエピタキシャル
層を形成することを特徴とする請求項１または３記載の
半導体装置の製造方法。 - 【請求項５】 エッチング過程では、塩素分子、塩化水
素分子または塩素ラジカルが基板上に照射されることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項６】 シリコンエピタキシャル層の成長とゲル
マニウムを含むシリコンエピタキシャル層の成長とを同
一成長温度にて行い、少なくともシリコンエピタキシャ
ル層の形成工程においては、エッチング過程の終了後、
成長過程の開始に先立って基板面に紫外線の照射を行う
ことを特徴とする請求項１、３または５記載の半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023606A JP2953567B2 (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の製造方法 |
| EP98102117A EP0858101A3 (en) | 1997-02-06 | 1998-02-06 | Manufacturing of an Si/SiGe super lattice structure by epitaxial growth |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9023606A JP2953567B2 (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223537A JPH10223537A (ja) | 1998-08-21 |
| JP2953567B2 true JP2953567B2 (ja) | 1999-09-27 |
Family
ID=12115280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9023606A Expired - Fee Related JP2953567B2 (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0858101A3 (ja) |
| JP (1) | JP2953567B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2797348B1 (fr) | 1999-08-02 | 2001-10-19 | Cit Alcatel | Procede d'obtention d'un module, a haute densite, a partir de composants electroniques, modulaires, encapsules et module ainsi obtenu |
| JP4932981B2 (ja) * | 2000-01-11 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | バイポーラトランジスタおよびその製造方法 |
| TWI330269B (en) | 2002-12-27 | 2010-09-11 | Semiconductor Energy Lab | Separating method |
| WO2004064148A1 (en) * | 2003-01-08 | 2004-07-29 | International Business Machines Corporation | High performance embedded dram technology with strained silicon |
| WO2004081986A2 (en) | 2003-03-12 | 2004-09-23 | Asm America Inc. | Method to planarize and reduce defect density of silicon germanium |
| US7682947B2 (en) | 2003-03-13 | 2010-03-23 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
| US7238595B2 (en) * | 2003-03-13 | 2007-07-03 | Asm America, Inc. | Epitaxial semiconductor deposition methods and structures |
| WO2005010946A2 (en) | 2003-07-23 | 2005-02-03 | Asm America, Inc. | DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES |
| WO2005013326A2 (en) | 2003-07-30 | 2005-02-10 | Asm America, Inc. | Epitaxial growth of relaxed silicon germanium layers |
| JP2007516599A (ja) | 2003-08-04 | 2007-06-21 | エーエスエム アメリカ インコーポレイテッド | ゲルマニウム上の堆積前の表面調製 |
| JP4982355B2 (ja) | 2004-02-27 | 2012-07-25 | エーエスエム アメリカ インコーポレイテッド | ゲルマニウム膜の形成方法 |
| US7682940B2 (en) * | 2004-12-01 | 2010-03-23 | Applied Materials, Inc. | Use of Cl2 and/or HCl during silicon epitaxial film formation |
| US7704896B2 (en) | 2005-01-21 | 2010-04-27 | Asm International, N.V. | Atomic layer deposition of thin films on germanium |
| US7901968B2 (en) | 2006-03-23 | 2011-03-08 | Asm America, Inc. | Heteroepitaxial deposition over an oxidized surface |
| US7648853B2 (en) | 2006-07-11 | 2010-01-19 | Asm America, Inc. | Dual channel heterostructure |
| US8029620B2 (en) * | 2006-07-31 | 2011-10-04 | Applied Materials, Inc. | Methods of forming carbon-containing silicon epitaxial layers |
| US9127345B2 (en) | 2012-03-06 | 2015-09-08 | Asm America, Inc. | Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent |
| US9171715B2 (en) | 2012-09-05 | 2015-10-27 | Asm Ip Holding B.V. | Atomic layer deposition of GeO2 |
| US9218963B2 (en) | 2013-12-19 | 2015-12-22 | Asm Ip Holding B.V. | Cyclical deposition of germanium |
| US10535516B2 (en) * | 2018-02-01 | 2020-01-14 | Asm Ip Holdings B.V. | Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures |
| US20220051945A1 (en) * | 2020-08-13 | 2022-02-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded Stressors in Epitaxy Source/Drain Regions |
| WO2023004023A1 (en) * | 2021-07-23 | 2023-01-26 | Applied Materials, Inc. | Methods of formation of a sige/si superlattice |
| WO2024135040A1 (ja) * | 2022-12-22 | 2024-06-27 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715888B2 (ja) * | 1990-10-01 | 1995-02-22 | 日本電気株式会社 | シリコンエピタキシャル膜の選択成長方法及びその装置 |
| JPH0713951B2 (ja) * | 1990-10-01 | 1995-02-15 | 日本電気株式会社 | シリコンエピタキシャル膜の選択成長方法 |
-
1997
- 1997-02-06 JP JP9023606A patent/JP2953567B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-06 EP EP98102117A patent/EP0858101A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10223537A (ja) | 1998-08-21 |
| EP0858101A3 (en) | 2005-04-06 |
| EP0858101A2 (en) | 1998-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953567B2 (ja) | 半導体装置の製造方法 | |
| US7888244B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| JP6204749B2 (ja) | 歪みＧｅフィン構造の製造方法 | |
| JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
| EP2423951B1 (en) | Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof | |
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| JP2004531889A (ja) | ゲルマニウム層を形成する方法 | |
| JPH11345959A (ja) | 微細構造の製造方法およびその微細構造を用いた半導体素子 | |
| WO2008075449A1 (ja) | 歪Ｓｉ基板の製造方法 | |
| JP2007096274A (ja) | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 | |
| JP2017508271A (ja) | 半導体ナノワイヤの製造方法および半導体ナノワイヤを含む構造 | |
| JPH05217827A (ja) | 半導体基体及びその作製方法 | |
| TW201301551A (zh) | 外延襯底及其製備方法、外延襯底作為生長外延層的應用 | |
| JP2007513499A (ja) | 格子チューニング半導体基板の形成 | |
| KR100611108B1 (ko) | 박막 형성 방법 | |
| JP5026946B2 (ja) | 窒化物半導体単結晶基板製造方法 | |
| JP2006237235A (ja) | 半導体ウェーハの製造方法 | |
| CN109360786B (zh) | 一种侧向外延生长的方法及半导体结构 | |
| US20100187572A1 (en) | Suspended mono-crystalline structure and method of fabrication from a heteroepitaxial layer | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JP4510707B2 (ja) | エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法 | |
| JP2003142686A (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
| WO2021192551A1 (ja) | 半導体層の形成方法 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| WO2017090703A1 (ja) | Ｇｅ単結晶薄膜の製造方法及び光デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |