JP6204749B2 - 歪みGeフィン構造の製造方法 - Google Patents
歪みGeフィン構造の製造方法 Download PDFInfo
- Publication number
- JP6204749B2 JP6204749B2 JP2013174538A JP2013174538A JP6204749B2 JP 6204749 B2 JP6204749 B2 JP 6204749B2 JP 2013174538 A JP2013174538 A JP 2013174538A JP 2013174538 A JP2013174538 A JP 2013174538A JP 6204749 B2 JP6204749 B2 JP 6204749B2
- Authority
- JP
- Japan
- Prior art keywords
- fin
- sige
- semiconductor
- substrate
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 33
- 238000007254 oxidation reaction Methods 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 32
- 239000000956 alloy Substances 0.000 claims description 26
- 229910045601 alloy Inorganic materials 0.000 claims description 16
- 238000009833 condensation Methods 0.000 claims description 16
- 230000005494 condensation Effects 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 208000012868 Overgrowth Diseases 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
・1つ又はそれ以上の細長い構造を基板上に製造するステップ。前記構造は、2つの異なる半導体材料の合金からなる。前記構造の一部が、前記基板上に存在する絶縁層の表面に対して外側に延びている。前記構造の上側部分が、緩和した無欠陥の合金材料からなる。
・前記構造を酸化工程に曝して、前記構造を下記のものに変換するステップ。
・1つ又はそれ以上のフィン。フィンは、前記半導体合金で形成されたベースと、歪み条件で前記2つの半導体材料のうちの第1材料で形成された上側部分とを備える。前記上側部分は、前記第1材料の凝縮(condensation)によって形成される。
・前記フィンを覆い、前記2つの半導体材料のうちの第2材料からなる酸化物層。前記酸化物層は、前記第2材料の酸化によって形成される。
・前記絶縁層の前記表面の上方に延びる第2半導体材料からなる前記酸化物層の一部を除去するステップ。これにより、前記合金材料のベース部分の上に、歪み条件で前記第1材料からなる上側部分を備える前記1つ又はそれ以上のフィン構造を製造する。
・1つ又はそれ以上のフィン状エリアを表面に有し、前記フィン状エリアの間のスペースを充填する絶縁エリアを備えた基板を用意または製造するステップ。
・前記フィン状エリアから基板材料を除去し、これにより前記絶縁エリアの間にトレンチを生成するステップ。
・前記トレンチ内で転位(dislocation)のアスペクト比トラッピングを可能にする手法によって、前記半導体合金を前記トレンチ内で成長させ、これにより前記トレンチの上側部分および、前記トレンチの各々の上側エッジを過成長させたマッシュルーム形状の部分において、緩和した無欠陥の半導体合金材料を得るステップ。
・必要に応じて、前記絶縁エリアの上側部分を除去して、前記マッシュルーム形状の部分が得られ、そして、必要に応じて、前記絶縁エリアまたは前記絶縁エリアの残部の表面に対して外側に延びる、前記緩和した無欠陥の上側部分の少なくとも一部が得られるステップ。
・1つ又はそれ以上のフィン状エリアを表面に有し、前記フィン状エリアの間のスペースを充填する絶縁エリアを備えた基板を用意または製造するステップ。
・前記フィン状エリアから基板材料を除去し、これにより前記絶縁エリアの間にトレンチを生成するステップ。
・前記トレンチ内で転位(dislocation)のアスペクト比トラッピングを可能にする手法によって、前記半導体合金を前記トレンチ内で成長させ、これにより前記トレンチの上側部分および、前記トレンチの上側エッジを過成長させた連続エリアにおいて、緩和したほぼ無欠陥の半導体合金材料を得るステップ。
・基板を、少なくとも前記絶縁エリアの上部水平面まで平坦化するステップ。
・前記絶縁エリアの上側部分を除去して、前記絶縁エリアの残部の表面に対して外側に延びる、前記緩和した無欠陥の上側部分の少なくとも一部が得られるステップ。
・前記合金からなる層を基板上に製造するステップ。前記層は、緩和した無欠陥の状態にある上側エリアを含むように充分に厚い。
・前記層内の複数のトレンチをエッチングするステップ。
・前記トレンチを絶縁材料で充填するステップ。必要に応じて、平坦化ステップが続いて、これにより前記合金からなる1つ又はそれ以上の細長いエリアを表面に有し、前記細長いエリアの間のスペースを充填する絶縁エリアを備えた基板が得られる。これにより前記細長いエリアの上側部分に、緩和したほぼ無欠陥の半導体合金材料が得られる。
・前記絶縁エリアの上側部分を除去して、前記絶縁エリアの残部の表面に対して外側に延びる、前記緩和した無欠陥の上側部分の少なくとも一部が得られるステップ。
・前記フィン15を被覆し、Siの酸化によって形成されたシリコン酸化物からなる層18。
・前記フィン15を被覆し、Siの酸化によって形成されたシリコン酸化物からなる層18。
シリコン酸化物STI領域3によって分離された、〜40nm幅のフィン状のSiエリア2を有するSiウエハから開始する。
・ウエハをEPIツールに投入する。
・Siを850℃で焼いて、自然酸化物を除去する。
・EPIチャンバ内でその場(in situ)で行うHCl気相エッチングによって、Siを850℃で〜300nm厚に除去し、トレンチ4を形成する。
・SiGeを、RPCVDによって20Torrでトレンチ4内に成長させ、550℃でマッシュルーム形状の過成長9を形成する(SiGeを全体で400nmの厚さに成長させる)まで行う。
・2nmのSiキャップを600℃でRPCVDによって成長させる。
・Siキャップは、最初に700℃で酸化される。
・その後、900℃で、どの程度酸化すべきかに応じて数分から数時間の適切な期間で、凝縮/酸化プロセスの残りが行われる。
・ウェットエッチング、例えば、HF浸漬などによってSiO2の除去を行う。好ましくは、コンフォーマル(conformal)エッチングが用いられ、即ち、どの場所でも同じ厚さの酸化物が除去される。その結果、領域19にある酸化物がそのまま残留する。
・前記層は、前記他の層または基板の上に直接、即ち、これに接触して堆積または製造されること。
・前記層は、前記層と前記他の層または基板との間にある1つまたはスタックの中間層の上に製造されること。
Claims (5)
- 1つ又はそれ以上の半導体フィン構造(15)を製造する方法であって、
・1つ又はそれ以上の細長い構造(7)を基板上に製造するステップであって、前記構造は、2つの異なる半導体材料の合金からなり、前記構造の一部が、前記基板上に存在する絶縁層の表面(10,14)に対して外側に延びており、前記構造の上側部分(8’,9)が、緩和した無欠陥の合金材料からなるステップと、
・前記構造(7)を酸化工程に曝して、前記構造を下記のものに変換するステップと、
・前記半導体合金で形成されたベース部分(16)と、歪み条件で前記2つの半導体材料のうちの第1材料で形成された上側部分(17)とを備えた1つ又はそれ以上のフィン(15)であって、前記上側部分は、前記第1材料の凝縮によって形成されたフィン(15)。
・前記フィン(15)を覆い、前記2つの半導体材料のうちの第2材料からなる酸化物層(18)であって、前記第2材料の酸化によって形成された酸化物層(18)。
・前記絶縁層の前記表面(10,14)の上方に延びる第2半導体材料からなる前記酸化物層(18)の一部を除去するステップであって、これにより、前記合金材料のベース部分(16)の上に、歪み条件で前記第1材料からなる上側部分(17)を備える前記1つ又はそれ以上のフィン構造(15)を製造するステップと、を含み、
前記1つ又はそれ以上の細長い構造(7)を製造するステップは、
・1つ又はそれ以上のフィン状エリア(2)を表面に有し、前記フィン状エリアの間のスペースを充填する絶縁エリア(3)を備えた基板(1)を用意または製造するステップと、
・前記フィン状エリア(2)から基板材料を除去し、これにより前記絶縁エリア(3)の間にトレンチ(4)を生成するステップと、
・前記トレンチ内で転位のアスペクト比トラッピングを可能にする手法によって、前記半導体合金を前記トレンチ(4)内で成長させ、これにより前記トレンチの上側部分(8’)および、前記トレンチ(4)の各々の上側エッジを過成長させたマッシュルーム形状の部分(9)において、緩和した無欠陥の半導体合金材料を得るステップと、
・前記絶縁エリア(3)の上側部分を除去して、前記マッシュルーム形状の部分が得られ、そして、前記絶縁エリア(3)または前記絶縁エリア(3)の残部の表面(14,10)に対して外側に延びる、前記緩和した無欠陥の上側部分(8’)の少なくとも一部が得られるステップと、をこの順序で含む方法。 - 前記2つの異なる半導体材料はシリコンおよびゲルマニウムであり、前記合金はSiGeであり、前記ベース部分(16)はSiGe部分であり、前記上側部分(17)は歪みGe部分である請求項1に記載の方法。
- SiGeが、SixGe1−x(xは0.2より大きい)として定義される請求項2記載の方法。
- 前記基板は、シリコン基板である請求項1〜3のいずれかに記載の方法。
- 前記構造(7)を前記酸化工程に曝す前に、第2半導体材料からなるキャップ層を、前記合金材料からなる、前記1つ又はそれ以上の緩和した無欠陥のフィン状の構造(7)の上に堆積するステップをさらに含む請求項1〜4のいずれかに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP12187332.7A EP2717316B1 (en) | 2012-10-05 | 2012-10-05 | Method for producing strained germanium fin structures |
EP12187332.7 | 2012-10-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014096565A JP2014096565A (ja) | 2014-05-22 |
JP6204749B2 true JP6204749B2 (ja) | 2017-09-27 |
Family
ID=47172280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013174538A Active JP6204749B2 (ja) | 2012-10-05 | 2013-08-26 | 歪みGeフィン構造の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9263528B2 (ja) |
EP (1) | EP2717316B1 (ja) |
JP (1) | JP6204749B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130014861A (ko) * | 2011-08-01 | 2013-02-12 | 삼성전자주식회사 | 고 전자 이동도 트랜지스터 및 그 제조방법 |
US9406530B2 (en) * | 2014-03-27 | 2016-08-02 | International Business Machines Corporation | Techniques for fabricating reduced-line-edge-roughness trenches for aspect ratio trapping |
US9196479B1 (en) * | 2014-07-03 | 2015-11-24 | International Business Machines Corporation | Method of co-integration of strained silicon and strained germanium in semiconductor devices including fin structures |
US9276117B1 (en) * | 2014-08-19 | 2016-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method and FinFET device |
US10032912B2 (en) | 2014-12-31 | 2018-07-24 | Stmicroelectronics, Inc. | Semiconductor integrated structure having an epitaxial SiGe layer extending from silicon-containing regions formed between segments of oxide regions |
KR102274750B1 (ko) | 2015-01-27 | 2021-07-07 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
US9754968B2 (en) | 2015-04-30 | 2017-09-05 | International Business Machines Corporation | Structure and method to form III-V, Ge and SiGe fins on insulator |
US9548361B1 (en) | 2015-06-30 | 2017-01-17 | Stmicroelectronics, Inc. | Method of using a sacrificial gate structure to make a metal gate FinFET transistor |
US9330984B1 (en) | 2015-07-08 | 2016-05-03 | International Business Machines Corporation | CMOS fin integration on SOI substrate |
US9418900B1 (en) | 2015-07-15 | 2016-08-16 | International Business Machines Corporation | Silicon germanium and silicon fins on oxide from bulk wafer |
US9679899B2 (en) | 2015-08-24 | 2017-06-13 | Stmicroelectronics, Inc. | Co-integration of tensile silicon and compressive silicon germanium |
US20170084616A1 (en) | 2015-09-18 | 2017-03-23 | Samsung Electronics Co., Ltd. | Semiconductor Devices Including FINFET Structures with Increased Gate Surface |
US9378952B1 (en) | 2015-09-30 | 2016-06-28 | International Business Machines Corporation | Tall relaxed high percentage silicon germanium fins on insulator |
US9570443B1 (en) | 2015-11-23 | 2017-02-14 | International Business Machines Corporation | Field effect transistor including strained germanium fins |
US9659960B1 (en) * | 2015-12-09 | 2017-05-23 | International Business Machines Corporation | Extremely thin silicon-on-insulator silicon germanium device without edge strain relaxation |
CN106856191B (zh) * | 2015-12-09 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US9911660B2 (en) | 2016-04-26 | 2018-03-06 | Lam Research Corporation | Methods for forming germanium and silicon germanium nanowire devices |
US10374089B2 (en) | 2017-12-22 | 2019-08-06 | International Business Machines Corporation | Tensile strain in NFET channel |
US10424639B1 (en) * | 2018-04-19 | 2019-09-24 | International Business Machines Corporation | Nanosheet transistor with high-mobility channel |
US11011517B2 (en) | 2019-01-02 | 2021-05-18 | International Business Machines Corporation | Semiconductor structure including first FinFET devices for low power applications and second FinFET devices for high power applications |
CN109761189A (zh) * | 2019-01-10 | 2019-05-17 | 中国科学院长春光学精密机械与物理研究所 | 一种聚合物微纤维结构的制备方法及应用 |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1519420A2 (en) * | 2003-09-25 | 2005-03-30 | Interuniversitaire Microelectronica Centrum vzw ( IMEC) | Multiple gate semiconductor device and method for forming same |
JP5063594B2 (ja) * | 2005-05-17 | 2012-10-31 | 台湾積體電路製造股▲ふん▼有限公司 | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 |
US7626246B2 (en) * | 2005-07-26 | 2009-12-01 | Amberwave Systems Corporation | Solutions for integrated circuit integration of alternative active area materials |
JP4635897B2 (ja) * | 2006-02-15 | 2011-02-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2007258485A (ja) * | 2006-03-23 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2007112066A2 (en) * | 2006-03-24 | 2007-10-04 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures and related methods for device fabrication |
KR100756809B1 (ko) * | 2006-04-28 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
JP4271210B2 (ja) * | 2006-06-30 | 2009-06-03 | 株式会社東芝 | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 |
WO2008030574A1 (en) * | 2006-09-07 | 2008-03-13 | Amberwave Systems Corporation | Defect reduction using aspect ratio trapping |
WO2008039495A1 (en) * | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Tri-gate field-effect transistors formed by aspect ratio trapping |
US8106381B2 (en) * | 2006-10-18 | 2012-01-31 | Translucent, Inc. | Semiconductor structures with rare-earths |
US7767560B2 (en) * | 2007-09-29 | 2010-08-03 | Intel Corporation | Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method |
JP4966153B2 (ja) * | 2007-10-05 | 2012-07-04 | 株式会社東芝 | 電界効果トランジスタおよびその製造方法 |
US7727830B2 (en) | 2007-12-31 | 2010-06-01 | Intel Corporation | Fabrication of germanium nanowire transistors |
US8048723B2 (en) * | 2008-12-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Germanium FinFETs having dielectric punch-through stoppers |
US8274097B2 (en) * | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
EP2311072B1 (en) * | 2008-07-06 | 2013-09-04 | Imec | Method for doping semiconductor structures |
US20100072515A1 (en) * | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
US8053299B2 (en) * | 2009-04-17 | 2011-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabrication of a FinFET element |
US9768305B2 (en) * | 2009-05-29 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gradient ternary or quaternary multiple-gate transistor |
US9484462B2 (en) * | 2009-09-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of fin field effect transistor |
US8623728B2 (en) * | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
SG169921A1 (en) * | 2009-09-18 | 2011-04-29 | Taiwan Semiconductor Mfg | Improved fabrication and structures of crystalline material |
US8269283B2 (en) * | 2009-12-21 | 2012-09-18 | Intel Corporation | Methods and apparatus to reduce layout based strain variations in non-planar transistor structures |
US8211772B2 (en) * | 2009-12-23 | 2012-07-03 | Intel Corporation | Two-dimensional condensation for uniaxially strained semiconductor fins |
JP5166458B2 (ja) * | 2010-01-22 | 2013-03-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
US8395195B2 (en) * | 2010-02-09 | 2013-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bottom-notched SiGe FinFET formation using condensation |
JP5454984B2 (ja) * | 2010-03-31 | 2014-03-26 | 株式会社東芝 | 半導体装置の製造方法 |
US9105660B2 (en) * | 2011-08-17 | 2015-08-11 | United Microelectronics Corp. | Fin-FET and method of forming the same |
US8624326B2 (en) * | 2011-10-20 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device and method of manufacturing same |
US9105661B2 (en) * | 2011-11-03 | 2015-08-11 | Taiwan Semconductor Manufacturing Company, Ltd. | Fin field effect transistor gate oxide |
US8853781B2 (en) * | 2011-12-16 | 2014-10-07 | International Business Machines Corporation | Rare-earth oxide isolated semiconductor fin |
US8603868B2 (en) * | 2011-12-19 | 2013-12-10 | International Business Machines Corporation | V-groove source/drain MOSFET and process for fabricating same |
CN104160478B (zh) * | 2011-12-28 | 2017-02-15 | 英特尔公司 | 在非天然表面上形成具有减小的表面粗糙度和体缺陷密度的异质层的方法以及由此形成的结构 |
US8354320B1 (en) * | 2012-02-09 | 2013-01-15 | Globalfoundries Inc. | Methods of controlling fin height of FinFET devices by performing a directional deposition process |
US8580642B1 (en) * | 2012-05-21 | 2013-11-12 | Globalfoundries Inc. | Methods of forming FinFET devices with alternative channel materials |
US9583398B2 (en) * | 2012-06-29 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having FinFETS with different fin profiles |
US8673718B2 (en) * | 2012-07-09 | 2014-03-18 | Globalfoundries Inc. | Methods of forming FinFET devices with alternative channel materials |
US20140030876A1 (en) * | 2012-07-27 | 2014-01-30 | Globalfoundries Inc. | Methods for fabricating high carrier mobility finfet structures |
US9728464B2 (en) * | 2012-07-27 | 2017-08-08 | Intel Corporation | Self-aligned 3-D epitaxial structures for MOS device fabrication |
US20140054705A1 (en) * | 2012-08-27 | 2014-02-27 | International Business Machines Corporation | Silicon germanium channel with silicon buffer regions for fin field effect transistor device |
US8765563B2 (en) * | 2012-09-28 | 2014-07-01 | Intel Corporation | Trench confined epitaxially grown device layer(s) |
-
2012
- 2012-10-05 EP EP12187332.7A patent/EP2717316B1/en active Active
-
2013
- 2013-08-26 JP JP2013174538A patent/JP6204749B2/ja active Active
- 2013-10-07 US US14/047,950 patent/US9263528B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9263528B2 (en) | 2016-02-16 |
US20140099774A1 (en) | 2014-04-10 |
EP2717316A1 (en) | 2014-04-09 |
JP2014096565A (ja) | 2014-05-22 |
EP2717316B1 (en) | 2019-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6204749B2 (ja) | 歪みGeフィン構造の製造方法 | |
JP4686480B2 (ja) | 高度な緩和及び低い積層欠陥密度を有する薄いSiGeオン・インシュレータ(SGOI)ウェハを形成する方法。 | |
JP7074393B2 (ja) | 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造 | |
TWI509699B (zh) | 通道上工程應變之應變源 | |
US7928436B2 (en) | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods | |
WO2013121926A1 (ja) | 半導体装置及びその製造方法 | |
US20150076558A1 (en) | Semiconductor structure and the manufacturing method thereof | |
JP2006186240A5 (ja) | ||
JP2007096274A (ja) | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 | |
JP2953567B2 (ja) | 半導体装置の製造方法 | |
JP2013166689A (ja) | 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法 | |
JP2015056665A (ja) | トランジスタの製造方法および関連した基板 | |
JP2005268322A (ja) | 半導体基板及びその製造方法並びに半導体装置 | |
JP5585268B2 (ja) | 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法 | |
US20120252174A1 (en) | Process for forming an epitaxial layer, in particular on the source and drain regions of fully-depleted transistors | |
US8242540B2 (en) | Epitaxial growth of III-V compound semiconductors on silicon surfaces | |
US20160233245A1 (en) | Formation of strained fins in a finfet device | |
KR101867999B1 (ko) | Iii-v족 물질층을 형성하는 방법, iii-v족 물질층을 포함하는 반도체 소자 및 그 제조방법 | |
KR100596093B1 (ko) | 에스오아이 웨이퍼의 제조 방법 | |
JP4826373B2 (ja) | 単結晶ウェハの製造方法 | |
JP2019140395A (ja) | ボトムアップフィン構造形成方法 | |
TW202010132A (zh) | 用於製作具較低缺陷密度超晶格結構之方法及元件 | |
JP6696247B2 (ja) | 半導体装置の製造方法 | |
CN115692308A (zh) | 一种半导体结构的制备方法及半导体结构 | |
JP2981777B2 (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6204749 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |