JP2013166689A - 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法 - Google Patents

欠陥の無いヘテロエピタキシャルのためのマスク構造および方法 Download PDF

Info

Publication number
JP2013166689A
JP2013166689A JP2013027626A JP2013027626A JP2013166689A JP 2013166689 A JP2013166689 A JP 2013166689A JP 2013027626 A JP2013027626 A JP 2013027626A JP 2013027626 A JP2013027626 A JP 2013027626A JP 2013166689 A JP2013166689 A JP 2013166689A
Authority
JP
Japan
Prior art keywords
trench
openings
level
dielectric layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013027626A
Other languages
English (en)
Other versions
JP6207170B2 (ja
Inventor
Benjamin Vincent
ベンジャマン・ヴァンソン
Aaron Thean
アーロン・テアン
Witters Liesbeth
リースベト・ウィッテルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2013166689A publication Critical patent/JP2013166689A/ja
Application granted granted Critical
Publication of JP6207170B2 publication Critical patent/JP6207170B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】異なる格子定数を有する２つの材料で、一の結晶材料からなる欠陥の無いエピタキシャル成長構造を、他の結晶材料からなる基板上に作製するためのマスクの製造方法を提供する。
【解決手段】マスクは、以下の２つのレベルを有する。第１レベル１０は、第１トレンチ１のような第１開口部を有する第１層を含み、第１開口部の底は、第１材料からなる基板３により形成される。第２レベル２０は、トレンチ２の少なくとも２つの対向する側面の上に配置されたバリアを少なくとも含む。好適な具体例では、第２レベル２０は、第１トレンチ１に対して垂直に配置された１またはそれ以上の第２トレンチ２を含む。第１のトレンチ１の高さｈ１と幅ｗ１および第２のトレンチ２の高さｈ２と幅ｗ２は、第１トレンチ１の底の基板３部分で、第２材料のエピタキシャル成長層中に形成され、第２トレンチ２の方向に伝搬した欠陥が、第１トレンチ１中でトラップされるようになる。
【選択図】図２

Description

本発明は、欠陥の無い（defect-free）半導体材料のヘテロエピタキシャル成長のための方法およびマスクデザインに関する。
半導体のヘテロエピタキシャル成長は、格子パラメータの違い（ミスマッチ）により、ひずみ緩和転位の形成に影響される。文献で提案されている１つの解決は、狭い酸化物トレンチ中の半導体の選択成長である。アスペクト比トラッピング（Aspect Ratio Trapping：ＡＲＴ）と呼ばれるこの技術は、酸化物トレンチサイドウォールを用いて、トレンチの底に全ての欠陥をトラップできる。トレンチ中に成長させた半導体の上部は、次に、欠陥無しに緩和される。ＡＲＴ技術が適用された例が、米国特許出願ＵＳ２０１００２１６２７７に記載されている。
それらのトレンチにおいてのみ、欠陥の無い緩和された半導体が形成できるため、最先端のＡＲＴ技術は、狭くて短いトレンチでのみ機能する。しかしながら、先端ロジックＣＭＯＳデバイスやフォトニクスのような様々な応用において、長いトレンチが必要とされる。
本発明は、他の結晶材料の基板上に、結晶材料の欠陥無しにエピタキシャル成長させた構造を作製するのに適したマスク構造に関し、２つの材料は異なった格子定数を有する。マスクは、以下の２つのレベルを含む。第１レベルは、例えば第１トレンチのような第１開口部を有する第１層を含み、開口部の底部は第１材料から形成された基板により形成される。第２レベルは、トレンチの少なくとも２つの対向する側面の上に配置されたバリアを少なくとも含む。好適な具体例では、第２レベルは、第１トレンチに垂直に配置された１またはそれ以上の第２トレンチを含む。第１トレンチおよび第２トレンチの深さおよび幅は、第１トレンチの底の基板部分で第２材料のエピタキシャル成長層中に形成された欠陥と、第２トレンチの方向への伝搬とが、第１トレンチでトラップされるようになる。このように、第２トレンチのより広い部分で、本質的に欠陥の無い材料が成長できる。
本発明は、エピタキシャル成長させた半導体材料中の全ての方向で、歪緩和転位（以下において「欠陥（defect）」と呼ぶ。）をトラップするように形成されたマスク構造に関する。更には、マスク構造は、長いトレンチに沿った歪緩和転位をトラップするように形成される。
更に本発明は、全ての方向、特に長いトレンチに沿って歪緩和転位をトラップするように形成されたマスク構造中に、半導体材料をヘテロエピタキシャル成長する方法に関する。
本発明は、添付の請求項に記載された方法及び製品に関する。
本発明は、このように、本質的に欠陥の無いエピタキシャル成長構造を形成する方法であって、
第１結晶材料から形成された基板を提供する工程と、
基板の表面上にマスク構造を配置または形成する工程であって、このマスク構造は、
膜厚全体に渡って少なくとも１つの開口部を有する第１誘電体層を含み、基板の表面の一部により開口部の底が形成される第１レベルと、
開口部または開口部のグループのそれぞれの対向する側面の上に少なくとも形成された、１またはそれ以上のバリアを含み、第１レベルの上に形成された第２レベルと、
を有する工程と、
表面部分の上にエピタキシャル成長で第２結晶材料を成長させる工程であって、第２材料は第１材料の格子定数とは異なる格子定数を有し、第２材料は開口部を超えて成長して第２材料の層を形成し、開口部の深さと形状は、少なくとも１つの方向に表面部分から伝搬する格子欠陥が開口部中でトラップされるようになる工程と、
バリアの頂上の少なくとも一部が第２材料の層で覆われた場合に成長が停止する工程と、
第２材料の層を平坦化する工程と、を含む方法に関する。
本発明の方法の具体例では、
開口部は第１誘電体層中に形成された第１トレンチであり、または第１誘電体層は開口部の列を含む。
第２レベルは、更に、第１トレンチに対して、または開口部の列に対してゼロとは異なる角度で配置された少なくとも１つの第２トレンチを備えた第２誘電体層を含み、第２トレンチの少なくとも一部は、第１トレンチまたは開口部の列の長手方向に対して横方向に配置される。換言すれば、第２トレンチの少なくとも一部は、第１トレンチまたは開口部の列の一方および／または他方の側面に対して横方向に配置され、第１誘電体層を覆う。この方法では、第１トレンチを覆う材料は、第１誘電体層を超えて第２トレンチ中に成長することができる。
第２トレンチの長手方向に伝搬するいずれの欠陥も、第１トレンチ中または開口部の列中でトラップされる。
第２トレンチの深さおよび幅は、本質的に欠陥の無い材料が、第２トレンチの少なくとも一部で成長するようになる。
バリアは、第１トレンチまたは開口部の列の長手方向の少なくとも２つの対向する側面上に配置される。
後者の具体例では、第２レベル（２０）は、互いに平行なトレンチの１またはそれ以上のアレイを含み、アレイは、第１トレンチまたは開口部の列の長手方向に対して横方向に配置されても良い。第２トレンチは、第１トレンチまたは開口部の列に垂直に配置されても良い。
本発明の方法は、更に、第１トレンチまたは開口部の中、および第１トレンチまたは開口部の直上に、エピタキシャル成長した材料を少なくとも除去し、本質的に欠陥の無い材料からなる、第２トレンチが残り、または第２トレンチの少なくとも一部が残る。
本発明の具体例では、開口部は深さと形状を有して、表面部分から伝搬する本質的に全ての欠陥は開口部中にトラップされ、第２レベルはバリアのみからなり、バリアは、全ての側面上でそれぞれの開口部を囲むように配置される。
本発明で使用される第１および第２の材料は、半導体材料でも良い。
また、本発明は、第１結晶材料から形成された基板の表面の一部の上に、第２の結晶材料をエピタキシャル成長させるためのマスクであって、これらの材料は異なる格子定数を有し、マスク構造が基板上に存在する場合に、このマスク構造は、
膜厚全体を通って少なくとも１つの開口部を有する第１誘電体層を含む第１レベルであって、開口部の底は基板の表面の一部により形成される第１レベルと、
第１レベルの上の第２レベルであって、開口部または開口部のグループのそれぞれの、少なくとも２つの対向する側面の上に配置された１またはそれ以上のバリアを含む第２レベルと、を含む。
マスク構造の特定の具体例では、
開口部は第１誘電体層の中に形成され、または第１誘電体層は開口部の列を含み、
第２レベルは更に、第１トレンチに対して、または開口部の列に対してゼロとは異なる角度で配置された少なくとも１つの第２トレンチを備えた第２誘電体層を含み、第２トレンチの少なくとも一部は、第１トレンチまたは開口部の列の長手方向に対して横方向に配置され、
バリアは、少なくとも、第１トレンチまたは開口部の列の長手方向の、２つの対向する側面の上に配置される。
マスク構造の後者の具体例では、第２レベルは、互いに平行なトレンチの１またはそれ以上のアレイを含み、それぞれのアレイは、第１トレンチまたは開口部の列の長手方向に対して横方向に配置される。第２トレンチは、第１トレンチまたは開口部の列に対して垂直に配置されても良い。
マスク構造の好適な具体例では、第１トレンチの深さは、その幅の３倍以上であり、第２トレンチの深さは、その幅の３倍以上である。
また、本発明は、本質的に欠陥の無いエピタキシャル成長構造の製造方法に関し、この製造方法は、
第１結晶材料から形成された基板を提供する工程と、
基板の表面上にマスク構造を配置または形成する工程であって、マスク構造は、
トレンチまたは開口部の列を有する第１誘電体層を含む第１レベルであって、トレンチまたは開口部は第１誘電体層の膜厚全体を通って形成され、トレンチまたは開口部の底は基板の表面の一部で形成される第１レベルと、
第１誘電体層の上の第２誘電体層を含む第２レベルであって、第２誘電体層は第１トレンチに対して、または開口部の列に対してゼロとは異なる角度で配置された１またはそれ以上のトレンチを有し、第２トレンチの少なくとも一部は、第１トレンチまたは開口部の列の長手方向に対して横方向に配置された第２レベルと、を含む工程と、
表面部分の上にエピタキシャル成長で第２結晶材料を成長させる工程であって、第２材料は、第１材料の格子定数とは異なる格子定数を有し、第２材料は第１トレンチを覆って成長し、第１誘電体層の上に第２材料の層を形成する工程であって、
第１トレンチの深さと幅、または開口部の列中の開口部の深さと断面は、第２トレンチの長手方向に伝搬する格子欠陥が第１トレンチまたは開口部にトラップされるように形成され、
第２トレンチの深さと幅は、本質的に欠陥の無い材料が第２トレンチの少なくとも一部の中に成長するように形成された、工程と、
誘電体層が第２トレンチの全てを覆って充填した時に、成長を止める工程と、
第２材料の層を平坦化する工程と、を含む。
また、本発明は、第１結晶材料から形成された基板の表面部分の上に第２結晶材料をエピタキシャル成長するためのマスク構造に関し、これらの材料は異なる格子定数を有し、マスク構造が基板上に存在する場合に、マスク構造は、
トレンチまたは開口部の列を有する第１誘電体層を含む第１レベルであって、トレンチまたは開口部は第１誘電体層の膜厚全体を通って形成され、トレンチまたは開口部の底は基板の表面の一部で形成された第１レベルと、
第１誘電体層の上の第２誘電体層を含む第２レベルであって、第２誘電体層は第１トレンチに対して、または開口部の列に対してゼロとは異なる角度で配置された１またはそれ以上のトレンチを有し、第２トレンチの少なくとも一部は、第１トレンチまたは開口部の列の長手方向に対して横方向に配置された第２レベルと、を含む。
先のパラグラフにかかるマスク構造の特定の具体例では、第１トレンチの深さは、その幅の３倍以上であり、第２トレンチの深さは、その幅の３倍以上である。
全ての図面は、本発明のいくつかの形態および具体例を示す。記載された図面は模式的であり、限定的ではない。
トレンチに垂直な断面透過電子顕微鏡（ＸＴＥＭ）写真であり、最先端の技術でトレンチの底での欠陥トラッピングを示す。 トレンチに沿ったＸＴＥＭ写真であり、この方向には欠陥トラッピングが存在しないために、トレンチの上部になおも欠陥が残ることを示す。 本発明にかかるマスク構造を模式的に示す。 本発明にかかる方法の、第１トレンチの過剰成長を示す。トレンチに垂直な欠陥（実線）はトラップされ、トレンチに沿った欠陥（点線）はトラップされない。 本発明にかかる方法の、１１１ファセット成長で埋められる横方向のトレンチを示す。 本発明にかかる方法の、１１１ファセット成長によるダブルトレンチ（第１トレンチおよび第２トレンチ）アレイ構造を完全に覆う成長を示す。 本発明にかかる方法の、化学機械研磨（ＣＭＰ）工程後の全体構造を示す。 本発明にかかる方法の、欠陥領域のエッチング後に得られる構造を示す。 本発明にかかるマスク構造の作製方法の、ＳｉＳＴＩウエハ上へのポリ堆積工程を示す。 本発明にかかるマスク構造の作製方法の、犠牲ポリ層のパターニング工程であり、形成されたポリのラインは、続く工程で半導体材料を成長させる第２トレンチに必要な幅に対応する幅を有する。 本発明にかかるマスク構造の作製方法の、ポリ材料中に形成されたトレンチの酸化物充填工程であり、続いてＣＭＰが行われる。 本発明にかかるマスク構造の作製方法の、ポリを除去し、酸化物で分離された第２トレンチを形成する工程である。 同じマスク構造の他の作製方法であり、ＳＴＩ酸化物ＣＭＰ後のＳｉＳＴＩウエハを示す。 同じマスク構造の他の作製方法であり、窒化物ハードマスクに対するＳＴＩ酸化物の選択パターニングを示す。 同じマスク構造の他の作製方法であり、窒化物ハードマスクおよび／または下層のパッド酸化物層の除去を示す。 連続したライン（中断されないライン）と図２に示すようなトレンチの２つの分離したアレイに代えてＳＴＩ酸化物の上に形成されたトレンチを有する発明の具体例にかかるマスク構造を示す。 ホール／バイアにより置き換えられた１つの狭いトレンチ（第１トレンチ）を有し、半導体材料の最初の成長が１つの狭いトレンチの代わりにホール／バイア中で行われる発明の他の具体例にかかるマスク構造を示す。 マスクが２つのレベルを含み、第１レベルは複数の開口部を含み、第２レベルはエッチ開口部の周囲に配置されたバリアを含む具体例を示す。 図８ａに示すようなマスク構造を用いる、本発明にかかる方法を示す。
図１ａは、３０ｎｍトレンチ中に成長した緩和されたＳｉＧｅのための、上述の公知のＡＲＴアプローチを示す。ＳｉＧｅ／Ｓｉ界面から来る全ての１１１欠陥はトラップされ、上部ＳｉＧｅ層には欠陥は無い。トレンチに沿ってＡＲＴは得られないために、この技術は転位形成問題を部分的のみ実際に解決する。図１ｂにおいて、トレンチに沿って行われた断面ＴＥＭ（ＸＴＥＭ）は、トラップされていないトレンチの上部ですら、多数の転位を示す。
最先端のＡＲＴ技術は、次に、狭く短いトレンチでのみ働く。なぜならば、それらのトレンチでのみ、欠陥の無い緩和された半導体が形成できるからである。しかしながら、最先端のロジックＣＭＯＳデバイスおよびフォトニクスのような様々な応用では、長いトレンチが必要とされる。例えば、１つのトランジスタに対するトレンチの最小長さは、１４ｎｍ技術ノードでは１００ｎｍ程度である。しかしながら、１つのより長いトレンチを有することは、部分的な相互接続配線を通して連続するトランジスタを接続するより、トレンチを通した接続を許容し、これはトランジスタの実装密度を増加させる。それゆえに、数μｍまでのトレンチは、最先端デバイスに必要である。
先端技術が貧弱な結果を与える、トレンチに沿った方向を含む全ての方向において欠陥をトラップするために、本発明の１つの具体例は、図２に示す新しいマスク構造を提供する。このマスク構造では、表面が（００１）結晶面に沿って配置されたＳｉウエハ３の上で、半導体材料が実質的に欠陥無しに成長する。マスク構造は、第１レベル１０の上の第１トレンチ１０またはバイア（ホール）と、第２レベル２０の上の第２トレンチ２の２レベルシステムを含む３Ｄ構造を有する。マスク構造は、第１（下方）トレンチ１のアレイと、第２（上方）トレンチ２のアレイを含み、第１トレンチは、第１トレンチのピッチが第２トレンチ２の長さより長く、第１トレンチのそれぞれは、底部で基板３を露出し（図２の基板部分５参照）、一方、それぞれの第２トレンチの底は、基板からｈ１の距離にある。好適には、図２の具体例に示すように、ｈ１は第１トレンチの高さに等しい。
第１レベルは、第１トレンチのアレイを含む必要はない、最も一般的な形成では、マスクの第１レベルは、誘電体層４の膜厚全体を通る少なくとも１つのトレンチ１を有する、即ち、基板３の表面の部分５を露出させる、誘電体層４（例えばシリコン酸化物層）を含み、またはからなる。
第２トレンチ２のアレイは、第１トレンチ１のアレイよりずっと密度が高く、より小さいピッチを有し、好適には第１トレンチに対して直角に配置される。これは、図２の具体例の場合であり、第１トレンチ１は、［１−１０］方向に沿って配置され、第２トレンチは［１１０］方向に沿って配置される。しかしながら、垂直方向からのずれは許容される。第２トレンチの異なる方向は、第２トレンチ中で横方向に充填される（成長する）半導体材料が異なる結晶方向になるとともに、欠陥トラッピング効果は保持する。本発明の異なる具体例では、第２トレンチ中に成長した半導体材料は、ＦｉｎＦＥＴデバイスのチャネルを形成する。結論として、図２を参照すると、第２レベル２０は第２トレンチを有する誘電体層２（例えばシリコン酸化物）を含み、またはからなる。第２トレンチは、誘電体層６の全体の膜厚に達しても、達さなくても良い。
最初に、中央トレンチ１（以降において、「第１トレンチ」または「下方のトレンチ」とも言う。）は、Ｓｉ基板上に堆積した酸化物中に形成される。好適な具体例では、第１トレンチ１のアレイは、実際に基板上に形成されるが、それらの第１トレンチは互いに離れ、第２トレンチの、より高密度のアレイが、隣り合う２つの第１（中央）トレンチの間に形成できる。コンセプトをより容易に理解するために、第１（中央）トレンチのみが図示され、異なった例に記載される。しかしながら、類似の方法で、複数の第１トレンチの周囲に、マスク構造が反復できることが理解できる。この第１トレンチは長さｌ１、幅ｗ１、高さｈ１を有する。好適な具体例では、この第１トレンチ中での緩和された半導体の成長中に、アスペクト比トラッピング効果の利益を得るために、高さｈ１は、幅ｗ１の少なくとも３倍である（ｈ１＞＝３ｗ１）。
酸化物マスクにおいて、第１トレンチ１と直交するトレンチ２の第２アレイは、高さｌ２、幅ｗ２、高さｈ２を有するように形成される。好適には、第２トレンチ中での緩和された半導体の成長中に、アスペクト比トラッピング効果の利益を得るために、高さｈ２は、幅ｗ２の少なくとも３倍である（ｈ２＞＝３ｗ２）。ｌ２、ｗ２、ｈ２実際の値は、応用に応じて適用される。例として、ＦｉｎＦＥＴデバイスでは、１４ｎｍノードまたはそれ以下で、以下のような数字が好ましい。ｈ２は約３００ｎｍ、ｗ２は約１０ｎｍ、およびｌ２は数マイクロメーター。
本発明のマスク構造の具体例は、図２に示すように、このように第１トレンチと、マスク材料（即ち、酸化物）中に形成された第２トレンチのアレイを含む。
更に、間隔ｓは、図２に示すように、第１トレンチの端部と第２トレンチのアレイの端部との間の距離を表す。間隔ｓは、０ｎｍ（間隔無し）から数１０ｎｍまで変わる。距離（２ｓ＋ｗ１）は、第２トレンチのアレイの１１０の沿ったピッチを表す。
図２に示されたようなマスク構造を用いて、一の材料を、異なった格子定数を有する他の材料の上にエピタキシャル成長させることにより、半導体構造を作製する本発明の方法が、図３ａ〜図３ｅを参照しながら、以下に記載される。マスク構造は、例えば（００１）方位のＳｉウエハのような、第１結晶材料の基板３の上に配置または形成される。図１に記載されたように、標準的なＡＲＴアプローチの場合に行われたように、第１トレンチ１は、エピタキシャル成長材料の成長層１１により満たされる。材料層１１は、基板の格子定数とは異なる格子定数を有する結晶材料である。次に、図３ａのように、１１１ファセット１２が成長中に形成される。トレンチ１に直交する欠陥１３はトラップされ、一方、トレンチに沿った欠陥１４は層の中に残る。
成長を継続させることにより、第２トレンチ２のアレイは（図３ｂに示すように）１１１面から横方向に充填される。第２の欠陥のトラッピングは、中央（第１）トレンチに近い第２トレンチ２の第１ナノメーターの上で起きる。エピタキシャル成長工程の最後の、すべてのトレンチが図３ｃに示すように満たされる。
過剰成長した材料の化学機械研磨（ＣＭＰ）の後に、図３ｄに示すように、第１トレンチ２が、表面上に再度見える。中央トレンチの中および上の欠陥領域（半導体材料が、なおも欠陥を有する領域）は、続いて除去され（例えば、追加のマスク工程を用いたドライエッチによりエッチングされ）、その中ですべての方向に対して欠陥がトラップされたトレンチ２の最終的に分離されたアレイを得る。次に、図３ｅに示すように、欠陥の無い緩和された材料が、それらのトレンチの中で得られる。
以下のパラグラフでは、図２のマスク構造の２つの代わりの製造方法について説明する。
製造方法１（図４ａ〜図４ｄ）
標準ＳｉＳＴＩ（シャロウトレンチ分離）ウエハ２１が、出発基板として使用される。標準ＳｉＳＴＩウエハは、標準ＳＴＩプロセスが行われたＳｉウエハである。即ち、トレンチの間にＳｉ領域を有するトレンチを作製するためにリソグラフィ＋エッチングを行い、酸化物によりトレンチを充填し、基板の平坦化のためにＣＭＰを行い、この結果、酸化物領域２３により分離されたＳｉ領域２２を形成する。本発明にかかるマスクを形成するための出発点としての標準ＳｉＳＴＩウエハは、このようにＳＴＩ酸化物中に形成された第１の狭い領域２２を有し、アスペクト比トラッピング効果の利益を得る（好適にはｗ１＜ｈ１／３）。第１領域のピッチは、ＳＴＩ酸化物の上で垂直に処理される第２トレンチ（ｌ２）の長さより長い。
ＳＴＩ酸化物の上に、狭い幅を有する垂直な第２トレンチ２のアレイを形成するために、以下に示すような、犠牲マスク材料中にトレンチが最初に形成される、連続したアプローチが用いられる。
１）犠牲マスク材料として働く多結晶シリコン（ポリＳｉ）層２４が、ＳｉＳＴＩウエハ２１の上に堆積される（図４ａ）。酸化シリコン酸化物またはＣＶＤ酸化物の薄い層であるパッド酸化物（図示せず）は、理想的には、ポリのエッチング除去（工程４）中にＳｉが攻撃されるのを避けるために、ポリとＳｉトレンチの間に存在する。
２）特定のパターンを有する集積されたトレンチ２５が、ポリＳｉ層中に、リソグラフィとエッチングで形成される（図４ｂ）。
３）ポリＳｉ層中に、工程２）で形成されたトレンチ２５が、その後、ギャップ充填シリコン酸化物２６で充填され、次にＣＭＰが行われる（図４ｃ）。小さなピッチを有するパターンのために、ギャップ充填酸化物は、高アスペクト比酸化物（high-aspect-ratio-oxide：ＨＡＲＰ）、またはリフロー可能な酸化物、または高密度プラズマ（high-density plasma：ＨＤＰ）酸化物のいずれかでも良い。ＨＡＲＰ酸化物は、オゾン／テトラエチル−オルソシリケイト（Ｏ３／ＴＥＯＳ）系の低圧化学気相堆積（ＳＡＣＶＤ）プロセスを用いて堆積される。
４）ポリＳｉラインが酸化物充填物に対して選択的に除去され（図４ｄ）、これにより第１（中央）Ｓｉ領域２２の上に垂直に、第２トレンチ２のアレイが形成される。
５）半導体材料のエピタキシャル成長前に、例えばＨＣｌにより、領域２２中に、その場で、好適には成長が行われたのと同じエピタキシャルリアクタ中で、Ｓｉにリセスが形成される。
代わりに、ＳＴＩ基板と、上の例のポリシリコン犠牲マスクの代わりに、２つの誘電体層を含む誘電体スタックを、ブランケット基板上に形成しても良い。誘電体スタックは、異なる除去（ドライエッチング）速度を有するが、誘電体に接触する半導体材料のエピ成長には互換性を有する２つの誘電体材料を含んでも良い。他の具体例では、スタックは同じ誘電体材料の２つの層を含んでも良い。
第１トレンチ１と第２トレンチ２は、誘電体スタック中にパターニングされ、図４ｄに示すような最終構造を形成する。任意的に、エッチングストップ層が、パターニングプロセスを制御するために、２つの誘電体層の間に用いられても良い。このエッチングストップ層は、欠陥を形成しないために、半導体材料のエピタキシャル成長と互換性がある材料から形成されるべきである。代わりに、第２および第１のトレンチのアレイのそれぞれのプロセスを制御するために、時間エッチング除去が用いられても良い。特徴的には、堆積し、パターニングした誘電体または誘電体スタックは、良好なギャップの充填の必要性に応じることなく、より良い集積化および／またはフィン高さ制御に対して最適化される。
製造方法２（図５ａ−ｂ−ｃ）
１）この製造技術では、基板は、ＳＴＩの作製プロセスが完全に完了していないＳｉＳＴＩウエハ３０である。より特別には、ＳＴＩ作製中の窒化物ハードマスク除去前の基板が使用される。製造のこのステージでは、シリコン窒化物ハードマスクとＳＴＩ酸化物領域３２を分離するパッド酸化物３０スタックは、図５ａに示すように、Ｓｉ領域３３の上のウエハ上になおも存在する。
２）次に、図５ｂに示すように、第２トレンチ２のアレイが、窒化物ハードマスクに対して選択的にパターニング（リソグラフィおよびエッチング）することにより、ＳＴＩ酸化物中に形成される。第２トレンチのアレイのパターニングのために、例えばＡＰＦ（登録商標）のような炭素材料から形成されたソフトマスク（図示せず）が用いられても良い。
３）次に、図５ｃに示すように、Ｓｉ−ＳＴＩプロセスで使用される窒化物ハードマスク３１が除去される。
４）Ｓｉ領域３３が除去され（図示せず）、これにより既に形成された第２トレンチのアレイに直交する第１中央トレンチ１を形成する。可能であれば、この領域３３は、例えばＨＣｌ気体により、好適には成長が行われたのと同じエピタキシャルリアクタ中で、その場で掘られる。
本発明の特別の具体例は、本発明の方法で用いるのに適した代わりのマスク構造を記載する。
図６は、図２のように、中央トレンチの両側の、２つの分離した第２トレンチのアレイの代わりに、ＳＴＩ酸化物の上に中断しない（連続した）第２トレンチ２のアレイを形成する誘電体材料の連続したライン４０（中断しないライン）を有する、本発明の具体例にかかるマスク構造を示す。
図７は、一般的には「開口部」と呼ばれるホール／バイア５０により置き換えられた、図２の具体例の１つの狭いトレンチ１（第１トレンチ）を有する本発明の他の具体例にかかるマスク構造を示す。この構造では、半導体材料の最初の成長は、１つの狭いトレンチの代わりに、開口部中で起きる。図２のトレンチ１のように、開口部５０は、マスクの第１レベルの誘電体層４の膜厚全体を通って形成される。バイアは、多角形または実質的に円形の断面を有しても良い。第２トレンチ２のアレイは、図２に関して記載されたアレイと類似であり、即ち第２トレンチは、開口部５０の列に対してゼロとは異なる角度（図７の場合は垂直）である。
本発明の方法は、例えばＦｉｎＦＥＴデバイスやフォトニックデバイスを形成するために使用できる、狭いトレンチ中の高品質エピタキシャル成長半導体材料を形成するのに適している。半導体材料は、Ｓｉ、Ｇｅ、およびＳｉＧｅのようなＩＶ族半導体材料または合金、または二元系または三元系のＩＩＩ−Ｖ化合物のようなＩＩＩ−Ｖ族化合物のいずれかである。ＩＩＩ−Ｖ化合物の、限定しない例は、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＳｂ、およびこれらのいずれかの組み合わせまたは混物合を含む。
マスク構造は、シリコン酸化物またはシリコン窒化物またはそれらの組み合わせおよび混合物のような誘電体材料中の層または積層として形成されても良い。
上で述べ、図３ａから図３ｅに示したような、エピタキシャル成長による欠陥の無い構造の製造方法は、
例えば、図３ａに示したＳｉ基板３のような第１結晶材料から形成された基板３を提供する工程と、
基板の表面上にマスク構造を配置または形成する工程であって、マスク構造は、
少なくとも１つのトレンチ１を有する第１誘電体層を含む第１レベル１０であって、トレンチ１は第１誘電体層４の膜厚全体を通って形成され、トレンチの底は基板の表面の一部５で形成される第１レベルと、
第１誘レベルの上の第２レベル２０であって、第２レベルは第２誘電体層６を含み、第２誘電体層６は、第１トレンチ１に対してゼロとは異なる角度で配置された１またはそれ以上のトレンチ２を備え、第２トレンチの少なくとも一部は、第１トレンチの列の長手方向に対して横方向に配置された第２レベルと、を含む工程と、
表面部分５の上にエピタキシャル成長で第２結晶材料を成長させる工程であって、第２材料は第１材料の格子定数とは異なる格子定数を有し、第２材料は第１トレンチ１を覆って成長し、第１誘電体層の上に第２材料の層１１を形成する工程であって、
第１トレンチ１の深さまたは幅、および開口部の列中の開口部５０の深さと断面は、第２トレンチ２の長手方向に伝搬する格子欠陥１３が第１トレンチ１または開口部５０にトラップされるように形成され、
第２トレンチ２の深さと幅は、本質的に欠陥の無い材料が第２トレンチ２の少なくとも一部の中に成長するように形成された、工程と、
誘電体層１１が第１トレンチの全てを覆って充填した時に、成長を止める工程と、
第２材料の誘電体層１１を平坦化する工程と、を含むものと要約される。
本発明の方法の上記記載では、第１トレンチは、図７の具体例のように、開口部５０の列で置き換えても良い。
本発明は、また、２つの先のパラグラフに記載したように、マスク構造に関する。
図２から図７に示された具体例では、マスク構造は、第１トレンチ（図２から図６）または開口部の列（図７）の対向する側面上にバリアウォール１００を含む。それらのバリアの機能は、図３ｃに示すように、バリアを超えて横方向にエピタキシャル成長が更に拡大するのを防止することである。第１トレンチ１が、トレンチのアレイの一部である場合、バリア１００は、更に望まない欠陥を形成するであろう２つの隣り合うトレンチ１から生じたエピタキシャル成長層１１の結合を、確実に防止する。図４ａから図４ｄに示すマスク構造の製造方法では、バリア１００は、ポリマスクのパターニングで考慮される。こうする場合、第１トレンチ１に垂直なトレンチ２５の中だけでなく、第１トレンチの対向する側面上の横の領域９９においても、ポリを除去することにより、ポリはパターニングされる。バリア１００は、第１トレンチ１のいずれかの側面上の２つの対向する側面のみではなく、マスクの全ての４つの側面上に存在する。図３ｅに示しように、第１トレンチ１の中および上の欠陥領域の除去と一緒に、バリア１００はＣＭＰ工程後に除去されても良い。
バリア１００を使用しなくても、上述の具体例は、マスクの第２レベル上のトレンチ中に、エピタキシャル成長する材料の少なくとも一部の中に、欠陥の無いフィン形状の構造を得るための方法およびマスク構造を提供する。もし、バリアが無いために２つの隣り合う層が結合した場合、結合した部分は、（図５ｂのバリアの除去と同様に）、方法の最後に除去されても良い。
マスクの第２レベル２０が１またはそれ以上のバリア１００を含む具体例は、図８ａおよび図８ｂに示すように、実際の本発明の他の具体例である。この形態では、本発明は、上述のような構造をエピタキシャル成長するための方法に関するものであるが、マスクは、１または多くの、バリアの組のみからなる第２レベルを有する２つのレベルを含む。図８ａの具体例では、第１レベル１０は、層６０の膜厚全体を通って規則的に配置されたホール６１を有する誘電体層６０（例えばＳｉ酸化物）を含む。第２レベル２０は、バリア１００のフレームワークを含み、四角形状のバリアは、それぞれのホール６１の周囲に同心円状に配置される。このマスクは、第１結晶材料（例えばシリコンウエハ）の基板３の上に配置または形成される。例えば、図４ａから図４ｄの方法で、ポリ層２４のパターニングを適当に変えることにより、図２のマスク構造を作製するための上述に方法の１つにより、マスクが形成されても良い。
図８ｂは、基板３の第１結晶材料と格子不整合の第２結晶材料７０のエピタキシャル堆積および成長を示す。ホール６１の深さと断面は、ホール６１の底で、基板の表面５（図示せず）から伝搬する本質的に全ての欠陥がこのホール中でトラップされ、ホールの端部を超えて成長する全ての材料は本質的に欠陥が無いように形成される。バリア１００は、隣り合うホール６１から成長したエピタキシャル材料の接合により、追加の欠陥が形成されないことを確実にする。エピタキシャル層がバリア１００の頂上の少なくとも一部を覆った場合に、成長工程は停止する。好適には、図８ｂに示すように、バリアの全体の頂上に層が達するまたは超えるまで成長は続く。これに続いてＣＭＰ工程が行われ、バリア１００の頂上の全ての材料が除去され、例えば半導体デバイスの活性領域として使用するのに適した、欠陥の無いエピタキシャル成長材料の２次元領域７１となる。
本発明は、図面と先の記載中に詳しく図示および記載されたが、そのような図示や記載は、実例または例示であり、限定では無いと考えられる。記載された具体例の他の変形は、図面、明細書および添付の請求項の研究から、請求された発明を実施する当業者により理解され達成できる。請求の範囲において、「含む（comprising）」の用語は、他の要素や工程を排除するものではなく、不定冠詞「１つの（a）」や「１つの（an）」は、複数を排除しない。所定の評価が互いに異なる従属請求項で引用されるという事実は、それらの評価の組み合わせはいつも優位であるとは限らないことを示すものではない。請求項中の参照符号は、範囲を限定するものと考えるべきではない。
先の記載は、本発明の所定の具体例を詳述する。しかしながら、先の記載がいかに詳細にテキストに表されても、本発明は多くの方法で実施でき、それゆえに記載された具体例に限定されない。なお、本発明の所定の長所や形態を記載する場合、特定の専門用語の使用は、その専門用語が関連する本発明の長所や形態の特別な特徴を含むように、その専門用語がここで再限定されることを暗示するものと取るべきでは無い。
特別には限定しないが、他の層や基板の「上（on）」に堆積または形成された層の記載は、
その層が、他の層や基板の上に直接、即ち接触して形成または堆積される場合と、
その層が、その層と他の層や基板との間の、１または積層の中間層の上に形成される場合と、の選択肢を含む。

Claims (15)

  1. 本質的に欠陥の無いエピタキシャル成長構造を作製する方法であって、
    第１結晶材料から形成された基板（３）を提供する工程と、
    基板の表面上にマスク構造を配置または形成する工程であって、このマスク構造は、
    膜厚全体に渡って少なくとも１つの開口部（１、５０、６１）を有する第１誘電体層（４、６０）を含み、基板（３）の表面の一部（５）により開口部の底が形成される第１レベル（１０）と、
    開口部（１、６１）または開口部（５０）のグループのそれぞれの対向する側面の上に少なくとも形成された、１またはそれ以上のバリア（１００）を含み、第１レベルの上に形成された第２レベル（２０）と、
    を有する工程と、
    表面部分（５）の上にエピタキシャル成長で第２結晶材料を成長させる工程であって、第２材料は第１材料の格子定数とは異なる格子定数を有し、第２材料は開口部（１、６１、５０）を超えて成長して第２材料の層（１１）を形成し、開口部（１、６１、５０）の深さと形状は、少なくとも１つの方向に表面部分（５）から伝搬する格子欠陥が開口部（１、６１、５０）中でトラップされるようになる工程と、
    バリア（１００）の頂上の少なくとも一部が第２材料の層（１１）で覆われた場合に成長が停止する工程と、
    第２材料の層（１１）を平坦化する工程と、を含む方法。
  2. 開口部は第１誘電体層（４）中に形成された第１トレンチ（１）であり、または第１誘電体層（４）は開口部（５０）の列を含み、
    第２レベルは、更に、第１トレンチ（１）に対してまたは開口部（６１）の列に対してゼロとは異なる角度で配置された少なくとも１つの第２トレンチ（２）を備えた第２誘電体層（６）を含み、第２トレンチ（２）の少なくとも一部は、第１トレンチ（１）または開口部（５０）の列の長手方向に対して横方向に配置され、
    第２トレンチ（２）の長手方向に伝搬するいずれの欠陥も、第１トレンチ（１）中または開口部（５０）の列中でトラップされ、
    第２トレンチ（２）の深さおよび幅は、本質的に欠陥の無い材料が、第２トレンチ（２）の少なくとも一部の中で成長するようになり、
    バリア（１００）は、第１トレンチ（１）または開口部（５０）の列の長手方向の少なくとも２つの対向する側面上に配置される請求項１に記載の方法。
  3. 第２レベル（２０）は、互いに平行なトレンチ（２）の１またはそれ以上のアレイを含み、それぞれのアレイは、第１トレンチまたは開口部の列の長手方向に対して横方向に配置された請求項２に記載の方法。
  4. 第２トレンチ（２）は、第１トレンチ（１）または開口部（５０）の列に対して垂直に配置された請求項２または３に記載の方法。
  5. 更に、第１トレンチ（１）または開口部（５０）の列の中、および第１トレンチまたは開口部の直上の、エピタキシャル成長した材料を少なくとも除去し、本質的に欠陥の無い材料からなる、第２トレンチ（２）のみが残り、または第２トレンチの少なくとも一部が残る請求項２〜４のいずれかに記載の方法。
  6. 開口部（６１）は、深さと形状を有して、表面部分（５）から伝搬する本質的に全ての欠陥は開口部中にトラップされ、第２レベルはバリア（１００）のみからなり、バリアは全ての側面上でそれぞれの開口部（６１）を囲むように配置される請求項１に記載の方法。
  7. 第１および第２の材料は、半導体材料である請求項１〜６のいずれかに記載の方法。
  8. 第１結晶材料から形成された基板（３）の表面部分（５）の上に、第２の結晶材料をエピタキシャル成長させるためのマスクであって、これらの材料は異なる格子定数を有し、マスク構造が基板上に存在する場合に、このマスク構造は、
    膜厚全体を通って少なくとも１つの開口部（１、５０、６１）を有する第１誘電体層（４、６０）を含む第１レベル（１０）であって、開口部の底は基板（３）の表面の一部（５）により形成される第１レベルと、
    第１レベルの上の第２レベル（２０）であって、開口部（１、６１）または開口部（５０）のグループのそれぞれの、少なくとも２つの対向する側面の上に配置された１またはそれ以上のバリア（１００）を含む第２レベルと、を含むマスク構造。
  9. 開口部は第１誘電体層（４）の中に形成された第１トレンチ（１）であり、または第１誘電体層（４）は開口部（５０）の列を含み、
    第２レベルは更に、第１トレンチ（１）に対して、または開口部（６１）の列に対してゼロとは異なる角度で配置された少なくとも１つの第２トレンチ（２）を有する第２誘電体層（６）を含み、第２トレンチの少なくとも一部は、第１トレンチ（１）または開口部（５０）の列の長手方向に対して横方向に配置され、
    バリア（１００）は、少なくとも、第１トレンチ（１）または開口部（５０）の列の長手方向の、２つの対向する側面の上に配置される請求項８に記載のマスク構造。
  10. 第２レベル（２０）は、互いに平行なトレンチ（２）の１またはそれ以上のアレイを含み、それぞれのアレイは、第１トレンチまたは開口部の列の長手方向に対して横方向に配置される請求項９に記載のマスク構造。
  11. 第２トレンチ（２）は、第１トレンチ（１）または開口部（５０）の列に対して垂直に配置される請求項９または１０に記載のマスク構造。
  12. 第１トレンチ（１）の深さは、その幅の３倍以上であり、第２トレンチ（２）の深さは、その幅の３倍以上である請求項９〜１１のいずれかに記載のマスク構造。
  13. 本質的に欠陥の無いエピタキシャル成長構造の製造方法であって、
    第１結晶材料から形成された基板（３）を提供する工程と、
    基板の表面上にマスク構造を配置または形成する工程であって、マスク構造は、
    トレンチ（１）または開口部（５０）の列を有する第１誘電体層（４）を含む第１レベル（１０）であって、トレンチまたは開口部は第１誘電体層（４）の膜厚全体を通って形成されて、トレンチまたは開口部の底は基板（３）の表面の一部（５）で形成される第１レベルと、
    第１誘電体層（４）の上の第２誘電体層（６）を含む第２レベル（２０）であって、第２誘電体層は第１トレンチ（１）に対して、または開口部（５０）の列に対してゼロとは異なる角度で配置された１またはそれ以上のトレンチを備え、第２トレンチ（２）の少なくとも一部は、第１トレンチ（１）または開口部（５０）の列の長手方向に対して横方向に配置された第２レベルと、を含む工程と、
    表面部分（５）の上にエピタキシャル成長で第２結晶材料を成長させる工程であって、第２材料は第１材料の格子定数とは異なる格子定数を有し、第２材料は第１トレンチ（１）を超えて成長し、第１誘電体層（４）の上に第２材料の層（１１）を形成する工程であって、
    第１トレンチ（１）の深さと幅、または開口部の列中の開口部（５０）の深さと断面は、第２トレンチ（２）の長手方向に伝搬する格子欠陥が第１トレンチ（１）中または開口部（５０）中にトラップされるように形成され、
    第２トレンチの深さと幅は、本質的に欠陥の無い材料が第２トレンチ（２）の少なくとも一部の中に成長するように形成された、工程と、
    誘電体層（１１）が第２トレンチ（２）の全てを覆って充填した時に、成長を止める工程と、
    第２材料の層（１１）を平坦化する工程と、を含む製造方法。
  14. 第１結晶材料から形成された基板（３）の表面部分（５）の上に第２結晶材料をエピタキシャル成長するためのマスク構造であって、これらの材料は異なる格子定数を有し、マスク構造が基板上に存在する場合に、マスク構造は、
    トレンチ（１）または開口部（５０）の列を有する第１誘電体層（４）を含む第１レベル（１０）であって、トレンチまたは開口部は第１誘電体層（４）の膜厚全体を通って形成されて、トレンチまたは開口部の底は基板（３）の表面の一部（５）で形成された第１レベルと、
    第１誘電体層の上の第２誘電体層（６）を含む第２レベル（２０）であって、第２誘電体層は第１トレンチ（１）に対して、または開口部（５０）の列に対してゼロとは異なる角度で配置された１またはそれ以上のトレンチ（２）を有し、第２トレンチ（２）の少なくとも一部は、第１トレンチ（１）または開口部（５０）の列の長手方向に対して横方向に配置された第２レベルと、を含むマスク構造。
  15. 第１トレンチ（１）の深さは、その幅の３倍以上であり、第２トレンチ（２）の深さは、その幅の３倍以上である請求項１３または１４に記載のマスク構造。
JP2013027626A 2012-02-15 2013-02-15 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法 Active JP6207170B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261599120P 2012-02-15 2012-02-15
US61/599,120 2012-02-15

Publications (2)

Publication Number Publication Date
JP2013166689A true JP2013166689A (ja) 2013-08-29
JP6207170B2 JP6207170B2 (ja) 2017-10-04

Family

ID=47884120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013027626A Active JP6207170B2 (ja) 2012-02-15 2013-02-15 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法

Country Status (3)

Country Link
US (2) US9476143B2 (ja)
EP (1) EP2629320B1 (ja)
JP (1) JP6207170B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9004705B2 (en) 2011-04-13 2015-04-14 Intematix Corporation LED-based light sources for light emitting devices and lighting arrangements with photoluminescence wavelength conversion
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US20140185269A1 (en) 2012-12-28 2014-07-03 Intermatix Corporation Solid-state lamps utilizing photoluminescence wavelength conversion components
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
US9287115B2 (en) * 2014-03-12 2016-03-15 International Business Machines Corporation Planar III-V field effect transistor (FET) on dielectric layer
US9601565B2 (en) 2014-12-22 2017-03-21 Globalfoundries Inc. Zig-zag trench structure to prevent aspect ratio trapping defect escape
CN107250906A (zh) 2015-03-23 2017-10-13 英特曼帝克司公司 光致发光彩色显示器
US9608067B2 (en) 2015-03-30 2017-03-28 International Business Machines Corporation Hybrid aspect ratio trapping
KR102370218B1 (ko) * 2015-06-26 2022-03-04 인텔 코포레이션 헤테로에피택셜 n-형 트랜지스터들과 p-형 트랜지스터들의 웰 기반 집적
US9466690B1 (en) 2016-01-13 2016-10-11 International Business Machines Corporation Precisely controlling III-V height
US10181526B2 (en) 2016-06-02 2019-01-15 Samsung Electronics Co., Ltd. Field effect transistor including multiple aspect ratio trapping structures
US10559504B2 (en) 2018-02-20 2020-02-11 International Business Machines Corporation High mobility semiconductor fins on insulator
JP6922840B2 (ja) * 2018-05-22 2021-08-18 日本電信電話株式会社 光デバイス構造およびその作製方法
US11011377B2 (en) 2019-04-04 2021-05-18 International Business Machines Corporation Method for fabricating a semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03125459A (ja) * 1989-10-11 1991-05-28 Canon Inc 単結晶領域の形成方法及びそれを用いた結晶物品
JPH03292723A (ja) * 1990-04-10 1991-12-24 Canon Inc シリコン単結晶薄膜の作製方法
JPH04373121A (ja) * 1991-06-21 1992-12-25 Canon Inc 結晶基材の製造方法
US20080093622A1 (en) * 2006-10-19 2008-04-24 Amberwave Systems Corporation Light-Emitter-Based Devices with Lattice-Mismatched Semiconductor Structures
JP2011063502A (ja) * 2009-09-18 2011-03-31 Taiwan Semiconductor Manufacturing Co Ltd 半導体デバイスおよび半導体構造の製造方法
JP2012503340A (ja) * 2008-09-19 2012-02-02 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500257B1 (en) * 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8415718B2 (en) * 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8119494B1 (en) * 2010-07-29 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free hetero-epitaxy of lattice mismatched semiconductors
US8062963B1 (en) 2010-10-08 2011-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having an epitaxy region

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03125459A (ja) * 1989-10-11 1991-05-28 Canon Inc 単結晶領域の形成方法及びそれを用いた結晶物品
JPH03292723A (ja) * 1990-04-10 1991-12-24 Canon Inc シリコン単結晶薄膜の作製方法
JPH04373121A (ja) * 1991-06-21 1992-12-25 Canon Inc 結晶基材の製造方法
US20080093622A1 (en) * 2006-10-19 2008-04-24 Amberwave Systems Corporation Light-Emitter-Based Devices with Lattice-Mismatched Semiconductor Structures
JP2012503340A (ja) * 2008-09-19 2012-02-02 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
JP2011063502A (ja) * 2009-09-18 2011-03-31 Taiwan Semiconductor Manufacturing Co Ltd 半導体デバイスおよび半導体構造の製造方法

Also Published As

Publication number Publication date
US20170040168A1 (en) 2017-02-09
US10340139B2 (en) 2019-07-02
US9476143B2 (en) 2016-10-25
US20130233238A1 (en) 2013-09-12
EP2629320A3 (en) 2013-11-27
EP2629320B1 (en) 2018-10-17
EP2629320A2 (en) 2013-08-21
JP6207170B2 (ja) 2017-10-04

Similar Documents

Publication Publication Date Title
JP6207170B2 (ja) 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法
US9263528B2 (en) Method for producing strained Ge fin structures
TWI588875B (zh) 半導體奈米線及其製造方法
US8759169B2 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components
WO2013121926A1 (ja) 半導体装置及びその製造方法
US9379204B2 (en) Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
TW201917897A (zh) 半導體結構與其形成方法
JP2015056665A (ja) トランジスタの製造方法および関連した基板
WO2012094856A1 (zh) 半导体结构及其制作方法
CN111668090B (zh) 一种半导体结构及其制造方法
US11011377B2 (en) Method for fabricating a semiconductor device
KR102475621B1 (ko) 선택적 에피택셜 성장 및 희생 충진 층을 사용하여 게르마늄 아일랜드를 형성하기 위한 방법
KR20110002423A (ko) 결함이 감소된 절연체 상의 반도체 헤테로 구조체
KR102149312B1 (ko) 반도체 기판 및 그 제조 방법
US10559504B2 (en) High mobility semiconductor fins on insulator
JP2007506290A (ja) 絶縁構造部上の半導体チャンネル
WO2018057297A1 (en) Fin epitaxy with lattice strain relaxation
TWI593125B (zh) 平面式異質裝置及其製造方法
KR102430501B1 (ko) 반도체 단결정구조, 반도체 디바이스 및 그 제조방법
JP2012204602A (ja) 立方晶炭化珪素膜の製造方法
US11004681B2 (en) Defect-free heterogeneous substrates
CN116207135A (zh) 一种半导体结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170905

R150 Certificate of patent or registration of utility model

Ref document number: 6207170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250