CN111668090B - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN111668090B
CN111668090B CN202010760375.3A CN202010760375A CN111668090B CN 111668090 B CN111668090 B CN 111668090B CN 202010760375 A CN202010760375 A CN 202010760375A CN 111668090 B CN111668090 B CN 111668090B
Authority
CN
China
Prior art keywords
layer
indium phosphide
film
gallium arsenide
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010760375.3A
Other languages
English (en)
Other versions
CN111668090A (zh
Inventor
亨利·H·阿达姆松
王桂磊
徐步青
杜勇
黎奔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Original Assignee
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Institute of Microelectronics of CAS
Priority to CN202010760375.3A priority Critical patent/CN111668090B/zh
Publication of CN111668090A publication Critical patent/CN111668090A/zh
Application granted granted Critical
Publication of CN111668090B publication Critical patent/CN111668090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上可以外延形成缓冲层，缓冲层可以包括锗膜和/或砷化镓膜，在缓冲层上外延形成磷化铟层。这样锗膜和/或砷化镓膜可以作为硅衬底和磷化铟层之间的缓冲层，改善硅衬底和磷化铟层之间的晶格失配，减少磷化铟层中的反向畴，减少磷化铟层中的缺陷，提高基于磷化铟层的器件的性能。

Description

一种半导体结构及其制造方法
技术领域
本申请涉及半导体器件及其制造领域，特别涉及一种半导体结构及其制造方法。
背景技术
随着半导体器件的多样化，需要多种半导体材料组合构成半导体器件，在一些场景中，需要利用磷化铟(InP)材料制备光电器件，然而磷化铟材料易碎，晶片尺寸小，不适宜直接制备大尺寸晶片。
因此，实际操作中具有在硅(Si)衬底上形成磷化铟薄膜的需求，然而硅和磷化铟的晶格失配较严重，大约8％，导致大量穿透位错的产生；且磷化铟和硅的极性不同，热膨胀系数相差较大，因此在硅衬底上外延生长的磷化铟膜层反向畴缺陷(anti-phase domainsdefects，APDs)严重，难以得到大面积的高质量的磷化铟膜层。
发明内容
有鉴于此，本申请的目的在于提供一种半导体结构及其制造方法，提高薄膜质量。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种半导体结构的制造方法，包括：
提供硅衬底；
在所述硅衬底上外延形成缓冲层；所述缓冲层为锗膜和/或砷化镓膜；
在所述缓冲层上外延形成磷化铟层。
可选的，所述锗膜通过第一选择性外延方式形成，所述第一选择性外延方式包括：
形成第一介质层，以及贯穿所述第一介质层的第一沟槽；
沉积得到锗材料层，以填充所述第一沟槽以及覆盖所述第一介质层；
对所述锗材料层进行平坦化，以得到所述锗膜。
可选的，所述第一介质层为氧化硅层或氮化硅层。
可选的，所述第一沟槽为平行设置的多个沟槽。
可选的，所述锗膜为多层，多层所述锗膜中的至少一层利用所述第一选择性外延方式形成。
可选的，所述砷化镓膜通过第二选择性外延方式形成，所述第二选择性外延方式包括：
形成第二介质层，以及贯穿第二介质层的第二沟槽；
在所述第二沟槽中形成所述砷化镓膜。
可选的，所述砷化镓膜通过低温生长得到，所述低温范围为360-460℃。
可选的，所述砷化镓膜形成于所述第二沟槽的底部，则所述在所述缓冲层上外延形成磷化铟层，包括：
沉积得到磷化铟材料层，以填充所述第二沟槽以及覆盖所述第二介质层；
对所述磷化铟材料层进行平坦化，以得到所述磷化铟层。
可选的，所述沉积得到磷化铟材料层，以填充所述第二沟槽以及覆盖所述第二介质层，包括：
在所述第二沟槽中低温生长第一磷化铟层，以填充所述第二沟槽的中部，所述低温范围为360-460℃；
在所述第一磷化铟层上高温生长第二磷化铟层，以填充所述第二沟槽的上部以及覆盖所述第二介质层，所述高温范围为600-700℃。
可选的，所述方法还包括：
在所述第一磷化铟层和所述第二磷化铟层之间中温生长第三磷化铟层，所述中温范围为630-640℃。
可选的，所述硅衬底为6°斜切硅衬底。
本申请实施例还提供了一种半导体结构，包括：
硅衬底；
所述硅衬底上的缓冲层；所述缓冲层为锗膜和/或砷化镓膜；
所述缓冲层上的磷化铟层。
可选的，所述半导体结构还包括第一介质层，以及贯穿所述第一介质层的第一沟槽；所述锗膜填充所述第一沟槽以及覆盖所述第一介质层。
可选的，所述第一介质层为氧化硅层或氮化硅层。
可选的，所述第一沟槽为平行设置的多个沟槽。
可选的，所述锗膜为多层，多层所述锗膜中的至少一层填充所述第一沟槽以及覆盖所述第一介质层。
可选的，所述半导体结构还包括第二介质层，以及贯穿第二介质层的第二沟槽；所述砷化镓层形成于所述第二沟槽中。
可选的，所述砷化镓膜通过低温生长得到，所述低温范围为360-460℃。
可选的，所述砷化镓膜形成于所述第二沟槽的底部，则所述磷化铟层填充所述第二沟槽以及覆盖所述第二介质层。
可选的，所述磷化铟层包括第一磷化铟层和第二磷化铟层，所述第一磷化铟层利用低温生长得到，所述第二磷化铟层利用高温生长得到，所述低温范围为360-460℃，所述高温范围为600-700℃。
可选的，所述磷化铟层还包括第三磷化铟层，所述第三磷化铟层位于第一磷化铟层和第二磷化铟层之间，利用中温生长得到，所述中温范围为630-640℃。
可选的，所述硅衬底为6°斜切硅衬底。
本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上可以外延形成缓冲层，缓冲层可以包括锗膜和/或砷化镓膜，在缓冲层上外延形成磷化铟层。这样锗膜和/或砷化镓膜可以作为硅衬底和磷化铟层之间的缓冲层，改善硅衬底和磷化铟层之间的晶格失配，减少磷化铟层中的反向畴，减少磷化铟层中的缺陷，提高基于磷化铟层的器件的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例中一种半导体结构的制造方法的流程示意图；
图2-21示出了根据本申请实施例的制造方法形成半导体结构过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，具有在硅衬底上形成磷化铟薄膜的需求，然而硅和磷化铟的晶格失配严重，导致大量穿透位错的产生，且磷化铟与硅的极性不同，热膨胀系数相差较大，反向畴缺陷严重，因此难以得到大面积的高质量的磷化铟膜层。
基于以上技术问题，本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上可以外延形成缓冲层，缓冲层可以包括锗膜和/或砷化镓膜，在缓冲层上外延形成磷化铟层。这样锗膜和/或砷化镓膜可以作为硅衬底和磷化铟层之间的缓冲层，改善硅衬底和磷化铟层之间的晶格失配，减少磷化铟层中的反向畴，减少磷化铟层中的缺陷，提高基于磷化铟层的器件的性能。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种半导体结构的制造方法的流程图，参考图2-图21所示，本申请实施例的制造方法形成半导体结构过程中的结构示意图，该方法可以包括以下步骤：
S101，提供硅衬底100，参考图2所示。
本申请实施例中，硅衬底100的表面可以沿水平方向，即硅衬底100的表面沿着(001)方向；硅衬底100的表面也可以与水平方向成一定夹角，例如硅衬底100的表面与水平方向成6°，即硅衬底100可以为6°斜切硅衬底，这样可以在硅衬底100表面形成双原子台阶，抑制Ⅲ-Ⅴ族外延产生的反向晶畴，因此在一定程度上可以改善硅衬底100及其上的缓冲层200之间的反向畴的产生。
S102，在硅衬底100上外延形成缓冲层，参考图3、图6-图8、图11-图15、图17-图20。
本申请实施例中，可以在硅衬底100上外延形成缓冲层，缓冲层与硅衬底100的晶格失配较小，因此成膜质量较高，且缓冲层与磷化铟层300的晶格失配也较小，因此在缓冲层上的磷化铟层300的成膜质量也较好。具体的，缓冲层可以为锗膜200和/或砷化镓膜220，即在硅衬底100上可以形成锗膜200作为缓冲层，也可以在硅衬底100上形成砷化镓膜220作为缓冲层，还可以在硅衬底100上形成锗膜200和砷化镓220共同作为缓冲层，其中锗膜200和砷化镓膜220的数量均可以为一层，也可以为多层。
作为一种可能的形成锗膜200的实施方式，可以直接在硅衬底上外延生长得到锗膜200作为缓冲层，之后利用平坦化工艺对锗膜200进行平坦化，以提高锗膜200的上表面的平整度，参考图3所示。形成锗膜200的工艺可以是沉积工艺，例如化学气相沉积(ChemicalVapor Deposition，CVD)、分子束外延(Molecular Beam Epitaxy，MBE)等。平坦化工艺可以是化学机械研磨(Chemical Mechanical Polishing，CMP)工艺等。
作为另一种可能的形成锗膜200的实施方式，可以在硅衬底100上利用第一选择性外延(Selective Area Growth，SAG)方式形成锗膜200。具体的，可以先在硅衬底上形成第一介质层201，以及贯穿第一介质层201的第一沟槽202，参考图12所示，其中，第一介质层201可以为氧化硅或氮化硅，第一沟槽202可以为平行设置的多个沟槽，第一沟槽202的上部尺寸和下部尺寸可以一致，也可以不一致，第一沟槽202的深宽比可以大于1，第一介质层201的厚度范围可以为100-1000nm。之后，可以沉积得到锗材料层，以填充第一沟槽202以及覆盖第一介质层201，也就是说，锗材料层可以形成于第一沟槽202中，以及第一介质层201的上方。之后，可以对锗材料层进行平坦化，以得到锗膜200，且得到的锗膜200的上表面较为平整，参考图13所示。
第一介质层201可以利用沉积工艺和刻蚀工艺得到，沉积工艺例如化学气相沉积、分子束外延等，从而沉积得到第一介质材料层201＇，参考图11所示，刻蚀工艺可以为光刻，具体的，可以在第一介质材料层201＇上形成光刻胶，通过光刻和显影，得到图案化的光刻胶，以光刻胶为掩模进行第一介质材料层201＇的刻蚀得到第一沟槽202以及第一介质层201，之后可以去除光刻胶层。沉积得到锗材料层的工艺可以是化学气相沉积、分子束外延、原子层沉积(Atomic Layer Deposition，ALD)等。
该方法中，锗膜200形成于第一沟槽202中，以及第一介质层201的上方，由于硅的晶格常数为
Figure BDA0002612922890000061
锗的晶格常数为
Figure BDA0002612922890000062
二者具有晶格常数差异，硅衬底100和锗膜200的晶格失配导致的位错会沿着(111)方向，即位错与水平面成45°，因此当第一沟槽202的深宽比大于1时，可以降低了位错迁移、相互作用和衍生的几率，阻止了应力在竖直方向上的传播，这样位错在第一沟槽202的开口处得到抑制甚至消失，因此将位错限制在第一沟槽202的内部，使其不会影响位于第一介质层201上方的锗膜200的成膜质量，从而提高锗膜200的上部分的成膜质量。
本申请实施例中，锗膜可以有多层，多层锗膜中的至少一层利用选择性外延技术形成，举例来说，可以利用选择性外延技术形成两层锗膜200、210，具体的，可以在形成第一介质层201、锗膜200后，依次形成第一介质层211、锗膜210，参考图17和图18所示，与两层锗膜200、210相对应的第一介质层201、211中的第一沟槽202、204可以正对，也可以交错设置。相对于单层锗膜200，多层锗膜200、210可以进一步降低锗膜和硅衬底100之间的晶格失配产生的位错，得到高质量的锗膜，从而得到高质量的缓冲层，为高质量的磷化铟层300做准备。
作为一种可能的形成砷化镓膜的实施方式，可以直接在硅衬底100上外延生长得到砷化镓膜，之后利用平坦化工艺对砷化镓膜进行平坦化，以提高砷化镓膜的上表面的平整度。形成砷化镓膜的工艺可以是沉积工艺，例如化学气相沉积、分子束外延等，平坦化工艺例如可以是化学机械研磨等。
作为另一种可能的形成砷化镓220的实施方式，可以在硅衬底100上利用第二选择性外延方式形成砷化镓膜220。具体的，可以先在硅衬底100上形成第二介质层304，以及贯穿第二介质层304的第二沟槽305，其中，第二介质层304可以为氧化硅或氮化硅，第二沟槽305可以为平行设置的多个沟槽，第二沟槽305的上部尺寸和下部尺寸可以一致，也可以不一致。之后，可以沉积得到砷化镓材料层，以填充第二沟槽305。
第二介质层304可以利用沉积工艺和刻蚀工艺得到，沉积工艺例如化学气相沉积、分子束外延等，利用沉积工艺可以得到第二介质材料层304＇，刻蚀工艺可以为光刻，利用刻蚀工艺可以对第二介质材料层进行刻蚀，从而得到第二沟槽305和第二介质层304。砷化镓材料层可以利用化学气相沉积、分子束外延等方式得到。
该方法中，砷化镓膜220形成于第二沟槽305中，由于硅衬底100和砷化镓膜220之间具有晶格常数差异，因此在砷化镓膜层220的生长过程中由于晶格失配产生位错，而第二沟槽305可以降低位错迁移、相互作用和衍生的几率，阻止应力在竖直方向上的传播，从而提高砷化镓膜220的上部分的成膜质量。
本申请实施例中，砷化镓膜220可以形成于第二沟槽305的底部，而砷化镓膜220之上的磷化铟层300可以填充第二沟槽304并覆盖第二介质层304；砷化镓膜220也可以填充第二沟槽305并覆盖第二介质层304，磷化铟层300形成于砷化镓膜之上。第二介质层304中的第二沟槽305可以和第一介质层201中的第一沟槽202正对，也可以与其交错设置。
具体实施中，缓冲层可以包括锗膜200和砷化镓220，则砷化镓220可以形成于锗膜200之上，锗膜200和砷化镓膜220的晶格常数非常接近，二者之间的晶格失配较小，在锗膜200上外延砷化镓膜220，可以减小砷化镓膜220的缺陷，提高砷化镓膜220的质量，进而得到高质量的缓冲层。
当然，可以直接在锗膜200上外延生长得到砷化镓膜220，之后利用平坦化工艺对砷化镓膜220进行平坦化，也可以在锗膜200上利用第二选择性外延方式形成砷化镓膜220。具体的，在锗膜200上利用第二选择性外延方式形成砷化镓膜220可以包括：在锗膜200上形成第二介质层304，以及贯穿第二介质层304的第二沟槽305，参考图7、图14、图19所示，之后，沉积得到砷化镓膜220，以填充第二沟槽305。砷化镓膜220可以形成于第二沟槽305的底部，参考图8、图15、图20所示，而砷化镓膜220之上的磷化铟层300可以填充第二沟槽305并覆盖第二介质层304；砷化镓膜220也可以填充第二沟槽305并覆盖第二介质层304，磷化铟层300形成于砷化镓膜220之上。
第二介质层304可以利用沉积工艺和刻蚀工艺得到，沉积工艺例如化学气相沉积、分子束外延等，利用沉积工艺可以得到第二介质材料层304＇，参考图6所示，刻蚀工艺可以为光刻，利用刻蚀工艺可以对第二介质材料层进行刻蚀，从而得到第二沟槽305和第二介质层304。砷化镓膜220可以利用化学气相沉积、分子束外延等方式得到。
砷化镓膜可以通过低温(low temperature，LT)生长得到，其中低温范围为360-460℃，具体的，低温可以为450℃。其中，低温生长第一砷化镓膜301的作用在于，可以释放部分应力，从而使其上的膜层在低应力或无应力的情况下生长得到。
综上，在硅衬底100上可以形成锗膜200作为缓冲层，或者形成砷化镓220作为缓冲层，或者形成锗膜200和砷化镓220作为缓冲层，此外，硅衬底100和缓冲层之间，还可以形成改善二者晶格失配提高缓冲层质量的膜层，例如可以形成硅锗(SiGe)、磷化镓(GaP)、砷化铟(InAs)、砷化铟镓(InGaAs)、磷化铟镓(InGaP)、磷砷化铟镓(InGaAsP)等。
S103，在缓冲层上外延形成磷化铟层300，参考图4、图5、图9、图10、图16、图21所示。
在硅衬底100上形成缓冲层之后，由于缓冲层与硅衬底100之间的晶格常数较为接近，因此形成的膜层较为平整，或者由于缓冲层为选择性外延生长得到，限制了缓冲层与硅衬底100之间的晶格常数差异导致的位错在竖直方向上的传播，因此最终得到的膜层也是平整的，这样，利于缓冲层上的磷化铟层300的形成。此外，缓冲层与磷化铟300之间的晶格常数差异小于硅衬底100和磷化铟层300之间的晶格常数差异，因此在缓冲层上形成的磷化铟层300比直接在硅衬底100上形成的磷化铟层300质量更高。
作为一种可能的形成磷化铟层300的实施方式，在缓冲层为平整的膜层时，可以在缓冲层上直接外延生长得到磷化铟层300，之后利用平坦化工艺对磷化铟层300进行平坦化，以提供磷化铟层300的上表面的平整度，参考图4和图5所示。
具体的，磷化铟层300可以通过一步工艺形成，得到完整的均匀的磷化铟层300，参考图4所示；磷化铟层300也可以通过两步工艺形成，例如可以在缓冲层上低温(lowtemperature，LT)生长第一磷化铟层301，之后在第一磷化铟层上高温(high temperature，HT)生长第二磷化铟层303，其中低温范围为360-460℃，例如低温可以为450℃，高温范围可以为600-700℃，例如高温可以为690℃；磷化铟层300也可以通过三步工艺形成，例如在缓冲层上低温生长第一磷化铟层301，之后在第一磷化铟层上中温(medium temperature，MT)生长第三磷化铟层302，之后在第三磷化铟层上高温生长第二磷化铟层303，其中中温范围为630-640℃。
其中，低温生长第一磷化铟层301的作用在于，可以释放部分应力，从而使其上的膜层在低应力或无应力的情况下生长得到。中温生长第三磷化铟层302的作用在于，可以作为中间温度缓冲区，促进磷化铟的二维平面生长，改善磷化铟在生长过程中的晶格缺陷，利于其上的第二磷化铟层303的形成，提高磷化铟的质量。高温生长第二磷化铟层303可以得到理想的磷化铟层，从而后续形成基于磷化铟的器件。
作为另一种可能的形成磷化铟层300的实施方式，在缓冲层为平整的膜层时，可以在缓冲层上利用第三选择性外延方式形成磷化铟层300。具体的，可以先在缓冲层上形成第三介质层，以及贯穿第三介质层的第三沟槽，之后，沉积得到磷化铟材料层，以填充第三沟槽以及覆盖第三介质层，之后可以对磷化铟材料层进行平坦化，以得到磷化铟层，且得到的磷化铟层的上表面较为平整。其具体过程可以参考第一选择性外延方式和第二选择性外延方式。
作为又一种可能的形成磷化铟层300的实施方式，在缓冲层中的砷化镓膜202仅形成于第二沟槽305底部时，砷化镓膜220被第二沟槽305分隔开，则磷化铟层300可以通过填充第二沟槽305并覆盖第二介质层304。具体的，可以沉积得到磷化铟材料层，磷化铟材料层填充第二沟槽305并覆盖第二介质层304，之后可以对磷化铟材料层进行平坦化，以得到磷化铟层300，且得到的磷化铟层300的上表面较为平整。
具体实施时，磷化铟层300可以通过一步工艺形成，得到完整的均匀的磷化铟层300，例如通过高温生长得到磷化铟层300；磷化铟层300也可以通过两步工艺形成，例如可以在缓冲层上低温生长第一磷化铟层306，参考图9所示，之后在第一磷化铟层306上高温生长第二磷化铟层307，参考图10、图16和图21所示，其中第一磷化铟层306可以位于第二沟槽305的中部，则第二磷化铟层307填充第二沟槽305的上部分以及覆盖第二介质层304；磷化铟层300也可以通过三步工艺形成，例如在缓冲层上低温生长第一磷化铟层306，之后在第一磷化铟层306上中温生长第三磷化铟层(图未示出)，之后在第三磷化铟层上高温生长第二磷化铟层307，以得到更高质量的磷化铟层300。
本申请实施例提供了一种半导体结构的制造方法，包括提供硅衬底，在硅衬底上可以外延形成缓冲层，缓冲层可以包括锗膜和/或砷化镓膜，在缓冲层上外延形成磷化铟层。这样锗膜和/或砷化镓膜可以作为硅衬底和磷化铟层之间的缓冲层，改善硅衬底和磷化铟层之间的晶格失配，减少磷化铟层中的反向畴，减少磷化铟层中的缺陷，提高基于磷化铟层的器件的性能。
基于以上实施例提供的一种半导体结构的制造方法，本申请实施例还提供了一种半导体结构，参考图4所示，半导体结构包括：
硅衬底；
所述硅衬底上的缓冲层；所述缓冲层为锗膜和/或砷化镓膜；
所述缓冲层上的磷化铟层。
可选的，所述半导体结构还包括第一介质层，以及贯穿所述第一介质层的第一沟槽；所述锗膜填充所述第一沟槽以及覆盖所述第一介质层。
可选的，所述第一介质层为氧化硅层或氮化硅层。
可选的，所述第一沟槽为平行设置的多个沟槽。
可选的，所述锗膜为多层，多层所述锗膜中的至少一层填充所述第一沟槽以及覆盖所述第一介质层。
可选的，所述半导体结构还包括第二介质层，以及贯穿第二介质层的第二沟槽；所述砷化镓层形成于所述第二沟槽中。
可选的，所述砷化镓膜通过低温生长得到，所述低温范围为360-460℃。
可选的，所述砷化镓膜形成于所述第二沟槽的底部，则所述磷化铟层填充所述第二沟槽以及覆盖所述第二介质层。
可选的，所述磷化铟层包括第一磷化铟层和第二磷化铟层，所述第一磷化铟层利用低温生长得到，所述第二磷化铟层利用高温生长得到，所述低温范围为360-460℃，所述高温范围为600-700℃。
可选的，所述磷化铟层还包括第三磷化铟层，所述第三磷化铟层位于第一磷化铟层和第二磷化铟层之间，利用中温生长得到，所述中温范围为630-640℃。
可选的，所述硅衬底为6°斜切硅衬底。
本申请实施例提供了一种半导体结构，包括提供硅衬底，在硅衬底上的缓冲层，缓冲层可以包括锗膜和/或砷化镓膜，以及在缓冲层上的磷化铟层。这样锗膜和/或砷化镓膜可以作为硅衬底和磷化铟层之间的缓冲层，改善硅衬底和磷化铟层之间的晶格失配，减少磷化铟层中的反向畴，减少磷化铟层中的缺陷，提高基于磷化铟层的器件的性能。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (9)

1.一种半导体结构的制造方法，其特征在于，包括：
提供硅衬底；
在所述硅衬底上外延形成缓冲层；所述缓冲层为锗膜，或所述缓冲层为锗膜和砷化镓膜，所述砷化镓膜形成于所述锗膜之上；所述锗膜通过第一选择性外延方式形成，所述第一选择性外延方式包括：形成第一介质层，以及贯穿所述第一介质层的第一沟槽；沉积得到锗材料层，以填充所述第一沟槽以及覆盖所述第一介质层；对所述锗材料层进行平坦化，以得到所述锗膜；所述第一沟槽的深宽比大于1；
在所述锗膜上形成第二介质层，以及贯穿第二介质层的第二沟槽；
所述砷化镓膜通过第二选择性外延方式形成；其中所述第二选择性外延方式包括：在所述第二沟槽中形成所述砷化镓膜；
在所述缓冲层上外延形成磷化铟层，所述磷化铟层填充所述第二沟槽并覆盖所述第二介质层。
2.根据权利要求1所述的方法，其特征在于，所述第一介质层为氧化硅层或氮化硅层。
3.根据权利要求1所述的方法，其特征在于，所述第一沟槽为平行设置的多个沟槽。
4.根据权利要求1所述的方法，其特征在于，所述锗膜为多层，多层所述锗膜中的至少一层利用所述第一选择性外延方式形成。
5.根据权利要求1所述的方法，其特征在于，所述砷化镓膜通过第二选择性外延方式形成时，所述砷化镓膜通过低温生长得到，所述低温范围为360-460℃。
6.根据权利要求1所述的方法，其特征在于，所述砷化镓膜形成于所述第二沟槽的底部，则所述在所述缓冲层上外延形成磷化铟层，包括：
沉积得到磷化铟材料层，以填充所述第二沟槽以及覆盖所述第二介质层；
对所述磷化铟材料层进行平坦化，以得到所述磷化铟层。
7.根据权利要求6所述的方法，其特征在于，所述沉积得到磷化铟材料层，以填充所述第二沟槽以及覆盖所述第二介质层，包括：
在所述第二沟槽中低温生长第一磷化铟层，以填充所述第二沟槽的中部，所述低温范围为360-460℃；
在所述第一磷化铟层上高温生长第二磷化铟层，以填充所述第二沟槽的上部以及覆盖所述第二介质层，所述高温范围为600-700℃。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在所述第一磷化铟层和所述第二磷化铟层之间中温生长第三磷化铟层，所述中温范围为630-640℃。
9.一种半导体结构，其特征在于，包括：
硅衬底；
所述硅衬底上的缓冲层；所述缓冲层为锗膜，或所述缓冲层为锗膜和砷化镓膜，所述砷化镓膜形成于所述锗膜之上；
所述半导体结构还包括第一介质层，以及贯穿所述第一介质层的第一沟槽，所述锗膜填充所述第一沟槽以及覆盖所述第一介质层，所述第一沟槽的深宽比大于1；
所述半导体结构还包括第二介质层，以及贯穿第二介质层的第二沟槽，所述砷化镓层形成于所述第二沟槽中；
所述缓冲层上的磷化铟层，所述磷化铟层填充所述第二沟槽并覆盖所述第二介质层。
CN202010760375.3A 2020-07-31 2020-07-31 一种半导体结构及其制造方法 Active CN111668090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010760375.3A CN111668090B (zh) 2020-07-31 2020-07-31 一种半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010760375.3A CN111668090B (zh) 2020-07-31 2020-07-31 一种半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111668090A CN111668090A (zh) 2020-09-15
CN111668090B true CN111668090B (zh) 2023-03-14

Family

ID=72393022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010760375.3A Active CN111668090B (zh) 2020-07-31 2020-07-31 一种半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111668090B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563189A (zh) * 2020-11-13 2021-03-26 广东省大湾区集成电路与系统应用研究院 一种压应力goi的制作方法
CN113764983A (zh) * 2021-08-16 2021-12-07 中山大学 一种在硅上制作垂直腔面发射激光器阵列的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120011A (ja) * 1987-11-02 1989-05-12 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
JPH01207920A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
JPH033363A (ja) * 1989-05-31 1991-01-09 Oki Electric Ind Co Ltd 半導体薄膜の製造方法
CN103811305A (zh) * 2014-03-05 2014-05-21 中国科学院半导体研究所 一种硅基半绝缘砷化镓衬底的制备方法
CN110517948A (zh) * 2019-07-26 2019-11-29 中国科学院微电子研究所 一种硅衬底上外延InP半导体的方法及制得的半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2655774A1 (fr) * 1989-12-08 1991-06-14 Thomson Csf Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication.
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US9318561B2 (en) * 2014-06-06 2016-04-19 International Business Machines Corporation Device isolation for III-V substrates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120011A (ja) * 1987-11-02 1989-05-12 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
JPH01207920A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
JPH033363A (ja) * 1989-05-31 1991-01-09 Oki Electric Ind Co Ltd 半導体薄膜の製造方法
CN103811305A (zh) * 2014-03-05 2014-05-21 中国科学院半导体研究所 一种硅基半绝缘砷化镓衬底的制备方法
CN110517948A (zh) * 2019-07-26 2019-11-29 中国科学院微电子研究所 一种硅衬底上外延InP半导体的方法及制得的半导体器件

Also Published As

Publication number Publication date
CN111668090A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
US10830952B2 (en) Integrated photonics including germanium
US10879065B2 (en) III-V compound semiconductors in isolation regions and method forming same
US10961639B2 (en) Epitaxial growth of crystalline material
US8183134B2 (en) Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces
KR101141195B1 (ko) 다이오드-기반의 장치들 및 그 제조 방법들
US8119494B1 (en) Defect-free hetero-epitaxy of lattice mismatched semiconductors
US9064699B2 (en) Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
US8592864B2 (en) Semiconductor device and method for forming the same
US9406506B2 (en) Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
KR20140125376A (ko) 반도체 장치 및 그 제조 방법
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
CN111668090B (zh) 一种半导体结构及其制造方法
JP6322044B2 (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
CN111681951B (zh) 一种半导体结构及其制造方法
KR20020086511A (ko) 비갈륨 나이트라이드 포스트를 포함하는 기판 상에 갈륨나이트라이드 반도체층을 제조하는 방법 및 이에 따라제조된 갈륨 나이트라이드 반도체 구조물
TWI606489B (zh) 利用經旋轉之雙倍寬深比捕獲減少缺陷
JP4826373B2 (ja) 単結晶ウェハの製造方法
KR20190098715A (ko) 상향식 핀 구조 형성을 위한 방법들
CN111681950B (zh) 一种半导体结构及其制造方法
US10546928B2 (en) Forming stacked twin III-V nano-sheets using aspect-ratio trapping techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant