CN111681950B - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN111681950B
CN111681950B CN202010762688.2A CN202010762688A CN111681950B CN 111681950 B CN111681950 B CN 111681950B CN 202010762688 A CN202010762688 A CN 202010762688A CN 111681950 B CN111681950 B CN 111681950B
Authority
CN
China
Prior art keywords
layer
gallium arsenide
film
germanium
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010762688.2A
Other languages
English (en)
Other versions
CN111681950A (zh
Inventor
王桂磊
黎奔
亨利·H·阿达姆松
杜勇
徐步青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Original Assignee
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Institute of Microelectronics of CAS
Priority to CN202010762688.2A priority Critical patent/CN111681950B/zh
Publication of CN111681950A publication Critical patent/CN111681950A/zh
Application granted granted Critical
Publication of CN111681950B publication Critical patent/CN111681950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请实施例提供了一种半导体结构及其制造方法，包括提供锗衬底，在锗衬底上形成砷化镓层，在砷化镓层上形成铟镓磷层。这样砷化镓层能够可以作为锗衬底和铟镓磷层之间的缓冲层，改善锗衬底和铟镓磷层之间的晶格失配，减少铟镓磷层中的反向畴，减少铟镓磷层中的缺陷，提高基于铟镓磷层的器件的性能。

Description

一种半导体结构及其制造方法
技术领域
本申请涉及半导体器件及其制造领域，特别涉及一种半导体结构及其制造方法。
背景技术
随着半导体器件的多样化，需要多种半导体材料组合构成半导体器件，在一些场景中，需要利用铟镓磷(InGaP)材料制备光电器件。然而，在衬底上集成生长铟镓磷结构，往往由于晶格失配大，导致外延生长的铟镓磷膜缺陷较多，形成的光电器件暗电流大，噪声大。
发明内容
有鉴于此，本申请的目的在于提供一种半导体结构及其制造方法，提高薄膜质量。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种半导体结构的制造方法，包括：
提供锗衬底；
在所述锗衬底上外延形成砷化镓层；
在所述砷化镓层上外延形成铟镓磷层。
可选的，所述在所述砷化镓层上外延形成铟镓磷层，包括：
在所述砷化镓层上形成第一介质层，以及贯穿所述第一介质层的第一沟槽；
沉积铟镓磷材料层以填充所述第一沟槽，覆盖所述第一介质层；
对所述铟镓磷材料层进行平坦化，以得到所述铟镓磷层。
可选的，所述第一介质层为氧化硅层或氮化硅层。
可选的，所述第一沟槽为平行设置的多个沟槽。
可选的，所述在所述锗衬底上外延形成砷化镓层，包括：
在所述锗衬底上低温生长第一砷化镓膜，所述低温范围为360-460℃；
在所述第一砷化镓膜上高温生长第二砷化镓膜，所述高温范围为600-700℃。
可选的，所述方法还包括：
在所述第一砷化镓膜和所述第二砷化镓膜之间中温生长第三砷化镓膜，所述中温范围为630-640℃。
可选的，所述提供衬底包括：
在硅衬底上形成锗膜。
可选的，所述在硅衬底上形成锗膜包括：
在硅衬底上形成第二介质层，以及贯穿所述第二介质层的第二沟槽；
沉积锗材料层，以填充所述第二沟槽，以及覆盖所述第二介质层；
对所述锗材料层进行平坦化，以得到所述锗膜。
可选的，所述硅衬底为6°斜切硅衬底。
本申请实施例还提供了一种半导体结构，包括：
锗衬底；
所述锗衬底上的砷化镓层；
所述砷化镓层上的铟镓磷层。
可选的，所述砷化镓层上还形成有第一介质层以及贯穿所述第一介质层的第一沟槽；所述铟镓磷层填充所述第一沟槽，覆盖所述第一介质层。
可选的，所述第一介质层为氧化硅层或氮化硅层。
可选的，所述第一沟槽为平行设置的多个沟槽。
可选的，所述砷化镓层包括第一砷化镓膜和第二砷化镓膜，所述第一砷化镓膜在所述锗衬底上低温生长得到，所述第二砷化镓膜在所述第一砷化镓膜上高温生长得到，所述低温范围为360-460℃，所述高温范围为600-700℃。
可选的，所述砷化镓层还包括所述第一砷化镓膜和所述第二砷化镓膜之间中温生长的第三砷化镓膜，所述中温范围为630-640℃。
可选的，所述锗衬底包括硅衬底和所述硅衬底上的锗膜。
可选的，所述硅衬底上还包括第二介质层，以及贯穿所述第二介质层的第二沟槽；所述锗膜填充所述第二沟槽，以及覆盖所述第二介质层。
可选的，所述硅衬底为6°斜切硅衬底。
本申请实施例提供了一种半导体结构及其制造方法，包括提供锗衬底，在锗衬底上形成砷化镓层，在砷化镓层上形成铟镓磷层。这样砷化镓层能够可以作为锗衬底和铟镓磷层之间的缓冲层，改善锗衬底和铟镓磷层之间的晶格失配，减少铟镓磷层中的反向畴，减少铟镓磷层中的缺陷，提高基于铟镓磷层的器件的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例中一种半导体结构的制造方法的流程示意图；
图2-14示出了根据本申请实施例的制造方法形成半导体结构过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在衬底上生长铟镓磷结构，往往由于晶格失配大，导致外延生长的铟镓磷膜缺陷反向畴缺陷(anti-phase domains defects，APDs)严重，形成的光电器件暗电流大，噪声大。例如硅衬底和锗衬底均与铟镓磷具有晶格常数差异，产生较大的晶格失配。
基于以上技术问题，本申请实施例提供了一种半导体结构及其制造方法，包括提供锗衬底，在锗衬底上形成砷化镓层，在砷化镓层上形成铟镓磷层。这样砷化镓层能够可以作为锗衬底和铟镓磷层之间的缓冲层，改善锗衬底和铟镓磷层之间的晶格失配，减少铟镓磷层中的反向畴，减少铟镓磷层中的缺陷，提高基于铟镓磷层的器件的性能。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种半导体结构的制造方法的流程图，参考图2-图14所示，本申请实施例的制造方法形成半导体结构过程中的结构示意图，该方法可以包括以下步骤：
S101，提供锗衬底100，参考图2、图5、图8-图10所示。
本申请实施例中，锗衬底100可以是锗基衬底，也可以是硅锗衬底，还可以是硅衬底101及其上的锗膜103，还可以是绝缘体上锗(Germanium on Insulator，GOI)，也可以是锗与其他材料的混合结构。参考图2所示，锗衬底100为锗基衬底。
具体的，在锗衬底100包括硅衬底101及其上的锗膜103时，可以在硅衬底101上全局外延(global Epitaxy)形成锗膜103，之后利用平坦化工艺对锗膜103进行平坦化，以提高锗膜103的上表面的平整度，参考图5所示。其中，形成锗膜103的工艺可以是沉积工艺，例如化学气相沉积(Chemical Vapor Deposition，CVD)、分子束外延(Molecular BeamEpitaxy，MBE)等。平坦化工艺可以是化学机械研磨(Chemical Mechanical Polishing，CMP)工艺等。
具体的，在锗衬底100包括硅衬底101及其上的锗膜103时，可以在硅衬底101上选择性外延生长(selective epitaxial growth，SEG)形成锗膜103。具体的，可以在硅衬底101上形成第二介质层102，以及贯穿第二介质层102的第二沟槽104，参考图9所示，其中，第二介质层102可以为氧化硅或氮化硅，第二沟槽104可以为平行设置的多个沟槽，第二沟槽104的上部尺寸和下部尺寸可以一致，也可以不一致，第二沟槽104的深宽比可以大于1，第二介质层102的厚度范围可以为100-1000nm。之后，可以沉积得到锗材料层，以填充第二沟槽104以及覆盖第二介质层102，也就是说，锗材料层可以形成于第二沟槽104中，以及第二介质层102的上方。之后，可以对锗材料层进行平坦化，以得到锗膜103，且得到的锗膜103的上表面较为平整，参考图10所示。
第二介质层102可以利用沉积工艺和刻蚀工艺得到，沉积工艺例如化学气相沉积、分子束外延等，从而沉积得到第二介质材料层102＇，参考图8所示，刻蚀工艺可以为光刻，具体的，可以在第二介质材料层102＇上形成光刻胶，通过光刻和显影，得到图案化的光刻胶，以光刻胶为掩模进行第二介质材料层102＇的刻蚀，从而得到第二沟槽104以及第二介质层102，之后可以去除光刻胶。沉积得到锗材料层的工艺可以是化学气相沉积、分子束外延、原子层沉积(Atomic Layer Deposition，ALD)等。
该方法中，锗膜103形成于第二沟槽104中，以及第二介质层102的方法，由于硅的晶格常数为锗的晶格常数为/>二者具有晶格常数差异，硅衬底101和锗膜103的晶格失配导致的位错会沿着(111)方向，即位错与水平面成45°，因此当第二沟槽104的深宽比大于1时，可以降低了位错迁移、相互作用和衍生的几率，阻止了应力在竖直方向上的传播，这样位错在第二沟槽104的开口处得到抑制甚至消失，因此将位错限制在第二沟槽104的内部，使其不会影响位于第二介质层102上方的锗膜103的成膜质量，从而提高锗膜103的上部分的成膜质量，从而使锗衬底的表面平整。
其中，锗膜103下方的硅衬底101可以为普通硅衬底，其表面可以沿水平方向，即硅衬底101的表面沿着(001)方向；硅衬底101的表面也可以与水平方向成一定夹角，例如硅衬底101的表面与水平方向成6°，即硅衬底101可以为6°斜切硅衬底，这样可以在硅衬底101表面形成双原子台阶，抑制Ⅲ-Ⅴ族外延产生的反向晶畴，因此在一定程度上可以改善硅衬底101及其上的锗膜103之间的反向畴的产生。具体实施时，在全局外延得到锗膜103的场景下，硅衬底101可以采用6°斜切硅衬底，在选择性外延生长得到锗膜103的场景下，硅衬底101可以采用普通硅衬底或6°斜切硅衬底。
S102，在锗衬底100上外延形成砷化镓层200，参考图3、图6、图11所示。
在本申请实施例中，可以在锗衬底100上外延形成砷化镓层200，砷化镓层200与锗衬底100的晶格常数非常接近，因此二者之间的的晶格失配较小，因此成膜质量较高，且砷化镓层200与铟镓磷层300的晶格失配也较小，因此在砷化镓层200上形成的铟镓磷层300的成膜质量也较好。
作为一种可能的形成砷化镓层200的实施方式，可以直接在锗衬底100上外延生长得到砷化镓层200，之后利用平坦化工艺对砷化镓层200进行平坦化，以提高砷化镓层200的上表面的平整度，参考图3所示。形成砷化镓层200的工艺可以是沉积工艺，例如化学气相沉积、分子束外延等，平坦化工艺例如可以是化学机械研磨等。
具体的，砷化镓层200可以通过一步工艺形成，得到完整的均匀的砷化镓层200，参考图3所示；砷化镓层200也可以通过两步工艺形成，例如可以在锗衬底100上低温(lowtemperature，LT)生长第一砷化镓膜201，之后在第一砷化镓膜201上高温(hightemperature，HT)生长第二砷化镓膜203，其中低温范围为360-460℃，高温范围为600-700℃，参考图6和图11所示，第一砷化镓膜201的厚度可以小于或等于100nm；砷化镓层200也可以通过三步工艺形成，例如可以在锗衬底100上低温生长第一砷化镓膜201，之后在第一砷化镓膜201上中温(medium temperature，MT)生长第三砷化镓膜(图为示出)，之后在第三砷化镓膜上高温生长第二砷化镓膜203，其中，低温范围为360-460℃，高温范围为600-700℃，中温范围为460-600℃。具体的，高温可以为690℃，中温可以为600℃，低温可以为450℃。其中，第一砷化镓膜201的厚度可以小于或等于100nm，具体的，其厚度范围可以为8-20nm。
其中，低温生长第一砷化镓膜201的作用在于，可以释放部分应力，从而使其上的膜层在低应力或无应力的情况下生长得到。中温生长第三砷化镓膜的作用在于，可以作为中间缓冲温度区，促进砷化镓的二维平面生长，改善砷化镓在生长过程中的晶格缺陷，利于其上的第二砷化镓膜203的形成，提高砷化镓层200的质量。高温生长第二砷化镓膜203可以得到理想的砷化镓层200，用于后续形成器件。
作为另一种可能的形成砷化镓层200的实施方式，可以在锗衬底100上选择性外延生长形成砷化镓层200。具体的，可以先在锗衬底100上形成第三介质层，以及贯穿第三介质层的第三沟槽。之后，可以沉积得到砷化镓材料层，以填充第三沟槽，以及覆盖第三介质层。之后，可以对砷化镓材料层进行平坦化，以得到砷化镓层，且得到的砷化镓层的上表面较为平整。第三介质层和第三沟槽可以参考第二介质层和第二沟槽。
该方法中，砷化镓层200形成于第三沟槽中，由于锗衬底100和砷化镓层200之间具有晶格常数差异，因此在砷化镓层200的生长过程中由于晶格失配产生位错，而第三沟槽可以降低位错迁移、相互作用和衍生的几率，阻止应力在竖直方向上的传播，从而提高砷化镓层200的上部分的成膜质量。
具体的，砷化镓层200可以通过一步工艺形成，得到完整的均匀的砷化镓层200，例如通过高温生长得到砷化镓层200；砷化镓层200也可以通过两步工艺形成，例如可以在第三沟槽中低温生长第一砷化镓膜201，之后在第一砷化镓膜201上高温生长第二砷化镓膜203，其中第一砷化镓膜201可以位于第三沟槽的底部，第二砷化镓膜203可以填充第三沟槽以及覆盖第三介质层；砷化镓层200也可以通过三步工艺形成，例如第三沟槽中低温生长第一砷化镓膜201，之后在第一砷化镓膜201上中温生长第三砷化镓膜(图未示出)，之后在第三砷化镓膜上高温生长第二砷化镓膜203，以得到更高质量的砷化镓层200。
综上，在锗衬底100上可以形成砷化镓层200作为缓冲层，此外，锗衬底100和砷化镓层200之间，还可以形成改善二者晶格失配提高砷化镓层200质量的改善膜层，例如可以形成硅锗(SiGe)、磷化镓(GaP)、砷化铟(InAs)、砷化铟镓(InGaAs)、磷化铟镓(InGaP)、磷砷化铟镓(InGaAsP)、硅锗碳(SiGeC)、硅锗锡(SiGeSn)等。
S103，在砷化镓层200上外延形成铟镓磷层300，参考图4、图7、图12-图14所示。
在锗衬底100上形成砷化镓层200之后，由于锗衬底100和砷化镓层200之间的晶格常数较为接近，因此形成的砷化镓层200较为平整，或者由于砷化镓层200为选择性外延生长得到，限制了砷化镓层200与锗衬底100之间的晶格常数导致的位错在竖直方向上的传播，因此得到的砷化镓层200也是平整的，这样，利于砷化镓层200上的铟镓磷层300的形成。此外，砷化镓层200和铟镓磷层300之间的晶格常数差异小于锗衬底100和铟镓磷层300之间的晶格常数差异，因此在砷化镓层200上形成的铟镓磷层300比直接在锗衬底100上形成的铟镓磷层300质量更高。
作为一种可能的形成铟镓磷层300的实施方式，可以在砷化镓层200上全局外延生长形成铟镓磷层300，之后利用平坦化工艺对铟镓磷层300进行平坦化，以提高铟镓磷层300的平整度，参考图4、图7和图12所示。
作为另一种可能的形成铟镓磷层300的实施方式，可以在砷化镓层200上选择性外延生长形成铟镓磷层300。具体的，可以在砷化镓层上形成第一介质层301，以及贯穿第一介质层的第一沟槽302，参考图13所示，其中，第一介质层301的材料可以为氧化硅或氮化硅，第一沟槽302可以为平行设置的多个沟槽。之后，可以沉积铟镓磷材料层，以填充第一沟槽302以及覆盖第一介质层301。之后，可以对铟镓磷材料层进行平坦化，以得到铟镓磷层300，且得到的铟镓磷层300的上表面较为平整，参考图14所示。
具体的，铟镓磷层300可以通过一步工艺形成，得到完整的均匀的铟镓磷层300，例如通过高温生长得到铟镓磷层300；铟镓磷层300也可以通过两步工艺形成，例如可以在第一沟槽302中低温生长第一铟镓磷膜，之后在第一铟镓磷膜上高温生长第二铟镓磷膜，其中第一铟镓磷膜可以位于第一沟槽302的底部，第二铟镓磷膜可以填充第一沟槽302以及覆盖第一介质层301；铟镓磷层300也可以通过三步工艺形成，例如在第一沟槽302中低温生长第一铟镓磷膜，之后在第一铟镓磷膜上中温生长第三铟镓磷膜，之后在第三铟镓磷膜上高温生长第二铟镓磷膜，以得到更高质量的铟镓磷层300。
本申请实施例中，铟镓磷层300中的铟的含量可以是均匀的，也可以是不均匀的，可以是渐变的，也可以是多层不同铟含量的铟镓磷堆叠构成铟镓磷层300，从而进一步消除或抑制铟镓磷层300中的缺陷。
本申请实施例提供了一种半导体结构的制造方法，包括提供锗衬底，在锗衬底上形成砷化镓层，在砷化镓层上形成铟镓磷层。这样砷化镓层能够可以作为锗衬底和铟镓磷层之间的缓冲层，改善锗衬底和铟镓磷层之间的晶格失配，减少铟镓磷层中的反向畴，减少铟镓磷层中的缺陷，提高基于铟镓磷层的器件的性能。
基于以上实施例提供的一种半导体结构的制造方法，本申请实施例还提供了一种半导体结构，参考图4所示，半导体结构包括：
锗衬底；
所述锗衬底上的砷化镓层；
所述砷化镓层上的铟镓磷层。
可选的，所述砷化镓层上还形成有第一介质层以及贯穿所述第一介质层的第一沟槽；所述铟镓磷层填充所述第一沟槽，覆盖所述第一介质层。
可选的，所述第一介质层为氧化硅层或氮化硅层。
可选的，所述第一沟槽为平行设置的多个沟槽。
可选的，所述砷化镓层包括第一砷化镓膜和第二砷化镓膜，所述第一砷化镓膜在所述锗衬底上低温生长得到，所述第二砷化镓膜在所述第一砷化镓膜上高温生长得到，所述低温范围为360-460℃，所述高温范围为600-700℃。
可选的，所述砷化镓层还包括所述第一砷化镓膜和所述第二砷化镓膜之间中温生长的第三砷化镓膜，所述中温范围为630-640℃。
可选的，所述锗衬底包括硅衬底和所述硅衬底上的锗膜。
可选的，所述硅衬底上还包括第二介质层，以及贯穿所述第二介质层的第二沟槽；所述锗膜填充所述第二沟槽，以及覆盖所述第二介质层。
可选的，所述硅衬底为6°斜切硅衬底。
本申请实施例提供了一种半导体结构，包括提供锗衬底，在锗衬底上的砷化镓层，在砷化镓层上的铟镓磷层。这样砷化镓层能够可以作为锗衬底和铟镓磷层之间的缓冲层，改善锗衬底和铟镓磷层之间的晶格失配，减少铟镓磷层中的反向畴，减少铟镓磷层中的缺陷，提高基于铟镓磷层的器件的性能。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (7)

1.一种半导体结构的制造方法，其特征在于，包括：
在硅衬底上形成第二介质层，以及贯穿所述第二介质层的第二沟槽；所述第二沟槽的深宽比大于1；
沉积锗材料层，以填充所述第二沟槽，以及覆盖所述第二介质层；
对所述锗材料层进行平坦化，以得到锗膜；
在所述锗膜上外延形成砷化镓层；
在所述砷化镓层上形成第一介质层，以及贯穿所述第一介质层的第一沟槽；
沉积铟镓磷材料层以填充所述第一沟槽，覆盖所述第一介质层；
对所述铟镓磷材料层进行平坦化，以得到铟镓磷层。
2.根据权利要求1所述的方法，其特征在于，所述第一介质层为氧化硅层或氮化硅层。
3.根据权利要求1所述的方法，其特征在于，所述第一沟槽为平行设置的多个沟槽。
4.根据权利要求1所述的方法，其特征在于，所述在所述锗膜上外延形成砷化镓层，包括：
在所述锗膜上低温生长第一砷化镓膜，所述低温范围为360-460℃；
在所述第一砷化镓膜上高温生长第二砷化镓膜，所述高温范围为600-700℃。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
在所述第一砷化镓膜和所述第二砷化镓膜之间中温生长第三砷化镓膜，所述中温范围为630-640℃。
6.根据权利要求1所述的方法，其特征在于，所述硅衬底为6°斜切硅衬底。
7.一种半导体结构，其特征在于，包括：
硅衬底；
所述硅衬底上的第二介质层和贯穿所述第二介质层的第二沟槽；所述第二沟槽的深宽比大于1；
填充所述第二沟槽和覆盖所述第二介质层的锗膜；
所述锗膜上的砷化镓层；
所述砷化镓层上的第一介质层和贯穿所述第一介质层的第一沟槽；
填充所述第一沟槽和覆盖所述第一介质层的铟镓磷层。
CN202010762688.2A 2020-07-31 2020-07-31 一种半导体结构及其制造方法 Active CN111681950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010762688.2A CN111681950B (zh) 2020-07-31 2020-07-31 一种半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010762688.2A CN111681950B (zh) 2020-07-31 2020-07-31 一种半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111681950A CN111681950A (zh) 2020-09-18
CN111681950B true CN111681950B (zh) 2023-10-24

Family

ID=72458115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010762688.2A Active CN111681950B (zh) 2020-07-31 2020-07-31 一种半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111681950B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965224A (en) * 1988-02-16 1990-10-23 Oki Electric Industry Co., Ltd. Process for fabricating an INP semiconductor thin film on silicon
JP2002026352A (ja) * 2000-07-10 2002-01-25 Oki Electric Ind Co Ltd 半導体装置
JP2002050630A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびヘテロバイポーラトランジスタ
CN103258796A (zh) * 2013-05-14 2013-08-21 中国科学院半导体研究所 硅基高迁移率沟道cmos的制备方法
CN103390591A (zh) * 2013-07-22 2013-11-13 中国科学院半导体研究所 硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法
CN103811305A (zh) * 2014-03-05 2014-05-21 中国科学院半导体研究所 一种硅基半绝缘砷化镓衬底的制备方法
CN110364428A (zh) * 2018-04-11 2019-10-22 中国科学院物理研究所 一种锗-硅基砷化镓材料及其制备方法和应用

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965224A (en) * 1988-02-16 1990-10-23 Oki Electric Industry Co., Ltd. Process for fabricating an INP semiconductor thin film on silicon
JP2002026352A (ja) * 2000-07-10 2002-01-25 Oki Electric Ind Co Ltd 半導体装置
JP2002050630A (ja) * 2000-08-03 2002-02-15 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびヘテロバイポーラトランジスタ
CN103258796A (zh) * 2013-05-14 2013-08-21 中国科学院半导体研究所 硅基高迁移率沟道cmos的制备方法
CN103390591A (zh) * 2013-07-22 2013-11-13 中国科学院半导体研究所 硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法
CN103811305A (zh) * 2014-03-05 2014-05-21 中国科学院半导体研究所 一种硅基半绝缘砷化镓衬底的制备方法
CN110364428A (zh) * 2018-04-11 2019-10-22 中国科学院物理研究所 一种锗-硅基砷化镓材料及其制备方法和应用

Also Published As

Publication number Publication date
CN111681950A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
US9064699B2 (en) Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
US10961639B2 (en) Epitaxial growth of crystalline material
US7851780B2 (en) Semiconductor buffer architecture for III-V devices on silicon substrates
US8143646B2 (en) Stacking fault and twin blocking barrier for integrating III-V on Si
US7573059B2 (en) Dislocation-free InSb quantum well structure on Si using novel buffer architecture
US10937898B2 (en) Lateral bipolar junction transistor with dual base region
US8119494B1 (en) Defect-free hetero-epitaxy of lattice mismatched semiconductors
US20160343705A1 (en) Contact structure and extension formation for iii-v nfet
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
CN111681951B (zh) 一种半导体结构及其制造方法
JP6322044B2 (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
CN111668090B (zh) 一种半导体结构及其制造方法
US9443940B1 (en) Defect reduction with rotated double aspect ratio trapping
CN111681950B (zh) 一种半导体结构及其制造方法
US9859371B2 (en) Semiconductor device including a strain relief buffer
KR20230042233A (ko) 핀 손실 방지
US9570297B1 (en) Elimination of defects in long aspect ratio trapping trench structures
US10546928B2 (en) Forming stacked twin III-V nano-sheets using aspect-ratio trapping techniques
US20150325682A1 (en) Planar semiconductor growth on iii-v material
Cantoro et al. Towards the monolithic integration of III-V compound semiconductors on Si: Selective area growth in high aspect ratio structures vs. strain relaxed buffer-mediated epitaxy
CN112133748A (zh) 一种大尺寸Si衬底的HEMT器件及其制备方法
신건욱 Reduction of threading dislocations in a Ge epitaxial layer grown on a Si (001) substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant