CN111681951B - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN111681951B
CN111681951B CN202010762696.7A CN202010762696A CN111681951B CN 111681951 B CN111681951 B CN 111681951B CN 202010762696 A CN202010762696 A CN 202010762696A CN 111681951 B CN111681951 B CN 111681951B
Authority
CN
China
Prior art keywords
gallium arsenide
layer
film
silicon substrate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010762696.7A
Other languages
English (en)
Other versions
CN111681951A (zh
Inventor
亨利·H·阿达姆松
王桂磊
杜勇
徐步青
黎奔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Original Assignee
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Institute of Microelectronics of CAS
Priority to CN202010762696.7A priority Critical patent/CN111681951B/zh
Publication of CN111681951A publication Critical patent/CN111681951A/zh
Application granted granted Critical
Publication of CN111681951B publication Critical patent/CN111681951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上外延形成锗膜，在锗膜上外延生长砷化镓膜，这样将锗膜作为硅衬底和砷化镓膜层之间的缓冲层，改善硅衬底和砷化镓膜层之间的晶格失配，减少砷化镓膜层中的反向畴，减少砷化镓膜层中的缺陷，提高基于砷化镓膜层的器件的性能。

Description

一种半导体结构及其制造方法
技术领域
本申请涉及半导体器件及其制造领域，特别涉及一种半导体结构及其制造方法。
背景技术
随着半导体器件的多样化，需要多种半导体材料组合构成半导体器件，在一些场景中，需要利用砷化镓(GaAs)材料制备探测器、激光器等，因此具有在硅(Si)衬底上形成砷化镓薄膜的需求，然而硅和砷化镓的晶格失配较严重，因此在硅衬底上外延生长的砷化镓膜层缺陷较多，反向畴(antiphase domin，APD)严重，基于这样的砷化镓膜层制备的光电器件暗电流较大，噪声大，难以在硅衬底上得到大面积的满足需求的砷化镓膜层。
发明内容
有鉴于此，本申请的目的在于提供一种半导体结构及其制造方法，提高薄膜质量。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种半导体结构的制造方法，包括：
提供硅衬底；
在所述硅衬底上外延形成锗膜；
在所述锗膜上外延形成砷化镓膜。
可选的，所述在所述硅衬底上外延形成锗膜，包括：
在所述硅衬底上形成第一介质层，以及贯穿所述第一介质层的第一沟槽；
沉积得到锗材料层，以填充所述第一沟槽以及覆盖所述第一介质层；
对所述锗材料层进行平坦化，以得到所述锗膜。
可选的，所述介质层为氧化硅层或氮化硅层。
可选的，所述第一沟槽为平行设置的多个沟槽。
可选的，所述在所述锗膜上外延形成砷化镓膜，包括：
在所述锗膜上低温生长第一砷化镓层；所述低温范围为360-460℃；
在所述第一砷化镓膜上高温生长第二砷化镓层；所述高温范围为600-700℃。
可选的，所述方法还包括：
在所述第一砷化镓层和所述第二砷化镓层之间中温生长第三砷化镓层；所述中温范围为460-600℃。
可选的，所述第一砷化镓层的厚度小于或等于100nm。
可选的，所述在所述锗膜上外延形成砷化镓膜，包括：
在所述锗膜上形成第二介质层，以及贯穿所述第二介质层的第二沟槽；
沉积得到砷化镓材料层，以填充所述第二沟槽以及覆盖所述第二介质层；
对所述砷化镓材料层进行平坦化，以得到所述砷化镓膜。
可选的，所述第二沟槽为平行设置的多个沟槽。
可选的，所述硅衬底为6°斜切硅衬底。
本申请实施例还提供了一种半导体结构，包括：
硅衬底；
所述硅衬底上的锗膜；
所述锗膜上的砷化镓膜。
可选的，所述硅衬底上形成有第一介质层，以及贯穿第一介质层的第一沟槽，所述锗膜形成于所述第一沟槽中以及覆盖所述第一介质层。
可选的，所述介质层为氧化硅层或氮化硅层。
可选的，所述第一沟槽为平行设置的多个沟槽。
可选的，所述砷化镓膜包括所述锗膜上的第一砷化镓层和所述第一砷化镓膜上的第二砷化镓层；所述第一砷化镓层通过低温生长得到，所述低温范围为360-460℃，所述第二砷化镓层通过高温生长得到，所述高温范围为600-700℃。
可选的，所述砷化镓膜还包括所述第一砷化镓层和所述第二砷化镓层之间的第三砷化镓层；所述第三砷化镓层通过中温生长得到，所述中温范围为460-600℃。
可选的，所述第一砷化镓层的厚度小于或等于100nm。
可选的，所述锗膜上形成有第二介质层，以及贯穿第二介质层的第二沟槽；所述砷化镓膜形成于所述第二沟槽中，以及所述第二介质层上。
可选的，所述第二沟槽为平行设置的多个沟槽。
可选的，所述硅衬底为6°斜切硅衬底。
本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上外延形成锗膜，在锗膜上外延生长砷化镓膜，这样将锗膜作为硅衬底和砷化镓膜层之间的缓冲层，改善硅衬底和砷化镓膜层之间的晶格失配，减少砷化镓膜层中的反向畴，减少砷化镓膜层中的缺陷，提高基于砷化镓膜层的器件的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例中一种半导体结构的制造方法的流程示意图；
图2-13示出了根据本申请实施例的制造方法形成半导体结构过程中的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在硅衬底上外延生长的砷化镓层缺陷较多，反向畴严重，基于这样的砷化镓膜层制备的光电器件暗电流大，噪声大，性能差，因此现有技术难以在硅衬底上得到大面积的满足需求的砷化镓膜层。
基于以上技术问题，本申请实施例提供了一种半导体结构及其制造方法，包括提供硅衬底，在硅衬底上外延形成锗膜，在锗膜上外延生长砷化镓膜，这样将锗膜作为硅衬底和砷化镓膜层之间的缓冲层，改善硅衬底和砷化镓膜层之间的晶格失配，减少砷化镓膜层中的反向畴，减少砷化镓膜层中的缺陷，提高基于砷化镓膜层的器件的性能。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种半导体结构的制造方法的流程图，参考图2-图13所示，本申请实施例的制造方法形成半导体结构过程中的结构示意图，该方法可以包括以下步骤：
S101，提供硅衬底100，参考图2所示。
本申请实施例中，硅衬底100的表面可以沿水平方向，即硅衬底100的表面沿着(001)方向；硅衬底100的表面也可以与水平方向成一定夹角，例如硅衬底100的表面与水平方向成6°，即硅衬底100可以为6°斜切硅衬底，这样可以在硅衬底100表面形成双原子台阶，抑制Ⅲ-Ⅴ族外延产生的反向晶畴，因此在一定程度上可以改善硅衬底100和其上的砷化镓300之间的反向畴的产生。
S102，在硅衬底100上外延形成锗膜200，参考图3、图7-图9所示。
本申请实施例中，可以在硅衬底100上外延形成锗膜200，硅衬底100和锗膜200的晶格失配较小，因此锗膜200的成膜质量较高。
作为一种可能的实施方式，可以直接在硅衬底100上全局外延生长得到锗膜200，之后利用平坦化工艺对锗膜200进行平坦化，以提高其上表面的平整度，参考图3所示。形成锗膜200的工艺可以是沉积工艺，例如化学气相沉积(Chemical Vapor Deposition，CVD)、分子束外延(Molecular Beam Epitaxy，MBE)等。
作为另一种可能的实施方式，也可以在硅衬底100上进行选择性外延生长得到锗膜。具体的，可以先在硅衬底100上形成第一介质层201，以及贯穿第一介质层201的第一沟槽202，其中，第一介质层201可以为氧化硅或氮化硅，第一沟槽202可以为平行设置的多个沟槽，第一沟槽202的上部尺寸和下部尺寸可以一致，也可以不一致，第一沟槽202的深宽比大于1，第一介质层201的厚度范围可以为100-1000nm。之后，可以沉积得到锗材料层，以填充第一沟槽202以及覆盖第一介质层201，也就是说，锗材料层可以形成于第一沟槽202中，以及第一介质层201的上方。之后，可以对锗材料层进行平坦化，以得到锗膜200，且得到的锗膜200的上表面较为平整，参考图9所示。
第一介质层201可以利用沉积工艺和刻蚀工艺得到，沉积工艺例如化学气相沉积、分子束外延等，从而得到第一介质材料层201＇，参考图7所示，刻蚀工艺可以为光刻，具体的，可以在第一介质材料层201＇上形成光刻胶，通过光刻和显影，得到图案化的光刻胶，以光刻胶为掩模进行第一介质材料层201＇的刻蚀得到第一沟槽202以及第一介质层201，之后可以去除光刻胶层，参考图8所示。沉积得到锗材料层的工艺可以是化学气相沉积、分子束外延、原子层沉积(Atomic Layer Deposition，ALD)等。
该方法中，锗膜200形成于第一沟槽202中，以及第一介质层201的上方，由于硅的晶格常数为
Figure BDA0002613515380000051
锗的晶格常数为
Figure BDA0002613515380000052
二者具有晶格常数差异，硅衬底100和锗膜200的晶格失配导致的位错会沿着(111)方向，即位错与水平面成45°，因此当第一沟槽202的深宽比大于1时，可以降低了位错迁移、相互作用和衍生的几率，阻止应力在竖直方向上的传播，这样位错在第一沟槽202的开口处得到抑制甚至消失，因此可以将位错限制在第一沟槽202的内部，使其不会影响位于第一介质层201上方的锗膜200的成膜质量，从而提高锗膜200的上部分的成膜质量。
S103，在锗膜200上外延形成砷化镓膜300，参考图4-图6、图10-图13所示。
本申请实施例中，可以在锗膜200上外延形成砷化镓膜300，锗膜200和砷化镓膜300的晶格常数非常接近，因此二者之间的晶格失配较小，在锗膜200上外延砷化镓膜300，可以减小砷化镓膜300的缺陷，提高砷化镓膜300的质量。
作为一种可能的实施方式，可以直接在锗膜200上全局外延生长得到砷化镓膜300，例如通过沉积工艺形成砷化镓膜300，沉积工艺可以包括化学气相沉积、分子束外延等。
具体的，砷化镓膜300可以通过一步工艺形成，得到完整的均匀的砷化镓膜300，参考图4所示；砷化镓膜300也可以通过两步工艺形成，例如可以在锗膜200上低温(lowtemperature，LT)生长第一砷化镓层301，之后在第一砷化镓层上高温(high temperature，HT)生长第二砷化镓层303，其中低温范围为360-460℃，高温范围为600-700℃；砷化镓膜300也可以通过三步工艺形成，例如可以在锗膜200上低温生长第一砷化镓层301，之后在第一砷化镓层上中温(medium temperature，MT)生长第三砷化镓层302，之后在第三砷化镓层302上高温生长第二砷化镓层303，参考图5和图10所示，其中，低温范围为360-460℃，高温范围为600-700℃，中温范围为460-600℃。具体的，高温可以为690℃，中温可以为600℃，低温可以为450℃。其中，第一砷化镓层301的厚度可以小于或等于100nm，具体的，其厚度范围可以为8-20nm。
其中，低温生长第一砷化镓层301的作用在于，可以释放部分应力，从而使其上的膜层在低应力或无应力的情况下生长得到。中温生长第三砷化镓层302的作用在于，可以作为中间缓冲温度区，促进砷化镓的二维平面生长，改善砷化镓在生长过程中的晶格缺陷，利于其上的第二砷化镓层303的形成，提高砷化镓膜300的质量。高温生长第二砷化镓层303可以得到理想的砷化镓膜300，用于后续形成器件。
作为另一种可能的实施方式，可以在锗膜200上进行选择性外延生长得到砷化镓膜。具体的，可以先在锗膜200上形成第二介质层301，以及贯穿第二介质层301的第二沟槽302，参考图12所示，其中第二介质层301可以为氧化硅或氮化硅，第二沟槽302可以为平行设置的多个沟槽，第二沟槽302的上部尺寸和下部尺寸可以一致，也可以不一致，第二介质层301的厚度范围可以为100-1000nm，第二沟槽302可以和第一沟槽301正对，也可以交错设置，附图12中以交错设置的第二沟槽302和第一沟槽301为例进行说明。之后，可以沉积得到砷化镓材料层，以填充第二沟槽302以及覆盖第二介质层301，也就是说，砷化镓材料层可以形成于第二沟槽302中，以及第二介质层301的上方。之后，可以对砷化镓材料层进行平坦化，以得到砷化镓膜300，且得到的砷化镓膜300的上表面较为平整，参考图6和图13所示。
第二介质层301可以利用沉积工艺和刻蚀工艺得到，沉积工艺例如化学气相沉积、分子束外延等，从而得到第二介质材料层301＇，参考图11所示，刻蚀工艺可以是光刻工艺，例如对第二介质材料层301＇进行刻蚀得到第二沟槽302以及第二介质层301。沉积得到砷化镓材料层的工艺可以是化学气相沉积、分子束外延等，这里的砷化镓材料可以通过高温生长得到。
该方法中，砷化镓膜300形成于第二沟槽302中，以及第二介质层301的上方，可以降低了位错迁移、相互作用和衍生的几率，阻止应力在竖直方向上的传播，这样位错在第二沟槽302的开口处得到了抑制甚至消失，因此可以将位错限制在第二沟槽302的内部，使其不会影响位于第二介质层301上方的砷化镓膜300的成膜质量，从而提高砷化镓膜300的上部分的成膜质量。
本申请实施例提供了一种半导体结构的制造方法，包括提供硅衬底，在硅衬底上外延形成锗膜，在锗膜上外延生长砷化镓膜，这样将锗膜作为硅衬底和砷化镓膜层之间的缓冲层，改善硅衬底和砷化镓膜层之间的晶格失配，减少砷化镓膜层中的反向畴，减少砷化镓膜层中的缺陷，提高基于砷化镓膜层的器件的性能。
基于以上实施例提供的一种半导体结构的制造方法，本申请实施例还提供了一种半导体结构，参考图4所示，半导体结构包括：
硅衬底；
所述硅衬底上的锗膜；
所述锗膜上的砷化镓膜。
可选的，所述硅衬底上形成有第一介质层，以及贯穿第一介质层的第一沟槽，所述锗膜形成于所述第一沟槽中以及覆盖所述第一介质层。
可选的，所述介质层为氧化硅层。
可选的，所述第一沟槽为平行设置的多个沟槽。
可选的，所述砷化镓膜包括所述锗膜上的第一砷化镓层和所述第一砷化镓膜上的第二砷化镓层；所述第一砷化镓层通过低温生长得到，所述低温范围为360-460℃，所述第二砷化镓层通过高温生长得到，所述高温范围为600-700℃。
可选的，所述砷化镓膜还包括所述第一砷化镓层和所述第二砷化镓层之间的第三砷化镓层；所述第三砷化镓层通过中温生长得到，所述中温范围为460-600℃。
可选的，所述第一砷化镓层的厚度小于或等于100nm。
可选的，所述锗膜上形成有第二介质层，以及贯穿第二介质层的第二沟槽；所述砷化镓膜形成于所述第二沟槽中，以及所述第二介质层上。
可选的，所述第二沟槽为平行设置的多个沟槽。
可选的，所述硅衬底为6°斜切硅衬底。
本申请实施例提供了一种半导体结构，包括硅衬底，在硅衬底上的锗膜，在锗膜上的砷化镓膜，这样将锗膜作为硅衬底和砷化镓膜层之间的缓冲层，改善硅衬底和砷化镓膜层之间的晶格失配，减少砷化镓膜层中的反向畴，减少砷化镓膜层中的缺陷，提高基于砷化镓膜层的器件的性能。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (9)

1.一种半导体结构的制造方法，其特征在于，包括：
提供硅衬底；
在所述硅衬底上外延形成锗膜；
在所述锗膜上外延形成砷化镓膜；
所述在所述硅衬底上外延形成锗膜，包括：在所述硅衬底上形成第一介质层，以及贯穿所述第一介质层的第一沟槽；沉积得到锗材料层，以填充所述第一沟槽以及覆盖所述第一介质层；对所述锗材料层进行平坦化，以得到所述锗膜，硅衬底具有双原子台阶，所述锗膜的上表面平整；
所述在所述锗膜上外延形成砷化镓膜，包括：
在所述锗膜上形成第二介质层，以及贯穿所述第二介质层的第二沟槽；
沉积得到砷化镓材料层，以填充所述第二沟槽以及覆盖所述第二介质层；
对所述砷化镓材料层进行平坦化，以得到所述砷化镓膜。
2.根据权利要求1所述的方法，其特征在于，所述介质层为氧化硅层或氮化硅层。
3.根据权利要求1所述的方法，其特征在于，所述第一沟槽为平行设置的多个沟槽。
4.根据权利要求1-3任意一项所述的方法，其特征在于，所述在所述锗膜上外延形成砷化镓膜，包括：
在所述锗膜上低温生长第一砷化镓层；所述低温范围为360-460℃；
在所述第一砷化镓层 上高温生长第二砷化镓层；所述高温范围为600-700℃。
5.根据权利要求4所述的方法，其特征在于，还包括：
在所述第一砷化镓层和所述第二砷化镓层之间中温生长第三砷化镓层；所述中温范围为460-600℃。
6.根据权利要求4所述的方法，其特征在于，所述第一砷化镓层的厚度小于或等于100nm。
7.根据权利要求1所述的方法，其特征在于，所述第二沟槽为平行设置的多个沟槽。
8.根据权利要求1-3任意一项所述的方法，其特征在于，所述硅衬底为6°斜切硅衬底。
9.一种半导体结构，其特征在于，包括：
硅衬底；
所述硅衬底上的锗膜；
所述锗膜上的砷化镓膜；
所述半导体结构还包括第一介质层，以及贯穿所述第一介质层的第一沟槽，所述锗膜形成于所述第一沟槽以及覆盖所述第一介质层；硅衬底具有双原子台阶，所述锗膜的上表面平整；
所述锗膜上形成有第二介质层，以及贯穿第二介质层的第二沟槽；所述砷化镓膜形成于所述第二沟槽中，以及所述第二介质层上。
CN202010762696.7A 2020-07-31 2020-07-31 一种半导体结构及其制造方法 Active CN111681951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010762696.7A CN111681951B (zh) 2020-07-31 2020-07-31 一种半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010762696.7A CN111681951B (zh) 2020-07-31 2020-07-31 一种半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111681951A CN111681951A (zh) 2020-09-18
CN111681951B true CN111681951B (zh) 2023-01-24

Family

ID=72458118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010762696.7A Active CN111681951B (zh) 2020-07-31 2020-07-31 一种半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111681951B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563189A (zh) * 2020-11-13 2021-03-26 广东省大湾区集成电路与系统应用研究院 一种压应力goi的制作方法
CN113764983A (zh) * 2021-08-16 2021-12-07 中山大学 一种在硅上制作垂直腔面发射激光器阵列的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543693A (zh) * 2012-03-06 2012-07-04 中国科学院半导体研究所 锗基赝砷化镓衬底的制备方法
JP2014029992A (ja) * 2012-06-25 2014-02-13 Semiconductor Energy Lab Co Ltd 機能性基板の作製方法および半導体装置の作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005108654A1 (en) * 2004-04-30 2005-11-17 Epispeed S.A. Method for producing virtual ge substrates for iii/v-integration on si(001)
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7358107B2 (en) * 2005-10-27 2008-04-15 Sharp Laboratories Of America, Inc. Method of fabricating a germanium photo detector on a high quality germanium epitaxial overgrowth layer
CN103021812B (zh) * 2012-12-20 2016-02-17 中国科学院上海微系统与信息技术研究所 一种ⅲ-ⅴoi结构的制备方法
CN103177939B (zh) * 2013-03-05 2016-04-20 中国科学院半导体研究所 一种硅基半绝缘iii-v族材料的制备方法
CN103311106B (zh) * 2013-05-14 2015-12-23 中国科学院半导体研究所 低表面粗糙度的硅基砷化镓材料的制备方法
CN103258796B (zh) * 2013-05-14 2015-01-28 中国科学院半导体研究所 硅基高迁移率沟道cmos的制备方法
CN103811305B (zh) * 2014-03-05 2016-08-24 中国科学院半导体研究所 一种硅基半绝缘砷化镓衬底的制备方法
CN110364428B (zh) * 2018-04-11 2021-09-28 中国科学院物理研究所 一种锗-硅基砷化镓材料及其制备方法和应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543693A (zh) * 2012-03-06 2012-07-04 中国科学院半导体研究所 锗基赝砷化镓衬底的制备方法
JP2014029992A (ja) * 2012-06-25 2014-02-13 Semiconductor Energy Lab Co Ltd 機能性基板の作製方法および半導体装置の作製方法

Also Published As

Publication number Publication date
CN111681951A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
US9365949B2 (en) Epitaxial growth of crystalline material
US9064699B2 (en) Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
US8426890B2 (en) Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces
US8119494B1 (en) Defect-free hetero-epitaxy of lattice mismatched semiconductors
US10937898B2 (en) Lateral bipolar junction transistor with dual base region
US9799754B2 (en) Contact structure and extension formation for III-V nFET
US9406506B2 (en) Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
CN111681951B (zh) 一种半导体结构及其制造方法
US7968438B2 (en) Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
CN111668090B (zh) 一种半导体结构及其制造方法
US11232950B2 (en) Structure of epitaxy on heterogeneous substrate and method for fabricating the same
TWI606489B (zh) 利用經旋轉之雙倍寬深比捕獲減少缺陷
KR20230042233A (ko) 핀 손실 방지
CN111681950B (zh) 一种半导体结构及其制造方法
US20150325682A1 (en) Planar semiconductor growth on iii-v material
US10546928B2 (en) Forming stacked twin III-V nano-sheets using aspect-ratio trapping techniques
CN111739788A (zh) 制备锗硅半导体材料层的方法、锗硅半导体材料层
Cantoro et al. Towards the monolithic integration of III-V compound semiconductors on Si: Selective area growth in high aspect ratio structures vs. strain relaxed buffer-mediated epitaxy
Hartmann Epitaxy of Ge layers on blanket and patterned Si (001) for nanoelectronics and optoelectronics
CN112133748A (zh) 一种大尺寸Si衬底的HEMT器件及其制备方法
신건욱 Reduction of threading dislocations in a Ge epitaxial layer grown on a Si (001) substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant