KR20020086511A - 비갈륨 나이트라이드 포스트를 포함하는 기판 상에 갈륨나이트라이드 반도체층을 제조하는 방법 및 이에 따라제조된 갈륨 나이트라이드 반도체 구조물 - Google Patents
비갈륨 나이트라이드 포스트를 포함하는 기판 상에 갈륨나이트라이드 반도체층을 제조하는 방법 및 이에 따라제조된 갈륨 나이트라이드 반도체 구조물 Download PDFInfo
- Publication number
- KR20020086511A KR20020086511A KR1020027010250A KR20027010250A KR20020086511A KR 20020086511 A KR20020086511 A KR 20020086511A KR 1020027010250 A KR1020027010250 A KR 1020027010250A KR 20027010250 A KR20027010250 A KR 20027010250A KR 20020086511 A KR20020086511 A KR 20020086511A
- Authority
- KR
- South Korea
- Prior art keywords
- gallium nitride
- nitride
- pyramid
- growing
- layer
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
- H01L21/0265—Pendeoepitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
Claims (48)
- 갈륨 나이트라이드 반도체 구조물을 제조하는 방법에 있어서,트렌치가 그 사이에 형성되는 복수개의 비갈륨 나이트라이드 포스트를 포함하는 기판을 제공하는 단계- 상기 비갈륨 나이트라이드는 비갈륨 나이트라이드 측벽 및 비갈륨 나이트라이드 상부를 포함하고, 상기 트렌치는 비갈륨 나이트라이드 저부를 포함함 -; 및상기 비갈륨 나이트라이드 상부 상을 포함하여 상기 비갈륨 나이트라이드 포스트 상에 갈륨 나이트라이드를 성장시키는 단계를 포함하는 방법.
- 제1항에 있어서, 상기 성장 단계는상기 비갈륨 나이트라이드 상부 상에 갈륨 나이트라이드 피라미드를 성장시키는 단계; 및 상기 갈륨 나이트라이드 피라미드 상에 갈륨 나이트라이드를 성장시키는 단계를 포함하는 방법.
- 제2항에 있어서, 상기 갈륨 나이트라이드 피라미드를 성장시키는 단계는상기 비갈륨 나이트라이드 상부와 상기 비갈륨 나이트라이드 저부 상에 갈륨 나이트라이드 피라미드를 동시에 성장시키는 단계를 포함하는 방법.
- 제3항에 있어서, 상기 갈륨 나이트라이드 피라미드를 성장시키는 단계는상기 비갈륨 나이트라이드 상부와 상기 비갈륨 나이트라이드 저부 상의 상기 갈륨 나이트라이드 피라미드들 사이에서, 상기 측벽 상에 등각 갈륨 나이트라이드층을 동시에 성장시키는 단계를 더 포함하는 방법.
- 제2항에 있어서, 상기 갈륨 나이트라이드 피라미드 상에 상기 갈륨 나이트라이드를 성장시키는 단계는성장된 갈륨 나이트라이드가 연속 갈륨 나이트라이드층을 형성하도록 합체될 때까지 상기 갈륨 나이트라이드 피라미드 상에 갈륨 나이트라이드를 성장시키는 단계를 포함하는 방법.
- 제5항에 있어서, 상기 갈륨 나이트라이드 피라미드 상에 상기 갈륨 나이트라이드를 성장시키는 단계는갈륨 나이트라이드로 트렌치를 동시에 충전하는 단계를 더 포함하는 방법.
- 제2항에 있어서,상기 갈륨 나이트라이드 피라미드를 성장시키는 단계는 제1 온도에서 수행되고, 상기 갈륨 나이트라이드 피라미드 상에 상기 갈륨 나이트라이드를 성장시키는 단계는 상기 제1 온도보다 높은 제2 온도에서 수행되는 방법.
- 제7항에 있어서,상기 갈륨 나이트라이드 피라미드를 성장시키는 단계와 상기 갈륨 나이트라이드 피라미드 상에 상기 갈륨 나이트라이드를 성장시키는 단계는 온도 외에는 동일한 처리 조건에서 수행되는 방법.
- 제1항에 있어서, 상기 성장 단계는우선 제1 온도에서 갈륨 나이트라이드를 성장시키는 단계; 및다음에 상기 제1 온도보다 높은 제2 온도에서 상기 갈륨 나이트라이드를 성장시키는 단계를 포함하는 방법.
- 제1항에 있어서,상기 비갈륨 나이트라이드 측벽, 상기 비갈륨 나이트라이드 상부 및 상기 비갈륨 나이트라이드 저부를 포함하는 상기 기판 상에 등각 버퍼층을 형성하는 단계는 상기 제공 단계와 성장 단계 사이에서 수행되는 방법.
- 제1항에 있어서, 상기 제공 단계는상기 비갈륨 나이트라이드 기판을 제공하는 단계; 및상기 복수개의 비갈륨 나이트라이드 포스트와 이들 사이에 상기 트렌치를 형성하도록 상기 비갈륨 나이트라이드 기판을 식각하는 단계를 포함하는 방법.
- 제9항에 있어서,상기 제1 온도는 최고로 약 1000℃이고, 상기 제2 온도는 적어도 약 1100℃인 방법.
- 제1항에 있어서, 상기 성장 단계는상기 비갈륨 나이트라이드 상부를 포함하여 상기 비갈륨 나이트라이드 포스트 상에 상기 갈륨 나이트라이드를 마스크 없이 성장시키는 단계를 포함하는 방법.
- 제1항에 있어서, 상기 비갈륨 나이트라이드 측벽은 상기 비갈륨 나이트라이드 포스트의면을 노출시키는 방법.
- 갈륨 나이트라이드 반도체 구조물을 제조하는 방법에 있어서,트렌치가 그 사이에 형성되는 복수개의 비갈륨 나이트라이드 포스트를 갖는 기판을 제공하는 단계- 상기 비갈륨 나이트라이드는 비갈륨 나이트라이드 측벽 및 비갈륨 나이트라이드 상부를 포함하고, 상기 트렌치는 비갈륨 나이트라이드 저부를 포함함 -;제1 온도에서 상기 기판 상에 갈륨 나이트라이드를 성장시키는 단계; 및상기 제1 온도보다 높은 제2 온도에서 상기 기판 상에 갈륨 나이트라이드를 계속 성장시키는 단계를 포함하는 방법.
- 제15항에 있어서,상기 제1 온도는 최고로 약 1000℃이고, 상기 제2 온도는 적어도 약 1100℃인 방법.
- 제15항에 있어서, 상기 계속 성장 단계는상기 갈륨 나이트라이드가 상기 기판 상에 연속 갈륨 나이트라이드층을 형성할 때까지 상기 제2 온도에서 상기 기판 상에 상기 갈륨 나이트라이드를 계속 성장시키는 단계를 포함하는 방법.
- 제15항에 있어서,상기 갈륨 나이트라이드를 성장시키는 단계와 상기 갈륨 나이트라이드를 계속 성장시키는 단계는 온도외에는 동일한 처리 조건에서 수행되는 방법.
- 제15항에 있어서,상기 비갈륨 나이트라이드 측벽, 상기 비갈륨 나이트라이드 상부 및 상기 비갈륨 나이트라이드 저부를 포함하는 상기 기판 상에 등각 버퍼층을 형성하는 단계는 상기 제공 단계와 상기 성장 단계 사이에서 수행되는 방법.
- 제15항에 있어서, 상기 제공 단계는상기 비갈륨 나이트라이드 기판을 제공하는 단계; 및상기 복수개의 비갈륨 나이트라이드 포스트와 이들 사이에 트렌치를 형성하도록 상기 비갈륨 나이트라이드 기판을 식각하는 단계를 포함하는 방법.
- 제15항에 있어서, 상기 성장 단계 및 상기 계속 성장 단계는상기 갈륨 나이트라이드를 마스크 없이 성장시키는 단계 및 상기 갈륨 나이트라이드를 마스크 없이 계속 성장시키는 단계를 포함하는 방법.
- 제15항에 있어서, 상기 비갈륨 나이트라이드 측벽은 상기 비갈륨 나이트라이드 포스트의면을 노출시키는 방법.
- 반도체 구조물을 제조하는 방법에 있어서,제1 재료의 기판을 제공하는 단계- 상기 기판은 상기 제1 재료를 포함하고 트렌치가 사이에 형성되는 복수개의 포스트를 포함하며, 상기 포스트는 상기 제1 재료의 측벽 및 상부를 포함하고, 상기 트렌치는 상기 제1 재료의 저부를 포함함 -; 및상기 제1 재료의 상기 상부를 포함하여 상기 포스트 상에 제2 반도체 재료를 성장시키는 단계를 포함하는 방법.
- 제23항에 있어서, 상기 성장 단계는상기 상부 상에 상기 제2 반도체 재료의 피라미드를 성장시키는 단계; 및상기 피라미드 상에 상기 제2 반도체 재료를 성장시키는 단계를 포함하는 방법.
- 제24항에 있어서, 상기 피라미드 상에 상기 제2 반도체 재료를 성장시키는 단계는상기 성장된 제2 반도체 재료가 제2 반도체 재료의 연속층을 형성하도록 합체될 때까지 상기 피라미드 상에 상기 제2 반도체 재료를 성장시키는 단계를 포함하는 방법.
- 제23항에 있어서,상기 측벽, 상기 상부 및 상기 저부를 포함하는 상기 기판 상에 등각 버퍼층을 형성하는 단계는 상기 제공 단계와 상기 성장 단계 사이에서 수행되는 방법.
- 제23항에 있어서, 상기 성장 단계는상기 제1 재료의 상부를 포함하여 상기 포스트 상에 상기 제2 반도체 구조 재료를 마스크 없이 성장시키는 단계를 포함하는 방법.
- 제23항에 있어서, 상기 측벽은 상기 제1 재료의면을 노출시키는 방법.
- 갈륨 나이트라이드 반도체 구조물에 있어서,트렌치가 그 사이에 형성되는 복수개의 비갈륨 나이트라이드 포스트를 갖는 기판- 상기 비갈륨 나이트라이드는 비갈륨 나이트라이드 측벽 및 비갈륨 나이트라이드 상부를 포함하고, 상기 트렌치는 비갈륨 나이트라이드 저부를 포함함 -; 및상기 비갈륨 나이트라이드 상부를 포함하는 상기 비갈륨 나이트라이드 포스트 상의 갈륨 나이트라이드층을 포함하는 구조물.
- 제29항에 있어서,상기 갈륨 나이트라이드층은 상기 비갈륨 나이트라이드 상부 상에 갈륨 나이트라이드 피라미드를 포함하는 구조물.
- 제30항에 있어서,상기 갈륨 나이트라이드층은 상기 갈륨 나이트라이드 피라미드 상에 갈륨 나이트라이드 영역을 더 포함하는 구조물.
- 제30항에 있어서,상기 갈륨 나이트라이드층은 상기 비갈륨 나이트라이드 저부 상에 제2 갈륨나이트라이드 피라미드를 더 포함하는 구조물.
- 제32항에 있어서,상기 갈륨 나이트라이드층은 상기 갈륨 나이트라이드 피라미드와 상기 제2 갈륨 나이트라이드 피라미드 사이에서 상기 측벽 상에 등각 갈륨 나이트라이드층을 더 포함하는 구조물.
- 제31항에 있어서,상기 갈륨 나이트라이드 영역은 연속 갈륨 나이트라이드층을 형성하는 구조물.
- 제30항에 있어서,상기 갈륨 나이트라이드층은 상기 트렌치를 충전하는 구조물.
- 제29항에 있어서,상기 비갈륨 나이트라이드 측벽, 상기 비갈륨 나이트라이드 상부 및 상기 비갈륨 나이트라이드 저부를 포함하는 상기 기판 상에 등각 버퍼층을 더 포함하고, 상기 갈륨 나이트라이드층은 상기 기판에 대향하는 등각 버퍼층 상에 있는 구조물.
- 제29항에 있어서,상기 구조물은 그 내부에 마스크층이 없는 구조물.
- 제29항에 있어서,상기 비갈륨 나이트라이드 측벽은 상기 비갈륨 나이트라이드 포스트의면을 노출시키는 구조물.
- 반도체 구조물에 있어서,제1 재료의 기판- 상기 기판은 상기 제1 재료를 포함하고 트렌치가 사이에 형성되는 복수개의 포스트를 포함하며, 상기 포스트는 상기 제1 재료의 측벽 및 상부를 포함하고, 상기 트렌치는 상기 제1 재료의 저부를 포함함 -; 및상기 제1 재료의 상부를 포함하여 상기 포스트 상의 제2 반도체 재료의 층을 포함하는 구조물.
- 제39항에 있어서,상기 제2 반도체 재료의 층은 상기 상부 상에 제2 반도체 재료의 피라미드를 포함하는 구조물.
- 제40항에 있어서,상기 제2 반도체 재료의 층은 상기 피라미드 상에 제2 재료의 영역을 더 포함하는 구조물.
- 제40항에 있어서,상기 제2 재료의 층은 상기 저부 상에 제2 재료의 제2 피라미드를 더 포함하는 구조물.
- 제42항에 있어서,상기 제2 재료의 층은 상기 측벽 상에 제2 반도체 재료의 등각층을 상기 피라미드와 상기 제2 피라미드 사이에 더 포함하는 구조물.
- 제41항에 있어서,상기 제2 반도체 재료의 영역은 제2 반도체 재료의 연속층을 형성하는 구조물.
- 제39항에 있어서,상기 제2 반도체 재료의 층은 상기 트렌치를 충전하는 구조물.
- 제39항에 있어서,상기 측벽, 상기 상부 및 상기 저부를 포함하는 상기 기판 상에 등각 버퍼층을 더 포함하고, 상기 제2 반도체 재료의 층은 상기 기판에 대향하는 등각 버퍼층 상에 있는 구조물.
- 제39항에 있어서,상기 구조물은 그 내부에 마스크층이 없는 구조물.
- 제39항에 있어서,상기 측벽은 상기 제1 재료의면을 노출시키는 구조물.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US50105700A | 2000-02-09 | 2000-02-09 | |
US09/501,057 | 2000-02-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020086511A true KR20020086511A (ko) | 2002-11-18 |
KR100865600B1 KR100865600B1 (ko) | 2008-10-27 |
Family
ID=23991977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020027010250A KR100865600B1 (ko) | 2000-02-09 | 2000-08-22 | 갈륨 나이트라이드 반도체 구조물 및 그 제조 방법, 및 반도체 구조물 및 그 제조 방법 |
Country Status (5)
Country | Link |
---|---|
JP (2) | JP4801306B2 (ko) |
KR (1) | KR100865600B1 (ko) |
CN (1) | CN1248288C (ko) |
AU (1) | AU2001218182A1 (ko) |
WO (1) | WO2001059819A1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2276059A1 (en) | 2000-08-04 | 2011-01-19 | The Regents of the University of California | Method of controlling stress in gallium nitride films deposited on substrates |
US6649287B2 (en) | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
US6956250B2 (en) | 2001-02-23 | 2005-10-18 | Nitronex Corporation | Gallium nitride materials including thermally conductive regions |
US6611002B2 (en) | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
US7233028B2 (en) | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
KR100454908B1 (ko) * | 2002-02-09 | 2004-11-06 | 엘지전자 주식회사 | 질화갈륨 기판의 제조방법 |
JP4513446B2 (ja) * | 2004-07-23 | 2010-07-28 | 豊田合成株式会社 | 半導体結晶の結晶成長方法 |
CN100365767C (zh) * | 2004-09-17 | 2008-01-30 | 同济大学 | 一种提高氮化镓基材料外延层质量的衬底处理方法 |
JP4744245B2 (ja) * | 2004-11-05 | 2011-08-10 | シャープ株式会社 | 窒化物半導体素子 |
TW200703463A (en) | 2005-05-31 | 2007-01-16 | Univ California | Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO) |
JP4793824B2 (ja) * | 2006-08-28 | 2011-10-12 | シャープ株式会社 | 窒化物半導体層の形成方法 |
JP5003719B2 (ja) * | 2009-05-07 | 2012-08-15 | 豊田合成株式会社 | 半導体素子及び結晶成長基板 |
TWI562195B (en) | 2010-04-27 | 2016-12-11 | Pilegrowth Tech S R L | Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication |
KR101622309B1 (ko) | 2010-12-16 | 2016-05-18 | 삼성전자주식회사 | 나노구조의 발광소자 |
JP5811009B2 (ja) | 2012-03-30 | 2015-11-11 | 豊田合成株式会社 | Iii族窒化物半導体の製造方法及びiii族窒化物半導体 |
JP6020357B2 (ja) | 2013-05-31 | 2016-11-02 | 豊田合成株式会社 | Iii族窒化物半導体の製造方法及びiii族窒化物半導体 |
JP6485299B2 (ja) * | 2015-06-05 | 2019-03-20 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
US9960127B2 (en) | 2016-05-18 | 2018-05-01 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
US10134658B2 (en) | 2016-08-10 | 2018-11-20 | Macom Technology Solutions Holdings, Inc. | High power transistors |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2569099B2 (ja) * | 1987-12-25 | 1997-01-08 | 株式会社日立製作所 | エピタキシャル成長方法 |
JPH05234900A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | 半導体装置の製造方法 |
DE19725900C2 (de) * | 1997-06-13 | 2003-03-06 | Dieter Bimberg | Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten |
JP3930161B2 (ja) * | 1997-08-29 | 2007-06-13 | 株式会社東芝 | 窒化物系半導体素子、発光素子及びその製造方法 |
US6201262B1 (en) * | 1997-10-07 | 2001-03-13 | Cree, Inc. | Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure |
WO1999044224A1 (en) * | 1998-02-27 | 1999-09-02 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby |
JP4005701B2 (ja) * | 1998-06-24 | 2007-11-14 | シャープ株式会社 | 窒素化合物半導体膜の形成方法および窒素化合物半導体素子 |
JP4352473B2 (ja) * | 1998-06-26 | 2009-10-28 | ソニー株式会社 | 半導体装置の製造方法 |
JP2000031068A (ja) * | 1998-07-14 | 2000-01-28 | Mitsubishi Cable Ind Ltd | GaN系結晶成長用基板 |
JP3471685B2 (ja) * | 1999-03-17 | 2003-12-02 | 三菱電線工業株式会社 | 半導体基材及びその製造方法 |
JP3471700B2 (ja) * | 1999-03-17 | 2003-12-02 | 三菱電線工業株式会社 | 半導体基材 |
-
2000
- 2000-08-22 CN CNB00818903XA patent/CN1248288C/zh not_active Expired - Lifetime
- 2000-08-22 KR KR1020027010250A patent/KR100865600B1/ko active IP Right Grant
- 2000-08-22 WO PCT/US2000/040724 patent/WO2001059819A1/en active Application Filing
- 2000-08-22 JP JP2001559046A patent/JP4801306B2/ja not_active Expired - Lifetime
- 2000-08-22 AU AU2001218182A patent/AU2001218182A1/en not_active Abandoned
-
2010
- 2010-09-24 JP JP2010213073A patent/JP5323792B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
AU2001218182A1 (en) | 2001-08-20 |
JP2003526907A (ja) | 2003-09-09 |
JP4801306B2 (ja) | 2011-10-26 |
WO2001059819A1 (en) | 2001-08-16 |
CN1451173A (zh) | 2003-10-22 |
CN1248288C (zh) | 2006-03-29 |
JP5323792B2 (ja) | 2013-10-23 |
JP2010283398A (ja) | 2010-12-16 |
KR100865600B1 (ko) | 2008-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7095062B2 (en) | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby | |
JP5323792B2 (ja) | 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体 | |
JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
JP4223219B2 (ja) | 窒化ガリウム半導体層の製造方法 | |
JP4529846B2 (ja) | Iii−v族窒化物系半導体基板及びその製造方法 | |
US20120068192A1 (en) | CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES | |
JP2008542183A (ja) | 側壁を用いた選択横方向エピタキシャル成長(sleo)法による無極性および半極性iii族窒化物の欠陥低減方法及び装置 | |
US9252012B2 (en) | Method of fabricating a nitride substrate | |
JP4356208B2 (ja) | 窒化物半導体の気相成長方法 | |
KR101083500B1 (ko) | 질화갈륨 기판 제조방법 | |
JP2004363251A (ja) | 3−5族化合物半導体とその製造方法 | |
KR101083496B1 (ko) | 질화갈륨 기판 제조방법 | |
KR102062381B1 (ko) | 질화물 반도체층 성장 방법 및 질화물 반도체 소자 제조 방법 | |
JP2005179171A (ja) | Inドーピングを通したGaN側面成長方法 | |
JP4137633B2 (ja) | 3−5族化合物半導体の製造方法 | |
JP4747319B2 (ja) | ヘテロエピタキシャル成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121009 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191010 Year of fee payment: 12 |