CN1451173A - 在含有非氮化镓柱体的基板上制造氮化镓半导体层,并由此制造氮化镓半导体结构的方法 - Google Patents

在含有非氮化镓柱体的基板上制造氮化镓半导体层,并由此制造氮化镓半导体结构的方法 Download PDF

Info

Publication number
CN1451173A
CN1451173A CN00818903A CN00818903A CN1451173A CN 1451173 A CN1451173 A CN 1451173A CN 00818903 A CN00818903 A CN 00818903A CN 00818903 A CN00818903 A CN 00818903A CN 1451173 A CN1451173 A CN 1451173A
Authority
CN
China
Prior art keywords
gallium nitride
cylinder
pyramid
grown
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00818903A
Other languages
English (en)
Other versions
CN1248288C (zh
Inventor
罗伯特·F·戴维斯
凯文·J·林斯卡姆
托马斯·杰赫克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Carolina State University
University of California
Original Assignee
North Carolina State University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Carolina State University filed Critical North Carolina State University
Publication of CN1451173A publication Critical patent/CN1451173A/zh
Application granted granted Critical
Publication of CN1248288C publication Critical patent/CN1248288C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Abstract

基板上含有许多非氮化镓柱体，柱体之间有沟槽，柱体限定出了沟槽的界限；其中非氮化镓柱体包括非氮化镓材料侧壁和非氮化镓材料顶面，沟槽包括非氮化镓材料底面。氮化镓生长在非氮化镓柱体上，包括生长在柱体的顶面上。理想的情况是，金字塔形氮化镓生长在非氮化镓柱体的顶面上，然后氮化镓生长在金字塔形的氮化镓上面。理想的情况是，金字塔形氮化镓在第一温度下生长，然后氮化镓在高于第一温度的第二温度下生长。理想的情况是，第一温度在1000℃左右或低于1000℃，第二温度位于1100℃左右或高于1100℃。但理想的情况是，除温度外，这两个生长步骤所使用的工艺条件是相同的。理想的情况是，在金字塔形氮化镓上方所生长出来的氮化镓连接起来形成连续的氮化镓层。因此，在氮化镓生长过程中无需形成掩模。再者，氮化镓的生长除温度变化之外使用的是相同的工艺条件。因此，氮化镓可以进行不间断的生长。

Description

在含有非氮化镓柱体的基板上制造氮化镓半导体层， 并由此制造氮化镓半导体结构的方法
联邦政府资助的研究
本发明在政府支持下，依照海军N00014-96-1-0765、N00014-98-1-0384及N00014-98-1-0654号研究合同进行的。政府拥有本发明的一定权利。
发明领域
本发明与微电子装置及制造方法有关，更具体而言，本发明涉及氮化镓半导体装置及其制造方法。
发明背景
为了应用于微电子装置中，正在对氮化镓进行广泛的研究；其中的微电子装置除晶体管之外还包括场致发射器和光电装置。应该理解的是，正如本发明所用的，氮化镓还包括像氮化铝镓、氮化铟镓和氮化铝铟镓这样的氮化镓合金。
制造基于氮化镓的微电子装置的主要问题是制造缺损密度低的氮化镓半导体层。目前知道，氮化镓生长在其上面的基板是导致缺损密度的一个因素。因此，虽然氮化镓层生长在蓝宝石衬底上，但目前知道，使氮化镓在氮化铝缓冲层上生长可以降低缺损密度；氮化铝自身生成在碳化硅衬底上。尽管取得了这些进展，但是仍希望继续降低缺损密度。
目前还知道，通过在氮化镓层上形成掩模可以降低缺损密度，掩模至少含有一处开口，这一开口使位于下方的氮化镓暴露出来，并使位于开口下方的氮化镓出现横向生长，穿过开口生长到掩模的上面来。这一技术被称为“外延横向附生”。氮化镓层可以横向生长，直至在掩模上方的氮化镓连接起来形成单独的氮化镓层。为了生成连续的、缺损密度相对较低的氮化镓层，在横向附生的氮化镓层上再形成一层掩模；第二层掩模至少含有一处开口，这一开口与下方掩模的开口在位置上是错开的。然后外延横向附生穿过第二层掩模的开口继续进行，形成附生的连续的、低缺损密度的第二层氮化镓。然后微电子装置可以形成在第二层氮化镓上。例如，在Nam等人的“LateralEpitaxy of Low Defect Density GaN Layers Via OrganometallicVapor Phase Epitaxy(经有机金属汽相外延形成的低缺损密度氮化镓层的横向外延)”以及Zheleva等人的“Dislocation DensityReduction Via Lateral Epitaxy in Selectively Grown GaN Structures(在有选择地生长的氮化镓结构中借助横向外延附生减少位错密度)”中对氮化镓的外延横向附生已有描述。第一篇文章位于1997年11月3日出版的《应用物理学通讯》第71卷第18期的2638-2640页，第二篇文章位于1997年10月27日出版的《应用物理学通讯》第71卷第17期的2472-2474页，在此通过引证将这两篇文章的描述并入本文。
目前还知道，通过在底层氮化镓中形成至少一个沟槽或柱体来定义至少一个侧壁可以生产低缺损密度的氮化镓层。然后，一层氮化镓从至少一个侧壁横向生长出来。理想的情况是，横向生长持续到横向长出的氮化镓层在沟槽范围内连接起来为止。理想的情况是，横向生长还一直继续，直至从侧壁生长出来的氮化镓层横向蔓延到柱体的顶端之上为止。为了促进横向生长、氮化镓的成核作用和在垂直方向上生长，柱体的顶端和/或沟槽底面可以被掩模覆盖。沟槽和/或柱体的侧壁的横向生长也被称为“悬挂外延(Pendeoepitaxy)”，并在下面列举的出版物中进行了描述：Zheleva等人的“Pendeo-Epitaxy：A NewApproach for Lateral Growth of Gallium Nitride Films(悬挂外延：氮化镓膜体横向生长的新方法)”，以及Linthicum等人的“Pendeoepitaxy of Gallium Nitride Thin Films(氮化镓薄膜的悬挂外延)”。前一篇文章位于1999年2月出版的《电子材料杂志》第28卷第4期的L5-L8页；后一篇文章位于1999年2月出版的《应用物理学通讯》的第75卷第2期的196-198页，在此通过引证将它们的描述并入本文。
不利的情况是，在外延横向附生和/或悬挂外延过程中，外延横向附生和悬挂外延都要使用一层或多层掩模来覆盖位于下面的氮化镓层。这些掩模会使制造过程变得复杂化。再者，在掩模形成间隔内氮化镓要经历多个生长步骤。多个生长步骤同样会使制造过程复杂化，因为为了形成掩模，需要将这些结构从生长室中除去。因此，尽管最近在外延横向附生和悬挂外延技术上取得了一些进展，但还是需要一种无需掩模层和/或不必中断氮化镓生长过程的氮化镓半导体层制造方法。
发明概述
本发明提供含有非氮化镓柱体的基板，基板上有沟槽，其中非氮化镓柱体的侧壁和顶面均是非氮化镓材料，沟槽的底面为非氮化镓材料。这些基片在本文中也被称为“特种结构”基片。然后使氮化镓生长在非氮化镓柱体上，包括生长在柱体的顶面上。理想的情况是，金字塔形氮化镓生长在非氮化镓柱体的顶面上，然后氮化镓生长在金字塔形的氮化镓上面。理想的情况是，金字塔形氮化镓在第一温度下生长，然后氮化镓在高于第一温度的第二温度下生长。理想的情况是，第一温度在1000℃左右或低于1000℃，第二温度位于1100℃左右或高于1100℃。但理想的情况是，除温度外，这两个生长步骤所使用的工艺条件是相同的。理想的情况是，在金字塔形氮化镓上方所生长出来的氮化镓连接起来形成连续的氮化镓层。
因此，在氮化镓生长过程中无需提供掩模，氮化镓就可以在特种基片上生长出来。再者，氮化镓的生长除温度变化之外使用的是相同的工艺条件。因此，可以进行不间断的氮化镓生长。因此，培养出缺损密度低的氮化镓层可以使用简单的工艺条件，例如，缺损密度可以小于105/平方厘米。
当氮化镓在非氮化镓顶面生长期间，氮化镓也同时在非氮化镓的底面上生长。再者，在位于顶面的金字塔形氮化镓与非氮化镓的底面之间的侧壁上也形成共形氮化镓层。由于金字塔上氮化镓不断的生长，沟槽也会同时填充有氮化镓。在生长出金字塔形的氮化镓之前，在基板的非氮化镓侧壁、非氮化镓顶面以及非氮化镓底面上会形成相似的缓冲层。举例而言，可以使用相似的氮化铝层。
因此，根据本发明，使用特种结构的基板可以制造氮化镓半导体结构；该基板上含有许多非氮化镓柱体，柱体之间有沟槽，柱体限定出了沟槽的界限；其中非氮化镓柱体的侧壁和顶面均是非氮化镓材料，沟槽的底面为非氮化镓材料。理想的情况是，基板的非氮化镓顶面以及非氮化镓底面上没有覆盖材料。然后氮化镓在第一温度下生长，然后氮化镓在高于第一温度的第二温度下继续生长。理想的情况是，在第二温度下的生长保持连续，直至氮化镓在基板上形成连续的氮化镓层。
理想的情况是，根据本发明制造出的氮化镓半导体结构包括特种结构的基板；该基板上含有许多非氮化镓柱体，柱体之间有沟槽，柱体限定出了沟槽的界限；其中非氮化镓柱体的侧壁和顶面均是非氮化镓材料，沟槽的底面为非氮化镓材料。在包括非氮化镓顶面的非氮化镓柱体上提供一层氮化镓。理想的情况是，基板的非氮化镓顶面以及非氮化镓底面上没有覆盖材料。理想的情况是，在非氮化镓柱体的顶面形成金字塔形状的氮化镓层。氮化镓层还包括金字塔形氮化镓上面的氮化镓区域。在非氮化镓底面上也同样形成第二氮化镓金字塔。在位于金字塔形氮化镓与第二氮化镓金字塔之间的基板侧壁上也形成相似的氮化镓层。理想的情况是，氮化镓覆盖区域形成连续的氮化镓层，并填充在基板的沟槽之中。在基板上还可以提供类似的缓冲层，氮化镓层位于类似的缓冲层之上，缓冲层与基板相对。
最理想的情况是，将本发明用作于制造无需覆盖层或不间断氮化镓外延生长的氮化镓半导体结构。依据本发明，可以得到简便的氮化镓半导体结构制造工艺过程，由此可以满足新型的氮化镓半导体工业的需要。然而，还应理解的是，当提供了由第一种材料组成的基板后，还可使用本发明让第二种半导体材料生长在由第一种材料组成的基板上面的柱体上，从而制造出非氮化镓半导体结构。同样，本发明还可以提供由第一种材料组成的特种结构基板和位于第一种材料构成的柱体上的第二种半导体材料层组成的半导体结构。
图示简介
图1-6是在本发明的中间制造步骤中氮化镓半导体结构的剖面图。
优选实施方案的详细说明
现在结合本文后面所附的图示对本发明进行更全面的说明，附图中所示的是本发明的优选实施方案。然而，本发明可以以多种方式加以实施，不应认为本发明只局限于这里所给出的实施方案。这些实施方案的目的在于使本文的说明详尽、完善，并将本发明的范围充分地转达给本领域内的技术人员。在图示中，为了清晰起见，对一些层、区域或基板进行了放大处理。在所有图示中，相同的数字代表相同的元件。要理解的是，当像层、区域或基板这样的元件被指明位于其他元件上面时，它可以直接位于其他元件之上，或存在居中元件。此外，本文所说明及图示表明的每种实施方案还包括其补充传导型实施方案。
现在参照图1-6对依照本发明的实施方案制造氮化镓半导体结构的方法进行说明。如图1所示，所提供的基板100包括许多非氮化镓柱体100a，柱体之间有沟槽100b，柱体限定出了沟槽的界限。基板100也被称为“特种结构基板”。非氮化镓柱体100a包括非氮化镓侧壁100c和非氮化镓顶面100d。沟槽100b包括非氮化镓底面100e。
本领域的技术人员应该理解，基板100可以是单晶基板或是含有一层或多层单晶层的基板；基板上有柱体100a和沟槽100b。单晶基板或单晶层基板具体可包括单晶硅、碳化硅和/或蓝宝石基板，但基板并非只限于这些种类的基板。还应理解的是，柱体100a和沟槽100b可以使用选择性蚀刻方法和/或选择性外延生长法加以界定。可以使用标准干法或湿法蚀刻技术进行蚀刻，蚀刻时最好使用一层掩模，蚀刻完毕后将掩模除去。本领域技术人员对含有柱体及沟槽的基板的制造方法十分熟悉，故本文对此无需进行详细的说明。
正如下面将要说明的，通过对基板100进行表面结构处理，可以降低后来氮化镓晶种附着过程中的缺损，并使缺损达到最低限度。表面结构处理还可在冷却过程中缓解应力，从而降低最终氮化镓半导体层中裂缝的形成。应力是由于基板材料和氮化镓的热膨胀系数不一致造成的。
还应理解的是，沟槽100b应该有足够的深度；这样，从沟槽底面不希望生长出来的低质量氮化镓就不会影响高质量氮化镓的生长，如下面所述。此外，柱体100a最好是成带状；并足够窄。例如，其宽度可小于或等于1微米，这样，在非氮化镓顶面100d上可以形成氮化镓的小金字塔晶种。正如下面将要说明的，最初在非氮化镓顶面100d形成的氮化镓金字塔晶种可能有缺损，所以降低氮化镓金字塔晶种的尺寸可以降低氮化镓晶种材料的初始缺损总量。由于基板、缓冲层和所生长的氮化镓之间热膨胀系数的差距造成的总机械应力也会随之降低，氮化镓金字塔的生长完成时间以及悬挂外延的初始生长时间也会缩短。
当柱体100a成带状时，带状最好是沿着蓝宝石或碳化硅基板100的方向1100展开，并沿着硅基板100的方向110，这样可使以后生长出来的氮化镓层的1120平面暴露出来。总而言之，柱体带应使蓝宝石及碳化硅基板的1120平面暴露出来。举例而言，如果使用与通常使用的C表面相对的蓝宝石的A表面，则晶片平面的方向为0001。为了使1120平面暴露出来，蚀刻是在与0001方向相平行的方向上进行的。然而，还应理解的是，侧壁100c与基板100可能不是相垂直的，而是成斜交的。最后，还应理解的是，虽然图1剖面图表明了侧壁100c，但柱体100a和沟槽100b所界定的细长区域可以是直线形的、V形的或其他形状的。柱体100a之间相隔一定的距离，柱体100a还被称为“台面”、“基座”或“柱”。沟槽100b也被称为“井”。
现在参见图2，然后可选的缓冲层102在包括非氮化镓侧壁100c、非氮化镓顶面100d和非氮化镓底面100e的基板100上形成。当非氮化镓柱体100a是由硅组成时，缓冲层可由碳化硅和/或氮化铝构成。当非氮化镓柱体100a是由碳化硅组成时，缓冲层可由高温氮化铝构成。最后，当非氮化镓柱体100a是由蓝宝石组成时，相似缓冲层可由低温氮化镓和/或氮化铝构成。其他种类的缓冲层可用于这里或其他的非氮化镓柱体100a。本领域技术人员对于在基板上制造缓冲层十分熟悉，故本文对此无需进行详细的说明。
现在参见图3，氮化镓生长在非氮化镓柱体100a上，包括生长在柱体的顶面上。更具体而言，形成了氮化镓层110，其中包括位于非氮化镓顶面100d上方的氮化镓金字塔110a。这些金字塔110a也被称为“晶种外形”。应理解的是，晶种外形不一定是金字塔形状的，但可以有光亮的顶面。正如同样在图3中所示的，第二氮化镓金字塔110b也同时在非氮化镓底面100e上形成。最后，共形的氮化镓区域110c也在非氮化镓柱体100a的侧壁100c上同时形成。氮化镓层的生长最好是通过三乙基镓这种金属有机化合物的气相取向附生方法，例如，在13～39微摩尔/分、1500sccm氨和3000sccm氢稀释剂条件下，并在低温下，最好是在1000℃或低于1000℃的温度下进行氮化镓层的生长。氮化镓的MOCVD生长的详细情况可以在前面引用的Nam等人以及Zheleva等人所公布的文章找到。其他的生长方法也可以使用。
现在将详细说明氮化镓层的生长。如图3所示，本发明尤其适用于在非氮化镓柱体100a的顶面100d上面生成金字塔形状的氮化镓晶种外形110a。以前对氮化镓选择性区域生长所进行的研究表明当氮化镓金字塔穿过掩模的开口生长时，会得到两个氮化镓材料区域。一个区域的缺损密度相对较高，这一区域集中在金字塔的顶点。另一个区域几乎没有缺损，这一区域在金字塔周围。例如，请见Nam等人在1998年《电子材料杂志》第27卷第4期的233-237页所发表的题为《通过金属有机化合物的气相取向附生在二氧化硅表面上进行氮化镓膜的横向外延附生》的文章。在此通过引证将该文章的描述并入本文。
根据本发明，在非氮化镓柱体100a的顶面100d上面的金字塔形状的氮化镓110a能形成这两个相同的区域。一旦几乎没有缺损的区域形成后，可以改变生长参数来加强金字塔相对无缺损区域的横向生长，正如下面所述，这将形成几乎无缺损的氮化镓表层。
如上面所述的，金字塔尤其应在低温下通过金属有机化合物的气相取向附生过程形成，最好是在1000℃左右或低于1000℃。氮化镓在宽度为1微米的柱体上可以形成宽度为2微米；高度为2微米金字塔。在这种情况下，金字塔110a的内核部分110a’部分的宽度为1微米左右；高约1微米，缺损密度高，缺损密度为108/平方厘米或更高。而金字塔110a的外层部分110a”缺损相对较低，缺损密度在105/平方厘米左右或更低。在柱体100a的侧壁100c上的共形层110c的缺损密度高，在底面100e上的第二金字塔110b的缺损密度也较高；比如约高于108/平方厘米。还应理解的是，在图3中，在氮化镓层110生长之前或生长过程中不必使用掩模。
现在参见图4，然后氮化镓最好是在氮化镓金字塔110a的横向进行生长。此外，如图4所示，还可能发生垂直方向的生长。应理解的是，这里所用的术语“横向”是指与侧壁100c相垂直的方向。正如这里所使用的，术语“垂直”是指与侧壁100c相平行的方向。
对于方向朝1100方向的柱体带而言，随着温度的升高，晶体结构可能会发生变化。因此，在低温下，比如在1000℃或1000℃以下时，可能会得到如图3所示的金字塔形状的剖面。在较高温度，比如在1100℃或1100℃以上时，可能会得到正方形形状的剖面。因此，通过提高温度，比如提高到1100℃或1100℃以上，但不改变任何其他生长参数，这样可促进氮化镓120在金字塔110a的外层部分110”的横向生长。与氮化镓的外延横向附生及悬挂外延一样，从金字塔110a低缺损外层部分110”生长出来的氮化镓的线性及平面缺损密度比较低。如图5和图6所示的，理想的情况是，在柱体110a的顶面100d上面的氮化镓层120可以连续地生长，直至氮化镓层120连接起来形成连续的氮化镓半导体层130。在生长期间，沟槽100b也同时被氮化镓所填充。
应该理解的是，在使用金属有机化合物的气相取向附生方法增加相对于纵向生长的横向生长时，可以改变母料III-V比例。应该理解的是，在晶种外形生长形成尖锐突起的或平坦的晶种外形时，也可以改变母料III-V比例。提高氨(组份V)的量和/或降低镓(组份III)的量，即总体上提高V/III的比例尤其会促进横向生长。一旦氮化镓层120连接起来，则通过提高镓(组份III)的量和/或降低氨(组份V)的量，即总体上降低V/III的比例来促进连续的氮化镓层130的纵向生长。
图3～6所示的氮化镓生长无需使用掩模，因此，制造低缺损、连续的氮化镓层130无需在氮化镓层上形成掩模。这样便简化了制造工艺过程。此外，金字塔110a的形成以及后来氮化镓层120的形成可以在同一生长室中进行，只是要提高温度而保持其它的工艺参数不变。因此本发明提供了一种简单的工艺过程。
因此，缺损密度在约105/平方厘米或更低的低缺损密度氮化镓半导体层可以在含有硅、碳化硅和/或其他材料的基板上生长出来。生长掩模可以被取消，高质量的氮化镓可以按某一生长速度进行生长。氮化镓晶种金字塔110a可以抑制由于异质外延生长所造成的线性错位。在横向生长的氮化镓材料体积中可以获得小于约105/平方厘米的缺损密度。低缺损密度的氮化镓层130的体积只是受基板尺寸的限制。理想的情况是，由于基板与表层的晶格错位所引起的线性缺损只是限制在金字塔110a’的顶点上，由此抑制了内层部分110a’的大部分缺损。
现在参见图6，根据本发明制造出的氮化镓结构包括基板100，基板100含有许多非氮化镓柱体，柱体之间有沟槽，柱体限定出了沟槽的界限，其中非氮化镓柱体100a包括非氮化镓材料的侧壁100c和非氮化镓材料的顶面100d，沟槽包括非氮化镓材料的底面100e。非氮化镓柱体100a上包括氮化镓层100，非氮化镓柱体100a包括非氮化镓顶面100d。理想的情况是，氮化镓层110包含位于非氮化镓顶面100d上面的氮化镓金字塔110a。在氮化镓金字塔110a上面是氮化镓区域120。在非氮化镓材料的底面100e上是第二氮化镓金字塔110b。在位于氮化镓金字塔110a和第二氮化镓金字塔110b之间的侧壁100c上是共形氮化镓层110c。理想的情况是，氮化镓区域120形成连续的氮化镓层130。理想的情况是，氮化镓层110还填入到沟槽中。在基板上还可以提供共形缓冲层102，其中氮化镓层110在共形缓冲层102上面，与基板100相对。
在这些附图和这份说明书中，对本发明的典型的优选实施方案进行了说明，虽然使用了专用术语，但是它们仅仅被用于普通的及描述的意义上，而不是作为限制的目的，本发明的范围将在下面的权利要求书中予以界定。

Claims (48)

1.制造氮化镓半导体结构的方法，该方法包括如下步骤：提供含有许多非氮化镓柱体基板，柱体之间有沟槽，柱体限定出了沟槽的界限；其中非氮化镓柱体包括非氮化镓侧壁和非氮化镓顶面，沟槽包括非氮化镓底面；使氮化镓在非氮化镓柱体上生长，包括在柱体的顶面上生长。
2.如权利要求1中的方法，其中生长步骤包括以下步骤：使金字塔形氮化镓生长在非氮化镓柱体的顶面上；并使氮化镓在金字塔形氮化镓上生长。
3.如权利要求2中的方法，其中金字塔形氮化镓的生长步骤包括同时使金字塔形氮化镓生长在非氮化镓柱体的顶面以及非氮化镓底面上。
4.如权利要求3中的方法，其中金字塔形氮化镓的生长步骤还包括：同时使共形的氮化镓层生长在位于非氮化镓柱体的顶面与非氮化镓的底面之间的侧壁上。
5.如权利要求4中的方法，其中使氮化镓在金字塔形氮化镓上生长的步骤还包括使氮化镓在金字塔形氮化镓上生长直至生长出的氮化镓连为一体形成连续的氮化镓层。
6.如权利要求5中的方法，其中使氮化镓在金字塔形氮化镓上生长的步骤还包括同时使氮化镓填充到沟槽中。
7.如权利要求2中的方法，其中金字塔形氮化镓在第一温度下生长，氮化镓在高于第一温度的第二温度下生长在金字塔形氮化镓上。
8.如权利要求7中的方法，其中金字塔形氮化镓的生长步骤以及氮化镓在金字塔形氮化镓上的生长步骤是在除温度外相同的工艺条件下进行的。
9.如权利要求1中的方法，其中生长步骤包括以下步骤：首先使氮化镓在第一温度下生长，然后使氮化镓在高于第一温度的第二温度下生长。
10.如权利要求1中的方法，其中在提供和生长步骤之间进行如下步骤：在基板以及非氮化镓侧壁、非氮化镓柱体的顶面、非氮化镓的底面上形成共形缓冲层。
11.如权利要求1中的方法，其中的提供步骤包括以下步骤：
提供非氮化镓基板；
以及对非氮化镓基板进行蚀刻，以便定出多个非氮化镓柱体以及柱体之间的沟槽。
12.如权利要求9中的方法，其中第一温度最高在1000℃左右，第二温度至少在1100℃。
13.如权利要求1中的方法，其中生长步骤包括在没有掩模的条件下使氮化镓在非氮化镓柱体上生长，包括在柱体的顶面上生长。
14.如权利要求1中的方法，其中非氮化镓侧壁使非氮化镓柱体的1120面暴露出来。
15.制造氮化镓半导体结构的方法，其包括以下步骤：
提供一种基板；基板上含有许多非氮化镓柱体，柱体之间有沟槽，柱体限定出了沟槽的界限；其中非氮化镓柱体包括非氮化镓侧壁和非氮化镓顶面，沟槽包括非氮化镓材料底面；
使氮化镓在第一温度下在基板上生长；
然后继续使氮化镓在基板上在高于第一温度的第二温度下生长。
16.如权利要求15中的方法，其中第一温度最高在1000℃左右，第二温度至少在1100℃。
17.如权利要求15中的方法，其中连续生长步骤还包括使氮化镓在基板上在位于第二温度下连续生长直至氮化镓在基板上形成连续的氮化镓层。
18.如权利要求15中的方法，其中氮化镓的生长步骤以及氮化镓的连续生长步骤是在除温度外相同的工艺条件下进行的。
19.如权利要求15中的方法，其中在提供和生长步骤之间进行如下步骤：在基板以及非氮化镓侧壁、非氮化镓柱体的顶面、非氮化镓的底面上形成共形缓冲层。
20.如权利要求15中的方法，其中在提供步骤由如下组成：提供非氮化镓基板；
以及对非氮化镓基板进行蚀刻，以便定出多个非氮化镓柱体以及柱体之间的沟槽。
21.如权利要求15中的方法，其中生长步骤以及连续生长步骤包括在没有掩模的条件下使氮化镓生长，以及在没有掩模的条件下使氮化镓继续生长。
22.如权利要求1中的方法，其中非氮化镓侧壁使非氮化镓柱体的1120面暴露出来。
23.制造半导体结构的方法，其包括以下步骤：
提供由第一种材料构成的基板；基板上含有许多由第一种材料构成的柱体，柱体之间有沟槽，柱体限定出了沟槽的界限；其中由第一种材料构成的柱体包括由第一种材料构成的侧壁和由第一种材料构成的顶面，沟槽包括由第一种材料构成的底面；
使第二种半导体材料在柱体上生长，包括在柱体的顶面上生长。
24.如权利要求23中的方法，其中生长步骤以下步骤：
使金字塔形的第二种半导体材料生长在柱体的顶面上；
并使第二种半导体材料在该金字塔上生长。
25.如权利要求24中的方法，其中使第二种半导体材料在金字塔上生长的步骤还包括使第二种半导体材料在金字塔上生长直至生长出的第二种半导体材料连为一体形成连续的第二种半导体材料层。
26.如权利要求23中的方法，其中在提供和生长步骤之间进行如下步骤：在基板、侧壁、顶面、底面上形成共形缓冲层。
27.如权利要求23中的方法，其中生长步骤包括在没有掩模的条件下使第二种半导体结构材料在第一种材料的柱体上生长，包括在第一种材料柱体的顶面上生长。
28.如权利要求23中的方法，其中的侧壁使第一种材料的1l20面暴露出来。
29.氮化镓半导体结构，其包括以下组成：
含有许多非氮化镓柱体基板，柱体之间有沟槽，柱体限定出了沟槽的界限；其中非氮化镓柱体包括非氮化镓侧壁和非氮化镓顶面，沟槽包括非氮化镓底面；
在非氮化镓柱体上的氮化镓，包括在柱体的顶面上的氮化镓。
30.如权利要求29的结构，其中氮化镓层包括在非氮化镓顶面上的金字塔形氮化镓。
31.如权利要求29的结构，其中氮化镓层还包括位于氮化镓金字塔上面的氮化镓区域。
32.如权利要求30中的结构，其中氮化镓层还包括在非氮化镓底面上的第二氮化镓金字塔
33.如权利要求32中的结构，其中氮化镓层还包括位于氮化镓金字塔与第二氮化镓金字塔之间侧壁上的共形氮化镓层。
34.如权利要求31中的结构，其中氮化镓区域形成连续的氮化镓层。
35.如权利要求30中的结构，其中氮化镓层填充了沟槽。
36.权利要求30中的结构还包括：在基板以及非氮化镓侧壁、非氮化镓柱体的顶面、非氮化镓的底面上形成共形缓冲层。其中氮化镓层位于共形缓冲层之上，与基板相对。
37.如权利要求29中的结构，其中的半导体结构中没有掩模层。
38.如权利要求29中的结构，其中非氮化镓侧壁使非氮化镓柱体的1120面暴露出来。
39.一种半导体结构，其包括以下组成：
由第一种材料构成的基板；基板上含有许多由第一种材料构成的柱体，柱体之间有沟槽，柱体限定出了沟槽的界限；其中由第一种材料构成的柱体包括由第一种材料构成的侧壁和由第一种材料构成的顶面，沟槽包括由第一种材料构成的底面；
在第一种材料构成柱体上面的第二种半导体材料层，包括在由第一种材料构成柱体的顶面上的第二种半导体材料层。
40.如权利要求39的结构，其中第二种半导体材料层包括在顶面上的第二种半导体材料金字塔。
41.如权利要求40的结构，其中第二种半导体材料层还包括在第二种半导体材料金字塔上面的第二种半导体材料区域。
42.如权利要求40中的结构，其中第二种半导体材料层还包括在底面上的第二种半导体材料的第二金字塔。
43.如权利要求42中的结构，其中第二种半导体材料还包括位于金字塔与第二氮化镓金字塔之间侧壁上的共形第二种半导体材料层。
44.如权利要求41中的结构，其中第二种半导体材料区域形成连续的第二种半导体材料层。
45.如权利要求39中的结构，其中第二种半导体材料层填充了沟槽。
46.权利要求39中的结构还包括：在基板以及侧壁、顶面、底面上的共形缓冲层。其中第二种半导体材料层位于共形缓冲层之上，与基板相对。
47.如权利要求39中的结构，其中的半导体结构中没有掩模层。
48.如权利要求39中的结构，其中的侧壁使的第一种材料的1120面暴露出来。
CNB00818903XA 2000-02-09 2000-08-22 制造氮化镓半导体层和相关结构的方法 Expired - Lifetime CN1248288C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50105700A 2000-02-09 2000-02-09
US09/501,057 2000-02-09

Publications (2)

Publication Number Publication Date
CN1451173A true CN1451173A (zh) 2003-10-22
CN1248288C CN1248288C (zh) 2006-03-29

Family

ID=23991977

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB00818903XA Expired - Lifetime CN1248288C (zh) 2000-02-09 2000-08-22 制造氮化镓半导体层和相关结构的方法

Country Status (5)

Country Link
JP (2) JP4801306B2 (zh)
KR (1) KR100865600B1 (zh)
CN (1) CN1248288C (zh)
AU (1) AU2001218182A1 (zh)
WO (1) WO2001059819A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365767C (zh) * 2004-09-17 2008-01-30 同济大学 一种提高氮化镓基材料外延层质量的衬底处理方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687888B2 (en) 2000-08-04 2010-03-30 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
KR100454908B1 (ko) * 2002-02-09 2004-11-06 엘지전자 주식회사 질화갈륨 기판의 제조방법
JP4513446B2 (ja) * 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
JP4744245B2 (ja) * 2004-11-05 2011-08-10 シャープ株式会社 窒化物半導体素子
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP4793824B2 (ja) * 2006-08-28 2011-10-12 シャープ株式会社 窒化物半導体層の形成方法
JP5003719B2 (ja) * 2009-05-07 2012-08-15 豊田合成株式会社 半導体素子及び結晶成長基板
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
KR101622309B1 (ko) 2010-12-16 2016-05-18 삼성전자주식회사 나노구조의 발광소자
JP5811009B2 (ja) 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
JP6020357B2 (ja) 2013-05-31 2016-11-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
JP6485299B2 (ja) * 2015-06-05 2019-03-20 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569099B2 (ja) * 1987-12-25 1997-01-08 株式会社日立製作所 エピタキシャル成長方法
JPH05234900A (ja) * 1992-02-19 1993-09-10 Nec Corp 半導体装置の製造方法
DE19725900C2 (de) * 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP2002505519A (ja) * 1998-02-27 2002-02-19 ノース・キャロライナ・ステイト・ユニヴァーシティ マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP2000031068A (ja) * 1998-07-14 2000-01-28 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板
JP3471700B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材
JP3471685B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365767C (zh) * 2004-09-17 2008-01-30 同济大学 一种提高氮化镓基材料外延层质量的衬底处理方法

Also Published As

Publication number Publication date
KR100865600B1 (ko) 2008-10-27
CN1248288C (zh) 2006-03-29
JP5323792B2 (ja) 2013-10-23
JP2010283398A (ja) 2010-12-16
JP4801306B2 (ja) 2011-10-26
KR20020086511A (ko) 2002-11-18
JP2003526907A (ja) 2003-09-09
AU2001218182A1 (en) 2001-08-20
WO2001059819A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
CN1248288C (zh) 制造氮化镓半导体层和相关结构的方法
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
CN100418191C (zh) 外延生长方法
US8525230B2 (en) Field-effect transistor with compositionally graded nitride layer on a silicaon substrate
US6864160B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP2006290671A (ja) Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法
CN103415915A (zh) 使用氨预流在硅基材上使氮化铝形核的方法
KR20190133274A (ko) Iii-n 단결정
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
JP5179635B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板の製造方法
CN1691283A (zh) 氮化物单晶生长方法、氮化物半导体发光装置及制造方法
JP2009114061A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
Zytkiewicz et al. Thermal strain in GaAs layers grown by epitaxial lateral overgrowth on Si substrates
JP2005518092A (ja) 適切な基板上における炭化ケイ素又は第ｉｉｉ族元素窒化物の層の製造方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JP3350855B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
KR100466574B1 (ko) GaN 기반 질화막의 형성방법
JP2002231640A (ja) 窒化ガリウム基板及びその製造方法
JPH10242051A (ja) 薄膜半導体結晶成長法
JP2013199389A (ja) ＩｎＰ系膜の製造方法およびそれに用いられる複合基板
JPH01297816A (ja) ヘテロエピタキシャル成長方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060329