JP4333466B2

JP4333466B2 - 半導体基板の製造方法及び自立基板の製造方法

Info

Publication number: JP4333466B2
Application number: JP2004127202A
Authority: JP
Inventors: 真佐知柴田
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2004-04-22
Filing date: 2004-04-22
Publication date: 2009-09-16
Anticipated expiration: 2024-04-22
Also published as: JP2005306680A

Description

本発明は、エピタキシャル半導体成長層を有する反りの小さい半導体基板の製造方法及び自立基板の製造方法に関する。

窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）等の窒化物系半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による２次元キャリアガスの利用が可能なこと等から、電子素子への応用も期待されている。
既に世の中に広く普及しているシリコン（Ｓi）や砒化ガリウム（ＧａＡｓ）等は、それぞれＳｉ基板、ＧａＡｓ基板といった同種の材料からなる基板の上に、デバイスを作るためのエピタキシャル成長層を、ホモエピタキシャル成長させて使用されている。同種基板上のホモエピタキシャル成長では、基板とエピタキシャル成長層の間に格子定数や線膨張係数の差が無いため、エピタキシャル成長後の基板が反ることはなく、平坦なエピタキシャル成長表面を得ることができる。

一方、窒化物系半導体材料は、バルク結晶成長が難しく、従って実用に耐えるＧａＮの自立基板は未だ開発途上にある。現在広く実用化されているＧａＮ成長用の基板はサファイアであり、単結晶サファイア基板の上に有機金属気相成長法（ＭＯＶＰＥ法）や分子線気相成長法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）等の気相成長法で、いったんＧａＮをヘテロエピタキシャル成長させ、その上に連続で、あるいは別の成長炉でデバイスを作るための窒化物系半導体エピ層を成長させる方法が一般に用いられている。

サファイア基板は、ＧａＮと格子定数が異なるため、サファイア基板上に直接ＧａＮを成長させたのでは単結晶膜を成長させることができない。このため、サファイア基板上に一旦５００℃程度の低温でＡｌＮやＧａＮのバッファ層を成長させ、この低温成長バッファ層で格子の歪みを緩和させてからその上にＧａＮを成長させる方法が考案された（例えば、特許文献１参照。）。この低温成長窒化物層をバッファ層として用いることで、ＧａＮの単結晶エピタキシャル成長は可能になった。しかし、この方法でも、やはり基板と結晶の格子のずれは如何ともし難く、成長の開始当初は３次元島状成長モードで結晶成長が進行するため、こうして得られたＧａＮは、１０^９〜１０^１０ｃｍ^−２もの転位を有している。この欠陥は、ＧａＮ系ＬＤを製作する上で障害となる。

近年、サファイアとＧａＮの格子定数差に起因して発生する欠陥の密度を低減する方法として、ＥＬＯ（例えば、非特許文献１参照。）や、ＦＩＥＬＯ（例えば、非特許文献２参照。）、ペンデオエピタキシー（例えば、非特許文献３参照。）といった成長技術が報告された。これらの成長技術は、サファイア等の基板上に成長させたＧａＮ上に、ＳｉＯ_２等でパターニングされたマスクを形成し、マスクの窓部からさらにＧａＮ結晶を選択的に成長させて、マスク上をＧａＮがラテラル成長で覆うようにすることで、下地結晶からの転位の伝播を防ぐものである。これらの成長技術の開発により、ＧａＮ中の転位密度は１０^７ｃｍ^−２台程度にまで、飛躍的に低減させることができるようになった（例えば、特許文献２参照）。

一方、サファイア基板等の異種基板上に、転位密度を低減したＧａＮ層を厚くエピ成長させ、成長後に下地から剥離して、ＧａＮ層を自立したＧａＮ基板として用いる方法が提案されている（特許文献３参照）。また、前述のＥＬＯ技術を用いてサファイア基板上にＧａＮ層を形成した後、サファイア基板をエッチング等により除去し、ＧａＮ自立基板を得ることも提案されている（特許文献４参照）。更に、サファイア等の基板上で、網目構造のＴｉＮ薄膜を介してＧａＮを成長することで、下地基板とＧａＮ層の界面にボイドを形成し、ＧａＮ基板の剥離と低転位化を同時に可能にした技術（ＶＡＳ（Ｖｏｉｄ−ＡｓｓｉｓｔｅｄＳｅｐａｒａｔｉｏｎ））も開示されている（非特許文献４、特許文献５参照）。
特開平４−２９７０２３号公報特開平１０−３１２９７１号公報特開２０００−２２２１２号公報特開平１１−２５１２５３号公報特開２００３−１７８９８４号公報Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１(１８)２６３８（１９９７）Ｊｐａｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８，Ｌ１８４（１９９９）ＭＲＳＩｎｔｅｒｎｅｔＪ．ＮｉｔｒｉｄｅＳｅｍｉｃｏｎｄ．Ｒｅｓ．４Ｓ１，Ｇ３．３８（１９９９）Ｙ．Ｏｓｈｉｍａｅｔ．ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．４２（２００３）ｐｐ．Ｌ１−Ｌ３

しかしながら、上述のように、ＧａＮの自立基板を作製するためのＧａＮの結晶は、一度は格子定数の大きく異なるサファイア等の異種基板上にヘテロエピタキシャル成長させている。異種基板上に成長したＧａＮ結晶は、下地基板となる前記異種基板との格子定数差や線膨張係数差に起因する反りを生じさせる。例えば、ＧａＮの線膨張係数は、サファイア基板の線膨張係数と１．９％もの差があるため、サファイア基板上にＧａＮをエピタキシャル成長させると、エピ基板を室温まで冷却することにより、基板は上に凸に反ってしまう。φ４インチのサファイア基板上に、ＧａＮ単層を２μｍ成長させたとき、基板の中央部が周辺部に較べて４０μｍも高くなるほど凸に反ったという例も報告されている。
また、下地基板を除去したＧａＮ自立基板においても、反りが顕著に観察されることが知られている。結晶成長中に既に反りが生じ始め、反った形のまま成長する場合もあるし、歪を内在したまま成長し、下地基板を除去することによって反りを生じることもある。例えば、前述のＶＡＳ法では、厚さ３５０μｍのＧａＮ自立基板を作成した場合、自立基板は下に凸に反り、膜厚がほぼ均一であれば、基板の中央部と周辺部で数百μｍもの反りを生じることがある。

基板に反りが生じていると、その後のデバイス作製工程で、様々な問題が生じてしまう。
例えば、基板に反りがあると、基板上にデバイス構造のエピタキシャル成長を行う際に、基板の裏面とサセプタとが密着せず、このため基板を加熱した際の基板への熱の伝わり方が不均一になって、基板面内で温度分布が生じてしまう。基板面内で温度に差があると、エピタキシャル成長を行う際に、成長膜厚、組成、不純物濃度等にばらつきが生じてしまい、面内で均一な成長を行うことができず、ひいてはデバイス特性のばらつきを大きくする要因となる。

更に、基板に反りがあると、フォトリソグラフィの工程でも様々な問題が生じる。例えば、反りの大きな基板は真空吸着で保持することが難しく、スピンナやマスクアライナに基板を精度良く固定することが難しい。また、コンタクト式のマスクアライナでは、マスクを基板に密着させることが難しく、このため、マスクパターンを焼き付けたとき、場所によってパターニングの精度が落ちてしまう。これを回避すべく、マスクを基板に押し付けようとすると、基板が割れてしまうというリスクが高まる。非コンタクト式のマスクアライナであっても、基板表面に反りがあると、投影したマスクパターンのフォーカスが基板面内で一定とならないため、線幅にばらつきが生じてしまい、特に細いストライプを精度良くパターニングすることが必要とされる、短波長レーザデバイスの作製では、致命的な問題となる。

一方、反りを生じた基板の表裏面を研磨で平坦化する方法も提案されている。しかし、基板を研磨するためには、平坦な研磨治具に貼り付け、研磨の基準面を決める必要があるが、反りの大きな基板は、平坦な面に貼り付けること自体が難しい。反った基板を研磨治具に貼り付ける際、無理に押し付けて貼れば割れるリスクが高くなる。仮に基板を弾性変形させて割れずに貼り付けることができても、弾性変形している基板は、研磨後に治具から外すと、また反りを生じてしまう。そこで、反った形のまま、基板と治具との隙間にワックスを入れて貼り付けると、基板と研磨治具との平行度がばらつきやすくなり、このため、基準となる面の精度も出ない。

一般に、基板の研磨は、デバイス工程で使用する基板表面を保護するため、基板の裏面を先に研磨し、途中で治具から基板の表裏を張り替えて、後に基板の表面の研磨を行う。従って、最初に研磨治具に貼り付けられる面は、基板の表面ということになり、ここで研磨の基準となる面が決定される。従って、アズグロウン（as grown）の状態で基板表面の平坦度が高いほど基板の研磨がやりやすくなるが、従来の結晶は、膜厚分布が均一になるよう制御されていたため、基板に反りが生じると、基板の表も裏も同じように反りを生じてしまい、上述のような課題が生じていた。

従って、本発明の目的は、アズグロウンの状態で、少なくともエピタキシャル成長層側表面の平坦性が高く、その後の研磨が容易な半導体基板の製造方法及び自立基板の製造方法を提供することにある。

本発明者らは、上記目的に鑑み鋭意研究の結果、反りの発生を抑止するのではなく、基板の位置によってエピタキシャル成長させる層の膜厚を意図的に変化させることで、アズグロウンの状態で少なくとも表面側の平坦度が高く反りの影響が相殺される半導体基板を製造できること、及び少なくとも表面側の平坦度が高い基板を製造することができれば、裏面が大きく反っていても、表面を研磨治具に貼り付けて裏面の研磨を行うことで、基板を精度良く、高歩留りで加工することが可能になることを見出し、本発明を完成させた。

上記課題を解決するため、本発明の半導体基板の製造方法は、下地基板上に、当該下地基板とは格子定数または線膨張係数が異なる半導体材料から成るエピタキシャル層を成長させることにより、エピタキシャル層を有する半導体基板が反りを生じる半導体基板の製造方法において、前記半導体基板の成長面を平坦化するように、前記エピタキシャル層を前記下地基板の中央部より端部で膜厚が大きくなるように成長させるか、または前記エピタキシャル層を前記下地基板の中央部より端部で膜厚が小さくなるように成長させることを特徴とする。

また、上記課題を解決するため、本発明の自立基板の製造方法は、下地基板上に、当該下地基板とは格子定数または線膨張係数が異なる半導体材料から成るエピタキシャル層を成長後、前記下地基板を剥離した際に前記エピタキシャル層からなる自立した基板が反りを生じる自立基板の製造方法において、前記エピタキシャル層の成長面を平坦化するように、前記エピタキシャル層の膜厚を前記下地基板上の中央部より端部で大きくなるように形成するか、または前記エピタキシャル層の膜厚を前記下地基板上の中央部より端部で小さくなるように形成することを特徴とする。

更に、自立基板のエピタキシャル成長面とその反対面のうち、前記エピタキシャル成長面を研磨治具に貼り付け前記反対面を平坦に研磨することもできる。

更に、自立基板のエピタキシャル成長面とその反対面のうち、まず前記エピタキシャル成長面を研磨治具に貼り付け前記反対面を平坦に研磨した後、研磨面を逆に張り替えて前記エピタキシャル成長面を鏡面研磨することもできる。

ここで、本発明における「反り」とは、平面に置かれた状態での基板の厚さを除いた最大変位、すなわち、前記平面に対向する基板の面と前記平面との間の最大変位をいう。従って、基板の厚さに分布があれば、基板の表面と裏面で反りが異なることがあり得る。

本発明の半導体基板の製造方法及び自立基板の製造方法によれば、少なくとも基板表面側の平坦度を従来の基板と比較して高くすることができる。このため、アズグロウンの基板表面にフォトリソグラフィのプロセスをかける場合、その加工精度が向上し、デバイス特性のばらつきが少なくなる。この結果、デバイスの取得歩留りを向上させることができる。

また、略平坦に成長した基板表面を研磨治具に貼り付けて、最初に裏面の研磨を精度良く、高歩留りで加工することが可能になり、得られた裏面側を研磨治具に貼り直して表面を研磨すれば、表面の研磨精度も向上する。その結果、両面の平坦性が高く、面方位のばらつきの少ない研磨基板を、歩留り良く得ることができる。このため、基板上にデバイス構造のエピタキシャル成長を行うデバイス作製工程において、基板の裏面とサセプタとを密着できるため、基板を加熱した際の基板への熱の伝わり方が均一になって基板面内で温度分布が生じることがなくなる。この結果、均一なエピタキシャル成長を行うことができ、ひいてはデバイス特性を安定化させることができる。

（基板）
本発明の基板は、異種基板上に半導体層をエピタキシャル成長させたエピタキシャル基板であっても、単一材料の半導体層からなる自立基板であってもよい。

前者のエピタキシャル基板の例としては、例えばＳｉ基板上にＧａＡｓをエピタキシャル成長させたもの、サファイア基板上にＧａＮをエピタキシャル成長させたもの、サファイア基板上にＡｌＮをエピタキシャル成長させたもの、サファイア基板上にＡｌＧａＮをエピタキシャル成長させたもの、ＧａＡｓ基板上にＧａＮをエピタキシャル成長させたもの、あるいは、Ｓｉ基板上にＧａＮをエピタキシャル成長させたものなど、種々の組み合わせのものを用いることができる。要するに、下地基板上に、下地基板とは格子定数や線膨張係数などの物性の異なる半導体材料をエピタキシャル成長させる場合が該当する。

後者の自立基板とは、自らの形状を保持できるだけでなく、ハンドリングに不都合が生じない程度の強度を有する基板を意味する。このような強度を有するためには、自立基板の厚さを２００μｍ以上とするのが好ましい。また素子形成後の劈開の容易性等を考慮し、自立基板の厚さを１ｍｍ以下とするのが好ましい。１ｍｍを超えると劈開が困難となり、劈開面に凹凸が生じる。その結果、たとえば半導体レーザ等に適用した場合、反射のロスによるデバイス特性の劣化が問題となる。

（基板の成長方法）
基板を成長させる方法としては、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法等の公知の方法を用いることができる。中でも結晶成長後にエピタキシャル成長層を異種基板から剥離して、エピタキシャル成長させた層の自立基板を作成する方法においては、結晶成長速度の速いＨＶＰＥ法が好ましい。

（アズグロウン状態での基板表面の平坦度）
本発明における略平坦な面とは、例えばエピタキシャル層を成長させた直径５０ｍｍの基板を平坦な面に置いた時に、基板表面と前記平坦面との距離のばらつきが、５０μｍ以下、好ましくは１０μｍ以下となることが望ましい。前記のばらつきの限度を超えると、コンタクト式のマスクアライナで、マスクを基板に密着させた際に、基板が割れる確率が非常に高くなる。また、研磨治具に基板を貼り付ける際、あるいは研磨工程で、基板が割れる確率も高くなるからである。

（表面研磨）
上記基板の中でも、特に自立基板は、表面を鏡面研磨するのが望ましい。一般に、アズグロウンの厚膜エピタキシャル成長層表面には、ヒロック等の大きな凹凸や、ステップバンチングによって現れると思われる微少な凹凸が多数存在している。これらは、その上に成長させるエピタキシャル層のモフォロジを悪化させたり、膜厚、組成等を不均一にする要因となるばかりでなく、デバイス作製工程においても、フォトリソグラフィ工程の露光精度を低下させる要因となる。このため、自立基板表面は平坦な鏡面であるのが好ましい。

（研磨後の基板表面の平坦度）
鏡面研磨加工後の基板表面の平坦度は、基板表面の５０μｍ×５０μｍの範囲を測定して求めた算術平均粗さＲａを用い、この算術平均粗さＲａが１０ｎｍ以下であるのが好ましい。この値を超えると、ステッパに基板をかける際に要求される一般的な平坦度を超えてしまい、不都合を生じるからである。

以下、本発明を実施例に基づき更に詳細に説明するが、本発明はそれらに限定されるものではない。

図１に、本発明の一実施例に係る半導体基板の模式図を示す。
この半導体基板１０は、サファイア基板１１の表面に、ＧａＮエピタキシャル成長層１２を形成したところ、図１のような形状に反りを生じたものである。ここで、ＧａＮエピタキシャル成長層１２の膜厚は、サファイア基板１１の中央部上の厚さｔ_１が、サファイア基板１１の端部上の厚さｔ_２よりも小さくなるように形成されている。

このような半導体基板１０を以下のようにして製造した。
まず、横型常圧ＭＯＣＶＤ炉を用い、直径φ２インチのサファイア基板（Ｃ面）１１上に、ＭＯＣＶＤ法を用いてＧａＮ単結晶を２μｍエピタキシャル成長させた。原料としてアンモニアガスとトリメチルガリウムを、キャリアガスとして水素と窒素の混合ガスを使用した。サファイア基板１１は、水素雰囲気で１１００℃に加熱して表面の酸化物等をクリーニングしたのち、基板温度を５５０℃に下げてその上にＧａＮを２０ｎｍ成長させ、さらに基板温度を１０５０℃に上げて、ＧａＮを２μｍ成長させた。室温まで冷却して得られたＧａＮエピタキシャル基板は、平坦できれいな鏡面を呈していた。このエピ基板の反りを測定したところ、平坦面に基板を置いた時の基板の中央部と周辺部の高さの差が２．５μｍと比較的良好な平坦性を示していた。

次に、横型常圧ＨＶＰＥ炉を用い、作製した基板上にＨＶＰＥ法を用いてＧａＮエピタキシャル単結晶層１２を３００μｍエピタキシャル成長させた。原料としてアンモニアガス及び金属ＧａとＨＣｌガスを８５０℃で反応させて作ったＧａＣｌを用い、キャリアガスには水素ガスを用いた。成長温度は１０５０℃、成長速度は８０μｍ/ｈである。

ここで、横型常圧ＨＶＰＥ炉における原料ガスの噴出し口からサファイア基板１１までの距離とＨＶＰＥ法で成長するＧａＮエピタキシャル単結晶層１２のエピタキシャル成長面の膜厚分布との関係を調べた。その結果、サファイア基板１１の位置が、原料ガスの噴出し口に近くなるようにすると、成長するＧａＮエピタキシャル単結晶層１２の膜厚分布は、基板の中央が薄くなる傾向を示した。その状態からサファイア基板１１の位置を原料ガスの噴出し口に対して離していくと、逆にサファイア基板１１の中央部分が厚くなる傾向を示し、一定以上離すと、成長速度は遅くなり、全面でほぼ均一な膜厚が得られるようになった。目標とする膜厚分布を得るために必要な原料ガスの噴出し口からサファイア基板１１までの距離は、原料ガス流速に依存して変化したが、前述の傾向は変わらなかった。

このような横型常圧ＨＶＰＥ炉における原料ガスの噴出し口からサファイア基板１１までの距離とＨＶＰＥ法で成長するＧａＮエピタキシャル単結晶層１２の膜厚分布との関係に基づいて、原料ガスの流速をパラメーターとして、平坦面に成長後のサファイア基板１１を置いた時に、基板表面が略平坦になるように、即ち、サファイア基板１１の中央ほど薄くなるように、意図的に成長条件を設定した。具体的には、原料ガスの噴出し口から基板までの距離を８０ｍｍとし、原料ガス流速は３０ｍｍ／ｓｅｃとなるようにキャリアガス流量を設定した。

ＨＶＰＥ装置を室温まで冷却して得られた半導体基板１０は、表面に六角錐状のモルフォロジが観察されたものの、比較的きれいな鏡面を呈していた。この半導体基板１０を平坦面に置いて、半導体基板表面の高さを測定したところ、基板の中央部が、周辺部よりも約４０μｍ高くなっていたものの、表面の平坦性は大幅に改善されていた。図１において、マイクロゲージを用いて測定した、ＧａＮエピタキシャル単結晶層１２の厚さは、基板の中央部上ｔ_１では２２０μｍであったが、基板の周辺部にいくほど厚くなっており、最外周部から５ｍｍ内側に入った点（ｔ_２）では、３５０μｍであった。半導体基板１０を平坦面に置いたときに、その表面が略平坦になったのは、上記のＧａＮエピタキシャル単結晶層１２の膜厚分布のため、反りの発生量が減ったのに加え、ＧａＮエピタキシャル単結晶層１２の膜厚分布により見かけ上も基板表面が平坦化したものである。
〔比較例１〕

図２に示すように、サファイア基板１１上にＭＯＣＶＤ法でＧａＮを２μｍ成長させた半導体基板２０を用意した。次にこの基板上に、ＨＶＰＥ法でＧａＮエピタキシャル単結晶層１４を約３００μｍエピタキシャル成長させた。ここで、サファイア基板１１の位置を原料ガスの噴出し口に対しての距離を１１０ｍｍまで離して、全面でほぼ均一な膜厚が得られるようにした以外は実施例１と同様の方法でエピタキシャル成長させた。

ＨＶＰＥ装置を室温まで冷却して得られた半導体基板は、表面に六角錐状のモルフォロジが観察されたものの、比較的きれいな鏡面を呈していた。しかし、この半導体基板を平坦面に置いて、半導体基板表面の高さを測定したところ、基板中央の中央部が、周辺部よりも約１８０μｍも高くなっていた。図２において、マイクロゲージを用いて測定した、ＧａＮエピタキシャル単結晶層１４の厚さは、中央部上ｔ_３と最外周部から５ｍｍ内側に入った点ｔ_４でほぼ等しく、面内２５点の測定で、３００±２５μｍの範囲に納まっており、前述の約１８０μｍもの高低差は、基板の反りによって生じていることが確認された。

図３（ａ）〜（ｇ）に示すＶＡＳ法の工程に従って、ＧａＮの自立基板を作製した。
まず、φ２インチ径のサファイア基板（Ｃ面）２１を用意し（工程ａ）、そのサファイア基板２１上に、ＭＯＶＰＥ法で、２０ｎｍの低温成長ＧａＮバッファ層を介してＳｉドープＧａＮ層２２を０．５μｍ成長させた（工程ｂ）。成長圧力は常圧、バッファ層成長時の基板温度は６００℃、エピ層成長時の基板温度は１１００℃とした。原料は、III族原料としてＴＭＧを、Ｖ族原料としてＮＨ_３を、ドーパントとしてモノシランを用いた。キャリアガスは、水素と窒素の混合ガスである。結晶の成長速度は４μｍ／ｈであった。エピ層のキャリア濃度は、２×１０^１８ｃｍ^−３とした。

次にこのＧａＮエピ基板上に、金属のＴｉ薄膜２３を２０ｎｍの厚さに蒸着した（工程ｃ）。このようにして得られた基板を電気炉に入れ、２０％のＮＨ_３を含有するＨ_２気流中で１０５０℃で２０分間熱処理した。その結果、ＳｉドープＧａＮ層２２の一部がエッチングされて高密度の空隙を有するボイド形成ＧａＮ層２４が発生し、またＴｉ層は窒化されて表面にサブミクロンの微細な穴が高密度に形成されたＴｉＮ層２５に変化した（工程ｄ）。

この基板をＨＶＰＥ炉に入れ、キャリアガス中に８×１０^−３atmのＧａＣｌ及び４．８×１０^−２atmのＮＨ_３からなる原料ガスを含有する供給ガス用いて、ＧａＮ層２６を６００μｍの厚さに成長させた（工程ｅ）。キャリアガスは、Ｈ_２を５％含有するＮ_２ガスを用いた。ＧａＮ層の成長条件は常圧及び１０８０℃の基板温度であった。またＧａＮ結晶の成長工程において、ドーピング原料ガスとしてＳｉＨ_２Ｃｌ_２を基板領域に供給することによりＳｉをドープした。ここで、ＨＶＰＥ法で成長するＧａＮ層２６の膜厚分布が、基板の中央ほど厚くなるように、原料ガスの噴出し口から基板までの距離を６０ｍｍとし、原料ガス流速は２５ｍｍ／ｓｅｃとなるようにキャリアガス流量を設定した。

成長が終了した後、ＨＶＰＥ装置を冷却する過程で、ＧａＮ層２６はボイド形成ＧａＮ層２４を境に下地基板から自然に剥離し（工程ｆ）、ＧａＮ自立基板３０が得られた（工程ｇ）。

得られたＧａＮ自立基板の拡大模式図を図４に示す。ＧａＮ自立基板３１は、表面に六角錐状のモルフォロジが観察されたものの、比較的きれいな鏡面を呈していた。このＧａＮ自立基板３１表面の高低差を測定したところ、基板の周辺部が、中心部よりも約３０μｍ高くなっていたものの表面の平坦性は大幅に改善されていた。図４において、マイクロゲージを用いて測定した、ＧａＮ自立基板３１の厚さは、基板の中央部上（ｔ_５）では６２０μｍであったが、基板の周辺部にいくほど薄くなっており、最外周部から５ｍｍ内側に入った点（ｔ_６）では、５１０μｍであった。ＧａＮ自立基板３１の表面が略平坦になったのは、ＧａＮエピタキシャル成長層の膜厚分布のため、反りの発生量が減ったのに加え、ＧａＮエピタキシャル成長層の膜厚分布により見かけ上も基板表面が平坦化したものである。

図５に示すようなＧａＮ自立基板を作製した。基板の作製工程は、図３に示した実施例２の場合と同じである。実施例２と同じ条件で、高密度の空隙を有するボイド層形成ＧａＮ層２４表面に、サブミクロンの微細な穴が高密度に形成されたＴｉＮ層２５が積層された構造の基板を用意し、次にこの基板上に、ＨＶＰＥ法でＧａＮ単結晶を約６００μｍエピタキシャル成長させた。

ここで、実施例２と異なる点は、ＨＶＰＥ法で成長するＧａＮエピ層の膜厚分布が、実施例２の時よりも更に基板の中央が厚くなるように、意図的に条件を設定した点にある。具体的には、実施例２の条件よりも、基板の位置を原料ガスの噴出し口に対して１０ｍｍ離すことにより、基板中央部の肉厚増大を実現した。

ＨＶＰＥ装置を冷却して得られたＧａＮ自立基板の拡大模式図を図５に示す。得られたＧａＮ自立基板３３は、実施例２と同じく表面に六角錐状のモルフォロジが観察されたものの、比較的きれいな鏡面を呈していた。この基板表面の高低差を測定したところ、基板の中心部が、周辺部よりも約２０μｍ高くなっていたものの表面の平坦性は大幅に改善されていた。図５において、マイクロゲージを用いて測定した、ＧａＮ自立基板３３の厚さは、基板の中央部上（ｔ_７）では６４０μｍであったが、基板の周辺部にいくほど薄くなっており、最外周部から５ｍｍ内側に入った点（ｔ_８）では、５４０μｍであった。
〔比較例２〕

図６に示すようなＧａＮ自立基板を作製した。基板の作製工程は、図３に示した実施例２の場合と同じである。実施例２と同じ条件で、高密度の空隙を有するボイド層形成ＧａＮ層２４表面に、サブミクロンの微細な穴が高密度に形成されたＴｉＮ層２５が積層された構造の基板を用意し、次にこの基板上に、ＨＶＰＥ法でＧａＮ単結晶を約６００μｍエピタキシャル成長させた。ここで、実施例２と異なる点は、サファイア基板１１の位置を原料ガスの噴出し口に対しての距離を１１０ｍｍまで離して、全面でほぼ均一な膜厚が得られるようにした点にある。

室温まで冷却後得られたＧａＮ自立基板の拡大模式図を図６に示す。得られたＧａＮ自立基板４１は、実施例２と同等の表面モルフォロジが観察されたものの、比較的きれいな鏡面を呈していた。この基板の表面の高低差を測定したところ、基板の周辺部が、中心部よりも約２８０μｍも高くなっていた。図６において、マイクロゲージを用いて測定したＧａＮエピタキシャル成長層４１の厚さは、基板の中央部上（ｔ_９）で６２０μｍ、基板の周辺部（ｔ_１０）で、６１０μｍと、ほぼ均一な膜厚であった。即ち、前述の約２８０μｍもの高低差は、基板の反りによって生じていることが確認された。

実施例２で得られたＧａＮ自立基板３１を、図７（ａ）〜（ｅ）に示す研磨工程を用いて平坦化した。

まず、平坦なセラミクス製研磨治具５１に、熱可塑性ワックス５２を用いて実施例２で得られたＧａＮ自立基板３１の表面側を貼り付けた。ここで、反った基板を無理に平坦面に圧しつけると、基板が割れてしまうおそれがあるので、研磨治具５１と基板中央部との間にできる隙間には、ワックス５２が入るようにして、基板を浮かせるようにして貼り付けた（工程ａ）。

次に、ダイアモンドスラリーを用いて、基板の裏面側を鏡面研磨した。基板は図７のように裏面側が凸型に出ているため、はじめは基板の中央部しか研磨されないが、基板の中央部が約５００μｍになるまで研磨を続けたところ、裏面全体が研磨されて平坦化した（工程ｂ）。

そこで、一旦基板を研磨治具５１から外し、表裏を逆にして再度貼り直した後（工程ｃ）、裏面と同様に表面をダイアモンドスラリーを用いて鏡面研磨した。基板の表面側は、凹面形状をしているため、はじめは基板の外周部しか研磨されないが、基板の厚さが約４５０μｍになるまで研磨を続けたところ、表面全体が研磨されて完全に平坦化した（工程ｄ）。

研磨の完了した基板を治具から外し（工程ｅ）、洗浄した後、基板表面の平坦性を接触式段差計で測ったところ、１ｍｍのスキャンで求めた高低差は１００ｎｍ以下であった。また原子間力顕微鏡を用いて調べた５０μｍ×５０μｍの範囲のＲａは８ｎｍであった。

実施例３で得られたＧａＮ自立基板３３を、図８（ａ）〜（ｅ）に示す研磨工程を用いて平坦化した。

まず、平坦なセラミクス製研磨治具５１に、熱可塑性ワックス５２を用いて実施例３で得られたＧａＮ自立基板３３の表面側を貼り付けた。ここで、反った基板を無理に平坦面に圧しつけると、基板が割れてしまうおそれがあるので、研磨治具５１と基板外周部との間にできる隙間には、ワックスが入るようにして、基板を浮かせるようにして貼り付けた（工程ａ）。基板表面は中央がわずかに凸型に出ているため、研磨治具と基板外周部との間にできる隙間には、ワックスが均等に入るようにして、治具の表面に対して基板が傾かないように注意しながら貼り付けの作業を行った。

基板を研磨治具に貼り付けた後に、ダイアモンドスラリーを用いて、基板の裏面側を鏡面研磨した（工程ｂ）。基板は図８のように裏面側も凸型に出ているため、はじめは基板の中央部しか研磨されないが、基板の中央部が約５５０μｍになるまで研磨を続けたところ、裏面全体が研磨されて平坦化した。

そこで、一旦基板を研磨治具から外し、表裏を逆にして再度貼り直した後（工程ｃ）、裏面と同様に表面をダイアモンドスラリーを用いて鏡面研磨した。基板の表面側は、わずかながら凸面形状をしているため、はじめは基板の中心部しか研磨されないが、基板の厚さが約５００μｍになるまで研磨を続けたところ、表面全体が研磨されて完全に平坦化した（工程ｄ）。

研磨の完了した基板を治具から外し（工程ｅ）、洗浄した後、基板表面の平坦性を接触式段差計で測ったところ、１ｍｍのスキャンで求めた高低差は１００ｎｍ以下であった。また原子間力顕微鏡を用いて調べた５０μｍ×５０μｍの範囲のＲａは７ｎｍであった。
〔比較例３〕

実施例４と同じ研磨工程を用いて、比較例２で得られたＧａＮ自立基板４１の平坦化を試みた。平坦なセラミクス製研磨治具に、熱可塑性ワックスを用いて比較例２で得られたＧａＮ自立基板の表面側を貼り付けた。反った基板を無理に平坦面に圧しつけると、基板が割れてしまうおそれがあるので、研磨治具と基板中央部との間にできる隙間には、ワックスが入るようにして、基板を浮かせるようにして貼り付け、ダイアモンドスラリーを用いて基板の裏面側を鏡面研磨しようとしたが、研磨を開始した直後、基板にクラックが発生してしまった。

基板は図６のように裏面側が大きく凸型に反っており、研磨治具と基板表面の隙間に入るワックスの量も多いため、研磨治具を研磨定盤に押し付けた際、ワックスが弾性変形して基板に応力が加わり、これに抗しきれずにクラックが発生したものと考えられた。

以上、本発明を実施例に基づいて詳細に説明したが、これらは例示であり、それらの各プロセスの組合せ等にいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。たとえば、本実施例では、成長後の結晶表面が略平坦になるように成長を行っているが、基板の裏面が平坦になるように成長させることも、変形例として容易に考えられる。また、研磨工程において、研磨で削り取ってしまうことがあらかじめ想定される部分の結晶の全部又は一部を、基板の材料とは別の、成長界面を平坦化しやすい材料や、後の工程で研磨しやすい材料等に置き換えて結晶成長を行うなどの変形例が容易に考えられる。更に、実施例においてはＧａＮ単層の成長を例にとったが、ＧａＡｓやＡｌＧａＮ等の他材料、あるいはそれらを組合わせた多層膜へ適用することも可能である。

実施例１に係る半導体基板の断面形状を示す模式図である。比較例１に係る半導体基板の断面形状を示す模式図である。ＧａＮ自立基板の製造工程を示す工程フロー図である。実施例２に係る自立基板の断面形状を示す模式図である。実施例３に係る自立基板の断面形状を示す模式図である。比較例２に係る自立基板の断面形状を示す模式図である。実施例２で得られたＧａＮ自立基板に施す研磨工程を示す工程フロー図である。実施例３で得られたＧａＮ自立基板に施す研磨工程を示す工程フロー図である。

符号の説明

１０半導体基板
１１サファイア基板
１２ＧａＮエピタキシャル成長層
２０半導体基板
２１サファイア基板
２２ＳｉドープＧａＮ層
２３Ｔｉ薄膜
２４ボイド形成ＧａＮ層
２５穴形成ＴｉＮ層
２６ＧａＮ層
３０、３１、３３、４１ＧａＮ自立基板
５１貼り付け治具
５２ワックス

Claims

下地基板上に、当該下地基板とは格子定数または線膨張係数が異なる半導体材料から成るエピタキシャル層を成長させることにより、エピタキシャル層を有する半導体基板が反りを生じる半導体基板の製造方法において、
前記半導体基板の成長面を平坦化するように、前記エピタキシャル層を前記下地基板の中央部より端部で膜厚が大きくなるように成長させるか、または前記エピタキシャル層を前記下地基板の中央部より端部で膜厚が小さくなるように成長させることを特徴とする半導体基板の製造方法。
下地基板上に、当該下地基板とは格子定数または線膨張係数が異なる半導体材料から成るエピタキシャル層を成長後、前記下地基板を剥離した際に前記エピタキシャル層からなる自立した基板が反りを生じる自立基板の製造方法において、
前記エピタキシャル層の成長面を平坦化するように、前記エピタキシャル層の膜厚を前記下地基板上の中央部より端部で大きくなるように形成するか、または前記エピタキシャル層の膜厚を前記下地基板上の中央部より端部で小さくなるように形成することを特徴とする自立基板の製造方法。
更に、自立基板のエピタキシャル成長面とその反対面のうち、前記エピタキシャル成長面を研磨治具に貼り付け前記反対面を平坦に研磨することを特徴とする請求項２記載の自立基板の製造方法。
更に、自立基板のエピタキシャル成長面とその反対面のうち、まず前記エピタキシャル成長面を研磨治具に貼り付け前記反対面を平坦に研磨した後、研磨面を逆に張り替えて前記エピタキシャル成長面を鏡面研磨することを特徴とする請求項２記載の自立基板の製造方法。