KR100830997B1 - 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법 - Google Patents

평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR100830997B1
KR100830997B1 KR1020060131627A KR20060131627A KR100830997B1 KR 100830997 B1 KR100830997 B1 KR 100830997B1 KR 1020060131627 A KR1020060131627 A KR 1020060131627A KR 20060131627 A KR20060131627 A KR 20060131627A KR 100830997 B1 KR100830997 B1 KR 100830997B1
Authority
KR
South Korea
Prior art keywords
silicon
wafer
silicon epitaxial
epitaxial
source gas
Prior art date
Application number
KR1020060131627A
Other languages
English (en)
Inventor
노영호
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060131627A priority Critical patent/KR100830997B1/ko
Application granted granted Critical
Publication of KR100830997B1 publication Critical patent/KR100830997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

평탄도가 개선된 실리콘 에피택셜 웨이퍼(epitaxial wafer) 제조 방법을 제공한다. 본 발명에 따른 실리콘 에피택셜 웨이퍼 제조 방법은, 실리콘 폴리시드 웨이퍼(polished wafer)에 실리콘 에피택셜층을 증착하는 단계를 포함하는 실리콘 에피택셜 웨이퍼 제조 방법에 있어서, 실리콘 에피택셜층의 CVD 증착시 실리콘 에피택셜층의 두께 프로파일을 조절하여 실리콘 폴리시드 웨이퍼의 롤오프(roll-off)를 보상함으로써 최종적인 평탄도를 개선하는 것을 특징으로 한다.
실리콘 에피택셜 웨이퍼, 롤오프, 평탄도

Description

평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법 {Method of fabricating silicon epitaxial wafer with improved flatness}
도 1은 일반적인 실리콘 에피택셜 웨이퍼 제조 방법을 설명하기 위한 에피택셜 CVD 장비의 개략도이다.
도 2는 실리콘 에피택셜 웨이퍼의 최종적인 평탄도에 관한 개념도이다.
도 3은 일반적인 폴리시드 웨이퍼의 평탄도를 측정한 결과이다.
도 4는 본 발명에 따른 실리콘 에피택셜 웨이퍼 제조 방법의 흐름도이다.
도 5a 및 도 5b는 본 발명에 따른 실리콘 에피택셜 웨이퍼 제조 방법의 구현을 위한 기계적 도식들이다.
도 6a는 본 발명에 따른 실시예와 비교예에 있어서 에피택셜 CVD 장비의 가스 분사 노즐 조절에 따른 실리콘 에피택셜층의 두께 프로파일을 나타내는 그래프이다.
도 6b는 본 발명에 따른 실시예와 비교예에 있어서 에피택셜 CVD 장비의 서셉터의 회전율 조절에 따른 실리콘 에피택셜층의 두께 프로파일을 나타내는 그래프이다.
도 7a는 본 발명에 따라 에피택셜층을 형성한 후에 실리콘 에피택셜 웨이퍼의의 평탄도를 측정한 결과이다.
도 7b는 본 발명에 따른 에피택셜층 형성 전후의 평탄도 변화를 나타낸 것이다.
<도면의 주요 부분에 대한 부호의 설명>
100...에피택셜 CVD 장비 120...서셉터
130...실리콘 폴리시드 웨이퍼 150...실리콘 에피택셜층
160...실리콘 에피택셜 웨이퍼
본 발명은 실리콘 웨이퍼 제조 방법에 관한 것으로, 보다 상세하게는 평탄도가 우수한 실리콘 에피택셜 웨이퍼(epitaxial wafer)를 제조하는 방법에 관한 것이다.
반도체 소자 제조의 원료로 사용되는 실리콘 웨이퍼는 일반적으로, 단결정 실리콘 잉곳(ingot)을 웨이퍼 형태로 얇게 절단하는 슬라이싱(slicing), 원하는 웨이퍼의 두께로 연마하면서 평탄도를 개선하는 래핑(lapping), 웨이퍼 내부의 손상(damage)층 제거를 위한 식각(etching), 표면 경면화 및 평탄도를 향상시키기 위한 폴리싱(polishing) 등의 여러 공정 단계를 거쳐 폴리시드 웨이퍼(polished wafer) 형태로 제조된다. 그리고, 결함 밀도 조정을 위해 열처리를 더 실시하여 어닐드 웨이퍼(annealed wafer) 형태로 제조되거나 반도체 소자 형성에 보다 적합하도록 에피택셜 웨이퍼 형태로 제조되기도 한다.
도 1은 일반적인 실리콘 에피택셜 웨이퍼 제조 방법을 설명하기 위한 에피택셜 CVD 장비의 개략도이다.
도 1을 참조하면, 에피택셜 CVD 장비(10)의 서셉터(20) 상에 기판인 실리콘 폴리시드 웨이퍼(30)를 로딩한 후, 소스 가스 및 도펀트 가스 등을 포함하는 가스를 공급한다. 에피택셜 CVD 장비(10)의 히터(40)에 의해 이러한 가스가 분해되고 반응하여 폴리시드 웨이퍼(30)에 실리콘 에피택셜층(50)이 증착되어 실리콘 에피택셜 웨이퍼(60)를 제조하게 된다.
이러한 제조 방법에 의해 실리콘 폴리시드 웨이퍼(30)에 임의의 막 두께나 저항률을 가지는 실리콘 에피택셜층(50)을 형성할 수 있으므로, 실리콘 에피택셜 웨이퍼(60)는 고성능 반도체 소자 제조에 사용되고 있다. 보통 이러한 실리콘 에피택셜 웨이퍼(60)는 대략 um에서 수십 um 정도의 실리콘 에피택셜층(50) 막 두께를 가지게 된다.
한편, 반도체 소자 제조 공정에서 웨이퍼의 형상이나 두께, 평탄도 등과 같은 기하학적인 모양은 반도체 칩의 수율에 크게 영향을 미치므로 엄격하게 관리되고 있다. 특히, 반도체 소자의 고집적화가 진행되어 감에 따라 반도체 소자 제조 공정은 웨이퍼의 기하학적인 모양에 대한 의존도가 더욱 커지게 되었다. 즉, 최근 반도체 소자의 선폭 감소와 집적도의 증가로 인해 웨이퍼의 평탄도는 반도체 제조 공정에서의 생산성과 수율에 커다란 영향을 미친다. 특히 포토리소그라피 등의 공정에서 노광 장치의 초점(focusing) 문제로 인해 웨이퍼의 고평탄도가 요구된다. 회로 선폭이 미세하면 미세해질수록, 반도체 공정 상에서 웨이퍼 상의 평탄도 불량 에 의해 선의 왜곡현상이 일어나 소자 수율 저하를 발생시킨다. 따라서, 평탄도가 우수한 고품위 웨이퍼의 개발이 필요하다.
그러나, 일반적인 실리콘 폴리시드 웨이퍼 제조 공정에서는 슬라이싱 이후의 래핑, 식각 및 폴리싱 공정에서 웨이퍼 중심부보다 가장자리의 연마량, 식각량 등이 많아서 웨이퍼 가장자리의 두께가 중심부의 두께보다 작아진다. 이에 따라, 웨이퍼가 볼록한 형상을 가지는 롤오프(roll-off)가 발생된다.
이와 같이 기존의 실리콘 폴리시드 웨이퍼의 평탄도는 슬라이싱부터 폴리싱까지의 가공에 의해 정해지지만, 폴리싱 공정 후의 나쁜 평탄도는 실리콘 에피택셜층을 증착해 실리콘 에피택셜 웨이퍼를 제조한 이후에도 개선되지 않아서 불량을 발생시키고 있다.
본 발명이 이루고자 하는 기술적 과제는 실리콘 폴리시드 웨이퍼의 평탄도를 보상할 수 있도록 실리콘 에피택셜층을 증착하여 고평탄도 웨이퍼의 요구를 만족할 수 있는 실리콘 에피택셜 웨이퍼 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 실리콘 에피택셜 웨이퍼 제조 방법은, 실리콘 폴리시드 웨이퍼에 실리콘 에피택셜층을 증착하는 단계를 포함하는 실리콘 에피택셜 웨이퍼 제조 방법에 있어서, 상기 실리콘 에피택셜층의 CVD 증착시 상기 실리콘 에피택셜층의 두께 프로파일을 조절하여 상기 실리콘 폴리시드 웨이퍼의 롤오프를 보상함으로써 최종적인 평탄도를 개선하는 것을 특징으로 한다.
상기 실리콘 에피택셜층의 두께 프로파일을 조절하기 위하여 상기 실리콘 에피택셜층의 CVD 증착에 이용되는 에피택셜 CVD 장비의 원료 가스의 유량 및 상기 실리콘 폴리시드 웨이퍼의 회전 속도 중의 적어도 어느 하나를 조절할 수 있다.
바람직한 실시예에 있어서, 상기 실리콘 폴리시드 웨이퍼는 중심부보다 가장자리의 두께가 작아 양의 롤오프 값을 가지며, 상기 실리콘 에피택셜층은 중심부보다 가장자리의 두께가 커지고 최외각에서의 두께의 두꺼워짐이 작아지지 않도록 증착한다. 이를 위해서, 상기 실리콘 에피택셜층의 CVD 증착에 이용되는 에피택셜 CVD 장비에서 상기 실리콘 폴리시드 웨이퍼 중심부보다 가장자리에서의 원료 가스의 유량을 크게 하는 것이 바람직하다. 더욱 바람직하게는, 상기 에피택셜 CVD 장비는 상기 실리콘 폴리시드 웨이퍼의 중심부를 향하는 제1 원료 가스 분사 노즐, 상기 실리콘 폴리시드 웨이퍼의 1/2 반경 지점을 향하는 한 쌍의 제2 원료 가스 분사 노즐, 및 상기 실리콘 폴리시드 웨이퍼의 가장자리를 향하는 한 쌍의 제3 원료 가스 분사 노즐을 구비하며, 각 원료 가스 분사 노즐의 분사량은 제3 원료 가스 분사 노즐 > 제1 원료 가스 분사 노즐 > 제2 원료 가스 분사 노즐이 되도록 조절한다.
본 발명에 따른 실리콘 에피택셜 웨이퍼 제조 방법에 이용되는 에피택셜 CVD 장비는 싱글 웨이퍼(single-wafer) 타입인 것이 바람직하며, 대기압에서 운용되는 타입(atmospheric pressure type) 또는 저압에서 운용되는 타입(reduction pressure type)일 수 있다. 이러한 에피택셜 CVD 장비를 이용해 제조하는 상기 실 리콘 에피택셜 웨이퍼의 직경은 100mm, 150mm 및 200mm 중의 어느 하나일 수 있다.
이하 첨부한 도면을 참조하여 본 발명에 관한 바람직한 실시예 및 실험예를 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
먼저, 실리콘 에피택셜 웨이퍼의 최종적인 평탄도는 도 2에서와 같이 생각할 수 있다.
도 2에 도시한 바와 같이, 실리콘 에피택셜 웨이퍼(60')의 최종적인 평탄도는 실리콘 폴리시드 웨이퍼(30')의 평탄도와 그 위에 증착되는 실리콘 에피택셜층(50')의 평탄도를 합한 것이다.
발명자는 일차적으로 200mm 실리콘 폴리시드 웨이퍼의 평탄도를 SFQD(Local Site Focal Plane Deviation : FPD) 방식으로 확인하였다. 실리콘 폴리시드 웨이퍼의 평탄도 측정시 실리콘 폴리시드 웨이퍼 전체를 22mm ㅧ 22mm 사이트로 분리 측정하였다. 실리콘 폴리시드 웨이퍼 중심부를 기준으로 X축 방향으로 11mm, Y축 방향으로 0mm의 오프셋(off-set)을 주었다.
평탄도 측정 결과는 도 3과 같으며, 각 사이트 안의 수치는 SFQD 수치로서 단위는 um이다.
도 3에서 보는 바와 같이, 평탄도 측정 결과, 각 사이트의 SFQD 수치는 0.02um에서 0.07um 정도의 변화를 가졌다. 또한 실리콘 폴리시드 웨이퍼 중심부를 기준으로 최외각에 있는 사이트(회색 음영 표시)의 수치가 상대적으로 큰 것을 알 수 있었다. 이것이 이른바 롤오프에 의한 것이다. 이와 같이 폴리싱 가공 후의 실리콘 폴리시드 웨이퍼의 평탄도를 측정한 결과, 실리콘 폴리시드 웨이퍼 가장자리에서의 롤오프에 의한 평탄도 악화를 확인하였다.
따라서, 발명자는 이러한 실리콘 폴리시드 웨이퍼의 롤오프를 실리콘 에피택셜층 성장 후 완화시킬 수 있다면 실리콘 에피택셜 웨이퍼의 최종 평탄도가 개선될 것임에 착안하여 본 발명을 하기에 이르렀다. 실리콘 폴리시드 웨이퍼 최외각에서의 롤오프를 완화시키는 방식으로 실리콘 에피택셜층을 증착하려면, 실리콘 폴리시드 웨이퍼 중심부와 가장자리에서의 실리콘 에피택셜층의 두께를 조절하여 성장시켜 실리콘 폴리시드 웨이퍼의 요철을 보완해야 한다. 이를 위해 본 발명에서는 실리콘 폴리시드 웨이퍼에 실리콘 에피택셜층 증착시의 원료 가스의 유량 및 실리콘 폴리시드 웨이퍼의 회전 속도를 조절하여 웨이퍼의 중심부에 비해 가장자리에서의 에피택셜층이 두꺼워지도록, 그리고 최외각에서의 에피택셜층의 두께의 두꺼워짐이 작아지지 않도록 조절하여, 실리콘 폴리시드 웨이퍼의 롤오프를 완화시켜 평탄도가 보상되도록 한다.
도 4에는 본 발명에 따른 실리콘 에피택셜 웨이퍼 제조 공정의 흐름도가 도시되어 있다.
도 4에 도시된 바와 같이, 먼저 종래의 일반적인 공정에서와 같이, 소정의 실리콘 잉곳을 슬라이싱하여 웨이퍼 형태로 얇게 절단하고 절단된 웨이퍼를 래핑하 여 양면을 연마한 후 식각, 폴리싱 등의 공정을 적용하여 실리콘 폴리시드 웨이퍼를 준비한다(단계 s1).
일반적으로 제조된 실리콘 폴리시드 웨이퍼는 중심부보다 가장자리의 두께가 작아 양의 롤오프 값을 가진다. 이러한 실리콘 폴리시드 웨이퍼는 암모니아 및 과산화수소 혼합액 등의 알칼리 수용액 및/또는 불소산 등의 산 수용액으로 세척하여, 에피택셜 CVD 장비에 로딩한다.
그런 다음, 본 발명에 따라 실리콘 폴리시드 웨이퍼 위에 실리콘 에피택셜층을 증착한다(단계 s2).
이 때, 실리콘 에피택셜층의 CVD 증착에 이용되는 에피택셜 CVD 장비에서 원료 가스의 유량 및 실리콘 폴리시드 웨이퍼의 회전 속도 중의 적어도 어느 하나를 조절하여, 실리콘 폴리시드 웨이퍼의 롤오프를 보상할 수 있도록 실리콘 에피택셜층의 두께 프로파일을 조절한다. 즉, 실리콘 폴리시드 웨이퍼가 가지는 양의 롤오프 값을 보상할 수 있도록, 실리콘 에피택셜층의 두께는 웨이퍼의 중심부에 비해 가장자리에서 두꺼워지도록, 그리고 최외각에서의 에피택셜층의 두께의 두꺼워짐이 작아지지 않도록 조절한다.
이러한 방법의 구현을 위한 기계적 도식은 도 5a 및 도 5b와 같으며 그 세부적 동작 설명은 아래에서 설명한다. 도 5a는 본 발명에 이용할 수 있는 에피택셜 CVD 장비의 상면도, 도 5b는 그 에피택셜 CVD 장비에서의 서셉터 부위의 단면도이다.
먼저 에피택셜 CVD 장비(100)의 서셉터(120) 상에 실리콘 폴리시드 웨이 퍼(130)를 로딩한 후, 실리콘 폴리시드 웨이퍼(130)의 온도를 1100-1200℃ 정도로 유지하고, 수소 분위기 중에서 약 10분 정도의 열처리에 의해 탄소계 불순물이나 자연 산화막 등을 제거한다.
SiHCl3 또는 SiH2Cl2와 같은 소스 가스와 H2와 같은 반응 가스를 에피택셜 CVD 장비(100) 내로 공급한다. 에피택셜층을 도전성 있게 증착하려면 B2H6나 PH3와 같은 도펀트 가스도 공급한다. 에피택셜 CVD 장비(100)의 히터(미도시)에 의해 이러한 가스가 분해되고 반응하여 실리콘 폴리시드 웨이퍼(130)에 실리콘 에피택셜층(150)이 증착되어 실리콘 에피택셜 웨이퍼(160)를 제조하게 된다. 기타, SiH4의 열분해 반응을 이용한 CVD법으로 실리콘 에피택셜층(150)의 성장을 수행하는 방법도 있다.
바람직하기로, 실리콘 폴리시드 웨이퍼(130)의 중심부와 가장자리의 실리콘 에피택셜층(150) 두께 변화를 위해, 도 5a에서와 같이 에피택셜 CVD 장비(100)에 5개의 가스 분사 노즐(170a, 170b, 170c)이 구비되도록 한다. 제1 원료 가스 분사 노즐(170a)은 실리콘 폴리시드 웨이퍼의 중심부를 향하고, 한 쌍의 제2 원료 가스 분사 노즐(170b)은 실리콘 폴리시드 웨이퍼의 1/2 반경 지점을 향하며, 한 쌍의 제3 원료 가스 분사 노즐(170c)은 실리콘 폴리시드 웨이퍼의 가장자리를 향한다. 이러한 노즐 구성 방식을 MPI(multi port injector)라고도 부른다. 이 때, 각 원료 가스 분사 노즐의 분사량은 제3 원료 가스 분사 노즐(170c) > 제1 원료 가스 분사 노즐(170a) > 제2 원료 가스 분사 노즐(170b)이 되도록 조절하여, 실리콘 폴리시드 웨이퍼 중심부보다 가장자리에서의 원료 가스의 유량을 크게 한다. 이렇게 함으로써, 실리콘 에피택셜층의 두께는 웨이퍼의 중심부에 비해 가장자리에서 두꺼워지고 최외각에서의 에피택셜층의 두께의 두꺼워짐이 작아지지 않게 된다.
가스 분사 노즐(170a, 170b, 170c)의 분사량은 마이크로미터 게이지에 의해 조절할 수 있다. 예를 들어, 제3 원료 가스 분사 노즐(170c) > 제1 원료 가스 분사 노즐(170a) > 제2 원료 가스 분사 노즐(170b)이 되도록 조절하되, 게이지 조절 범위는 3.0mm에서 5.4mm까지로 할 수 있다.
또한, 폴리시드 웨이퍼(130)의 중심부와 가장자리의 실리콘 에피택셜층(150) 두께 변화를 위해, 도 5b에서와 같이 서셉터(120)의 회전율을 변화시켜 폴리시드 웨이퍼(130)의 회전율을 변화시킬 수도 있다. 회전율의 변화는 30rpm에서 50rpm까지로 할 수 있다.
이러한 본 발명의 구현에 이용할 수 있는 해당 에피택셜 CVD 장비(100) 싱글 웨이퍼 타입인 것이 바람직하며, 대기압에서 운용되는 타입 또는 저압에서 운용되는 타입의 장비일 수 있다. 이러한 에피택셜 CVD 장비(100)를 이용해 제조하는 실리콘 에피택셜 웨이퍼(160)의 직경은 100mm, 150mm 및 200mm 중의 어느 하나일 수 있다. 또한, 본 실시예에서 설명한 예 이외의 에피택셜 CVD 장비(100)의 형상, 가스 분사 노즐(170a, 170b, 170c)의 형상, 서셉터(120)의 형상 및 서셉터(120)를 구성하고 있는 다양한 구성요소들은 일정한 형태나 요소에 한정되지 않고 다양하게 사용될 수 있다.
이러한 방법을 이용해 실제 실리콘 에피택셜층을 형성한 후, 가스 분사 노즐 조절 및 서셉터 회전율 조절의 결과를 각각 확인하였다.
먼저, 도 6a는 본 발명에 따른 실시예와 비교예에 있어서 에피택셜 CVD 장비의 가스 분사 노즐 조절에 따른 실리콘 에피택셜층의 두께 프로파일을 나타내는 그래프이다. 도 6a에서 가로축은 웨이퍼의 직경 방향을 따른 위치, 세로축은 두께(단위: um)를 나타낸다.
실시예(-◆-)는 제3 원료 가스 분사 노즐(170c)을 5.4mm 열고 제1 원료 가스 분사 노즐(170a)은 5.0mm 열고 제2 원료 가스 분사 노즐(170b)은 3.4mm 열어, 가스 분사량이 제3 원료 가스 분사 노즐(170c) > 제1 원료 가스 분사 노즐(170a) > 제2 원료 가스 분사 노즐(170b)이 되도록 조절한 경우이다.
비교예(-▲-)는 제3 원료 가스 분사 노즐(170c)을 3.0mm 열고 제1 원료 가스 분사 노즐(170a)은 5.0mm 열고 제2 원료 가스 분사 노즐(170b)은 4.0mm 열어, 가스 분사량이 제1 원료 가스 분사 노즐(170a) > 제2 원료 가스 분사 노즐(170b) > 제3 원료 가스 분사 노즐(170c)이 되도록 조절한 경우이다.
도 6a에서 보는 바와 같이, 실시예에 따라 증착된 실리콘 에피택셜층의 막 두께는 약 6um 정도였으며, 웨이퍼 가장자리에서의 두께가 중심부에서의 두께에 비해 두꺼운 형상으로 형성되었음을 확인할 수 있다. 또한, 최외각에서의 에피택셜층의 두께의 두꺼워짐이 작아지지 않게 됨도 알 수 있다.
다음으로, 도 6b는 본 발명에 따른 실시예와 비교예에 있어서 에피택셜 CVD 장비의 서셉터의 회전율 조절에 따른 실리콘 에피택셜층의 두께 프로파일을 나타내는 그래프이다. 도 6b에서도 가로축은 웨이퍼의 직경 방향을 따른 위치, 세로축은 두께(단위: um)를 나타낸다.
실시예 1(-◆-)은 서셉터(120)의 회전율이 50rpm, 실시예 2(-■-)는 서셉터(120)의 회전율이 35rpm, 비교예(-▲-)는 서셉터(120)의 회전율이 30rpm인 경우이다.
도 6b에서 보는 바와 같이, 실시예 1, 2 및 비교예에 있어서, 실리콘 에피택셜층의 막 두께는 웨이퍼 가장자리에서의 두께가 중심부에서의 두께에 비해 두꺼운 형상으로 형성되었으며, 실시예 1 및 2의 경우가 최외각에서의 에피택셜층의 두께의 두꺼워짐이 작아지지 않게 되었으므로, 보다 적합한 조건임을 알 수 있다.
도 7a는 도 3에서와 같은 방식으로 평탄도를 측정한 결과로서, 본 발명에 따라 에피택셜층을 형성한 후에 실리콘 에피택셜 웨이퍼의 평탄도를 측정한 결과이고, 도 7b는 본 발명에 따른 에피택셜층 형성 전후의 평탄도 변화를 나타낸 것이다.
도 7a 및 도 7b로부터, 웨이퍼 전면에 걸쳐 SFQD 수치가 높은 가장자리 부분의 사이트들이 본 발명에 따른 에피택셜층 형성 후에는 큰 폭으로 개선됨을 알 수 있다.
이상, 본 발명을 바람직한 실시예 및 실험예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예 및 실험예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 바와 같은 본 발명에 따른 실리콘 에피택셜 웨이퍼 제조 방법에서는, 폴리싱 공정 후 에피택셜 공정을 통해서 평탄도를 개선할 수 있다. 제조되는 웨이퍼의 평탄도를 크게 향상시킬 수 있고, 웨이퍼의 품질이 향상되어 256 MDRAM급 이상의 미세한 선폭의 고집적 소자 공정에서도 사용 가능한 고품위 웨이퍼의 생산 수율을 증가시키는 효과가 있다.

Claims (8)

  1. 실리콘 폴리시드 웨이퍼(polished wafer)에 실리콘 에피택셜층(epitaxial layer)을 증착하는 단계를 포함하는 실리콘 에피택셜 웨이퍼(epitaxial wafer) 제조 방법에 있어서,
    상기 실리콘 에피택셜층의 CVD 증착시 상기 실리콘 에피택셜층의 두께 프로파일을 조절하여 상기 실리콘 폴리시드 웨이퍼의 롤오프(roll-off)를 보상함으로써 최종적인 평탄도를 개선하는 것으로,
    상기 실리콘 폴리시드 웨이퍼는 중심부보다 가장자리의 두께가 작아 양의 롤오프 값을 가지며, 상기 실리콘 에피택셜층은 중심부보다 가장자리의 두께가 커지고 최외각에서의 두께의 두꺼워짐이 작아지지 않도록 증착하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼 제조 방법.
  2. 제1항에 있어서, 상기 실리콘 에피택셜층의 두께 프로파일을 조절하기 위하여 상기 실리콘 에피택셜층의 CVD 증착에 이용되는 에피택셜 CVD 장비의 원료 가스의 유량 및 상기 실리콘 폴리시드 웨이퍼의 회전 속도 중의 적어도 어느 하나를 조절하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼 제조 방법.
  3. 삭제
  4. 제1항에 있어서, 상기 실리콘 에피택셜층의 두께 프로파일을 조절하기 위하여 상기 실리콘 에피택셜층의 CVD 증착에 이용되는 에피택셜 CVD 장비에서 상기 실리콘 폴리시드 웨이퍼 중심부보다 가장자리에서의 원료 가스의 유량을 크게 하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼 제조 방법.
  5. 제4항에 있어서, 상기 에피택셜 CVD 장비는 상기 실리콘 폴리시드 웨이퍼의 중심부를 향하는 제1 원료 가스 분사 노즐, 상기 실리콘 폴리시드 웨이퍼의 1/2 반경 지점을 향하는 한 쌍의 제2 원료 가스 분사 노즐, 및 상기 실리콘 폴리시드 웨이퍼의 가장자리를 향하는 한 쌍의 제3 원료 가스 분사 노즐을 구비하며, 각 원료 가스 분사 노즐의 분사량은 제3 원료 가스 분사 노즐 > 제1 원료 가스 분사 노즐 > 제2 원료 가스 분사 노즐이 되도록 조절하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼 제조 방법.
  6. 제2항, 제4항 및 제5항 중 어느 하나의 항에 있어서, 상기 에피택셜 CVD 장비는 싱글 웨이퍼(single-wafer) 타입인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼 제조 방법.
  7. 제2항, 제4항 및 제5항 중 어느 하나의 항에 있어서, 상기 에피택셜 CVD 장비는 대기압에서 운용되는 타입(atmospheric pressure type) 및 저압에서 운용되는 타입(reduction pressure type) 중의 어느 하나인 것을 특징으로 하는 실리콘 에피 택셜 웨이퍼 제조 방법.
  8. 제2항, 제4항 및 제5항 중 어느 하나의 항에 있어서, 상기 에피택셜 CVD 장비를 이용해 제조하는 상기 실리콘 에피택셜 웨이퍼의 직경은 100mm, 150mm 및 200mm 중의 어느 하나인 것을 특징으로 하는 실리콘 에피택셜 웨이퍼 제조 방법.
KR1020060131627A 2006-12-21 2006-12-21 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법 KR100830997B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131627A KR100830997B1 (ko) 2006-12-21 2006-12-21 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131627A KR100830997B1 (ko) 2006-12-21 2006-12-21 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법

Publications (1)

Publication Number Publication Date
KR100830997B1 true KR100830997B1 (ko) 2008-05-20

Family

ID=39664760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131627A KR100830997B1 (ko) 2006-12-21 2006-12-21 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR100830997B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017135604A1 (ko) * 2016-02-02 2017-08-10 주식회사 엘지실트론 에피텍셜 웨이퍼의 평탄도 제어 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547669A (ja) * 1991-03-20 1993-02-26 Sumitomo Metal Ind Ltd 気相成長装置
JPH06232060A (ja) * 1992-12-11 1994-08-19 Shin Etsu Handotai Co Ltd シリコンエピタキシャル層の成長方法および成長装置
JP2005306680A (ja) 2004-04-22 2005-11-04 Hitachi Cable Ltd 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547669A (ja) * 1991-03-20 1993-02-26 Sumitomo Metal Ind Ltd 気相成長装置
JPH06232060A (ja) * 1992-12-11 1994-08-19 Shin Etsu Handotai Co Ltd シリコンエピタキシャル層の成長方法および成長装置
JP2005306680A (ja) 2004-04-22 2005-11-04 Hitachi Cable Ltd 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017135604A1 (ko) * 2016-02-02 2017-08-10 주식회사 엘지실트론 에피텍셜 웨이퍼의 평탄도 제어 방법
KR101810643B1 (ko) 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법

Similar Documents

Publication Publication Date Title
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
WO2018120731A1 (zh) 硅外延片的制造方法
KR102210290B1 (ko) 반도체 웨이퍼를 에피택셜 코팅하는 방법 및 반도체 웨이퍼
JP2009256138A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
US9281189B2 (en) Wafer and method of fabricating the same
WO2008075449A1 (ja) 歪Ｓｉ基板の製造方法
JP2007088473A (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
KR20080069201A (ko) 에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼
KR20100022479A (ko) Ｓｏｉ 웨이퍼의 제조방법
US9896780B2 (en) Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate
KR100676521B1 (ko) 저온 산화물 배면 실 형성 방법 및 이를 사용하여 제조되는웨이퍼
WO2010035409A1 (ja) シリコンエピタキシャルウェーハの製造方法
KR101364995B1 (ko) 반도체 기판의 제조방법
KR100830997B1 (ko) 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법
JP2013121898A (ja) エピタキシャル炭化珪素ウエハの製造方法
KR20180074273A (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
KR100762972B1 (ko) 웨이퍼 제조 방법 및 이를 사용하여 제조되는 웨이퍼
EP4202087A2 (en) Ga2o3 crystal film deposition method according to hvpe, deposition apparatus, and ga2o3 crystal film-deposited substrate using the same
US11651960B2 (en) Method for forming amorphous silicon thin film, method for manufacturing semiconductor device including same, and semiconductor manufactured thereby
KR20050032837A (ko) 에피택셜 웨이퍼의 제조방법
KR101474373B1 (ko) 반도체 기판 및 그 제조 방법
JP4951580B2 (ja) 半導体ウエハの製造方法
JP2723725B2 (ja) 半導体基板の製造方法
KR20230124879A (ko) 다공성 실리콘을 포함하는 실리콘 적층구조 제조방법 및 제조장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 12