KR101810643B1 - 에피텍셜 웨이퍼의 평탄도 제어 방법 - Google Patents

에피텍셜 웨이퍼의 평탄도 제어 방법 Download PDF

Info

Publication number
KR101810643B1
KR101810643B1 KR1020160012849A KR20160012849A KR101810643B1 KR 101810643 B1 KR101810643 B1 KR 101810643B1 KR 1020160012849 A KR1020160012849 A KR 1020160012849A KR 20160012849 A KR20160012849 A KR 20160012849A KR 101810643 B1 KR101810643 B1 KR 101810643B1
Authority
KR
South Korea
Prior art keywords
epitaxial
zdd
delta
obtaining
flatness
Prior art date
Application number
KR1020160012849A
Other languages
English (en)
Other versions
KR20170091931A (ko
Inventor
장규일
강동호
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020160012849A priority Critical patent/KR101810643B1/ko
Priority to PCT/KR2017/000724 priority patent/WO2017135604A1/ko
Priority to TW106103288A priority patent/TWI631438B/zh
Publication of KR20170091931A publication Critical patent/KR20170091931A/ko
Application granted granted Critical
Publication of KR101810643B1 publication Critical patent/KR101810643B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시 예는 보유한 에피텍셜 반응기들에 의하여 생산된 에피텍셜 웨이퍼들의 평탄도 불량률 그래프를 획득하는 단계, 에피텍셜층의 성장 조건과 상관 관계용 에피텍셜 웨이퍼의 Delta ZDD의 상관 관계 그래프를 획득하는 단계, 상기 보유한 에피텍셜 반응기들 중의 제1 에피텍셜 반응기에 의하여 제1 성장 조건으로 생산된 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD를 획득하는 단계, 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 조절하는 단계를 포함한다.

Description

에피텍셜 웨이퍼의 평탄도 제어 방법{METHOD OF CONTROLING A FLATNESS OF A EPITAXIAL WAFER}
실시 예는 에피텍셜 웨이퍼의 평탄도 제어 방법에 관한 것이다.
붕소 등의 불순물이 도핑되고 낮은 비저항을 갖는 실리콘 웨이퍼 위에 상대적으로 불순물이 적게 도핑되어 높은 비저항을 갖는 실리콘 에피텍셜층을 성장시킨 실리콘 에피텍셜웨이퍼는 높은 게더링 능력과 낮은 래치업(LATCH-UP) 특성 그리고 고온에서 슬립(slip) 결함에 강한 특성을 가지고 있다.
이러한 에피텍셜웨이퍼에 요구되는 품질 항목으로는 평탄도(flatness), 입자 오염 정도 등이 있고,에피텍셜층 자체에 대한 항목으로는 두께 균일도, 비저항, 금속 오염, 적층 결함, 슬립 전위(slip dislocation) 등이 있다.
웨이퍼의 두께를 측정하고, 측정된 웨이퍼의 두께를 이용하여 웨이퍼의 가장자리의 평탄도를 측정할 수 있다.
실시 예는 기재 기판의 형상, 또는 평탄도 수준에 상관없이 불량률이 적게 나오도록 공정 관리를 할 수 있는 에피텍셜 웨이퍼의 평탄도 제어 방법을 제공한다.
실시 예에 따른 에피텍셜 웨이퍼의 평탄도 제어 방법은 보유한 에피텍셜 반응기들에 의하여 생산된 에피텍셜 웨이퍼들의 평탄도 불량률 그래프를 획득하는 단계; 에피텍셜층의 성장 조건과 상관 관계용 에피텍셜 웨이퍼의 Delta ZDD(Delta Z-axis Double Derivative)의 상관 관계 그래프를 획득하는 단계; 상기 보유한 에피텍셜 반응기들 중의 제1 에피텍셜 반응기에 의하여 제1 성장 조건으로 생산된 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD를 획득하는 단계; 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 조절하는 단계를 포함한다.
상기 에피텍셜 웨이퍼의 평탄도 제어 방법은 상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD 및 상기 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계를 더 포함할 수 있고, 상기 보정값 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 조절할 수 있다.
상기 평탄도 불량률 그래프를 획득하는 단계는 기재 기판들의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation), 및 ZDD(Z-axis Double Derivative)를 획득하는 단계; 상기 기재 기판들을 기반으로 하는 에피텍셜 웨이퍼들의 Delta ZDD 및 ESFQR(Edge sector Site Frontside reference Q(Site least square plane) Range)을 획득하는 단계; 상기 에피텍셜 웨이퍼들의 ESFQR에 기초하여, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 단계; 및 상기 기재 기판들의 ESFQD 및 상기 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여, 상기 에피텍셜 웨이퍼의 평탄도 불량률 그래프를 획득하는 단계를 포함할 수 있다.
상기 에피텍셜 웨이퍼들의 Delta ZDD 및 ESFQR을 획득하는 단계는 상기 에피텍셜 웨이퍼들의 ZDD 및 ESFQR을 획득하는 단계; 및 상기 기재 기판들의 ZDD와 상기 에피텍셜 웨이퍼들의 ZDD의 차이를 이용하여, 상기 에피텍셜 웨이퍼들 각각에 대한 Delta ZDD를 획득하는 단계를 포함할 수 있다.
상기 보정값을 산출하는 단계는 상기 평탄도 불량률 그래프의 불량률에 기초하여, 타겟용 구간을 설정하는 단계; 및 상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD 및 상기 타겟용 구간에 기초하여, 상기 보정값을 산출하는 단계를 포함할 수 있다.
상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 단계는 상기 에피텍셜 웨이퍼들의 ESFQR과 기설정된 기준 값과 비교한 결과에 기초하여, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단할 수 있다. 상기 기설정된 기준 값은 100㎚ ~ 120㎚일 수 있다.
상기 에피텍셜 웨이퍼의 평탄도 불량률 그래프의 X축은 상기 기재 기판들의 ESFQD을 나타내고, Y축은 상기 에피텍셜 웨이퍼들의 Delta ZDD를 나타내고, 상기 기재 기판들의 ESFQD 및 상기 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여, 상기 에피텍셜 웨이퍼들의 불량률은 복수의 영역들로 구분될 수 있다.
상기 상관 관계 그래프를 획득하는 단계는 서로 다른 성장 조건들에서 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 상기 성장 조건들과 상기 획득된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상기 상관 관계 그래프를 획득할 수 있다.
상기 상관 관계 그래프를 획득하는 단계에서의 성장 조건 및 상기 제1 성장 조건은 H2 가스의 유량, TCS의 유량, 또는 성장 온도일 수 있다.
상기 타겟용 구간을 설정하는 단계는 상기 기재 기판들의 ESFQD의 전 범위에 대하여 평탄도 불량률이 기설정된 기준 값보다 작은 구간일 수 있다. 상기 기설정된 기준 값은 0.1% ~ 15%일 수 있다.
상기 보정값은 상기 타겟용 구간에 속하는 기설정된 타겟값과 상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD의 차이일 수 있다.
상기 기설정된 타겟값은 상기 타겟용 구간의 하한치, 상한치, 또는 중간치일 수 있다.
상기 제1 성장 조건을 조절하는 단계는 상기 제1 에피텍셜 반응기의 제1 성장 조건에서의 Delta ZDD에 상기 보정값을 더한 값에 대응하는 제2 성장 조건으로 상기 제1 성장 조건을 조절할 수 있다.
다른 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 조절하는 방법은 제1 기재 기판들의 ESFQD 및 제1 ZDD를 획득하는 단계; 상기 제1 기재 기판들을 기반으로 하는 제1 에피텍셜 웨이퍼들의 ESFQR 및 제2 ZDD를 획득하는 단계; 상기 제1 에피텍셜 웨이퍼들의 제1 Delta ZDD를 획득하는 단계; 상기 제1 에피텍셜 웨이퍼들의 ESFQR에 기초하여 상기 제1 에피텍셜 웨이퍼들의 평탄도 불량을 판단하고, 평탄도 불량률 그래프를 획득하는 단계; 제2 에피텍셜 웨이퍼의 에피텍셜층 성장 조건과 상기 제2 에피텍셜 웨이퍼의 Delta ZDD의 상관 관계 그래프를 획득하는 단계; 제1 성장 조건으로 생산된 적어도 하나의 제3 에피텍셜 웨이퍼의 제2 Delta ZDD를 획득하는 단계; 상기 제2 Delta ZDD 및 상기 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계; 및 상기 보정값 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 제2 성장 조건으로 조절하는 단계를 포함한다.
상기 에피텍셜 웨이퍼의 평탄도를 조절하는 방법은 상기 제2 성장 조건으로 에피텍셜 웨이퍼를 생산하는 단계를 더 포함할 수 있다.
상기 상관 관계 그래프를 획득하는 단계는 동일 성장 조건 항목의 서로 다른 성장 조건들에서 제2 기재 기판들에 에피텍셜층을 성장시켜 상기 제2 에피텍셜 웨이퍼들을 생산하는 단계; 상기 생산된 제2 에피텍셜 웨이퍼들의 Delta ZDD를 획득하는 단계; 상기 서로 다른 성장 조건들과 상기 제2 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상기 상관 관계 그래프를 획득하는 단계를 포함할 수 있다.
상기 제2 Delta ZDD를 획득하는 단계는 상기 제1 성장 조건으로 복수 개의 제3 기재 기판들에 에피텍셜층을 성장시켜 복수 개의 제3 에피텍셜 웨이퍼들을 생산하는 단계; 및 상기 복수 개의 제3 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 획득된 상기 복수 개의 제3 에피텍셜 웨이퍼들의 Delta ZDD의 평균을 상기 제2 Delta ZDD로 설정하는 단계를 포함할 수 있다.
상기 보정값을 산출하는 단계는 상기 평탄도 불량률 그래프에서 평탄도 불량률이 기설정된 기준 값보다 작은 타겟용 구간을 설정하는 단계; 및 상기 제2 Delta ZDD가 상기 타겟용 구간에 속하도록 상기 보정값을 산출하는 단계를 포함할 수 있다.
상기 제1 성장 조건을 제2 성장 조건으로 조절하는 단계는 상기 제1 성장 조건을 상기 보정값에 대응하는 성장 조건만큼 변경시킬 수 있다.
실시 예는 기재 기판의 형상, 또는 평탄도 수준에 상관없이 불량률이 적게 나오도록 공정 관리를 할 수 있다.
도 1은 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 제어하는 방법에 관한 플로챠트이다.
도 2는 도 1에 도시된 불량률 그래프를 획득하는 단계를 나타내는 플로챠트이다.
도 3은 도 2에 도시된 델타 ZDD1 획득 및 ESFQR1 획득 단계의 일 실시 예를 나타내는 플로챠트이다.
도 4는 S240 단계에서 획득된 불량률 그래프를 나타낸다.
도 5a는 Delta ZDD와 에피텍셜층 성장을 위하여 공급되는 H2 가스의 유량 간의 상관 관계를 나타내다.
도 5b는 Delta ZDD와 에피텍셜층 성장 온도 간의 상관 관계를 나타낸다.
도 5c는 Delta ZDD와 에피텍셜층 성장을 위하여 공급되는 TCS의 유량 간의 상관 관계를 나타낸다.
도 6은 도 1의 보정값 산출 단계의 일 실시 예를 나타낸다.
도 7a는 ESFQD 및 ESFQR을 설명하기 위한 모식도이다.
도 7b는 도 7a의 모식도의 ab방향의 단면도를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 제어하는 방법에 관한 플로챠트이다.
도 1을 참조하면, 실시 예에 따른 에피텍셜 웨이퍼의 평탄도를 제어하는 방법은 평탄도 불량률 그래프를 획득하는 단계(S110), 성장 조건과 Delta ZDD의 상관 관계 그래프를 획득하는 단계(S120), Delta ZDD2를 획득하는 단계(S130), Delta ZDD2와 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계(S140), 보정값 및 상관 관계 그래프에 기초하여 성장 조건을 조절하는 단계(S150), 및 조절된 성장 조건으로 생산하는 단계를 포함한다(S160).
테스트용 기재 기판들의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation)와 테스트용 에피텍셜 웨이퍼들의 델타 ZDD에 기초하여, 평탄도 불량률 그래프를 획득할 수 있다(S110).
도 2는 도 1에 도시된 불량률 그래프를 획득하는 단계(S110)의 일 실시 예를 나타내는 플로챠트이다.
도 2를 참조하면, 불량률 그래프를 획득하는 단계(S110)는 테스트용 기재 기판들의 ESFQD, 및 ZDD(이하 “ZDD1”이라 한다)를 획득하는 단계(S210), Delta ZDD1을 획득하는 단계(S220), 테스트용 에피텍셜 웨이퍼들의 평탄도 불량을 판단하는 단계(S230), 및 불량률 그래프를 획득하는 단계(S240)를 포함한다.
먼저 ESFQD 및 ZDD1을 획득한다(S210).
ESFQD는 Edge sector Site Frontside reference Q(Site least square plane) Derivation의 약자로서, +값 또는 -값을 가질 수 있다.
도 7a는 ESFQD 및 ESFQR을 설명하기 위한 모식도이고, 도 7b는 도 7a의 모식도의 ab방향의 단면도를 나타낸다.
도 7a, 및 도 7b를 참조하면, 웨이퍼(W1)의 일면(예컨대, front side)을 일정한 각도(θ, 예컨대, θ=5°로 방사상 등분한 사이트(예컨대, S1)의 구간(401)의 두께를 기준면을 기준으로 측정한다. 그리고 웨이퍼(W1)의 일면의 구간(401) 내의 최대값(MAX) 및 최소값(MIN)을 측정한다. 예컨대, 기준면은 웨이퍼(W1)의 일면의 이상적인 면(ideal plane), 예컨대, z=0인 평면일 수 있다.
구간(401)은 등분한 사이트(예컨대, S1)의 제1 지점(P1)에서 제2지점(P2)까지의 구간이고, 제1 지점(P1)은 웨이퍼(W1)의 가장 자리(E1)에서 일정 거리(예컨대, 1mm 또는 2mm) 이격된 지점이고, 제2 지점(P2)은 제1 지점에서 웨이퍼(W1)의 중심(C)으로 향하는 방향(402)으로 일정 거리(예컨대, 10mm) 이격된 지점이다.
ESFQD는 기준면(예컨대, Z=0)을 기준으로 웨이퍼(W1)의 일면이 위에 존재하면 +값(+ESFQD)을 가질 수 있고, 아래에 존재하면 -값(-ESFQD)을 가질 수 있다.
ESFQD는 구간(401)의 웨이퍼 두께의 평균값, 예컨대, 구간(401) 내의 웨이퍼(W1)의 두께를 적분한 값일 수 있다.
후술하는 ESFQR은 Edge sector Site Frontside reference Q(Site least square plane) Range의 약자로서, 웨이퍼의 평탄도를 나타내는 하나의 방법이다.
ESFQR은 구간(401) 내의 측정된 웨이퍼(W1)의 두께의 최대값(MAX)과 최소값(MIN)의 차이(MAX-MIN)로 정의된다.
ZDD는 Z-axis Double Derivative의 약자로서, 웨이퍼의 가장 자리 표면의 롤-오프(roll-off)의 정도를 나타내는 파라미터로서, 웨이퍼의 가장 자리 표면의 곡률을 나타낸다.
웨이퍼의 반경 방향의 면을 xyz 좌표계의 xy 평면이라고 할 때, z축 방향은 웨이퍼의 두께 방향일 수 있다. 웨이퍼의 앞면(front side)과 뒷면(back side)에 대한 2개의 기준면들의 중간 지점에서 Z축의 좌표를 0이라고 할 때, 웨이퍼의 앞면와 뒷면의 두께의 프로파일을 "Z의 함수"로 나타낼 수 있다.
웨이퍼의 앞면과 뒷면 각각의 반경(R)에 대한 0° ~ 360°의 평균 Z값을 구하면, Z에 관한 웨이퍼 전체의 평균 방사상 프로파일(Average Radial Profile)을 획득할 수 있고, 획득된 평균 방사상 프로파일을 두 번 미분함으로써 ZDD를 구할 수 있다.
즉 ZDD는 수학식 1과 같이 정의될 수 있다.
Figure 112016011177390-pat00001
테스트용 기재 기판들의 ESFQD, 및 ZDD1는 상술한 방법과 같이 획득 또는 산출할 수 있다. 또는 테스트용 기재 기판들의 ESFQD 및 ZDD1는 구입시 이미 알려진 값일 수도 있다.
다음으로 테스트용 기재 기판들을 기반으로 하는 테스트용 에피텍셜 웨이퍼들의 델타(delta) ZDD(이하“delta ZDD1”이라 한다), 및 ESFQR(이하 "ESFQR1"이라 한다)을 획득한다(S220).
도 3은 도 2에 도시된 Delta ZDD1 및 ESFQR1 획득 단계(S220)의 일 실시 예를 나타내는 플로챠트이다.
도 3을 참조하면, 먼저 테스트용 기재 기판들에 에피텍셜층을 성장시켜 테스트용 에피텍셜 웨이퍼들을 생산한다(S310).
보유하고 있는 N(N>1인 자연수) 개의 에피텍셜 반응기들을 이용하여 M개(M>1인 자연수)의 테스트용 기재 기판들에 에피텍셜층들을 성장시켜 M개의 테스트용 에피텍셜 웨이퍼들을 생산할 수 있다.
N개의 에피텍셜 반응기들 각각은 M개(M>1인 자연수)의 테스트용 기재 기판들 중에서 랜덤하게 선택된 기재 기판들에 에피텍셜층을 성장시킬 수 있다.
N개의 에피텍셜 반응기들의 수에 맞추어 테스트용 기재 기판들을 복수의 그룹들로 나누고, N개의 에피텍셜 반응기들 각각은 복수의 그룹들 중 대응하는 어느 하나에 속하는 기재 기판들에 에피텍셜층을 성장시킬 수 있다.
예컨대, 보유하고 있는 에피텍셜 반응기들의 수가 10개이고, 테스트용 기재 기판들의 수가 3만개라고 가정하면, 에피텍셜 반응기들 각각은 랜덤하게 선택된 3천개의 기재 기판들에 에피텍셜층을 성장시키고, 3만개의 테스트용 에피텍셜 웨이퍼들을 생산할 수 있다.
다음으로 생산된 테스트용 에피텍셜 웨이퍼들 각각의 ZDD(이하 “ZDD2”라 한다)와 ESFQR1을 획득한다(S320).
ESFQR1의 획득 방법은 도 7a 및 도 7b에서 상술한 바가 적용될 수 있으며, ZDD2의 획득 방법은 ZDD1에서 설명한 바가 동일하게 적용될 수 있다.
예컨대, 상술한 3만개의 테스트용 에피텍셜 웨이퍼들에 대한 3만개의 ZDD2 및 3만개의 ESFQR1을 획득할 수 있다.
다음으로 테스트용 에피텍셜 웨이퍼들 각각에 대한 Delta ZDD(이하 “Delta ZDD1”이라 한다)를 획득한다(S330). Delta ZDD는 에피텍셜 웨이퍼의 ZDD와 에피텍셜 웨이퍼의 기재 기판 자체의 ZDD 간의 차이로 정의될 수 있다.
Delta ZDD1은 수학식 2와 같이 정의될 수 있다.
Figure 112016011177390-pat00002
Delta ZDD1 및 ESFQR1 획득 단계(S220)가 완료된 후에, 테스트용 에피텍셜 웨이퍼들의 ESFQR1에 기초하여, 테스트용 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단한다(S230).
예컨대, 테스트용 에피텍셜 웨이퍼들의 ESFQR1과 기설정된 기준 값과 비교한 결과에 따라 테스트용 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단할 수 있다.
이때 기설정된 기준 값은 100㎚ ~ 120㎚일 수 있다. 예컨대, 기설정된 기준 값은 110㎚일 수 있다.
예컨대, 테스트용 에피텍셜 웨이퍼들의 ESFQR1이 기설정된 기준 값을 초과하는 경우에는 불량이라고 판단할 수 있고, 테스트용 에피텍셜 웨이퍼들의 ESFQR1이 기설정된 기준 값 이하인 경우에는 불량이 아니라고 판단할 수 있다.
다음으로 ESFQD 및 Delta ZDD1에 기초하여, 테스트용 에피텍셜 웨이퍼의 평탄도 불량률 그래프를 획득한다(S240).
도 4는 S240 단계에서 획득된 불량률 그래프를 나타낸다.
도 4를 참조하면, X축은 테스트용 기재 기판들의 ESFQD를 나타내고, 0을 중심으로 기설정된 간격(예컨대, 25㎚)으로 구분될 수 있으며, 단위는 nm일 수 있다.
Y축은 테스트용 에피텍셜 웨이퍼들의 Delta ZDD1을 나타내며, 0을 중심으로 기설정된 간격(예컨대, 5 또는 10)으로 구분될 수 있다.
ESFQD와 Delta ZDD1에 기초하여, 테스트용 에피텍셜 웨이퍼들의 불량률은 복수의 영역들, 예컨대, 제1 내지 제20 영역들(1 ~ 20)로 구분될 수 있다.
제1 내지 제20 영역들(1~20) 각각의 불량률은 각 영역에 포함되는 테스트용 에피텍셜 웨이퍼들의 수와 S230 단계에서 불량으로 판단된 테스트용 에피텍셜 웨이퍼들의 수의 비율일 수 있다.
예컨대, 제1 영역(1)에서 불량률이 제로라는 것은 제1 영역(1)에 포함되는 테스트용 에피텍셜 웨이퍼들은 모두 불량이 아니라는 것이다.
다음으로 평탄도 불량률 그래프를 획득하는 단계(S110) 이후에, 에피텍셜층의 성장 조건과 상관 관계용 에피텍셜 웨이퍼의 Delta ZDD 사이의 상관 관계 또는 상관 관계 그래프를 획득한다(S120). 다른 실시 예에서는 S110 단계와 S120 단계의 순서가 서로 바뀔 수도 있다. 또 다른 실시 예에서는 S110 단계와 S120 단계가 동시에 수행될 수도 있다.
예컨대, 동일 성장 조건 항목에 대하여 성장 조건을 달리하여 상관 관계용 기재 기판들에 에피텍셜층을 성장시켜 상관 관계용 에피텍셜 웨이퍼들을 생산한다. 예컨대, 성장 조건 항목은 TCS의 유량, H2 가스, 및 성장 온도를 포함할 수 있다.
그리고 동일 성장 조건 항목의 서로 다른 성장 조건들에 의하여 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 획득한다. 그리고 서로 다른 성장 조건들과 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상관 관계 그래프를 획득할 수 있다. 그리고 상관 관계 그래프를 이용하여 상관 관계에 관한 방정식(예컨대, 선형 방정식)을 획득할 수 있다. 예컨대, 상관 관계용 기재 기판들은 테스트용 기재 기판들과는 별개 또는 다른 기재 기판들일 수 있다.
도 5a는 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD와 에피텍셜층 성장을 위하여 공급되는 H2 가스의 유량(flow rate) 간의 상관 관계 및 상관 관계 그래프를 나타내고, 도 5b는 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD와 에피텍셜층 성장 온도 간의 상관 관계 및 상관 관계 그래프를 나타내고, 도 5c는 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD와 에피텍셜층 성장을 위하여 공급되는 TCS의 유량 간의 상관 관계 및 상관 관계 그래프를 나타낸다.
도 5a 내지 도 5c에서 ◆는 성장 조건(TCS의 유량, H2 가스, 성장 온도)을 변화시키면서 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 획득하는 실험 결과를 나타낸다.
도 5a 내지 도 5c에서는 서로 다른 복수 개(예컨대, 5개)의 성장 조건들에서 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 나타낸다.
예컨대, 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD는 서로 다른 복수 개의 성장 조건들 각각에서 기설정된 개수(예컨대, 10개)의 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD의 평균 값일 수 있다.
서로 다른 성장 조건들에서 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여 획득된 상관 관계 그래프를 이용하여 성장 조건과 델타 ZDD 사이의 상관 관계를 근사적으로 나타내는 선형 방정식(y1, y2, y3)을 구할 수 있다. 도 5a 내지 도 5c에서 R2은 실험 결과들과 선형 방정식 사이의 근사도를 나타낸다.
평탄도 불량률 단계(S110), 및 상관 관계 그래프 회득 단계(S120) 이후에, 사용하고자 하는 에피텍셜 반응기에 대한 현재의 Delta ZDD(이하“Delta ZDD2”라 한다)를 획득한다(S130). Delta ZDD2를 획득하는 방법은 Delta ZDD1의 설명이 동일하게 적용될 수 있다.
예컨대, 보유하고 있는 N개의 에피텍셜 반응기들 중에서 현재 사용을 원하는 에피텍셜 반응기를 이용하여 제1 성장 조건으로 적어도 하나의 샘플 기재 기판에 에피텍셜층을 성장시켜 적어도 하나의 샘플 에피텍셜 웨이퍼를 생산하고, 생산된 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD를 Delta ZDD2로 할 수 있다.
예컨대, 현재 사용을 원하는 제1 에피텍셜 반응기를 이용하여 제1 성장 조건으로 복수 개(예컨대, 5개)의 샘플 기재 기판들에 에피텍셜층을 성장시켜 복수 개의 샘플 에피텍셜 웨이퍼들을 생산하고, 복수 개의 샘플 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 획득된 복수 개의 샘플 에피텍셜 웨이퍼들의 Delta ZDD의 평균을 Delta ZDD2로 할 수 있다.
여기서 제1 성장 조건은 상관 관계 그래프 획득 단계에서의 성장 조건의 항목과 일치할 수 있다. 예컨대, 제1 성장 조건과 상관 관계 그래프 획득 단계에서의 성장 조건은 도 5a 내지 도 5c에서 설명한 TCS의 유량, H2 가스의 유량, 또는 성장 온도를 포함할 수 있다. 실시 예에서는 3개의 제1 성장 조건을 예시하지만, 이에 한정되는 것은 아니다. 예컨대, 에피텍셜 웨이퍼의 Delta ZDD와 선형적인 상관 관계를 갖는 다른 성장 조건도 제1 에피텍셜 반응기의 제1 성장 조건에 포함될 수 있다.
다음으로 Delta ZDD2와 도 4에 도시된 평탄도 불량률 그래프에 기초하여, Delta ZDD2에 대한 보정값을 산출한다(S140).
도 6은 도 1의 보정값 산출 단계(S140)의 일 실시 예를 나타낸다.
도 6을 참조하면, 보정값 산출 단계(S140)는 타겟용 구간 설정 단계(S410), 및 보정값 산출 단계(S420)를 포함할 수 있다.
도 4에 도시된 평탄도 불량률 그래프의 불량률에 기초하여, Delta ZDD의 타겟용 구간을 설정할 수 있다(S410).
예컨대, Delta ZDD의 타겟용 구간은 평탄도 불량률 그래프에서 테스트용 기재 기판들의 ESFQD의 전 범위(예컨대, -75 ~ 25)에 대하여 평탄도 불량률이 기설정된 기준 값보다 작은 구간일 수 있다. 여기서 기설정된 기준 값은 0.1% ~ 15%일 수 있다.
예컨대, 도 4에서, 기재 기판들의 ESFQD의 전 범위에 대하여 기설정된 기준 값을 0.1% ~ 15%로 설정하면, Delta ZDD의 타겟용 구간에는 제3, 제8, 제13, 및 제18 영역들(3,8,13,18)이 포함될 수 있고, Delta ZDD의 타겟용 구간의 Delta ZDD는 0 ~ -5nm일 수 있다. Delta ZDD가 0 ~ -5nm인 구간에서는 기재 기판들의 ESFQD의 전 범위에 대하여 평탄도 불량률이 4% 미만이다.
다른 실시 예에서 Delta ZDD의 타겟용 구간은 기재 기판들의 ESFQD도 함께 고려하여 설정될 수 있다. 예컨대, 제1 에피텍셜 반응기에 투입되는 기재 기판들의 ESFQD의 범위가 0㎚ ~ -50㎚으로 제한적이라면, 기설정된 기준 값에 따라 Delta ZDD의 타겟용 구간을 설정할 수 있다. 예컨대, 기설정된 기준 값을 0.5%로 하면, Delta ZDD의 타겟용 구간은 영역들(8, 13)이 포함될 수 있다.
다음으로 사용하고자 하는 제1 에피텍셜 반응기에 대한 현재의 샘플 에피텍셜 웨이퍼의 Delta ZDD2와 타겟용 구간에 기초하여, 보정값을 산출한다(S420). 이는 보정값을 이용하여 Delta ZDD2를 보정함으로써, 현재의 Delta ZDD2가 타겟용 구간에 속하도록 하는 것이다.
예컨대, 보정값은 타겟용 구간에 속하는 기설정된 타겟값과 Delta ZDD2와의 차이일 수 있다. 여기서 타겟용 구간에 속하는 기설정된 타겟값은 타겟용 구간의 하한치, 상한치, 또는 중간치일 수 있다.
예컨대, 타겟용 구간이 0 ~ -5nm이고, Delta ZDD2가 7이고, 기설정된 값이 타겟용 구간의 중간치(예컨대, -2.5)라고 하면, 보정값은 기설정된 타겟값(예컨대, -2.5)에서 Delta ZDD2(예컨대, 7)를 뺀 값(-9.5)일 수 있다.
다음으로 보정값 및 상관 관계 그래프에 기초하여, 제1 에피텍셜 반응기의 성장 조건을 조절한다(S150). 제1 에피텍셜 반응기의 현재의 제1 성장 조건을 보정값에 대응하는 성장 조건만큼 변경시킬 수 있다.
예컨대, 제1 성장 조건은 제1 에피텍셜 반응기의 제1 성장 조건에서의 Delta ZDD에 보정값을 더한 값에 대응하는 제2 성장 조건으로 조절될 수 있다.
예컨대, 보정값이 -9.5이고, 제1 에피텍셜 반응기의 현재 H2 가스의 유량이 90 [slm]이라고 가정한다. 도 5a의 선형 방정식(y1=0.5111x - 36.817)를 참조할 때, 현재 H2 가스의 유량(90[slm])에서의 Delta ZDD는 9.182이다.
9.182에 보정값(-9.5)을 더하면 -0.318이 되며, H2 가스에 대한 선형 방정식에서 y1= -0.318일 때, x=72.352이다. 따라서 제1 에피텍셜 반응기의 H2 가스의 유량은 90[slm]에서 72.352[slm]으로 조절될 수 있다.
예컨대, 보정값이 -9.5이고, 제1 에피텍셜 반응기의 현재 온도가 1130℃라고 가정한다. 도 5b의 선형 방정식(y2=0.6308x - 700.71)를 참조할 때, 현재 온도(1130℃)에서의 Delta ZDD는 12.094이고, 제1 에피텍셜 반응기의 온도는 1130℃에서 약 1123℃로 조절될 수 있다.
마지막으로 성장 조건 조절 단계(S150) 이후에, 제1 에피텍셜 반응기에서 조절된 성장 조건으로 에피텍셜 웨이퍼를 생산한다(S160). 조절된 성장 조건으로 제1 에피텍셜 반응기에서 에피텍셜 웨이퍼를 생산하게 되면, 도 4에 도시된 바와 같이 기재 기판이 어떤 ESFQD 값을 갖는가에 상관없이 불량률이 관리하고자 하는 범위 내에 들어올 확률이 높으며, 이로 인하여 불량률이 적게 나오도록 공정 관리를 할 수 있다.
즉 ZDD는 기재 기판의 평탄도 수준에 따라서 그 값이 달라지지만, Delta ZDD는 기재 기판의 평탄도 수준에 상관없이 일정하게 유지되는 특성을 가질 수 있으며, 실시 예는 Delta ZDD의 관리 범위를 불량률이 가장 적은 구간으로 설정함으로써, 실시 예는 기재 기판의 형상, 또는 평탄도 수준에 상관없이 불량률이 적게 나오도록 공정 관리를 할 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
MAX: 최대값 MIN: 최소값
401: 등분한 사이트의 구간.

Claims (21)

  1. 보유한 에피텍셜 반응기들에 의하여 생산된 에피텍셜 웨이퍼들의 평탄도 불량률 그래프를 획득하는 단계;
    에피텍셜층의 성장 조건과 상관 관계용 에피텍셜 웨이퍼의 Delta ZDD(Delta Z-axis Double Derivative)의 상관 관계 그래프를 획득하는 단계;
    상기 보유한 에피텍셜 반응기들 중의 제1 에피텍셜 반응기에 의하여 제1 성장 조건으로 생산된 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD를 획득하는 단계; 및
    상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 조절하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  2. 제1항에 있어서,
    상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD 및 상기 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계를 더 포함하며,
    상기 보정값 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 조절하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  3. 제2항에 있어서, 상기 평탄도 불량률 그래프를 획득하는 단계는,
    기재 기판들의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation), 및 ZDD(Z-axis Double Derivative)를 획득하는 단계;
    상기 기재 기판들을 기반으로 하는 에피텍셜 웨이퍼들의 Delta ZDD 및 ESFQR(Edge sector Site Frontside reference Q(Site least square plane) Range)을 획득하는 단계;
    상기 에피텍셜 웨이퍼들의 ESFQR에 기초하여, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 단계; 및
    상기 기재 기판들의 ESFQD 및 상기 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여, 상기 에피텍셜 웨이퍼의 평탄도 불량률 그래프를 획득하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  4. 제3항에 있어서, 상기 에피텍셜 웨이퍼들의 Delta ZDD 및 ESFQR을 획득하는 단계는,
    상기 에피텍셜 웨이퍼들의 ZDD 및 ESFQR을 획득하는 단계; 및
    상기 기재 기판들의 ZDD와 상기 에피텍셜 웨이퍼들의 ZDD의 차이를 이용하여, 상기 에피텍셜 웨이퍼들 각각에 대한 Delta ZDD를 획득하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  5. 제3항에 있어서, 상기 보정값을 산출하는 단계는,
    상기 평탄도 불량률 그래프의 불량률에 기초하여, 타겟용 구간을 설정하는 단계; 및
    상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD 및 상기 타겟용 구간에 기초하여, 상기 보정값을 산출하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  6. 제3항에 있어서, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 단계는,
    상기 에피텍셜 웨이퍼들의 ESFQR과 기설정된 기준 값과 비교한 결과에 기초하여, 상기 에피텍셜 웨이퍼들의 평탄도에 대한 불량을 판단하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  7. 제6항에 있어서,
    상기 기설정된 기준 값은 100㎚ ~ 120㎚인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  8. 제3항에 있어서,
    상기 에피텍셜 웨이퍼의 평탄도 불량률 그래프의 X축은 상기 기재 기판들의 ESFQD을 나타내고, Y축은 상기 에피텍셜 웨이퍼들의 Delta ZDD를 나타내고, 상기 기재 기판들의 ESFQD 및 상기 에피텍셜 웨이퍼들의 Delta ZDD에 기초하여, 상기 에피텍셜 웨이퍼들의 불량률은 복수의 영역들로 구분되는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  9. 제1항에 있어서, 상기 상관 관계 그래프를 획득하는 단계는,
    서로 다른 성장 조건들에서 생산된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 상기 성장 조건들과 상기 획득된 상관 관계용 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상기 상관 관계 그래프를 획득하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  10. 제9항에 있어서,
    상기 상관 관계 그래프를 획득하는 단계에서의 성장 조건 및 상기 제1 성장 조건은 H2 가스의 유량, TCS의 유량, 또는 성장 온도인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  11. 제5항에 있어서, 상기 타겟용 구간을 설정하는 단계는,
    상기 기재 기판들의 ESFQD의 전 범위에 대하여 평탄도 불량률이 기설정된 기준 값보다 작은 구간인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  12. 제11항에 있어서,
    상기 기설정된 기준 값은 0.1% ~ 15%인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  13. 제5항에 있어서,
    상기 보정값은 상기 타겟용 구간에 속하는 기설정된 타겟값과 상기 적어도 하나의 샘플 에피텍셜 웨이퍼의 Delta ZDD의 차이인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  14. 제13항에 있어서,
    상기 기설정된 타겟값은 상기 타겟용 구간의 하한치, 상한치, 또는 중간치인 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  15. 제2항에 있어서, 상기 제1 성장 조건을 조절하는 단계는,
    상기 제1 에피텍셜 반응기의 제1 성장 조건에서의 Delta ZDD에 상기 보정값을 더한 값에 대응하는 제2 성장 조건으로 상기 제1 성장 조건을 조절하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  16. 제1 기재 기판들의 ESFQD(Edge sector Site Frontside reference Q(Site least square plane) Derivation) 및 제1 ZDD(Z-axis Double Derivative)를 획득하는 단계;
    상기 제1 기재 기판들을 기반으로 하는 제1 에피텍셜 웨이퍼들의 ESFQR 및 제2 ZDD를 획득하는 단계;
    상기 제1 에피텍셜 웨이퍼들의 제1 Delta ZDD를 획득하는 단계;
    상기 제1 에피텍셜 웨이퍼들의 ESFQR에 기초하여 상기 제1 에피텍셜 웨이퍼들의 평탄도 불량을 판단하고, 평탄도 불량률 그래프를 획득하는 단계;
    제2 에피텍셜 웨이퍼의 에피텍셜층 성장 조건과 상기 제2 에피텍셜 웨이퍼의 Delta ZDD의 상관 관계 그래프를 획득하는 단계;
    제1 성장 조건으로 생산된 적어도 하나의 제3 에피텍셜 웨이퍼의 제2 Delta ZDD를 획득하는 단계;
    상기 제2 Delta ZDD 및 상기 평탄도 불량률 그래프에 기초하여 보정값을 산출하는 단계; 및
    상기 보정값 및 상기 상관 관계 그래프에 기초하여, 상기 제1 성장 조건을 제2 성장 조건으로 조절하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  17. 제16항에 있어서,
    상기 제2 성장 조건으로 에피텍셜 웨이퍼를 생산하는 단계를 더 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  18. 제16항에 있어서, 상기 상관 관계 그래프를 획득하는 단계는,
    동일 성장 조건 항목의 서로 다른 성장 조건들에서 제2 기재 기판들에 에피텍셜층을 성장시켜 상기 제2 에피텍셜 웨이퍼들을 생산하는 단계;
    상기 생산된 제2 에피텍셜 웨이퍼들의 Delta ZDD를 획득하는 단계;
    상기 서로 다른 성장 조건들과 상기 제2 에피텍셜 웨이퍼들의 Delta ZDD를 이용하여 상기 상관 관계 그래프를 획득하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  19. 제16항에 있어서, 상기 제2 Delta ZDD를 획득하는 단계는,
    상기 제1 성장 조건으로 복수 개의 제3 기재 기판들에 에피텍셜층을 성장시켜 복수 개의 제3 에피텍셜 웨이퍼들을 생산하는 단계; 및
    상기 복수 개의 제3 에피텍셜 웨이퍼들의 Delta ZDD를 획득하고, 획득된 상기 복수 개의 제3 에피텍셜 웨이퍼들의 Delta ZDD의 평균을 상기 제2 Delta ZDD로 설정하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  20. 제16항에 있어서, 상기 보정값을 산출하는 단계는,
    상기 평탄도 불량률 그래프에서 평탄도 불량률이 기설정된 기준 값보다 작은 타겟용 구간을 설정하는 단계; 및
    상기 제2 Delta ZDD가 상기 타겟용 구간에 속하도록 상기 보정값을 산출하는 단계를 포함하는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
  21. 제16항에 있어서, 상기 제1 성장 조건을 제2 성장 조건으로 조절하는 단계는,
    상기 제1 성장 조건을 상기 보정값에 대응하는 성장 조건만큼 변경시키는 에피텍셜 웨이퍼의 평탄도를 조절하는 방법.
KR1020160012849A 2016-02-02 2016-02-02 에피텍셜 웨이퍼의 평탄도 제어 방법 KR101810643B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160012849A KR101810643B1 (ko) 2016-02-02 2016-02-02 에피텍셜 웨이퍼의 평탄도 제어 방법
PCT/KR2017/000724 WO2017135604A1 (ko) 2016-02-02 2017-01-20 에피텍셜 웨이퍼의 평탄도 제어 방법
TW106103288A TWI631438B (zh) 2016-02-02 2017-01-26 磊晶晶圓之平坦度之控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160012849A KR101810643B1 (ko) 2016-02-02 2016-02-02 에피텍셜 웨이퍼의 평탄도 제어 방법

Publications (2)

Publication Number Publication Date
KR20170091931A KR20170091931A (ko) 2017-08-10
KR101810643B1 true KR101810643B1 (ko) 2017-12-19

Family

ID=59500938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160012849A KR101810643B1 (ko) 2016-02-02 2016-02-02 에피텍셜 웨이퍼의 평탄도 제어 방법

Country Status (3)

Country Link
KR (1) KR101810643B1 (ko)
TW (1) TWI631438B (ko)
WO (1) WO2017135604A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133127A (ko) * 2020-04-27 2021-11-05 징 세미콘덕터 코포레이션 웨이퍼 배치 방법 및 반도체 제작 기구

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
CN110852021B (zh) * 2018-07-26 2024-02-06 上海新昇半导体科技有限公司 基于模拟方式获得外延平坦度的方法
KR102331799B1 (ko) * 2019-03-06 2021-11-29 에스케이실트론 주식회사 웨이퍼의 평가 방법
EP3957776A1 (de) 2020-08-17 2022-02-23 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe
EP3996130B1 (de) 2020-11-09 2023-03-08 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830997B1 (ko) 2006-12-21 2008-05-20 주식회사 실트론 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001302395A (ja) * 2000-04-20 2001-10-31 Sumitomo Metal Ind Ltd 高平坦度エピタキシャルウェーハの製造方法
JP3897963B2 (ja) * 2000-07-25 2007-03-28 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
JP2009267159A (ja) * 2008-04-25 2009-11-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造装置及び方法
US8084186B2 (en) * 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane
KR20100121837A (ko) * 2009-05-11 2010-11-19 주식회사 실트론 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
TWI512797B (zh) * 2011-01-24 2015-12-11 United Microelectronics Corp 應用於半導體元件製程中之平坦化方法
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830997B1 (ko) 2006-12-21 2008-05-20 주식회사 실트론 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133127A (ko) * 2020-04-27 2021-11-05 징 세미콘덕터 코포레이션 웨이퍼 배치 방법 및 반도체 제작 기구
KR102409580B1 (ko) 2020-04-27 2022-06-15 징 세미콘덕터 코포레이션 웨이퍼 배치 방법 및 반도체 제작 기구

Also Published As

Publication number Publication date
WO2017135604A1 (ko) 2017-08-10
KR20170091931A (ko) 2017-08-10
TWI631438B (zh) 2018-08-01
TW201732469A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
KR101810643B1 (ko) 에피텍셜 웨이퍼의 평탄도 제어 방법
US8196545B2 (en) Device and method for manufacturing a semiconductor wafer
US20090252942A1 (en) Method for Manufacturing Epitaxial Wafer and Epitaxial Wafer
JP2014036153A (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
TWI550143B (zh) Production method of epitaxial silicon wafer and epitaxial silicon wafer
KR20090055567A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
DE102008023054A1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
KR101799839B1 (ko) 에피택셜 웨이퍼의 제조 방법
CN109643669A (zh) 电阻率标准样本的制造方法以及磊晶晶圆的电阻率测定方法
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
US11639558B2 (en) Method for producing a semiconductor wafer composed of monocrystalline silicon
EP3112504A1 (en) Epitaxial silicon carbide wafer manufacturing method
KR101862158B1 (ko) 에피텍셜 웨이퍼의 제조 방법
KR20100121837A (ko) 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
JP2011009246A (ja) エピタキシャルシリコンウェーハの製造方法
US11769697B2 (en) Wafer evaluation method
CN103996608A (zh) 改善外延层电阻率均匀性的方法
CN110034018A (zh) 半导体晶片的制造方法
US11462409B2 (en) Epitaxial silicon wafer, and method for manufacturing epitaxial silicon wafer
JP7056515B2 (ja) 炭化珪素半導体装置の製造方法
WO2017183277A1 (ja) エピタキシャルウェーハの製造方法
US20220028969A1 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
CN117552104A (zh) 外延生长方法及装置
US20220020585A1 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
KR101528106B1 (ko) Ｃｏｐ 발생을 판정하는 방법 및 잉곳 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant