TW201732469A - 磊晶晶圓之平坦度之控制方法 - Google Patents

磊晶晶圓之平坦度之控制方法 Download PDF

Info

Publication number
TW201732469A
TW201732469A TW106103288A TW106103288A TW201732469A TW 201732469 A TW201732469 A TW 201732469A TW 106103288 A TW106103288 A TW 106103288A TW 106103288 A TW106103288 A TW 106103288A TW 201732469 A TW201732469 A TW 201732469A
Authority
TW
Taiwan
Prior art keywords
epitaxial
flatness
difference
epitaxial wafer
zdds
Prior art date
Application number
TW106103288A
Other languages
English (en)
Other versions
TWI631438B (zh
Inventor
張圭逸
姜東昊
Original Assignee
樂金矽得榮股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 樂金矽得榮股份有限公司 filed Critical 樂金矽得榮股份有限公司
Publication of TW201732469A publication Critical patent/TW201732469A/zh
Application granted granted Critical
Publication of TWI631438B publication Critical patent/TWI631438B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本案揭露一種磊晶晶圓之平坦度之控制方法，這種方法包含獲得藉由給定磊晶反應器生產的磊晶晶圓的平坦度缺陷率圖形，獲得關係圖形，此關係圖形表示磊晶層的生長條件與用於關係的磊晶晶圓的差量Z軸雙導數（Z-axis Double Derivatives；ZDDs）之間的關係，藉由給定磊晶反應器中的第一磊晶反應器，獲得第一生長條件下產生的至少一個取樣磊晶晶圓的差量ZDD，以及基於關係圖形調整第一生長條件。

Description

磊晶晶圓之平坦度之控制方法
本發明係關於一種磊晶晶圓之平坦度之控制方法。
在摻雜有雜質比如硼的具有低比電阻的矽晶圓上，矽磊晶層被摻雜相對少量的具有相對高比電阻的雜質，透過使得此矽磊晶層生長由此形成矽磊晶晶圓，通常矽磊晶晶圓在高溫時具有高收集能力、低閂鎖特性以及高耐滑動缺陷。
這種磊晶晶圓所需要的品質項包含平坦度、顆粒污染水平等，以及用於磊晶層的項包含厚度均勻性、比電阻、金屬污染、堆疊缺陷、滑動移位等。
可以測量晶圓的厚度，以及利用測量的晶圓厚度測量晶圓的邊緣的平坦度。
因此，本發明提供一種磊晶晶圓之平坦度之控制方法，實質上避免習知技術之限制與缺陷所導致的一或多個問題。
本發明之目的在於提供一種磊晶晶圓之平坦度之控制方法，其中進行製程控制，這樣無論基板的形狀或者基板的平坦度水平如何，缺陷率均被降低。
本發明其他的優點、目的和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點、目的和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其它優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，一種磊晶晶圓之平坦度之控制方法包含獲得藉由給定磊晶反應器生產的磊晶晶圓的平坦度缺陷率圖形，獲得關係圖形，此關係圖形表示磊晶層的生長條件與用於關係的磊晶晶圓的差量Z軸雙導數（Z-axis Double Derivatives；ZDDs）之間的關係，藉由給定磊晶反應器中的第一磊晶反應器，獲得第一生長條件下產生的至少一個取樣磊晶晶圓的差量ZDD，以及基於關係圖形調整第一生長條件。
這種方法更包含基於至少一個取樣磊晶晶圓之差量ZDD與平坦度缺陷率圖形，計算校正值，以及基於校正值與關係圖形調整第一生長條件。
獲得平坦度缺陷率圖形包含獲得基板之邊緣扇形地點前側參考地點最小平方平面導子（Edge sector Site Front side reference Q (Site least squares plane) Derivations；ESFQDs）與Z軸雙導數（Z-axis Double Derivatives；ZDDs），獲得基於這些基板形成的磊晶晶圓的差量ZDDs與邊緣扇形地點前側參考地點最小平方平面範圍（Edge sector Site Front side reference Q (Site least squares plane) Ranges；ESFQRs），基於磊晶晶圓的ESFQRs判定磊晶晶圓的平坦度缺陷，以及基於基板的ESFQDs與磊晶晶圓的差量ZDDs，獲得磊晶晶圓的平坦度缺陷率圖形。
獲得磊晶晶圓的差量ZDDs與ESFQRs包含獲得磊晶晶圓的ZDDs與ESFQRs，以及使用基板之ZDDs與磊晶晶圓之ZDDs之間的差值，獲得磊晶晶圓之差量ZDDs。
計算校正值包含基於平坦度缺陷率圖形之缺陷率設定目標區段，以及基於至少一個取樣磊晶晶圓之差量ZDD與目標區段，計算校正值。
判定磊晶晶圓的平坦度缺陷時，基於磊晶晶圓之ESFQRs與預定參考值之比較結果，判定磊晶晶圓之平坦度缺陷。預定參考值為100奈米至120奈米。
在磊晶晶圓之平坦度缺陷率圖形中，X軸表示基板之ESFQDs，Y軸表示磊晶晶圓之差量ZDDs，以及基於基板之ESFQDs與磊晶晶圓之差量ZDDs，磊晶晶圓之缺陷率被劃分為複數個區域。
獲得關係圖形時，獲得在不同生長條件下產生的用於關係的磊晶晶圓的差量ZDDs，以及使用這些生長條件與獲得的該等用於關係的磊晶晶圓的差量ZDDs，獲得關係圖形。
獲得關係圖形之生長條件與第一生長條件包含氫氣的流速、TCS的流速或生長溫度。
設定目標區段時，目標區段係為其中基板之ESFQDs之全範圍內的平坦度缺陷率小於預定參考值之區段。預定參考值為0.1%至15%。
校正值係為屬於目標區段之預定目標值與至少一個取樣磊晶晶圓之差量ZDD之間的差值。
預定目標值為目標區段之下限、上限或者中數。
調整第一生長條件時，第一生長條件被調整為第二生長條件，第二生長條件對應在第一磊晶反應器之第一生長條件下透過增加校正值至差量ZDD而獲得的數值。
本發明之另一方面，一種磊晶晶圓之平坦度之控制方法包含：獲得第一基板之邊緣扇形地點前側參考地點最小平方平面導子（Edge sector Site Front side reference Q (Site least squares plane) Derivations；ESFQDs）與第一Z軸雙導數（Z-axis Double Derivatives；ZDDs），獲得基於第一基板形成的第一磊晶晶圓之邊緣扇形地點前側參考地點最小平方平面範圍（Edge sector Site Front side reference Q (Site least squares plane) Ranges；ESFQRs）與第二Z軸雙導數（ZDDs），獲得第一磊晶晶圓之第一差量ZDDs，基於第一磊晶晶圓之ESFQRs判定第一磊晶晶圓之平坦度缺陷，以及獲得平坦度缺陷率，獲得關係圖形，關係圖形表示第二磊晶晶圓之磊晶層生長條件與第二磊晶晶圓之第二ZDDs之間的關係，獲得在第一生長條件下產生的至少一個第三磊晶晶圓的第二差量ZDD，基於該第二差量ZDD與平坦度缺陷率圖形計算校正值；以及基於校正值與關係圖形，調整第一生長條件為第二生長條件。
這種方法更包含在第二生長條件下產生磊晶晶圓。
獲得關係圖形包含依照相同生長條件項之不同數值，透過在第二基板上生長磊晶層產生第二磊晶晶圓，獲得產生的第二磊晶晶圓之差量ZDDs，以及使用相同生長條件項之不同數值與第二磊晶晶圓之差量ZDDs，獲得關係圖形。
獲得第二差量ZDD包含在第一生長條件下，透過在複數個第三基板上生長磊晶層，產生複數個第三磊晶晶圓，以及獲得第三磊晶晶圓之差量ZDDs，以及設定所獲得的第三磊晶晶圓之差量ZDDs的平均值為第二差量ZDD。
計算校正值包含設定平坦度缺陷圖形之目標區段，其中平坦度缺陷率小於預定參考值；以及計算校正值這樣第二差量ZDD屬於目標區段。
調整第一生長條件至第二生長條件時，藉由與校正值對應的生長條件改變第一生長條件。
可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。
現在將結合圖式部份對本發明的較佳實施方式作詳細說明。實施例之以下描述中，將要理解當每一元件（膜）、區域、墊或者結構被稱為位於基板、另一元件（膜）、區域或墊或者圖案「之上」或「之下」時，它可直接地位於另一元件「之上」或「之下」，或者間接地形成為兩者之間具有一或多個介入元件。另外，還要理解將基於圖示描述一個元件「之上」或「之下」。另外，圖示中，相同或相似的元件即便處於不同的圖示中也由相同的參考標號表示。
圖1係為本發明一個實施例之磊晶晶圓之平坦度之控制方法之流程圖。
請參考圖1，本發明一個實施例之磊晶晶圓之平坦度之控制方法包含獲得平坦度缺陷率圖形（步驟S110）、獲得表示生長條件與差量ZDDs之間關係的關係圖形（步驟S120）、獲得差量ZDD2（步驟S130）、基於差量ZDD2與平坦度缺陷率圖形計算校正值（步驟S140）、基於校正值與關係圖形調整生長條件（步驟S150），以及在經過調整的生長條件下製造磊晶晶圓（步驟S160）。
基於用於測試的基板的邊緣扇形地點前側參考Q（地點最小平方平面）導子（Edge sector Site Front side reference Q (Site least squares plane) Derivation；ESFQD）以及用於測試的磊晶晶圓之差量ZDDs（Z-axis Double Derivative；ZDD），，獲得平坦度缺陷率圖形（步驟S110）。
圖2係為更加詳細地表示獲取圖1所示實施例之平坦度缺陷率圖形（步驟S110）之流程圖。
請參考圖2，獲取平坦度缺陷率圖形（步驟S110）包含獲取用於測試的基板的ESFQDs與ZDDs（以下被稱為ZDD1s）（步驟S210）、獲取差量ZDD1s（步驟S220）、判斷用於測試的磊晶晶圓的平坦度缺陷（步驟S230），以及獲取平坦度缺陷率圖形（步驟S240）。
首先，獲取ESFQDs與ZDD1s（步驟S210）。
ESFQD係為邊緣扇形地點前側參考地點最小平方平面導子（Edge sector Site Front side reference Q (Site least squares plane) Derivation）之縮寫字，以及具有正(+)值或負(-)值。
圖7A係為ESFQD與ESFQR之示意圖，以及圖7B係為圖7A沿線a-b之剖面示意圖。
請參考圖7A與圖7B，從參考平面測量藉由指定角度θ（例如，θ=5˚）透過徑向分割晶圓W1的一個表面（例如，前側）而獲得的地點（例如，S1）的區段（section）401的厚度。另外，測量晶圓W1的一個表面的區段401中晶圓W1的厚度的最大值與最小值。例如，參考面PLANE為晶圓W1的一個表面的理想平面，例如z=0之平面。
區段401係為從地點（例如，S1）之第一點P1至第二點P2的區段，第一點P1係為距離晶圓W1的邊緣E1指定距離S2（例如，1毫米至2毫米）的點，以及第二點P2係為沿朝向晶圓W1的中央c方向距離第一點P1指定距離（例如，10毫米）的點。
如果晶圓W1的一個表面位於參考平面（例如，Z=0）上方，則ESFQD具有正(+)值（+EXFQD值），以及如果晶圓W1的表面處於參考平面（例如，Z=0）下方，則ESFQD具有負(-)值（-EXFQD值）。
ESFQD可具區段形401的晶圓厚度的平均值，例如，透過將區段401中晶圓W1的厚度積分而獲得的數值。
ESFQR為邊緣扇形地點前側參考地點最小平方平面範圍（Edge sector Site Front side reference Q (Site least squares plane) Range）之縮寫字，以及對應一種表示晶圓的平坦度的方法，以下將加以描述。
ESFQR被定義為區段401中晶圓W1的測量厚度的最大值(MAX)與最小值(MIN)之間的差值(MAX-MIN)。
ZDD係為Z軸雙導數（Z-axis Double Derivative）之縮寫字，為表示晶圓的邊緣的表面的滾離度的參數，由此表示晶圓的邊緣的表面的曲率。
假設徑向方向中晶圓的表面為xyz坐標系之xy平面，z軸方向為晶圓的厚度方向。如果晶圓的前側與背側的兩個參考面之間的中途點在Z軸坐標值為0，則晶圓的前側與背側的厚度的輪廓（profiles）被表示為Z函數。
當計算0˚至360˚範圍內的晶圓的前側與背側的半徑R的平均Z值時，獲得Z軸方向晶圓的整體的平均徑向輪廓，以及透過將獲得的平均徑向輪廓微分兩次而獲得ZDD。
就是說，由以下的方程1定義ZDD。
[方程1]
透過上述方法獲得或計算用於測試的基板的ESFQDs與ZDD1s。另外，當購買用於測試的基板時，用於測試的基板的ESFQDs與ZDD1s具有已知數值。
此後，獲得基於用於測試的基板形成的用於測試的磊晶晶圓的差量ZDDs（以下被稱為「差量ZDD1s」）與ESFQRs（以下被稱為「ESFQR1s」）（步驟S220）。
圖3係為圖2所示之本發明一個實施例中獲取差量ZDD1s與ESFQR1s之流程圖（步驟S220）。
請參考圖3，透過生長用於測試的基板上的磊晶層，產生用於測試的磊晶晶圓（步驟S310）。
使用N個既定磊晶反應器（N為＞ 1的自然數），透過在用於測試的M個基板上生長磊晶層，產生用於測試的M個磊晶晶圓（M為＞ 1的自然數）。
各個N個磊晶反應器在從用於測試的M個基板中隨機選擇的基板上生長磊晶層（M為＞ 1的自然數）。
用於測試的基板被劃分為與N個磊晶反應器對應的N組，以及各個N個磊晶反應器的每一個在屬於N個組對應其一的基板上生長磊晶層。
舉個例子，假設既定的磊晶反應器的數目為10且用於測試的基板的數目為30,000，每一磊晶反應器在用於測試的30,000個基板中隨機選擇的3,000個基板上生長磊晶層，從而能夠生產用於測試的30,000個磊晶晶圓。
此後，獲得產生的用於測試的磊晶晶圓的每一個的ZDD(以下被稱為「ZDD2」)與ESFQR1（步驟S320）。
為了獲得ESFQR1，可應用圖7A與7B所示的方法，以及為了獲得ZDD2，可應用上述方法以獲得ZDD1。
舉個例子，獲得上述用於測試的30,000個磊晶晶圓的30,000個ZDD2s與30,000個ESFQR1s。
此後，獲得用於測試的磊晶晶圓的每一個的差量ZDD（以下稱為「差量ZDD1(Delta ZDD1)」）（步驟S330）。這裡，差量ZDD被定義為磊晶晶圓的ZDD與磊晶晶圓的基板的ZDD之間的差值。
以下方程2定義差量ZDD1。
[方程 2]
已經完成獲得差量ZDD1s與ESFQR1s（步驟S220）以後，基於用於測試的磊晶晶圓的ESFQR1s判定用於測試的磊晶晶圓的平坦度缺陷（步驟S230）。
舉個例子，依照用於測試的磊晶晶圓的ESFQR1s與預定參考值之間的比較結果，判定用於測試的磊晶晶圓的平坦度缺陷。這裡，預定參考值為100奈米~120奈米。舉個例子，預定參考值為110奈米。
舉個例子，如果用於測試的磊晶晶圓的ESFQR1超出預定參考值，用於測試的磊晶晶圓的平坦度被判定為有缺陷，以及如果用於測試的磊晶晶圓的ESFQR1為預定參考值或者少於預定參考值，則用於測試的磊晶晶圓的平坦度被判定為無缺陷。
此後，基於EDFQDs與差量ZDD1s獲得用於測試的磊晶晶圓的平坦度缺陷率圖形（步驟S240）。
圖4係為表示步驟S240中獲得的平坦度缺陷率圖形之圖形。
請參考圖4，X軸表示用於測試的基板的ESFQDs，以0為中心依照預定間隔（例如，25奈米）劃分，以及X軸的單位為奈米。
Y軸表示用於測試的磊晶晶圓的差量ZDDs，以0為中心依照預定間隔（例如，5或10）劃分，
基於ESFQDs與差量ZDD1s，用於測試的磊晶晶圓的缺陷率被劃分為複數個區域，例如區域1至20。
每一區域1至20的缺陷率係為被判定為有缺陷的用於測試的磊晶晶圓的數目與對應區域中包含的用於測試的磊晶晶圓的數目的比率。
舉個例子，區域1中缺陷率為0意味著，區域1中包含的用於測試的全部磊晶晶圓都無缺陷。
此後，獲得平坦度缺陷率圖形（步驟S110）以後，獲得磊晶層的生長條件與用於關係的磊晶晶圓之差量ZDDs之間的關係或者其關係圖形（步驟S120）。依照另一實施例，交換步驟S110與步驟S120。依照再一實施例，可以同時進行步驟S110與步驟S120。
舉個例子，依照生長條件的相同生長條件項的不同數值，透過在用於關係的基板上生長磊晶層，產生用於關係的磊晶晶圓。舉個例子，生長條件項包含三氯矽烷（Trichlorosilane；TCS）的流速、氫氣的流速、生長溫度等。
此後，獲得相同生長條件項的不同數值產生的用於關係的磊晶晶圓的差量ZDDs。然後，使用生長條件項的不同數值以及用於關係的磊晶晶圓的差量ZDDs，獲得關係圖形。另外，使用關係圖形獲得關於關係的關係方程（例如，線性關係方程）。舉個例子，用於關係的基板係為單獨的或者不同于用於測試的基板的基板。
圖5A係為表示用於關係的磊晶晶圓的差量ZDDs與被供應以生長磊晶層的氫氣流速之間的關係的圖形，圖5B係為表示用於關係的磊晶晶圓的差量ZDDs與磊晶層生長溫度之間的關係的圖形，以及圖5C係為用於關係的磊晶晶圓的差量ZDDs與被供應以生長磊晶層的TCS流速之間的關係的圖形。
圖5A至圖5C中，◆表示改變生長條件（TCS的流速、氫氣的流速與生長溫度）時獲得的用於關係的磊晶晶圓的差量ZDDs的實驗結果。
圖5A至圖5C中，表示在多個不同生長條件（例如，5個生長條件）下產生的用於關係的磊晶晶圓的差量ZDDs。
舉個例子，在每一不同生長條件下，用於關係的磊晶晶圓的差量ZDDs為用於關係的磊晶晶圓的預定數目（例如，10）的平均值。
使用基於在不同生長條件下產生的用於關係的磊晶晶圓的差量ZDDs獲得的關係圖形，獲得近似表示生長條件與差量ZDDs之間關係的線性方程y1、y2與y3。圖5A至圖5C中，R2 表示實驗結果與線性方程y1、y2及y3之間的近似度。
獲得平坦度缺陷率圖形（步驟S110）以及獲得關係圖形（步驟S120）以後，獲得磊晶反應器期待使用的當前差量ZDD（以下稱為「差量ZDD2」）（步驟S130）。為了獲得差量ZDD2，可以應用上述獲得差量ZDD1的方法。
舉個例子，在N個既定磊晶反應器中，使用當前期望使用的磊晶反應器，在第一生長條件下，透過在至少一個取樣基板上生長磊晶層，產生至少一個取樣磊晶晶圓，以及獲得至少一個取樣磊晶晶圓的差量ZDD作為差量ZDD2。
舉個例子，在第一生長條件下，使用當前期望使用的第一磊晶反應器，透過在複數個取樣基板（例如，5個取樣基板）上生長磊晶層，產生複數個取樣磊晶圓，獲得產生的取樣磊晶晶圓的差量ZDDs，以及獲得的產生的取樣磊晶晶圓的差量ZDDs的平均值用作差量ZDD2。
這裡，第一生長條件的項與獲取關係圖形時的生長條件的項一致。舉個例子，第一生長條件與獲取關係圖形時的生長條件包含TCS的流速、氫氣的流速或者生長溫度，如以上結合圖5A至圖5C所述。雖然這個實施例代表性地表示第一生長條件為包含3個生長條件項，但是本揭露並非限制于此。舉個例子，第一磊晶反應器的第一生長條件中包含與磊晶晶圓的差量ZDD具有線性關係的其他生長條件項。
此後，基於圖4所示的差量ZDD2與平坦度缺陷率圖形計算差量ZDD2的校正值（步驟S140）。
圖6係為圖1所示本發明一個實施例之計算校正值的流程圖。
請參考圖6，計算校正值（步驟S140）包含設定目標區段（步驟S410）與計算校正值（步驟S420）。
基於圖4所示的平坦度缺陷率圖形，設定差量ZDDs的目標區段（步驟S410）。
舉個例子，差量ZDDs的目標區段為其中平坦度缺陷率圖形中用於測試的基板的ESFQDs的全範圍（例如，-75至25）內的平坦度缺陷率少于預定參考值的區段。這裡，預定參考值為0.1%至15%。
舉個例子，如果在圖4中，預定參考值關於基板的ESFQDs的全範圍被設定為0.1%至15%，差量ZDDs的目標區段包含區域3、8、13與18，以及目標區段的差量ZDDs為0奈米至-5奈米。差量ZDDs為0奈米至-5奈米的區段中，基板的ESFQD範圍中平坦度缺陷率小於4 %。
依照另一實施例，考慮到基板的ESFQDs，設定差量ZDDs的目標區段。舉個例子，如果被置於第一磊晶反應器內的基板的ESFQDs的範圍被限制於0奈米至-50奈米，則依照預定參考值設定差量ZDDs的目標區段。舉個例子，如果預定參考值被設定為0.5%，則差量ZDDs的目標區段包含區域8與13。
此後，基於期望使用的用於第一磊晶反應器的當前取樣磊晶晶圓的差量ZDD2與目標區段，計算校正值（步驟S420）。此後，使用校正值校正差量ZDD2，從而屬於目標區段。
舉個例子，校正值為屬於目標區段的預定目標值與差量ZDD2之間的差值。這裡，屬於目標區段的預定目標值為目標區段中的下限、上限或中數。
舉個例子，如果目標區段的為0奈米至-5奈米的區段，差量ZDD2為7，以及預定目標值為目標區段中的中數（例如，-2.5奈米），校正值為從預定目標值（例如，-2.5）減去差量ZDD（例如，7）獲得的數值（例如，-9.5）。
此後，基於校正值與關係圖形，調整第一磊晶反應器的生長條件（步驟S150）。藉由與校正值對應的生長條件，改變第一磊晶反應器的當前第一生長條件。
舉個例子，在第一生長條件下，調整第一生長條件為第二生長條件，第二生長條件對應透過增加校正值至差量ZDD而獲得的數值。
舉個例子，假設校正值為-9.5且第一磊晶反應器的氫氣的當前流速為90標準升每分鐘（slm）。參考圖5A之線性方程（y1=0.5111x-36.817），氫氣的當前流速(90 slm)的差量ZDD為9.182。
透過增加校正值(-9.5)至差量ZDD (9.182)獲得-0.318的數值，以及在氫氣的線性方程中，如果y1的數值為-0.318，則x的數值為72.352。因此，出於校正目的，第一磊晶反應器的氫氣的流速從90 slm被調整為72.352 slm。
舉個例子，假設校正值為-9.5，以及第一磊晶反應器的當前溫度為1,130℃。參考圖5B的線性方程(y2=0.6308x-700.71)，當前溫度為1,130℃的差量ZDD為12.094，以及出於校正目的，第一磊晶反應器的溫度從1,130℃被調整至大約1,123℃。
另外，請參考圖5C，出於校正目的，調整第一磊晶反應器的TCS的流速。
最終，調整生長條件（步驟S150）以後，第一磊晶反應器在經過調整的生長條件下產生磊晶晶圓（步驟S160）。如果第一磊晶反應器在經過調整的生長條件下產生磊晶晶圓，無論圖4所示基板的ESFQD值如何，缺陷率處於可控制的範圍內的可能性很高，由此，進行製程控制，從而降低缺陷率。
就是說，ZDD值依照基板的平坦度水平而變化，但是無論基板的平坦度水平如何，可以均勻地保持ZDD值，以及在實施例中，差量ZDDs的控制範圍被設定為具有低缺陷率的區段，由此，無論基板的形狀或平坦度如何，進行製程控制，從而降低缺陷率。
從以上描述顯然可看出，本發明一個實施例之磊晶晶圓的平坦度控制方法中，無論基板的形狀或平坦度如何，進行製程控制，從而降低缺陷率。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
W1‧‧‧晶圓
S1‧‧‧地點
c‧‧‧中央
θ‧‧‧指定角度
P1‧‧‧第一點
P2‧‧‧第二點
401‧‧‧區段
E1‧‧‧邊緣
S2‧‧‧指定距離
MAX‧‧‧最大值
MIN‧‧‧最小值
PLANE‧‧‧參考面
圖1係為本發明一個實施例之磊晶晶圓之平坦度之控制方法之流程圖。 圖2係為更加詳細地表示獲取圖1所示平坦度之缺陷率圖形之流程圖。 圖3係為圖2所示之本發明一個實施例中獲取ZDD1s與ESFQR1s之流程圖。 圖4係為表示步驟S240中獲得的平坦度缺陷率圖形之圖形。 圖5A係為差量ZDDs與被供應以生長磊晶層之氫氣流速之間的關係的圖形。 圖5B係為差量ZDDs與磊晶層生長溫度之間的關係的圖形。 圖5C係為差量ZDDs與被供應以生長磊晶層之TCS流速之間的關係的圖形。 圖6係為圖1所示本發明實施例之校正值之計算之流程圖。 圖7A係為ESFQD與ESFQR之示意圖。 圖7B係為圖7A沿線a-b之剖面示意圖。

Claims (20)

  1. 一種磊晶晶圓之平坦度之控制方法，包含：獲得藉由給定磊晶反應器生產的磊晶晶圓的一平坦度缺陷率圖形；獲得一關係圖形，該關係圖形表示一磊晶層的生長條件與用於關係的磊晶晶圓的差量Z軸雙導數（Z-axis Double Derivatives；ZDDs）之間的關係；藉由給定磊晶反應器中的一第一磊晶反應器，在第一生長條件下，獲得產生的至少一個取樣磊晶晶圓的差量ZDD；以及基於該關係圖形調整第一生長條件。
  2. 如請求項1所述之磊晶晶圓之平坦度之控制方法，更包含基於該至少一個取樣磊晶晶圓之差量ZDD與該平坦度缺陷率圖形，計算一校正值，其中基於該校正值與該關係圖形調整第一生長條件。
  3. 如請求項2所述之磊晶晶圓之平坦度之控制方法，其中獲得該平坦度缺陷率圖形包含：獲得基板之邊緣扇形地點前側參考地點最小平方平面導子（Edge sector Site Front side reference Q (Site least squares plane) Derivations；ESFQDs）與Z軸雙導數（Z-axis Double Derivatives；ZDDs）；獲得基於該等基板形成的磊晶晶圓的差量ZDDs與邊緣扇形地點前側參考地點最小平方平面範圍（Edge sector Site Front side reference Q (Site least squares plane) Ranges；ESFQRs）；基於該等磊晶晶圓的ESFQRs判定該等磊晶晶圓的平坦度缺陷；以及基於該等基板的ESFQDs與該等磊晶晶圓的差量ZDDs，獲得該等磊晶晶圓的該平坦度缺陷率圖形。
  4. 如請求項3所述之磊晶晶圓之平坦度之控制方法，其中獲得該等磊晶晶圓的差量ZDDs與ESFQRs包含：獲得該等磊晶晶圓的ZDDs與ESFQRs；以及使用該等基板之ZDDs與該等磊晶晶圓之ZDDs之間的差值，獲得該等磊晶晶圓之差量ZDDs。
  5. 如請求項2所述之磊晶晶圓之平坦度之控制方法，其中計算該校正值包含：基於該平坦度缺陷率圖形之缺陷率設定一目標區段；以及基於該至少一個取樣磊晶晶圓之差量ZDD與該目標區段，計算該校正值。
  6. 如請求項3所述之磊晶晶圓之平坦度之控制方法，其中，判定該等磊晶晶圓的平坦度缺陷時，基於該等磊晶晶圓之ESFQRs與一預定參考值之比較結果，判定該等磊晶晶圓之平坦度缺陷。
  7. 如請求項6所述之磊晶晶圓之平坦度之控制方法，其中該預定參考值為100奈米至120奈米。
  8. 如請求項3所述之磊晶晶圓之平坦度之控制方法，其中，在該等磊晶晶圓之該平坦度缺陷率圖形中，X軸表示該等基板之ESFQDs，Y軸表示該等磊晶晶圓之差量ZDDs，以及基於該等基板之ESFQDs與該等磊晶晶圓之差量ZDDs，該等磊晶晶圓之缺陷率被劃分為複數個區域。
  9. 如請求項1所述之磊晶晶圓之平坦度之控制方法，其中，獲得該關係圖形時，獲得在不同生長條件下產生的用於關係的磊晶晶圓的差量ZDDs，以及使用該等生長條件與獲得的該等用於關係的磊晶晶圓的差量ZDDs，獲得該關係圖形。
  10. 如請求項9所述之磊晶晶圓之平坦度之控制方法，其中，獲得該關係圖形之該等生長條件與第一生長條件包含氫氣的流速、TCS的流速或一生長溫度。
  11. 如請求項5所述之磊晶晶圓之平坦度之控制方法，其中，設定該目標區段時，該目標區段係為其中該等基板之ESFQDs之全範圍內的平坦度缺陷率小於一預定參考值之一區段。
  12. 如請求項11所述之磊晶晶圓之平坦度之控制方法，其中該預定參考值為0.1%至15%。
  13. 如請求項5所述之磊晶晶圓之平坦度之控制方法，其中該校正值係為屬於該目標區段之一預定目標值與該至少一個取樣磊晶晶圓之差量ZDD之間的差值。
  14. 如請求項13所述之磊晶晶圓之平坦度之控制方法，其中該預定目標值為該目標區段之一下限、一上限或者一中數。
  15. 如請求項1所述之磊晶晶圓之平坦度之控制方法，其中，調整第一生長條件時，第一生長條件被調整為第二生長條件，第二生長條件對應在該第一磊晶反應器之第一生長條件下透過增加該校正值至差量ZDD而獲得的一數值。
  16. 一種磊晶晶圓之平坦度之控制方法，包含：獲得第一基板之邊緣扇形地點前側參考地點最小平方平面導子（Edge sector Site Front side reference Q (Site least squares plane) Derivations；ESFQDs）與第一Z軸雙導數（Z-axis Double Derivatives；ZDDs）；獲得基於該等第一基板形成的第一磊晶晶圓之邊緣扇形地點前側參考地點最小平方平面範圍（Edge sector Site Front side reference Q (Site least squares plane) Ranges；ESFQRs）與第二Z軸雙導數（ZDDs）；獲得該等第一磊晶晶圓之第一差量ZDDs；基於該等第一磊晶晶圓之ESFQRs判定該等第一磊晶晶圓之平坦度缺陷，以及獲得一平坦度缺陷率圖形；獲得一關係圖形，該關係圖形表示第二磊晶晶圓之磊晶層生長條件與該等第二磊晶晶圓之第二ZDDs之間的關係；獲得在第一生長條件下產生的至少一個第三磊晶晶圓的第二差量ZDD；基於該第二差量ZDD與該平坦度缺陷率圖形計算一校正值；以及基於該校正值與該關係圖形，調整第一生長條件為第二生長條件。
  17. 如請求項16所述之磊晶晶圓之平坦度之控制方法，更包含在第二生長條件下產生一磊晶晶圓。
  18. 如請求項16所述之磊晶晶圓之平坦度之控制方法，其中，獲得該關係圖形包含：依照相同生長條件項之不同數值，透過在第二基板上生長一磊晶層，產生該等第二磊晶晶圓；獲得產生的該等第二磊晶晶圓之差量ZDDs；以及使用相同生長條件項之不同數值與該等第二磊晶晶圓之差量ZDDs，獲得該關係圖形。
  19. 如請求項16所述之磊晶晶圓之平坦度之控制方法，其中，獲得第二差量ZDD包含：在第一生長條件下，透過在複數個第三基板上生長一磊晶層，產生複數個第三磊晶晶圓；以及獲得該等第三磊晶晶圓之差量ZDDs，以及設定所獲得的該等第三磊晶晶圓之差量ZDDs的平均值為第二差量ZDD。
  20. 如請求項16所述之磊晶晶圓之平坦度之控制方法，其中計算該校正值包含：設定該平坦度缺陷率圖形之一目標區段，其中平坦度缺陷率小於一預定參考值；以及計算該校正值，這樣該第二差量ZDD屬於該目標區段。
TW106103288A 2016-02-02 2017-01-26 磊晶晶圓之平坦度之控制方法 TWI631438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2016-0012849 2016-02-02
KR1020160012849A KR101810643B1 (ko) 2016-02-02 2016-02-02 에피텍셜 웨이퍼의 평탄도 제어 방법

Publications (2)

Publication Number Publication Date
TW201732469A true TW201732469A (zh) 2017-09-16
TWI631438B TWI631438B (zh) 2018-08-01

Family

ID=59500938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103288A TWI631438B (zh) 2016-02-02 2017-01-26 磊晶晶圓之平坦度之控制方法

Country Status (3)

Country Link
KR (1) KR101810643B1 (zh)
TW (1) TWI631438B (zh)
WO (1) WO2017135604A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
CN110852021B (zh) * 2018-07-26 2024-02-06 上海新昇半导体科技有限公司 基于模拟方式获得外延平坦度的方法
KR102331799B1 (ko) * 2019-03-06 2021-11-29 에스케이실트론 주식회사 웨이퍼의 평가 방법
CN113644017A (zh) * 2020-04-27 2021-11-12 上海新昇半导体科技有限公司 一种对晶圆进行定位的方法和半导体制造设备
EP3957776A1 (de) * 2020-08-17 2022-02-23 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe
EP3996130B1 (de) 2020-11-09 2023-03-08 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001302395A (ja) * 2000-04-20 2001-10-31 Sumitomo Metal Ind Ltd 高平坦度エピタキシャルウェーハの製造方法
JP3897963B2 (ja) * 2000-07-25 2007-03-28 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
KR100830997B1 (ko) 2006-12-21 2008-05-20 주식회사 실트론 평탄도가 개선된 실리콘 에피택셜 웨이퍼 제조 방법
JP2009267159A (ja) * 2008-04-25 2009-11-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造装置及び方法
US8084186B2 (en) * 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane
KR20100121837A (ko) * 2009-05-11 2010-11-19 주식회사 실트론 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
TWI512797B (zh) * 2011-01-24 2015-12-11 United Microelectronics Corp 應用於半導體元件製程中之平坦化方法
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法

Also Published As

Publication number Publication date
WO2017135604A1 (ko) 2017-08-10
KR101810643B1 (ko) 2017-12-19
KR20170091931A (ko) 2017-08-10
TWI631438B (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
TWI631438B (zh) 磊晶晶圓之平坦度之控制方法
JP6035982B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
JP5380912B2 (ja) 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ
US20090252942A1 (en) Method for Manufacturing Epitaxial Wafer and Epitaxial Wafer
US9957637B2 (en) Method of producing epitaxial wafer
TW201724248A (zh) 磊晶塗佈半導體晶圓的方法和半導體晶圓
JP2017011239A (ja) エピタキシャルシリコンウェーハの製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5444874B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP6870587B2 (ja) シリコン単結晶の評価方法およびシリコンウェーハの製造方法
TWI751019B (zh) 磊晶晶圓的製造系統及磊晶晶圓的製造方法
KR20100121837A (ko) 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법
KR101029140B1 (ko) 단결정, 단결정 웨이퍼 및 에피텍셜 웨이퍼, 및 단결정 육성방법
KR101862158B1 (ko) 에피텍셜 웨이퍼의 제조 방법
JP2021500302A (ja) 単結晶シリコンで構成された半導体ウェハ
CN110034018A (zh) 半导体晶片的制造方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
JP5942939B2 (ja) エピタキシャルウェーハの製造方法
JP5453967B2 (ja) エピタキシャルウェーハおよびその製造方法
JP2018157138A (ja) エピタキシャルウェーハの製造方法
JP2023060720A (ja) エピタキシャル成長装置の基板載置位置の偏心量を評価する方法及び当該評価方法を用いたエピタキシャルウェーハの製造方法
CN117552104A (zh) 外延生长方法及装置
JP2017135139A (ja) エピタキシャルウェーハの品質評価方法および製造方法
TW201101405A (en) Semiconductor heat treatment member comprising sic film