CN113644017A - 一种对晶圆进行定位的方法和半导体制造设备 - Google Patents

一种对晶圆进行定位的方法和半导体制造设备 Download PDF

Info

Publication number
CN113644017A
CN113644017A CN202010345053.2A CN202010345053A CN113644017A CN 113644017 A CN113644017 A CN 113644017A CN 202010345053 A CN202010345053 A CN 202010345053A CN 113644017 A CN113644017 A CN 113644017A
Authority
CN
China
Prior art keywords
wafer
thin film
positioning
film process
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010345053.2A
Other languages
English (en)
Inventor
刘丽英
曹共柏
林志鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN202010345053.2A priority Critical patent/CN113644017A/zh
Priority to TW109137048A priority patent/TWI735361B/zh
Priority to JP2020219268A priority patent/JP7149321B2/ja
Priority to US17/135,836 priority patent/US11562917B2/en
Priority to DE102020134992.0A priority patent/DE102020134992A1/de
Priority to KR1020210017947A priority patent/KR102409580B1/ko
Publication of CN113644017A publication Critical patent/CN113644017A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种对晶圆进行定位的方法和半导体制造设备，应用于薄膜工艺。所述方法包括：步骤S1：获取第一晶圆在进行所述薄膜工艺后，所述第一晶圆的第一表面的状态分布，其中所述第一表面是与所述薄膜工艺中形成薄膜层的表面相对的表面；步骤S2：根据所述第一表面的状态分布判断所述第一晶圆是否位于理想定位中心，当所述第一晶圆不位于所述理想定位中心时，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整，以使所述第二晶圆在所述薄膜工艺时定位在所述理想定位中心。根据本发明，使晶圆在薄膜工艺过程中定位在理想的定位中心，从而提高了薄膜工艺后晶圆薄膜层和整片晶圆(外延片)的质量，改善了薄膜工艺的效果。

Description

一种对晶圆进行定位的方法和半导体制造设备
技术领域
本发明涉及半导体技术领域，具体而言涉及一种对晶圆进行定位的方法和半导体制造设备。
背景技术
薄膜工艺广泛应用于半导体制造工艺，用于在半导体衬底上形成一层薄膜层，其中包括氧化工艺、外延工艺和沉积工艺等。
硅外延片集成电路最重要的原材料之一，广泛应用于MPU、逻辑电路芯片、快闪存储器、DRAM等，在提高电子元器件性能和芯片成品率方面比抛光片更具优势。
一种典型的硅外延片制备方法，是将硅衬底晶圆置于外延炉内的基座上，通常在1100℃-1150℃下通入一定流量的TCS、HCl和掺杂剂进行外延生长。受基座影响，外延工艺在基座的不同位置处往往具有不同的厚度分布。在外延过程中，确保晶圆在基座的中心位置有助于改进外延工艺的工艺结果，例如：外延层厚度均匀性、外延层电阻率均匀性、外延片平坦度等。
目前调节晶圆在基座上的定位的方法是，利用传送装置的机械手将硅片手动传送到外延腔室内，通过人眼观察硅片距离基座边缘的距离是否一致来判断晶圆是否定位到基座的中心位置。这种方式主要有以下两个缺点：
1、只有在腔室内照明灯亮起的情况下才能进行操作，而腔室内照明灯亮起需要关停腔室并降温，这会耽误正常的生产流程。
2、在实际外延生产过程中，晶圆加载(load)到基座上时，腔室往往处于高温(例如，700℃)，由于高温下腔室内的气流和温场与室温下有差异，使得实际生产工艺中，晶圆加载位置与室温下调节的定位位置有差异，导致工艺过程中晶圆仍然无法达到最佳的定位位置。
本发明提供了一种对晶圆进行定位的方法和半导体制造设备，用以解决现有技术中的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中的问题，本发明提供了一种对晶圆进行定位的方法，应用于薄膜工艺，包括：
步骤S1：获取第一晶圆在进行所述薄膜工艺后，所述第一晶圆的第一表面的状态分布，其中所述第一表面是与所述薄膜工艺中形成薄膜层的表面相对的表面；
步骤S2：根据所述第一表面的状态分布判断所述第一晶圆是否位于理想定位中心，当所述第一晶圆不位于所述理想定位中心时，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整，以使所述第二晶圆在所述薄膜工艺时定位在所述理想定位中心。
示例性地，所述第一表面的状态分布包括所述第一表面的BZDD分布。
示例性地，获取所述第一晶圆表面的BZDD分布的步骤包括：
沿着所述第一晶圆的不同半径方向测量距离所述第一晶圆中心位置不同距离的位置处的所述第一表面的高度数据；
根据所述高度数据计算所述第一表面在不同半径方向上的ZDD分布。
示例性地，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整的步骤包括：
获取所述第一表面在每一半径方向上的所述ZDD分布的最小值；
根据每一半径方向的ZDD分布的最小值对应的位置距离第一晶圆的中心的半径值绘制所述第一晶圆表面的ZDD分布雷达图，其中，所述ZDD分布雷达图表示：在每一个半径方向上，ZDD分布的最小值出现的位置距离所述理想定位中心的距离；
根据所述ZDD分布雷达图，判断所述第一晶圆是否位于所述理想定位中心，当所述第一晶圆不位于所述理想定位中心时，根据所述ZDD分布雷达图对所述第二晶圆的定位位置进行调整。
示例性地，根据所述第一表面的状态分布对将进行薄膜工艺的所述第二晶圆的定位位置进行调整的步骤包括：
根据所述ZDD分布雷达图获取所述第一晶圆的中心；
将所述第一晶圆的中心与所述理想定位中心对比，以获取所述第一晶圆的中心偏离所述理想定位中心的矢量；
根据所述矢量，调整所述第二晶圆在所述薄膜工艺中的定位位置。
示例性地，所述第一晶圆的不同半径方向包括沿着所述第一晶圆的圆周均匀间隔设置的多个半径方向。
示例性地，所述距离所述第一晶圆中心位置不同距离的位置包括为沿着所述第一晶圆的每一半径方向均匀间隔的多个位置。
示例性地，所述薄膜工艺包括：外延工艺和/或沉积工艺。
本发明还提供了一种半导体制造设备，所述半导体制造设备应用于薄膜工艺，所述制造设备包括：
晶圆承载装置，用以在所述薄膜工艺中承载晶圆；以及
定位装置，用以对所述晶圆进行定位，以使所述晶圆定位在所述晶圆承载装置的理想定位中心，所述定位装置包括存储有可执行的程序指令和处理器，所述处理器执行所述可执行的程序指令时，使所述定位装置执行如上任意一项所述的方法。
示例性地，还包括传送装置，用以将晶圆传送到所述晶圆承载装置上；其中，
在所述步骤S2中，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整包括根据所述第一表面的状态分布调整所述传送装置。
根据本发明，通过检测薄膜工艺后晶圆的与形成薄膜层的表面相对的表面上的状态分布，对晶圆定位进行调整，可以实现在工艺腔室温度下对晶圆定位的调整，使晶圆在薄膜工艺过程中定位在理想的定位中心，从而提高了薄膜工艺后晶圆薄膜的薄膜层和整片晶圆(外延片)的质量，改善了薄膜工艺的效果。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为根据本发明的一个实施例的一种对晶圆进行定位的方法的流程图；
图2为根据本发明的一个实施例的一种半导体制造设备中的基座的结构示意图；
图3A-图3B为根据本发明的一个实施例的第一晶圆上的ZDD分布雷达图；
图4A-图4B为根据本发明的一个实施例的第二晶圆上的ZDD分布雷达图；
图5为根据本发明的一个实施例的一种半导体制造设备中的传送装置的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明的移动电源。显然，本发明的施行并不限于半导体技术领域技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
为了解决现有技术中的问题，本发明提供了一种对晶圆进行定位的方法，其特征在于，应用于薄膜工艺，包括：
步骤S1：获取第一晶圆在进行所述薄膜工艺后，所述第一晶圆的第一表面的状态分布，其中所述第一表面是与所述薄膜工艺中形成薄膜层的表面相对的表面；
步骤S2：根据所述第一表面的状态分布判断所述第一晶圆是否位于理想定位中心，当所述第一晶圆不位于所述理想定位中心时，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整，以使所述第二晶圆在所述薄膜工艺时定位在所述理想定位中心。
由于现有的晶圆定位方法需要将腔室降温到室温的情况下进行操作，耽误正常生产流程；同时，由于腔室内实际工艺温度往往在高温(如，700℃)下进行，室温下调整的晶圆定位往往在高温环境下又发生变化，使得工艺过程中晶圆的定位仍然无法达到最下的理想的定位位置。本发明的晶圆定位方法可以实现在工艺条件下对晶圆的定位，从而避免了需要将工艺腔室进行降温后定位，整个定位过程省时高效，并且使得晶圆定位准确；从而提高了薄膜工艺后晶圆薄膜的薄膜质量，改善了薄膜工艺的效果。
下面参考图1、图2、图3A-图3B和图4A-图4B对根据本发明的一种对晶圆进行定位的方法进行示意性说明，其中图1为根据本发明的一个实施例的一种对晶圆进行定位的方法的流程图；图2为根据本发明的一个实施例的一种半导体制造设备中的基座的结构示意图；图3A-图3B为根据本发明的一个实施例的第一晶圆上的ZDD分布雷达图；图4A-图4B为根据本发明的一个实施例的第二晶圆上的ZDD分布雷达图。
首先，参看图1，执行步骤S1：获取第一晶圆在进行所述薄膜工艺后，所述第一晶圆的第一表面的状态分布，其中所述第一表面是与所述薄膜工艺中形成薄膜层的表面相对的表面。
半导体制造过程中，薄膜工艺往往包括氧化工艺、沉积工艺以及外延工艺，在本发明中，薄膜工艺包括沉积工艺和/或外延工艺，沉积工艺和外延工艺中，通过将晶圆至于一定环境下的化学试剂的氛围中，使化学试剂在晶圆表面沉积、生长形成薄膜层。由于薄膜层的沉积和生长对晶圆表面状态非常敏感，不同定位位置下会影响晶圆状态分布，从而将影响晶圆表面沉积或生长的薄膜层以及整片晶圆的状态和质量，为此需要使晶圆进行准确定位，以使晶圆在薄膜工艺中定位在理想定位中心。
在半导体薄膜工艺中，由于受工艺腔室内承载晶圆的晶圆承载装置(基座)的影响，在薄膜工艺之后，晶圆的与形成薄膜层的表面相对的表面受薄膜工艺的影响会产生不同的状态分布。具体的，由于晶圆设置在晶圆承载装置上，受晶圆承载装置的影响边缘往往具有不同的分布，本发明利用这一特点，通过检测晶圆第一表面(与形成薄膜层的表面相对的表面)的状态分布对晶圆定位进行调整，可以实现在工艺腔室温度下下对晶圆定位的调整，使晶圆在薄膜工艺过程中定位在理想的定位中心，从而提高了薄膜工艺后晶圆上形成的薄膜层厚度均匀性、电阻率均匀性和整片晶圆(外延片)的平坦度(如SFQR)改善了薄膜工艺的效果。
参看图2，示出了在薄膜工艺设备中一种典型的晶圆承载装置的结构示意图。具体的，在典型的外延工艺中，外延设备的工艺腔室中用以承载晶圆100的基座200具有第一部分201和第二部分202，其中第二部分202具有略小于晶圆直径的内径D，一方面用以在薄膜工艺中支撑晶圆，另一方面用以对晶圆进行冷却。在薄膜工艺中，由于第二部分202与晶圆100的第一表面(与形成薄膜层的表面相对的表面)边缘接触，其往往会对晶圆100第一表面的受热状态产生不同的影响，从而影响晶圆100上第一表面的状态。
本发明中，根据先进行薄膜工艺的第一晶圆第一表面的状态分布，判断第一晶圆在薄膜工艺中定位是否准确，从而给后续进行薄膜工艺的晶圆提供定位的方向，有效提升了定位精度。同时，由于整个过程通过计算获得，不要人眼判断，可以在薄膜工艺条件下对晶圆定位进行调整，有效避免了需要关停工艺腔室以进行定位的问题，也避免了在常温下调整后进入工艺条件下，定位仍然无法达到最佳定位的问题。进一步，在本发明中，根据第一晶圆的与薄膜工艺中形成薄膜层的表面相对的第一表面的状态对第一晶圆的定位位置进行判断，而非形成薄膜层的表面的状态进行判断，可以最大限度的减小薄膜工艺本身均匀性的影响，使得定位结果更加准确。
需要理解的是，第一晶圆包括至少一个晶圆，其是指在将要进行薄膜工艺的晶圆之前执行了薄膜工艺的任何一个或者更多个晶圆。具体的，例如，在连续进行的薄膜工艺生产中，往往对多个晶圆为一盒进行薄膜工艺时执行一次薄膜工艺的定位，在对一盒晶圆进行薄膜工艺之后，在对另一盒晶圆进行薄膜工艺之前，取前面已经进行了薄膜工艺的一盒晶圆中任意一个或更多个晶圆获取其第一表面的分布状态；或者，取将要进行薄膜工艺的晶圆前面一个已经进行了薄膜工艺的晶圆获取其第一表面的分布状态。
根据本发明的一个示例，所述第一晶圆表面的状态分布包括所述第一晶圆表面的BZDD(Backside Z height Double Derivative)分布。BZDD分布是通过测量晶圆表面高度，并对高度求二阶导数而获得关于晶圆被表面高度的分布数据。受基座200的第二部分202(比如，冷却等因素)的影响，在对衬底晶圆进行薄膜工艺(如，外延)后，晶圆表面的BZDD分布在晶圆与第二部分202接触的位置(如图2中，椭圆形框A所示)处最小。根据BZDD分布的最小值在晶圆表面沿着圆周方向的分布状态，可以获得薄膜工艺过程中，晶圆是否位于第二部分202的中心，也就是基座的理想定位中心。
需要理解的是，本实施例采用与薄膜工艺后晶圆第一面高度相关的BZDD分布仅仅是示例性的，本领域技术人员应当理解，根据任何能反应晶圆第一表面分布状态的性质(如，厚度均匀性、电阻率均匀性、平坦程度如SFQR等)均可以获得本发明的技术效果。
示例性的，获取所述第一晶圆表面的BZDD分布的步骤包括：
步骤S21：沿着所述第一晶圆的不同半径方向测量距离所述第一晶圆中心位置不同距离的位置处的所述第一表面的高度数据；
步骤S22：根据所述高度数据计算所述第一表面在不同半径方向上的ZDD分布。
在根据本发明的一个示例中，所述第一晶圆的不同半径方向包括沿着所述第一晶圆的圆周均匀间隔设置的多个半径方向，即相邻两个半径方向的夹角相同。在本实施例中，沿着圆周每5°设置一个半径方向，一共设置72个半径方向。需要理解的是，本实施例中设置72个半径方向仅仅是示例性的，本领域技术人员还可以设置任何数量的能反应薄膜层在第一晶圆表面分布状态的半径方向。
在根据本发明的一个示例中，所述距离所述第一晶圆中心位置不同距离的位置包括为沿着所述第一晶圆的半径方向均匀间隔的多个位置。在本实施例中，在每一半径方向上，每间隔0.2mm测量第一晶圆的第一表面的高度。需要理解的是，本实施例中设置72个半径方向仅仅是示例性的，本领域技术人员还可以设置任何数量的能反映第一晶圆的第一表面分布状态的半径方向上的不同距离的位置。
在获取了沿着第一晶圆的不同半径方向的距离所述第一晶圆中心位置不同距离处的所述第一晶圆的第一表面高度的数据之后，计算不同半径方向上第一晶圆的第一表面高度的ZDD(也叫BZDD)分布。具体的，包括以下步骤：
步骤S221：根据不同半径方向θ上的距离所述第一晶圆中心位置相同距离的位置处的高度计算每个位置处的平均高度Zavg(R)。
步骤S222：根据所述平均高度Zavg与不同所述位置距离所述第一晶圆中心位置的距离R，获取平均径向斜率S＝dZavg(R)/dR。在这一步骤中，可以采用Matlab模拟软件进行拟合。
步骤S223：计算ZDD，其中，
Figure BDA0002469780980000091
由上述的计算步骤，可以获得第一晶圆的第一表面不同半径位置处的ZDD值，进而获得在不同半径方向上，第一晶圆的第一表面高度的ZDD(也叫BZDD)分布。根据BZDD分布，可以获知晶圆第一表面高度是否以第一晶圆的中心为圆心进行分布，从而可以获知第一晶圆在薄膜工艺过程中是否位于基座的中心，也就是理想定位中心。
接着，继续参看图1，执行步骤S2：根据所述第一表面的状态分布判断所述第一晶圆是否位于理想定位中心，当所述第一晶圆不位于所述理想定位中心时，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整，以使所述第二晶圆在所述薄膜工艺时定位在所述理想定位中心。
下面，对根据ZDD分布判断所述第一晶圆是否位于理想定位中心的方法进行示例性介绍。
需要理解的是，本实施例采用BZDD分布来判断第一晶圆是否位于理想定位中心仅仅是示例性的，本领域技术人员应当理解，任何关于第一晶圆的第一表面上的状态分布均可以实现本发明的技术效果。
首先，获取所述第一晶圆的所述每一半径方向上的BZDD分布的最小值。
在本发明的一个实施例中，由于BZDD分布状态受基座200的第二部分202(比如，冷却等因素)的影响，也就是说，第一晶圆的第一表面的分布状态在边缘位置处受影响，因此，在获取BZDD分布数据时，仅获取边缘位置的第一晶圆的第一表面高度，并对边缘位置的第一晶圆的第一表面的高度进行进一步分析。例如，在根据本发明的一个示例中，第一晶圆100的直径为300mm，在薄膜工艺设备中，基座200的第二部分202的内径D为290mm，因此，在获取BZDD分布数据时，获取第一晶圆100半径140-148mm处的第一表面的高度数据，进而获取第一晶圆100半径140-148mm处的BZDD分布以及BZDD分布的最小值。
接着，根据每一半径方向的BZDD分布的最小值对应的位置距离第一晶圆的中心的半径值绘制所述第一晶圆表面的ZDD分布雷达图，其中，所述ZDD分布雷达图表示：在每一个半径方向上，BZDD分布的最小值出现的位置距离在测量第一晶圆的第一表面高度时采用的第一晶圆的定位中心的距离。需要理解的是，测量第一晶圆的第一表面高度采用的第一晶圆的定位中心与进行薄膜工艺时第一晶圆的理想定位中心相同，均为第一晶圆本身的中心。参看图3A和图3B对根据本发明的一个示例的第一晶圆的ZDD分布雷达图进行示例性介绍，其中，图3A示出了根据本发明的一个实施例的第一晶圆位于基座上的平面示意图；图3B示出了根据图3A的第一晶圆获得ZDD分布雷达图。如图3B所示，在分布雷达图B上各点示出为沿着第一晶圆的各个径向方向，BZDD分布的最小值出现的位置距离在进行薄膜工艺是理想定位中心O(第一晶圆本身的中心)的距离。
接着，根据所述ZDD分布雷达图，判断所述第一晶圆是否位于所述理想定位中心，当所述第一晶圆不位于所述理想定位中心时，根据所述ZDD分布雷达图对所述第二晶圆的定位位置进行调整。所述ZDD分布雷达图为不同半径方向上所述BZDD分布的最小值在晶圆上的分布示意图。
如图3A所示，第一晶圆100不位于基座200的理想定位中心，使得ZDD分布雷达图呈不规则的类圆形，其显然偏离于基座200的理想定位中心O，即可判断第一晶圆不位于理想定位中，应当根据ZDD分布雷达图对后续将要进行薄膜工艺的第二晶圆的定位位置进行调整。
同样，如前第一晶圆包括至少一个晶圆所述，第二晶圆包括至少一个晶圆，其是指在将要执行薄膜工艺的任何一个或者更多个晶圆。具体的，例如，在连续进行的薄膜工艺生产中，可以对多个晶圆为一盒进行薄膜工艺时执行一次薄膜工艺的定位，也可以对单个晶圆执行一次薄膜工艺的定位，因此，在根据步骤S1获取第一晶圆的第一表面状态分布之后，可以对后续将要进行薄膜工艺的一盒晶圆定位，也可以对将要进行薄膜工艺的一个晶圆进行定位，在此并不限定。
下面继续对根据所述ZDD分布雷达图对所述第二晶圆的定位位置进行调整的方法进行示例性介绍。
首先，根据ZDD分布雷达图获取在进行薄膜工艺时所述第一晶圆的定位中心。继续参看图3A，根据ZDD分布雷达图获取在进行薄膜工艺时第一晶圆的定位中心为P，其中，根据ZDD分布雷达图获取在进行薄膜工艺时第一晶圆的定位中心的方法包括图像模拟，将ZDD分布雷达图利用图像模拟软件模拟为圆形，以对圆形进行中心定位得到的圆心为在进行薄膜工艺时第一晶圆的定位中心。
接着，将所述在进行薄膜工艺时所述第一晶圆的定位中心与所述理想定位中心对比，以获取所述ZDD分布雷达图偏离所述理想定位中心的矢量。在本发明中，如图3A所示，理想定位中心为O，显然，在进行薄膜工艺时第一晶圆的定位中心P偏离于理想定位中心O，进而获取所述第一晶圆的中心偏离所述理想定位中心的矢量。如图3B所示，第一晶圆的中心P偏离理想定位中心O的偏移矢量O→P的长度为ρ，方向为与X轴反方向呈α角。
接着，根据所述矢量O→P调整所述第二晶圆在所述薄膜工艺中的定位位置。如图4A和图4B示出了根据本发明的一个实施例的，经过调整位置后的第二晶圆的ZDD分布雷达图的示意图，其中图4A示出，第二晶圆300位于半导体基座200上的示意图，图4B示出了第二晶圆的ZDD分布雷达图，从图4B可以看出，第二晶圆的ZDD分布雷达图C的圆心P与理想定位中心O重合，经过调整后的第二晶圆的中心位于理想定位中心。
根据本发明的一个示例，在根据本发明的对晶圆进行定位的方法对晶圆进行定位之后，进行薄膜工艺之后，对晶圆表面的薄膜层进行平坦度测试，取距离晶圆边缘2mm处区域大小为26mm*8mm的区段进行测试，晶圆表面的平坦度SFQR相较于对晶圆进行定位前改善了20％-80％。
至此，已经对根据本发明的一个示例的对晶圆进行定位的方法进行了示例性介绍。根据本发明，通过检测第一晶圆在进行所述薄膜工艺后所述第一晶圆第一表面的状态分布，对晶圆定位进行调整，可以实现在工艺腔室温度下下对晶圆定位的调整，使晶圆在薄膜工艺过程中定位在理想的定位中心，从而提高了薄膜工艺后晶圆薄膜的薄膜厚度均匀性、电阻率均匀性和整片晶圆(外延片)的平坦度(如SFQR)，改善了薄膜工艺的效果。
实施例二
本发明还提供了一种半导体制造设备，其应用于薄膜工艺，所述制造设备包括：
晶圆承载装置，用以在所述薄膜工艺中承载晶圆；以及
定位装置，用以对所述晶圆进行定位，以使所述晶圆定位在所述晶圆承载装置的理想定位中心，所述定位装置包括存储有可执行的程序指令和处理器，所述处理器执行所述可执行的程序指令时，使所述定位装置执行如实施例一所述的方法。
下面参看图2、图5以及图3A-图3B对根据本发明的一个示例的半导体制造设备进行示例性说明。其中，图2为根据本发明的一个实施例的一种半导体制造设备中的基座的结构示意图；图3A-图3B为根据本发明的一个实施例的第一晶圆上的ZDD分布雷达图；图5为根据本发明的一个实施例的一种半导体制造设备中的传送装置的结构示意图。
示例性的，所述晶圆承载装置包括基座，所述基座如图2所示，基座200包括第一部分201和第二部分202。第一部分201用以将晶圆限制在第二部分202上，第二部分202一方面用以承载晶圆，另一方面用以在薄膜工艺过程中对晶圆进行冷却。
示例性的，所述半导体制造设备还包括传送装置，所述传送装置用以将晶圆传送到晶圆承载装置上，其中，根据所述厚度分布对所述第二晶圆的定位位置进行调整的步骤包括根据所述厚度分布调整所述传送装置。
示例性的，所述传送装置包括机械手。参看图5，示出了根据本发明的一个实施例的传送装置传送晶圆的结构示意图。传送装置包括机械手400，晶圆100通过机械手400传送到基座200上。基座200中设置有三针装置500。当机械手400上承载晶圆100伸展到基座200的上方时，三针装置500上升穿过机械手400承接晶圆100，当机械手400收回时，三针装置500下降，以将晶圆100放置在基座200上。通过调整机械手400可以调整机械手传送晶圆100时伸展的位置，进而调整晶圆100最终下落至基座200上的位置，从而实现对晶圆的定位。
在根据本发明的一个示例，根据根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整包括根据所述第一晶圆表面的状态分布调整所述机械手。
在根据本发明的一个示例中，采用所述第一晶圆表面的BZDD分布表征第一晶圆第一表面的分布状态。通过根据每一半径方向上的BZDD分布的最小值绘制的ZDD分布雷达图，来对第二晶圆的定位位置进行调整。其中，如图3A和3B所示，根据第一晶圆的ZDD分布雷达图，获得第一晶圆的中心P偏离理想定位中心O的偏移矢量O→P的长度为ρ，方向为与X轴反方向呈α角。从而根据偏移矢量O→P对机械手的定位进行调整。
在根据本发明的一个示例中，根据偏移矢量O→P调整机械手左右偏移量和/或上下偏移量，从而调整第二晶圆的定位位置。例如，根据偏移矢量O→P计算得到第一晶圆左偏0.07mm和上偏0.06mm，则调整机械手向右偏移0.07mm和向下偏移0.06mm，据此，最终得到第二晶圆在基座的理想定位中心。
根据本发明的一个示例，在根据本发明的对晶圆进行定位的方法对晶圆进行定位之后，进行薄膜工艺之后，对晶圆表面的薄膜层进行平坦度测试，取距离晶圆边缘2mm处区域大小为26mm*8mm的区段进行测试，晶圆表面的平坦度SFQR相较于对晶圆进行定位前改善了20％-80％。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种对晶圆进行定位的方法，其特征在于，应用于薄膜工艺，包括：
步骤S1：获取第一晶圆在进行所述薄膜工艺后，所述第一晶圆的第一表面的状态分布，其中所述第一表面是与所述薄膜工艺中形成薄膜层的表面相对的表面；
步骤S2：根据所述第一表面的状态分布判断所述第一晶圆是否位于理想定位中心，当所述第一晶圆不位于所述理想定位中心时，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整，以使所述第二晶圆在所述薄膜工艺时定位在所述理想定位中心。
2.根据权利要求1所述的方法，其特征在于，所述第一表面的状态分布包括所述第一表面的BZDD分布。
3.根据权利要求2所述的方法，其特征在于，获取所述第一晶圆表面的BZDD分布的步骤包括：
沿着所述第一晶圆的不同半径方向测量距离所述第一晶圆中心位置不同距离的位置处的所述第一表面的高度数据；
根据所述高度数据计算所述第一表面在不同半径方向上的ZDD分布。
4.根据权利要求3所述的方法，其特征在于，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整的步骤包括：
获取所述第一表面在每一半径方向上的所述ZDD分布的最小值；
根据每一半径方向的ZDD分布的最小值对应的位置距离第一晶圆的中心的半径值绘制所述第一晶圆表面的ZDD分布雷达图，其中，所述ZDD分布雷达图表示：在每一个半径方向上，ZDD分布的最小值出现的位置距离所述理想定位中心的距离；
根据所述ZDD分布雷达图，判断所述第一晶圆是否位于所述理想定位中心，当所述第一晶圆不位于所述理想定位中心时，根据所述ZDD分布雷达图对所述第二晶圆的定位位置进行调整。
5.根据权利要求4所述的方法，其特征在于，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整的步骤包括：
根据所述ZDD分布雷达图获取所述第一晶圆的中心；
将所述第一晶圆的中心与所述理想定位中心对比，以获取所述第一晶圆的中心偏离所述理想定位中心的矢量；
根据所述矢量，调整所述第二晶圆在所述薄膜工艺中的定位位置。
6.根据权利要求3所述的方法，其特征在于，所述第一晶圆的不同半径方向包括沿着所述第一晶圆的圆周均匀间隔设置的多个半径方向。
7.根据权利要求3所述的方法，其特征在于，所述距离所述第一晶圆中心位置不同距离的位置包括为沿着所述第一晶圆的每一半径方向均匀间隔的多个位置。
8.根据权利要求1所述的方法，其特征在于，所述薄膜工艺包括：外延工艺和/或沉积工艺。
9.一种半导体制造设备，其特征在于，所述半导体制造设备应用于薄膜工艺，所述制造设备包括：
晶圆承载装置，用以在所述薄膜工艺中承载晶圆；以及
定位装置，用以对所述晶圆进行定位，以使所述晶圆定位在所述晶圆承载装置的理想定位中心，所述定位装置包括存储有可执行的程序指令和处理器，所述处理器执行所述可执行的程序指令时，使所述定位装置执行如权利要求1-8任意一项所述的方法。
10.根据权利要求9所述的半导体制造设备，其特征在于，还包括传送装置，用以将晶圆传送到所述晶圆承载装置上；其中，
在所述步骤S2中，根据所述第一表面的状态分布对将进行薄膜工艺的第二晶圆的定位位置进行调整包括根据所述第一表面的状态分布调整所述传送装置。
CN202010345053.2A 2020-04-27 2020-04-27 一种对晶圆进行定位的方法和半导体制造设备 Pending CN113644017A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010345053.2A CN113644017A (zh) 2020-04-27 2020-04-27 一种对晶圆进行定位的方法和半导体制造设备
TW109137048A TWI735361B (zh) 2020-04-27 2020-10-26 一種對晶圓進行定位的方法和半導體製造設備
JP2020219268A JP7149321B2 (ja) 2020-04-27 2020-12-28 ウエハ位置決め方法及び半導体製造装置
US17/135,836 US11562917B2 (en) 2020-04-27 2020-12-28 Wafer positioning method and a semiconductor manufacturing apparatus
DE102020134992.0A DE102020134992A1 (de) 2020-04-27 2020-12-29 Wafer-positionierungsverfahren und halbleiter-fertigungsvorrichtung
KR1020210017947A KR102409580B1 (ko) 2020-04-27 2021-02-09 웨이퍼 배치 방법 및 반도체 제작 기구

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010345053.2A CN113644017A (zh) 2020-04-27 2020-04-27 一种对晶圆进行定位的方法和半导体制造设备

Publications (1)

Publication Number Publication Date
CN113644017A true CN113644017A (zh) 2021-11-12

Family

ID=78222755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010345053.2A Pending CN113644017A (zh) 2020-04-27 2020-04-27 一种对晶圆进行定位的方法和半导体制造设备

Country Status (6)

Country Link
US (1) US11562917B2 (zh)
JP (1) JP7149321B2 (zh)
KR (1) KR102409580B1 (zh)
CN (1) CN113644017A (zh)
DE (1) DE102020134992A1 (zh)
TW (1) TWI735361B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764353A (en) * 1996-11-29 1998-06-09 Seh America, Inc. Back side damage monitoring system
JP2000068359A (ja) * 1998-08-24 2000-03-03 Hitachi Techno Eng Co Ltd ウエハ搬送装置
TW201103095A (en) * 2009-07-07 2011-01-16 Shinkawa Kk Bonding apparatus and method of correcting bonding position in bonding apparatus
US20110073037A1 (en) * 2007-12-28 2011-03-31 Shin-Etsu Handotai Co., Ltd. Epitaxial growth susceptor
WO2014103657A1 (ja) * 2012-12-26 2014-07-03 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
JP2015201599A (ja) * 2014-04-10 2015-11-12 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
CN110568725A (zh) * 2018-06-06 2019-12-13 东京毅力科创株式会社 涂敷膜形成装置和涂敷膜形成装置的调整方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1190816A (ja) * 1997-09-22 1999-04-06 Toshiba Corp 研磨装置及び研磨方法
JP4731755B2 (ja) 2001-07-26 2011-07-27 東京エレクトロン株式会社 移載装置の制御方法および熱処理方法並びに熱処理装置
US7486878B2 (en) * 2006-09-29 2009-02-03 Lam Research Corporation Offset correction methods and arrangement for positioning and inspecting substrates
TW200930853A (en) * 2008-01-08 2009-07-16 Yung-Mao Su Vacuum high temperature spiral magnetic condensation crystal growth method for positioning wafer
JP5440414B2 (ja) * 2010-06-22 2014-03-12 株式会社島津製作所 プラズマｃｖｄ成膜装置
JP5445508B2 (ja) 2011-04-22 2014-03-19 信越半導体株式会社 偏心量の評価方法及びエピタキシャルウェーハの製造方法
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
CN105603383B (zh) * 2014-11-24 2017-12-29 中晟光电设备（上海）股份有限公司 托盘晶圆定位系统、方法及mocvd设备
JP6128198B1 (ja) * 2015-12-22 2017-05-17 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
KR101810643B1 (ko) * 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법
FR3052869B1 (fr) * 2016-06-17 2018-06-22 Unity Semiconductor Dispositif de positionnement d'une plaquette de circuit integre, et appareil d'inspection d'une plaquette de circuit integre comprenant un tel dispositif de positionnement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764353A (en) * 1996-11-29 1998-06-09 Seh America, Inc. Back side damage monitoring system
JP2000068359A (ja) * 1998-08-24 2000-03-03 Hitachi Techno Eng Co Ltd ウエハ搬送装置
US20110073037A1 (en) * 2007-12-28 2011-03-31 Shin-Etsu Handotai Co., Ltd. Epitaxial growth susceptor
TW201103095A (en) * 2009-07-07 2011-01-16 Shinkawa Kk Bonding apparatus and method of correcting bonding position in bonding apparatus
WO2014103657A1 (ja) * 2012-12-26 2014-07-03 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
JP2015201599A (ja) * 2014-04-10 2015-11-12 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
CN110568725A (zh) * 2018-06-06 2019-12-13 东京毅力科创株式会社 涂敷膜形成装置和涂敷膜形成装置的调整方法

Also Published As

Publication number Publication date
JP2021174981A (ja) 2021-11-01
DE102020134992A1 (de) 2021-10-28
JP7149321B2 (ja) 2022-10-06
KR102409580B1 (ko) 2022-06-15
KR20210133127A (ko) 2021-11-05
US20210335637A1 (en) 2021-10-28
TW202140868A (zh) 2021-11-01
TWI735361B (zh) 2021-08-01
US11562917B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
EP1235257B1 (en) Semiconductor-manufacturing apparatus
US20150114282A1 (en) Epitaxial growth method
EP1840243A2 (en) Susceptor for epitaxial growth and epitaxial growth method
KR20100063786A (ko) 웨이퍼 보우 계측 장치 및 그 방법
US11201078B2 (en) Substrate position calibration for substrate supports in substrate processing systems
US20180076098A1 (en) Apparatus and method for reducing wafer warpage
JP6432742B2 (ja) エピタキシャル成長装置及びエピタキシャルウェーハの製造方法
JP2010016183A (ja) 気相成長装置、エピタキシャルウェーハの製造方法
JP6132163B2 (ja) 偏芯評価方法及びエピタキシャルウェーハの製造方法
US6971835B2 (en) Vapor-phase epitaxial growth method
TW201721718A (zh) 在沉積室中製造具有磊晶層的半導體晶圓的方法、用於製造具有磊晶層的半導體晶圓的設備、及具有磊晶層的半導體晶圓
KR101380179B1 (ko) 성막 장치 및 성막 방법
CN113644017A (zh) 一种对晶圆进行定位的方法和半导体制造设备
US20060291823A1 (en) Apparatus and adjusting technology for uniform thermal processing
US20090061539A1 (en) Substrate holding structure and method of producing semiconductor device using the same
CN107068608B (zh) 晶圆支撑结构，以及用于制造半导体的器件及其方法
US8920097B2 (en) Wafer handling system for a loadlock
JP2005197380A (ja) ウェーハ支持装置
US7806684B2 (en) Method of semiconductor process and semiconductor apparatus system
US9939511B2 (en) Surface photovoltage calibration standard
CN114293250B (zh) 对硅片位置进行调准的系统、方法及外延设备
US20240136216A1 (en) Wafer processing apparatus
US20230078310A1 (en) Method of detecting deviation amount of substrate transport position and substrate processing apparatus
JP2023060720A (ja) エピタキシャル成長装置の基板載置位置の偏心量を評価する方法及び当該評価方法を用いたエピタキシャルウェーハの製造方法
TW519682B (en) Method of preventing peeling of shallow trench isolation layer on wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination