DE102020134992A1 - Wafer-positionierungsverfahren und halbleiter-fertigungsvorrichtung - Google Patents

Wafer-positionierungsverfahren und halbleiter-fertigungsvorrichtung Download PDF

Info

Publication number
DE102020134992A1
DE102020134992A1 DE102020134992.0A DE102020134992A DE102020134992A1 DE 102020134992 A1 DE102020134992 A1 DE 102020134992A1 DE 102020134992 A DE102020134992 A DE 102020134992A DE 102020134992 A1 DE102020134992 A1 DE 102020134992A1
Authority
DE
Germany
Prior art keywords
wafer
distribution
positioning
thin film
film process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020134992.0A
Other languages
English (en)
Inventor
Liying Liu
Gongbai Cao
Chihhsin Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Publication of DE102020134992A1 publication Critical patent/DE102020134992A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Die Erfindung sieht ein Verfahren zum Positionieren eines Wafers und eine Halbleiter-Fertigungsvorrichtung vor, die bei Dünnschichtverfahren angewendet werden. Das Verfahren enthält: Schritt S1: Ein Erlangen der Zustandsverteilung der ersten Oberfläche des ersten Wafers nach dem Durchführen des Dünnschichtverfahrens auf dem ersten Wafer, wobei die erste Oberfläche die Oberfläche gegenüber einer Oberfläche ist, auf der die dünne Schicht in dem Dünnschichtverfahren ausgebildet ist. Schritt S2: Ein Bestimmen, ob sich der erste Wafer an dem idealen Positionierungsmittelpunkt befindet, gemäß der Zustandsverteilung der ersten Oberfläche; wenn sich der erste Wafer nicht an dem idealen Positionierungsmittelpunkt befindet, wird gemäß der Zustandsverteilung der ersten Oberfläche die Positionierungsposition des zweiten Wafers, der dem Dünnschichtverfahren zu unterziehen ist, justiert, sodass der zweite Wafer während des Dünnschichtverfahrens an dem idealen Positionierungsmittelpunkt positioniert wird. Gemäß der vorliegenden Erfindung wird der Wafer während des Dünnschichtverfahrens an dem idealen Positionierungsmittelpunkt positioniert, wodurch die Güte der dünnen Schicht und des gesamten Wafers (Epitaxiewafers) nach dem Dünnschichtverfahren verbessert ist und der Effekt des Dünnschichtverfahrens verbessert ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf die Halbleitertechnik, insbesondere auf ein Wafer-Positionierungsverfahren und eine Halbleiter-Fertigungsvorrichtung.
  • 2. Beschreibung des Stands der Technik
  • Das Dünnschichtverfahren wird verbreitet bei Halbleiter-Fertigungsverfahren angewendet und besteht darin, eine dünne Schicht auf einem Halbleitersubstrat auszubilden, und es enthält ein Oxidationsverfahren, ein Epitaxieverfahren, ein Abscheidungsverfahren und dergleichen.
  • Der Silizium-Epitaxialwafer ist das wichtigste Material für integrierte Schaltungen. Er wird verbreitet für eine Mikroprozessoreinheit (MPU), einen Logikschaltungschip, einen Flash-Speicher, einen dynamischen Direktzugriffsspeicher (DRAM) und dergleichen angewendet. Der Silizium-Epitaxialwafer ist bei Ausbeute und Eigenschaftsverbesserung eines Elektronikbauteils vorteilhafter als ein Polierwafer.
  • Bei einem typischen Herstellungsverfahren eines Silizium-Epitaxialwafers wird ein Silizium-Substratwafer auf eine Unterlage in einem Epitaxialofen gesetzt, und das epitaxiale Aufwachsen wird im Allgemeinen bei 1100 °C bis 1150 °C unter einer Umgebung aus TCS, HCl und einem Dotierstoff durchgeführt. Die Dicke der Epitaxieschicht variiert entsprechend den Positionen auf der Unterlage. Ein Sicherstellen des Positionierens des Wafers in der Mitte der Unterlage kann die Ergebnisse des Epitaxieverfahrens verbessern, darunter die Gleichmäßigkeit der Dicke der Epitaxieschicht, die Gleichmäßigkeit des spezifischen Widerstands der Epitaxieschicht, die Ebenheit des Epitaxiewafers und dergleichen.
  • Aktuell enthält das herkömmliche Verfahren zum Positionieren des Wafers auf der Unterlage ein Befördern des Siliziumwafers durch einen mechanischen Arm einer Fördervorrichtung in eine Epitaxialkammer und ein Betrachten des Abstands zwischen dem Siliziumwafer und dem Rand der Unterlage mit dem bl Auge, um zu bestimmen, ob der Wafer in der Mitte der Unterlage positioniert ist. Das herkömmliche Verfahren weist mindestens zwei Nachteile auf, die im Folgenden dargelegt sind.
    1. 1. Es kann nur durchgeführt werden, während das Licht in der Kammer eingeschaltet ist. Jedoch ist es erforderlich, um das Licht in der Kammer einzuschalten, die Kammer auszuschalten und die Temperatur zu senken. Der routinemäßige Fertigungsprozess wird dadurch verzögert.
    2. 2. Beim tatsächlichen Epitaxieprozess wird der Wafer im Allgemeinen unter hoher Temperatur, wie etwa 700 °C, auf der Unterlage gelagert. Da der Gasstrom und das Temperaturfeld der Kammer unter hoher Temperatur verschieden sind von denjenigen unter Raumtemperatur, ist die Lagerungsposition des Wafers im tatsächlichen Prozess verschieden von der unter Raumtemperatur vorhergesagten Positionierungsposition. Dadurch kann die beste Positionierungsposition des Wafers während des Fertigungsprozesses nicht erfüllt werden.
  • Daher sieht die vorliegende Anmeldung ein Wafer-Positionierungsverfahren und eine Halbleiter-Fertigungsvorrichtung vor, um die obigen Probleme zu lösen.
  • ZUSAMMENFASSUNG
  • In der Zusammenfassung der Erfindung ist eine Reihe von Konzepten in vereinfachter Form eingeführt, die in der genauen Beschreibung in weiteren Einzelheiten beschrieben sind. Diese Zusammenfassung der vorliegenden Erfindung soll die Hauptelemente oder die wesentlichen technischen Merkmale der beanspruchten technischen Lösungen nicht einschränken noch den Geltungsbereich der beanspruchten technischen Lösung einschränken.
  • Um die Probleme der herkömmlichen Technik zu lösen, sieht die vorliegende Anmeldung ein Verfahren zum Positionieren eines Wafers vor, das bei einem Dünnschichtverfahren angewendet wird, umfassend:
    • Schritt S1: ein Erlangen einer Zustandsverteilung einer ersten Oberfläche eines ersten Wafers nach dem Durchführen des Dünnschichtverfahrens auf dem ersten Wafer, wobei die erste Oberfläche die Oberfläche gegenüber einer Oberfläche ist, auf der die dünne Schicht in dem Dünnschichtverfahren ausgebildet ist; und
    • Schritt S2: ein Bestimmen, ob sich der erste Wafer an einem idealen Positionierungsmittelpunkt befindet, gemäß der Zustandsverteilung der ersten Oberfläche; wenn sich der erste Wafer nicht an dem idealen Positionierungsmittelpunkt befindet, wird eine Positionierungsposition eines zweiten Wafers, der dem Dünnschichtverfahren zu unterziehen ist, gemäß der Zustandsverteilung der ersten Oberfläche justiert, um den zweiten Wafer während des Dünnschichtverfahrens an dem idealen Positionierungsmittelpunkt zu positionieren.
  • In einer Ausführungsform umfasst die Zustandsverteilung der ersten Oberfläche eine Verteilung der doppelten Ableitung der rückseitigen Z-Höhe (backside Z height double derivative, BZDD) bei der ersten Oberfläche.
  • In einer Ausführungsform wird die BZDD-Verteilung der ersten Waferoberfläche erhalten durch den Schritt, umfassend:
    • ein Erfassen einer Höhe der ersten Oberfläche an einer Position mit einem Abstand vom ersten Wafermittelpunkt bei einer Radialrichtung und ein Erlangen von Höhendaten der ersten Oberfläche bei verschiedenen Abständen und verschiedenen Radialrichtungen; und
    • ein Berechnen der ZDD-Verteilung der ersten Oberfläche an verschiedenen Radialrichtungen auf Grundlage der Höhendaten.
  • In einer Ausführungsform umfasst der Schritt zum Justieren der Positionierungsposition des zweiten Wafers gemäß der Zustandsverteilung der ersten Oberfläche:
    • ein Erlangen eines Minimalwerts der ZDD-Verteilung der ersten Oberfläche bei jeder Radialrichtung;
    • ein Erlangen eines Radardiagramms der ZDD-Verteilung der ersten Oberfläche auf Grundlage eines Durchmesserabstands zwischen einer Position mit dem Minimalwert der ZDD-Verteilung und dem ersten Wafermittelpunkt bei jeder Radialrichtung, wobei das Radardiagramm einen Abstand zwischen der Position mit dem Minimalwert der ZDD-Verteilung und dem idealen Positionierungsmittelpunkt bei jeder Radialrichtung darstellt;
    • ein Bestimmen, ob sich der erste Wafer an dem idealen Positionierungsmittelpunkt befindet, gemäß dem Radardiagramm der ZDD-Verteilung; und
    • wobei die Positionierungsposition des zweiten Wafers gemäß dem Radardiagramm der ZDD-Verteilung justiert wird, wenn sich der erste Wafer nicht an dem idealen Positionierungsmittelpunkt befindet.
  • In einer Ausführungsform umfasst der Schritt zum Justieren der Positionierungsposition des zweiten Wafers, der dem Dünnschichtverfahren zu unterziehen ist, gemäß der Zustandsverteilung der ersten Oberfläche:
    • ein Erlangen eines Mittelpunkts des ersten Wafers gemäß dem Radardiagramm der ZDD-Verteilung;
    • ein Vergleichen des erlangten Mittelpunkts des ersten Wafers mit dem idealen Positionierungsmittelpunkt, um einen Voreinstellvektor des Mittelpunkts des ersten Wafers gegenüber dem idealen Positionierungsmittelpunkt zu erlangen; und
    • ein Justieren der Positionierungsposition des zweiten Wafers während des Dünnschichtverfahrens gemäß dem Vektor.
  • Die Radialrichtung ist eine Richtung vom Mittelpunkt zum Umfang des ersten Wafers. In einer Ausführungsform umfasst die Radialrichtung mehrere Radialrichtungen, die durch mehrere Punkte gebildet sind, die auf dem Waferumfang mit gleichem Abstand zwischen diesen Punkten festgelegt sind.
  • In einer Ausführungsform umfasst die Position mit einem Abstand vom ersten Wafermittelpunkt bei einer Radialrichtung mehrere Positionen, die auf der Radialrichtung mit gleichem Abstand untereinander bei jeder Radialrichtung festgelegt sind.
  • In einer Ausführungsform umfasst das Dünnschichtverfahren ein Epitaxieverfahren und/oder ein Abscheidungsverfahren.
  • Die vorliegende Anmeldung sieht auch eine Halbleiter-Fertigungsvorrichtung vor, die bei einem Dünnschichtverfahren verwendet wird, umfassend:
    • einen Waferträger zum Tragen eines Wafers während des Dünnschichtverfahrens; und
    • eine Positionierungsvorrichtung zum Positionieren des Wafers an einem idealen Positionierungsmittelpunkt auf dem Waferträger, und umfassend einen Prozessor und eine ausführbare Programmanweisung, wobei die Positionierungsvorrichtung das Verfahren aus beliebigen der obigen Verfahren durchführt, wenn der Prozessor die ausführbare Programmanweisung ausführt.
  • In einer Ausführungsform umfasst die Vorrichtung weiter eine Fördervorrichtung zum Befördern des Wafers zum Waferträger, wobei im Schritt S2 der Schritt zum Justieren der Positionierungsposition des zweiten Wafers gemäß der Zustandsverteilung der ersten Oberfläche ein Justieren der Fördervorrichtung gemäß der Zustandsverteilung der ersten Oberfläche umfasst.
  • Gemäß der vorliegenden Anmeldung wird die Zustandsverteilung der Waferoberfläche nach dem Dünnschichtverfahren erfasst, wobei die Waferoberfläche gegenüber einer Oberfläche liegt, auf der die dünne Schicht im Dünnschichtverfahren gebildet ist. Die Waferposition wird dann demgemäß justiert. Es ist möglich, das Justieren der Waferposition in der Kammer unter der Verfahrenstemperatur zu erzielen, sodass die Wafer während des Dünnschichtverfahrens an dem idealen Positionierungsmittelpunkt positioniert sein können. Die Güte der dünnen Schicht und des gesamten Wafers (d.h. des Epitaxiewafers) kann erhöht sein, und die Ergebnisse des Dünnschichtverfahrens können verbessert sein.
  • Figurenliste
    • 1 ist ein Flussdiagramm, das ein Verfahren zum Positionieren eines Wafers gemäß einer Ausführungsform der vorliegenden Anmeldung darstellt.
    • 2 ist eine schematische Ansicht, die einen Aufbau einer Unterlage in einer Halbleiter-Fertigungsvorrichtung gemäß einer Ausführungsform der vorliegenden Anmeldung darstellt.
    • 3A und 3B sind Radardiagramme der ZDD-Verteilung auf einem ersten Wafer gemäß einer Ausführungsform der vorliegenden Anmeldung.
    • 4A und 4B sind Radardiagramme der ZDD-Verteilung auf einem zweiten Wafer gemäß einer Ausführungsform der vorliegenden Anmeldung.
    • 5 ist eine schematische Ansicht, die eine Fördervorrichtung in einer Halbleiter-Fertigungsvorrichtung gemäß einer Ausführungsform der vorliegenden Anmeldung darstellt.
  • GENAUE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Beispielhafte Ausführungsformen sind so vorgesehen, dass diese Offenbarung ausführlich ist und Fachleuten auf dem Gebiet den Geltungsbereich vollständig vermittelt. Zahlreiche bestimmte Einzelheiten sind dargelegt, wie etwa Beispiele bestimmter Bestandteile, Vorrichtungen und Verfahren, um ein gründliches Verständnis von Ausführungsformen der vorliegenden Offenbarung vorzusehen. Fachleuten wird es offensichtlich sein, dass bestimmte Einzelheiten nicht verwendet zu werden brauchen, dass Ausführungsbeispiele in vielen verschiedenen Formen ausgeführt werden können, und dass keins davon als Einschränkung des Geltungsbereichs der Offenbarung ausgelegt werden kann. In einigen Ausführungsbeispielen sind wohl bekannte Verfahren, wohl bekannte Vorrichtungsaufbauten und wohl bekannte Techniken nicht genau beschrieben.
  • Für ein gründliches Verständnis der vorliegenden Erfindung sind in der folgenden Beschreibung die genauen Schritte in Einzelheiten dargelegt, um die technische Lösung der vorliegenden Erfindung zu erläutern. Die bevorzugten Ausführungsformen der vorliegenden Erfindung sind im Folgenden genau beschrieben, jedoch kann die vorliegende Erfindung neben der genauen Beschreibung auch weitere Ausführungsformen aufweisen.
  • Die hier verwendeten Begriffe dienen nur zum Beschreiben besonderer Ausführungsbeispiele und sollen nicht einschränkend sein. Wie sie hier benutzt sind, könnten die Singularformen „ein“, „eine“, „der“, „die“ und „das“ ebenso die Pluralformen einschließen sollen, sofern der Kontext dies nicht eindeutig anders angibt. Die Begriffe „umfasst“, „umfassend“, „enthaltend“ und „aufweisend“ sind einschließend und geben daher das Vorhandensein bezeichneter Merkmale, Ganzzahlen, Schritte, Vorgänge, Elemente und/oder Bestandteile an, schließen aber das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Vorgänge, Elemente, Bestandteile und/oder Gruppen davon nicht aus. Die hier beschriebenen Verfahrensschritte, Abläufe und Vorgänge sind nicht so auszulegen, dass ihre Ausführung in der speziellen beschriebenen oder dargestellten Reihenfolge unbedingt erforderlich ist, sofern nicht speziell als eine Ausführungsreihenfolge angegeben. Es versteht sich auch, dass zusätzliche oder alternative Schritte verwendet werden können.
  • Es versteht sich, dass die vorliegende Erfindung in verschiedenen Formen in die Praxis umgesetzt werden kann, und dass sie auch nicht so ausgelegt werden sollte, dass sie den Geltungsbereich der offenbarten Beispiele einschränkt. Im Gegenteil sind die Beispiele vorgesehen, um eine volle und vollständige Offenbarung zu erreichen, und um Fachleute den Geltungsbereich der vorliegenden Erfindung voll erfassen zu lassen. In der Zeichnung können zur Deutlichkeit die Größe und die relative Größe von Schichten und Flächen übertrieben sein. In der Zeichnung bezeichnet dieselbe Bezugsnummer dasselbe Element.
  • BEISPIELE
  • Beispiel 1
  • Um die Probleme der herkömmlichen Technik zu lösen, sieht die vorliegende Anmeldung ein Verfahren zum Positionieren eines Wafers vor, das gekennzeichnet ist, bei einem Dünnschichtverfahren angewendet zu werden, umfassend:
    • Schritt S1: ein Erlangen einer Zustandsverteilung einer ersten Oberfläche eines ersten Wafers nach dem Durchführen des Dünnschichtverfahrens auf dem ersten Wafer, wobei die erste Oberfläche die Oberfläche gegenüber einer Oberfläche ist, auf der die dünne Schicht in dem Dünnschichtverfahren ausgebildet ist; und
    • Schritt S2: ein Bestimmen, ob sich der erste Wafer an einem idealen Positionierungsmittelpunkt befindet, gemäß der Zustandsverteilung der ersten Oberfläche, wenn sich der erste Wafer nicht an dem idealen Positionierungsmittelpunkt befindet, wird eine Positionierungsposition eines zweiten Wafers, der dem Dünnschichtverfahren zu unterziehen ist, gemäß der Zustandsverteilung der ersten Oberfläche justiert, um den zweiten Wafer während des Dünnschichtverfahrens an dem idealen Positionierungsmittelpunkt zu positionieren.
  • Da es bei dem herkömmlichen Waferpositionierungsverfahren erforderlich ist, die Temperatur der Kammer auf eine Raumtemperatur zu senken, wird der routinemäßige Fertigungsprozess bedeutend verzögert. Auch ist die tatsächliche Verfahrenstemperatur in der Kammer im Allgemeinen hoch, z.B. 700 °C, was die Veränderung der bei Raumtemperatur vorhergesagten Positionierungsposition verursacht. Dadurch kann die ideale Positionierungsposition des Wafers während des Fertigungsprozesses nicht erfüllt werden. Das Waferpositionierungsverfahren der vorliegenden Anmeldung ist in der Lage, die Waferposition unter der Verfahrenstemperatur zu erzielen, und vermeidet eine Temperaturabsenkung der Kammer. Die Waferpositionierung kann mit hoher Effizienz, Zeiteinsparung und hoher Genauigkeit ausgeführt werden. Demgemäß kann die Güte der dünnen Schicht auf dem Wafer erhöht sein, und die Ergebnisse des Dünnschichtverfahrens können verbessert sein.
  • Das Verfahren zum Positionieren eines Wafers der vorliegenden Anmeldung ist unter Bezugnahme auf 1, 2, 3A und 3B sowie 4A und 4B veranschaulichend beschrieben. 1 ist ein Flussdiagramm, das ein Verfahren zum Positionieren eines Wafers gemäß einer Ausführungsform der vorliegenden Anmeldung darstellt. 2 ist eine schematische Ansicht, die einen Aufbau einer Unterlage in einer Halbleiter-Fertigungsvorrichtung gemäß einer Ausführungsform der vorliegenden Anmeldung darstellt. 3A und 3B sind Radardiagramme der ZDD-Verteilung auf einem ersten Wafer gemäß einer Ausführungsform der vorliegenden Anmeldung. 4A und 4B sind Radardiagramme der ZDD-Verteilung auf einem zweiten Wafer gemäß einer Ausführungsform der vorliegenden Anmeldung.
  • Unter Bezugnahme auf 1 wird der Schritt S1 durchgeführt: ein Erlangen einer Zustandsverteilung einer ersten Oberfläche eines ersten Wafers nach dem Durchführen des Dünnschichtverfahrens auf dem ersten Wafer, wobei die erste Oberfläche die Oberfläche gegenüber einer Oberfläche ist, auf der die dünne Schicht in dem Dünnschichtverfahren ausgebildet ist.
  • Bei dem Halbleiterfertigungsprozess enthält das Dünnschichtverfahren im Allgemeinen einen Oxidationsvorgang, einen Abscheidungsvorgang und einen Epitaxievorgang. Bei der vorliegenden Anmeldung enthält das Dünnschichtverfahren den Abscheidungsvorgang und/oder den Epitaxievorgang. Beim Abscheidungsvorgang und beim Epitaxievorgang wird der Wafer unter eine Atmosphäre aus Chemikalien mit bestimmten Umgebungsbedingungen gesetzt; die Chemikalie wird auf der Waferoberfläche abgeschieden und wächst zu einer dünnen Schicht. Das Abscheiden und das Aufwachsen der dünnen Schicht sind sehr empfindlich gegenüber dem Zustand der Waferoberfläche. Weil die Zustandsverteilung des Wafers durch Unterschiede der Positionierungsposition beeinflusst wird, werden dadurch der Zustand und die Güte der auf dem Wafer ausgebildeten dünnen Schicht und des gesamten Wafers beeinflusst. Der Wafer muss während des Dünnschichtverfahrens genau an einem idealen Positionierungsmittelpunkt positioniert sein.
  • Bei dem Dünnschichtverfahren sind, wegen des Einflusses der Waferlagerungsvorrichtung, d.h. der Unterlage, in der Bearbeitungskammer, nach dem Dünnschichtverfahren unterschiedliche Zustandsverteilungen auf der Waferoberfläche gegenüber der Schichtbildungsfläche ausgebildet. In einer Ausführungsform weist der Waferrand im Allgemeinen verschiedene Verteilungen auf, weil der Wafer auf der Waferlagerungsvorrichtung gelagert und durch sie beeinflusst ist. Auf Grundlage dieser Eigenschaft besteht die vorliegende Anmeldung darin, die Waferpositionierungsposition auf Grundlage der Erfassungsergebnisse der Zustandsverteilung der ersten Oberfläche des Wafers zu justieren, wobei die erste Oberfläche die Oberfläche gegenüber der Dünnschichtbildungsfläche ist. Es ist möglich, die Waferpositionierungsposition unter der Verfahrenstemperatur zu justieren, zu bewirken, dass der Wafer während des Dünnschichtverfahrens an dem idealen Positionierungsmittelpunkt positioniert wird, und die Ergebnisse des Dünnschichtverfahrens zu verbessern, einschließlich Gleichmäßigkeit der Schichtdicke, Gleichmäßigkeit des spezifischen Widerstands und Ebenheit des gesamten Wafers (Epitaxiewafers), wie etwa SFRQ.
  • Unter Bezugnahme auf 2 ist die schematische Ansicht einer typischen Waferlagerungsvorrichtung dargestellt, die beim Dünnschichtverfahren verwendet wird. Bei einem typischen Epitaxieprozess enthält eine Bearbeitungskammer einer Epitaxialvorrichtung eine Unterlage 200 zum Tragen eines Wafers 100, und die Unterlage 200 enthält einen ersten Teil 201 und einen zweiten Teil 202. Der zweite Teil 202 weist einen Innendurchmesser D auf, der etwas geringer ist als der Waferdurchmesser, was verwendet wird, um den Wafer während des Dünnschichtverfahrens zu tragen, und um den Wafer zu kühlen. Bei dem Dünnschichtverfahren steht der zweite Teil 202 in Kontakt mit dem Rand der ersten Oberfläche des Wafers, d.h. der Oberfläche gegenüber der Dünnschichtbildungsfläche des Wafers, was verschiedene Beeinflussungen der Erwärmungszustände der ersten Oberfläche des Wafers 100 verursacht, und dadurch wird der Zustand der ersten Oberfläche des Wafers 100 beeinflusst.
  • Bei der vorliegenden Anmeldung wird auf Grundlage der Zustandsverteilung der ersten Oberfläche des ersten Wafers bestimmt, ob die Positionierung des ersten Wafers genau ist, und wird eine Angabe für die folgende Waferpositionierung vorgesehen, um die Positionierungsgenauigkeit effektiv zu erhöhen. Gleichzeitig beruht die Justierung auf einer Berechnung, ohne eine Bestimmung mit dem nackten Auge, und kann unter den Verfahrensbedingungen des Dünnschichtverfahrens durchgeführt werden. Sie verhindert die Probleme, dass die Positionierung unter einem Herunterfahren der Bearbeitungskammer durchgeführt werden muss, und dass wegen der Veränderung der Positionierung zwischen Raumtemperatur und Verfahrenstemperatur nicht die beste Positionierung erzielt werden kann. Weiter können bei der vorliegenden Anmeldung, da das Positionierungsverfahren auf dem Zustand der ersten Oberfläche beruht, aber nicht auf dem Oberflächenzustand der dünnen Schicht, die Auswirkungen des Dünnschichtverfahrens selbst auf die Schichtgleichmäßigkeit beseitigt sein, und die Genauigkeit der Waferpositionierung kann erhöht sein.
  • In Ausführungsformen umfasst der erste Wafer mindestens einen Wafer. Der erste Wafer umfasst einen beliebigen oder mehrere Wafer, die dem Dünnschichtverfahren unterzogen worden sind. Zum Beispiel wird bei dem kontinuierlichen Dünnschichtverfahren die Positionierung zum Positionieren des ersten Kastens von Wafern durchgeführt, wird das Dünnschichtverfahren für den ersten Kasten von Wafern durchgeführt und wird die Zustandsverteilung der ersten Oberfläche eines beliebigen oder mehrerer Wafer in dem ersten Kasten nach dem Dünnschichtverfahren für den ersten Kasten erlangt. Oder die Zustandsverteilung der ersten Oberfläche der ersten Wafer, die dem Dünnschichtverfahren unterzogen worden sind, wird vor dem Dünnschichtverfahren des zweiten Wafers erhalten.
  • In einer Ausführungsform umfasst die Zustandsverteilung des ersten Wafers eine Verteilung der doppelten Ableitung der rückseitigen Z-Höhe (backside Z height double derivative, BZDD) der Oberfläche des ersten Wafers. Die BZDD-Verteilung wird erhalten durch ein Erfassen der Höhe der Waferoberfläche, ein Berechnen einer zweiten Ableitung der Höhe und ein Erlangen von Höhenverteilungsdaten der Waferrückseite. Nach dem Dünnschichtverfahren, wie etwa einem Epitaxieverfahren, ist der Wert der BZDD-Verteilung der Substratwaferoberfläche an der Position am kleinsten, wo der Wafer Kontakt mit dem zweiten Teil 202 macht. Er kann etwa durch das Kühlen des zweiten Teils 202 der Unterlage 200 beeinflusst werden. Die Position, wo der Wafer Kontakt mit dem zweiten Teil 202 macht, ist in 2 durch den Kreis A angegeben. Auf Grundlage der Verteilung der kleinsten Werte der BZDD-Verteilung auf der Waferoberfläche entlang der Richtung des Waferumfangs kann während des Dünnschichtverfahrens bestimmt werden, ob der Wafer in der Mitte des zweiten Teils 202 positioniert ist, d.h. im idealen Positionierungsmittelpunkt.
  • Es ist zu betonen, dass in diesem Beispiel die angewendete BZDD-Verteilung bezüglich der Höhe der ersten Oberfläche nur ein veranschaulichendes Beispiel ist. Ein gewöhnlicher Fachmann versteht, dass beliebige Einrichtungen, die den Verteilungszustand der ersten Oberfläche des Wafers wiedergeben, wie etwa die Dickengleichmäßigkeit, die Gleichmäßigkeit des spezifischen Widerstands und die Ebenheit, etwa als SFQR, bei der vorliegenden Anmeldung angewendet werden kann, um gleichwertige Effekte zu erzielen.
  • In einer Ausführungsform enthält das Verfahren zum Erhalten der BZDD-Verteilung der ersten Waferoberfläche:
    • Schritt S21: ein Erfassen einer Höhe der ersten Oberfläche an einer Position mit einem Abstand von dem ersten Wafermittelpunkt bei einer Radialrichtung und ein Erlangen von Höhendaten der ersten Oberfläche bei verschiedenen Abständen und verschiedenen Radialrichtungen;
    • Schritt S22: ein Berechnen der ZDD-Verteilung der ersten Oberfläche an verschiedenen Radialrichtungen auf Grundlage der Höhendaten.
  • Die Radialrichtung ist eine Richtung vom Mittelpunkt zum Umfang des ersten Wafers. In einer Ausführungsform umfasst die Radialrichtung mehrere Radialrichtungen. Die Radialrichtungen sind durch mehrere Punkte gebildet, die am Waferumfang mit gleichem Abstand zwischen diesen Punkten festgelegt sind, was bedeutet, dass der gleiche Winkel durch beliebige zwei benachbarte Radialrichtungen gebildet ist. In einer Ausführungsform beträgt der durch zwei benachbarte Radialrichtungen gebildete Winkel 5°, sodass insgesamt 72 Radialrichtungen festgelegt sind.
  • In einer Ausführungsform umfasst die Position, die einen Abstand bei einer Radialrichtung vom ersten Wafermittelpunkt aufweist, mehrere Positionen. Die Positionen sind auf einer Radialrichtung mit einem gleichen Abstand zwischen zwei benachbarten Positionen festgelegt. Jede Radialrichtung kann mehrere Positionen aufweisen. In einer Ausführungsform beträgt der Abstand der auf jeder Radialrichtung zu erfassenden Positionen 0,2 mm.
  • Die obigen Anzahlen der Radialrichtung und der Position sind beispielhaft veranschaulichend und ohne Einschränkung angegeben, und beliebige Anzahlen der Radialrichtung und der Position können angewendet werden, solange der Verteilungszustand der ersten Waferoberfläche wiedergegeben werden kann.
  • Nach dem Erlangen der Höhendaten bei verschiedenen Radialrichtungen und verschiedenen Abständen auf der ersten Oberfläche wird die ZDD-Verteilung (auch als BZDD-Verteilung bekannt) der Höhe der ersten Oberfläche des ersten Wafers bei verschiedenen Radialrichtungen berechnet. In einer Ausführungsform sind die folgenden Schritte enthalten:
  • Schritt S221: Die durchschnittliche Höhe, Zmittel(R), der Positionen wird berechnet, die denselben Abstand vom ersten Wafermittelpunkt zu der Position bei jeder Radialrichtung θ aufweisen.
  • Schritt S222: Auf Grundlage der durchschnittlichen Höhe Zmittel und des Abstands R vom ersten Wafermittelpunkt zu der Position wird S=dZmittel(R)/dR verwendet, um eine radiale Steigung S zu erhalten. In diesem Schritt kann Matlab-Software zum Anpassen angewendet werden.
  • Schritt S223: ZDD wird berechnet, wobei ZDD ( R ) = ∂ 2 Zmittel ( R ) ∂ R 2
    Figure DE102020134992A1_0001
  • Aus den obigen Berechnungen kann der ZDD-Wert an verschiedener Positionen der ersten Oberfläche des ersten Wafers erlangt werden, und weiter kann die ZDD- (BZDD-)Verteilung der Höhe der ersten Oberfläche des ersten Wafers erhalten werden. Auf Grundlage der BZDD-Verteilung kann bestimmt werden, ob der Mittelpunkt des ersten Wafers der Mittelpunkt des Kreises ist, der von den obigen ersten Oberflächenhöhen zu umgeben ist; dadurch kann bestimmt werden, ob sich der erste Wafer während des Dünnschichtverfahrens in der Mitte der Unterlage, d.h. an dem idealen Positionierungsmittelpunkt, befindet.
  • Immer noch mit Bezugnahme auf 1 wird Schritt 2 durchgeführt. Er bestimmt, ob sich der erste Wafer an einem idealen Positionierungsmittelpunkt befindet, gemäß der Zustandsverteilung der ersten Oberfläche; Wenn sich der erste Wafer nicht an dem idealen Positionierungsmittelpunkt befindet, wird eine Positionierungsposition eines zweiten Wafers, der dem Dünnschichtverfahren zu unterziehen ist, gemäß der Zustandsverteilung der ersten Oberfläche justiert, um den zweiten Wafer während des Dünnschichtverfahrens an dem idealen Positionierungsmittelpunkt zu positionieren.
  • Um zu bestimmen, ob sich der erste Wafer an einem idealen Positionierungsmittelpunkt befindet, sind die Bestimmungsschritte auf Grundlage der ZDD-Verteilung wie folgt dargestellt.
  • In diesem Beispiel wird bei den Bestimmungsschritten die BZDD-Verteilung angewendet. Jedoch kann eine beliebige Zustandsverteilung der ersten Oberfläche des ersten Wafers bei der vorliegenden Anmeldung angewendet werden und die gleichwertigen Effekte erzielen.
  • Zuerst wird ein Minimalwert der BZDD-Verteilung des ersten Wafers bei jeder Radialrichtung erlangt.
  • In einer Ausführungsform wird die BZDD-Verteilung durch den zweiten Teil 202 der Unterlage 200 beeinflusst, wie etwa den Faktor der Kühlung, d.h. der Verteilungszustand der ersten Oberfläche am Rand des ersten Wafers wird beeinflusst. Demgemäß wird nur die Höhe der ersten Oberfläche am Rand des ersten Wafers abgetastet und analysiert, um die BZDD-Verteilungsdaten zu erhalten. Zum Beispiel weist der erste Wafer 100 einen Durchmesser von 300 mm auf, und der zweite Teil 202 der Unterlage 200 der Dünnschicht-Fertigungsvorrichtung weist einen Innendurchmesser D von 290 mm auf. Daher werden die Höhendaten des ersten Wafers 100 bei einem Radius von 140 bis 148 mm verwendet, um die BZDD-Verteilung und den Minimalwert der BZDD-Verteilung zu erhalten.
  • Gemäß den Positionen bei jeder Radialrichtung, die den Minimalwert der BZDD-Verteilung aufweisen, wird das Radardiagramm der ZDD-Verteilung der ersten Waferoberfläche erstellt. Das Radardiagramm der ZDD-Verteilung zeigt bei jeder Radialrichtung den Abstand zwischen dem Positionierungsmittelpunkt des ersten Wafers und der Position mit dem Minimalwert der BZDD-Verteilung. Es versteht sich, dass der Mittelpunkt des bei der Höhenerfassung verwendeten ersten Wafers derselbe ist wie der ideale Positionierungsmittelpunkt des Dünnschichtverfahrens, d.h. der Mittelpunkt des ersten Wafers selbst. Mit Bezugnahme auf 3A und 3B sind die Radardiagramme der ZDD-Verteilung auf einem ersten Wafer gemäß einer Ausführungsform der vorliegenden Anmeldung gezeigt. 3A ist die Draufsicht, die die Last des ersten Wafers auf der Unterlage darstellt. 3B ist das Radardiagramm der ZDD-Verteilung des ersten Wafers gemäß 3A. Wie in 3B gezeigt, ist bei jeder Radialrichtung jeder Punkt die Position mit dem Minimalwert der BZDD-Verteilung und zeigt den Abstand zwischen der Position und dem idealen Positionierungsmittelpunkt O, d.h. dem Mittelpunkt des ersten Wafers selbst.
  • Gemäß den Radardiagrammen der ZDD-Verteilung wird bestimmt, ob sich der erste Wafer an einem idealen Positionierungsmittelpunkt befindet. Wenn sich der erste Wafer nicht an dem idealen Positionierungsmittelpunkt befindet, wird eine Positionierungsposition des zweiten Wafers, der dem Dünnschichtverfahren zu unterziehen ist, gemäß den Radardiagrammen der ZDD-Verteilung justiert. Das Radardiagramm der ZDD-Verteilung zeigt die Verteilung des Minimalwerts der BZDD-Verteilung in verschiedenen Radialrichtungen auf dem Wafer.
  • Wie in 3A gezeigt, befindet sich der erste Wafer 100 nicht an dem idealen Positionierungsmittelpunkt der Unterlage 200, und das Radardiagramm der ZDD-Verteilung stellt einen unregelmäßigen Kreis dar, der bedeutend von dem idealen Positionierungsmittelpunkt O der Unterlage 200 abweicht. Der erste Wafer befindet sich deutlich nicht an dem idealen Positionierungsmittelpunkt, sodass eine Justierung zum Positionieren des zweiten Wafers auf Grundlage des Radardiagramms der ZDD-Verteilung erforderlich ist.
  • Ähnlich umfasst der zweite Wafer mindestens einen Wafer. Der zweite Wafer umfasst einen oder mehrere Wafer, die dem Dünnschichtverfahren zu unterziehen sind. Zum Beispiel wird bei dem kontinuierlichen Dünnschichtverfahren die Positionierung zum Positionieren eines Kastens von Wafern oder eines einzigen Wafers durchgeführt. Daher kann, nachdem die Zustandsverteilung der ersten Oberfläche des ersten Wafers aus Schritt S1 erlangt ist, der folgende Positionierungsschritt für einen Kasten von Wafern oder einen einzelnen Wafer durchgeführt werden, was hierin nicht eingeschränkt ist.
  • Eine beispielhafte Justierung der Positionierung des zweiten Wafers gemäß den Radardiagrammen der ZDD-Verteilung ist wie folgt erläutert.
  • Zuerst wird der Positionierungsmittelpunkt des ersten Wafers in dem Dünnschichtverfahren aus den Radardiagrammen der ZDD-Verteilung erhalten. Mit Bezugnahme auf 3A ist der Positionierungsmittelpunkt des ersten Wafers in dem Dünnschichtverfahren, der aus den Radardiagrammen der ZDD-Verteilung erhalten ist, P. Das Verfahren zum Erlangen des Positionierungsmittelpunkts enthält eine Bildsimulation. Die Bildsimulationssoftware wird angewendet, um die Radardiagramme der ZDD-Verteilung als einen Kreis und ein Positionieren des Kreises zu simulieren, um den Mittelpunkt als den Positionierungsmittelpunkt des ersten Wafers in dem Dünnschichtverfahren zu erhalten.
  • Sie vergleicht dann den Positionierungsmittelpunkt des ersten Wafers in dem Dünnschichtverfahren mit dem idealen Positionierungsmittelpunkt, um einen Voreinstellvektor des ersten Wafermittelpunkts gegenüber dem idealen Positionierungsmittelpunkt zu erlangen. In diesem Beispiel ist, wie in 3A gezeigt, O der ideale Positionierungsmittelpunkt, und P ist der Positionierungsmittelpunkt des ersten Wafers in dem Dünnschichtverfahren. Die tatsächliche Mitte P weicht bedeutend von dem idealen Positionierungsmittelpunkt O ab, und weiter wird der Voreinstellvektor erhalten. Wie in 3B gezeigt, weist der Voreinstellvektor O→P eine Länge ρ und eine Richtung eines Rückwärtswinkels α zur X-Achse auf.
  • Der Vektor O→P wird angewendet, um die Positionierungsposition des zweiten Wafers im Dünnschichtverfahren zu justieren. In einer Ausführungsform der vorliegenden Anmeldung ist das Radardiagramm der ZDD-Verteilung des zweiten Wafers nach der Justierung der Positionierungsposition in 4A und 4B gezeigt. 4A ist die Draufsicht, die die Last des zweiten Wafers 300 auf der Unterlage 200 darstellt. 4B ist das Radardiagramm der ZDD-Verteilung des zweiten Wafers. Wie in 4B gezeigt, weisen die Radardiagramme C der ZDD-Verteilung des zweiten Wafers einen Kreismittelpunkt P auf, der sich mit dem idealen Positionierungsmittelpunkt deckt, d.h. der justierte Mittelpunkt des zweiten Wafers befindet sich am idealen Positionierungsmittelpunkt.
  • In einer Ausführungsform wird die Ebenheit der dünnen Schicht auf dem Wafer nach dem Abschluss des Positionierungsverfahrens des Wafers und des Dünnschichtverfahrens erfasst. Eine Probe mit einer Größe von 26 mm*8 mm wird bei 2 mm vom Waferrand genommen und geprüft. Der Ebenheits-SFQR-Wert der Waferoberfläche kann durch ein Anwenden des Positionierungsverfahrens der vorliegenden Anmeldung um 20 % bis 80 % verbessert werden.
  • Gemäß der vorliegenden Anmeldung kann durch ein Erfassen der Zustandsverteilung der ersten Oberfläche des ersten Wafers nach dem Dünnschichtverfahren das Justieren der Waferpositionierung unter der Verfahrenstemperatur durchgeführt werden. Der Wafer kann sich im Dünnschichtverfahren am idealen Positionierungsmittelpunkt befinden; dadurch können die Dickengleichmäßigkeit der dünnen Schicht, die Gleichmäßigkeit des spezifischen Widerstands und die Ebenheit des gesamten Epitaxialwafers, wie etwa der SFQR-Wert, verbessert werden.
  • Beispiel 2
  • Die vorliegende Anmeldung sieht eine Halbleiter-Fertigungsvorrichtung vor, die bei einem Dünnschichtverfahren verwendet wird. Die Fertigungsvorrichtung umfasst: einen Waferträger zum Tragen eines Wafers während des Dünnschichtverfahrens; und eine Positionierungsvorrichtung zum Positionieren des Wafers an einem idealen Positionierungsmittelpunkt auf dem Waferträger. Die Positionierungsvorrichtung umfasst einen Prozessor und eine darin ausführbare Programmanweisung. Wenn der Prozessor die ausführbare Programmanweisung ausführt, führt die Positionierungsvorrichtung das im Beispiel 1 beschriebene Verfahren durch.
  • Mit Bezugnahme auf 2, 5 sowie 3A und 3B ist die beispielhafte Halbleiter-Fertigungsvorrichtung dargestellt. 2 ist eine schematische Ansicht, die einen Aufbau einer Unterlage in einer Halbleiter-Fertigungsvorrichtung gemäß einer Ausführungsform der vorliegenden Anmeldung darstellt. 3A und 3B sind Radardiagramme der ZDD-Verteilung auf einem ersten Wafer gemäß einer Ausführungsform der vorliegenden Anmeldung. 5 ist eine schematische Ansicht, die eine Fördervorrichtung in einer Halbleiter-Fertigungsvorrichtung gemäß einer Ausführungsform der vorliegenden Anmeldung darstellt.
  • In einer Ausführungsform enthält die Waferlagerungsvorrichtung eine Unterlage. Mit Bezugnahme auf 2 enthält die Unterlage 200 einen ersten Teil 201 und einen zweiten Teil 202. Der erste Teil 201 beschränkt den Wafer auf dem zweiten Teil 202. Der zweite Teil 202 dient zum Tragen des Wafers sowie zum Kühlen des Wafers während des Dünnschichtverfahrens.
  • In einer Ausführungsform enthält die Halbleiter-Fertigungsvorrichtung weiter eine Fördervorrichtung zum Befördern des Wafers auf die Waferlagerungsvorrichtung. Der Schritt zum Justieren der Positionierungsposition des zweiten Wafers gemäß der Dickenverteilung umfasst ein Justieren der Fördervorrichtung gemäß der Dickenverteilung.
  • In einer Ausführungsform enthält die Fördervorrichtung einen mechanischen Arm. Mit Bezugnahme auf 5 enthält die Fördervorrichtung einen mechanischen Arm 400. Der Wafer 100 wird über den mechanischen Arm 400 auf die Unterlage 200 befördert. Die Unterlage 200 enthält eine Dreistift-Vorrichtung 500. Wenn der mechanische Arm 400 den Wafer 100 trägt und nach oberhalb der Unterlage 200 ausfährt, hebt sich die Dreistift-Vorrichtung 500 durch den mechanischen Arm 400 hindurch und trägt den Wafer 100. Wenn der mechanische Arm 400 einfährt, senkt sich die Dreistift-Vorrichtung 500, um den Wafer auf die Unterlage 200 zu setzen. Die Ausfahrposition des mechanischen Arms 400 kann justiert werden, und die Lagerungsposition des Wafers 100 auf der Unterlage 200 wird dadurch justiert. Gemäß dem Obigen wird die Waferpositionierung erreicht.
  • In einer Ausführungsform umfasst der Schritt zum Justieren der Positionierungsposition des zweiten Wafers, der dem Dünnschichtverfahren zu unterziehen ist, gemäß der Zustandsverteilung der ersten Oberfläche ein Justieren des mechanischen Arms gemäß der Zustandsverteilung der ersten Oberfläche.
  • In einer Ausführungsform wird die BZDD-Verteilung angewendet, um die Oberflächenverteilung der ersten Waferoberfläche darzustellen. Das Radardiagramm der ZDD-Verteilung wird auf Grundlage des Minimalwerts der ZDD-Verteilung bei jeder Radialrichtung erstellt. Die Positionierungsposition des zweiten Wafers wird gemäß den Radardiagrammen der ZDD-Verteilung justiert. Wie in 3A und 3B gezeigt, wird der Voreinstellvektor O→P mit einer Länge p und einer Richtung eines Rückwärtswinkels α mit der X-Achse erhalten. Dadurch wird die Position des mechanischen Arms gemäß dem Voreinstellvektor O→P justiert.
  • In einer Ausführungsform kann er den horizontalen und/oder vertikalen Versatz gemäß dem Voreinstellvektor O→P justieren; dadurch kann er die Positionierungsposition des zweiten Wafers justieren. Zum Beispiel wird auf Grundlage des Voreinstellvektors O→P gerechnet und für den ersten Wafer eine Abweichung nach links von 0,07 mm und eine Abweichung nach oben von 0,06 mm erhalten. Der mechanische Arm kann justiert werden, sich nach rechts um 0,07 mm und nach unten um 0,06 mm zu versetzen. Demgemäß kann der zweite Wafer an den idealen Positionierungsmittelpunkt der Unterlage gelagert werden.
  • In einer Ausführungsform wird die Ebenheit der dünnen Schicht auf dem Wafer nach dem Abschluss des Positionierungsverfahrens des Wafers und des Dünnschichtverfahrens erfasst. Eine Probe mit einer Größe von 26 mm*8 mm wird bei 2 mm vom Waferrand genommen und geprüft. Der Ebenheits-SFQR-Wert der Waferoberfläche kann durch ein Anwenden des Positionierungsverfahrens der vorliegenden Anmeldung um 20 % bis 80 % verbessert werden.
  • Während die vorliegende Erfindung durch Bezugnahme auf die bevorzugten Ausführungsform und Beispiele offenbart ist, die oben genau beschrieben sind, versteht es sich, dass diese Beispiele als erläuternd und nicht als einschränkend gemeint sind. Es ist in Betracht gezogen, dass Fachleuten leicht Abwandlungen und Kombinationen einfallen werden; diese Abwandlungen und Kombinationen fallen innerhalb des Geists der Erfindung und des Geltungsbereichs der folgenden Ansprüche und ihrer äquivalenten Systeme und Verfahren.

Claims (10)

  1. Verfahren zum Positionieren eines Wafers, das bei einem Dünnschichtverfahren angewendet wird, umfassend: Schritt S1: ein Erlangen einer Zustandsverteilung einer ersten Oberfläche eines ersten Wafers nach dem Durchführen des Dünnschichtverfahrens auf dem ersten Wafer, wobei die erste Oberfläche die Oberfläche gegenüber einer Oberfläche ist, auf der die dünne Schicht in dem Dünnschichtverfahren ausgebildet ist; und Schritt S2: ein Bestimmen, ob sich der erste Wafer an einem idealen Positionierungsmittelpunkt befindet, gemäß der Zustandsverteilung der ersten Oberfläche; wenn sich der erste Wafer nicht an dem idealen Positionierungsmittelpunkt befindet, wird eine Positionierungsposition eines zweiten Wafers, der dem Dünnschichtverfahren zu unterziehen ist, gemäß der Zustandsverteilung der ersten Oberfläche justiert, um den zweiten Wafer während des Dünnschichtverfahrens an dem idealen Positionierungsmittelpunkt zu positionieren.
  2. Verfahren nach Anspruch 1, wobei die Zustandsverteilung der ersten Oberfläche eine Verteilung der doppelten Ableitung der rückseitigen Z-Höhe (backside Z height double derivative, BZDD) der ersten Oberfläche, umfasst.
  3. Verfahren nach Anspruch 2, wobei die BZDD-Verteilung der ersten Waferoberfläche erhalten wird durch den Schritt, umfassend: ein Erfassen einer Höhe der ersten Oberfläche an einer Position mit einem Abstand vom ersten Wafermittelpunkt bei einer Radialrichtung und ein Erlangen von Höhendaten der ersten Oberfläche bei verschiedenen Abständen und verschiedenen Radialrichtungen; und ein Berechnen der ZDD-Verteilung der ersten Oberfläche bei verschiedenen Radialrichtungen auf Grundlage der Höhendaten.
  4. Verfahren nach Anspruch 3, wobei der Schritt zum Justieren der Positionierungsposition des zweiten Wafers gemäß der Zustandsverteilung der ersten Oberfläche umfasst: ein Erlangen eines Minimalwerts der ZDD-Verteilung der ersten Oberfläche bei jeder Radialrichtung; ein Erlangen eines Radardiagramms der ZDD-Verteilung der ersten Oberfläche auf Grundlage eines Radialabstands zwischen einer Position mit dem Minimalwert der ZDD-Verteilung und dem ersten Wafermittelpunkt bei jeder Radialrichtung, wobei das Radardiagramm einen Abstand zwischen der Position mit dem Minimalwert der ZDD-Verteilung und dem idealen Positionierungsmittelpunkt bei jeder Radialrichtung darstellt; ein Bestimmen, ob sich der erste Wafer an dem idealen Positionierungsmittelpunkt befindet, gemäß dem Radardiagramm der ZDD-Verteilung; und wobei die Positionierungsposition des zweiten Wafers gemäß dem Radardiagramm der ZDD-Verteilung justiert wird, wenn sich der erste Wafer nicht an dem idealen Positionierungsmittelpunkt befindet.
  5. Verfahren nach Anspruch 4, wobei der Schritt zum Justieren der Positionierungsposition des zweiten Wafers gemäß der Zustandsverteilung der ersten Oberfläche umfasst: ein Erlangen eines Mittelpunkts des ersten Wafers gemäß dem Radardiagramm der ZDD-Verteilung; ein Vergleichen des erlangten Mittelpunkts des ersten Wafers mit dem idealen Positionierungsmittelpunkt, um einen Voreinstellvektor des Mittelpunkts des ersten Wafers gegenüber dem idealen Positionierungsmittelpunkt zu erlangen; und ein Justieren der Positionierungsposition des zweiten Wafers während des Dünnschichtverfahrens gemäß dem Vektor.
  6. Verfahren nach Anspruch 4, wobei die Radialrichtung eine Richtung vom Mittelpunkt zum Umfang des ersten Wafers ist, und die Radialrichtung mehrere Radialrichtungen umfasst, die durch mehrere Punkte gebildet sind, die auf dem Waferumfang mit gleichem Abstand zwischen diesen Punkten festgelegt sind.
  7. Verfahren nach Anspruch 3, wobei die Position mit einem Abstand vom ersten Wafermittelpunkt bei einer Radialrichtung mehrere Positionen umfasst, die auf der Radialrichtung mit gleichem Abstand untereinander bei jeder Radialrichtung festgelegt sind.
  8. Verfahren nach Anspruch 1, wobei das Dünnschichtverfahren ein Epitaxieverfahren und/oder ein Abscheidungsverfahren umfasst.
  9. Halbleiter-Fertigungsvorrichtung, die bei einem Dünnschichtverfahren verwendet wird, umfassend: einen Waferträger zum Tragen eines Wafers während des Dünnschichtverfahrens; und eine Positionierungsvorrichtung zum Positionieren des Wafers an einem idealen Positionierungsmittelpunkt auf dem Waferträger, umfassend einen Prozessor und eine ausführbare Programmanweisung, wobei die Positionierungsvorrichtung das Verfahren von beliebigen der Ansprüche 1 bis 8 durchführt, wenn der Prozessor die ausführbare Programmanweisung ausführt.
  10. Vorrichtung nach Anspruch 9, weiter umfassend eine Fördervorrichtung zum Befördern des Wafers zum Waferträger, wobei im Schritt S2 der Schritt zum Justieren der Positionierungsposition des zweiten Wafers gemäß der Zustandsverteilung der ersten Oberfläche ein Justieren der Fördervorrichtung gemäß der Zustandsverteilung der ersten Oberfläche umfasst.
DE102020134992.0A 2020-04-27 2020-12-29 Wafer-positionierungsverfahren und halbleiter-fertigungsvorrichtung Pending DE102020134992A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010345053.2A CN113644017B (zh) 2020-04-27 2020-04-27 一种对晶圆进行定位的方法和半导体制造设备
CN202010345053.2 2020-04-27

Publications (1)

Publication Number Publication Date
DE102020134992A1 true DE102020134992A1 (de) 2021-10-28

Family

ID=78222755

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020134992.0A Pending DE102020134992A1 (de) 2020-04-27 2020-12-29 Wafer-positionierungsverfahren und halbleiter-fertigungsvorrichtung

Country Status (6)

Country Link
US (1) US11562917B2 (de)
JP (1) JP7149321B2 (de)
KR (1) KR102409580B1 (de)
CN (1) CN113644017B (de)
DE (1) DE102020134992A1 (de)
TW (1) TWI735361B (de)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764353A (en) * 1996-11-29 1998-06-09 Seh America, Inc. Back side damage monitoring system
JPH1190816A (ja) * 1997-09-22 1999-04-06 Toshiba Corp 研磨装置及び研磨方法
JP2000068359A (ja) * 1998-08-24 2000-03-03 Hitachi Techno Eng Co Ltd ウエハ搬送装置
JP4731755B2 (ja) 2001-07-26 2011-07-27 東京エレクトロン株式会社 移載装置の制御方法および熱処理方法並びに熱処理装置
JP2005228788A (ja) * 2004-02-10 2005-08-25 Seiko Epson Corp ウエーハとプローブカードとの位置合わせ方法、プローブ検査方法及びプローブ検査装置
US7486878B2 (en) * 2006-09-29 2009-02-03 Lam Research Corporation Offset correction methods and arrangement for positioning and inspecting substrates
WO2009084154A1 (ja) * 2007-12-28 2009-07-09 Shin-Etsu Handotai Co., Ltd. エピタキシャル成長用サセプタ
TW200930853A (en) * 2008-01-08 2009-07-16 Yung-Mao Su Vacuum high temperature spiral magnetic condensation crystal growth method for positioning wafer
JP2011018697A (ja) * 2009-07-07 2011-01-27 Shinkawa Ltd ボンディング装置及びボンディング装置におけるボンディング位置を補正する方法
FR2948494B1 (fr) * 2009-07-27 2011-09-16 Soitec Silicon On Insulator Procede de determination d'une position centree d'un substrat semi-conducteur dans un four de recuit, dispositif pour traiter thermiquement des substrats semi-conducteurs et procede pour calibrer un tel dispositif
JP5440414B2 (ja) 2010-06-22 2014-03-12 株式会社島津製作所 プラズマｃｖｄ成膜装置
JP5445508B2 (ja) 2011-04-22 2014-03-19 信越半導体株式会社 偏心量の評価方法及びエピタキシャルウェーハの製造方法
JP5943201B2 (ja) 2012-12-26 2016-06-29 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
JP6132163B2 (ja) * 2014-04-10 2017-05-24 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
CN105603383B (zh) * 2014-11-24 2017-12-29 中晟光电设备（上海）股份有限公司 托盘晶圆定位系统、方法及mocvd设备
JP6128198B1 (ja) * 2015-12-22 2017-05-17 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
KR101810643B1 (ko) 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법
FR3052869B1 (fr) * 2016-06-17 2018-06-22 Unity Semiconductor Dispositif de positionnement d'une plaquette de circuit integre, et appareil d'inspection d'une plaquette de circuit integre comprenant un tel dispositif de positionnement
JP7052573B2 (ja) * 2018-06-06 2022-04-12 東京エレクトロン株式会社 塗布膜形成装置及び塗布膜形成装置の調整方法
CN208954953U (zh) * 2018-12-05 2019-06-07 德淮半导体有限公司 晶圆位置检测装置

Also Published As

Publication number Publication date
KR102409580B1 (ko) 2022-06-15
US20210335637A1 (en) 2021-10-28
CN113644017B (zh) 2024-07-09
CN113644017A (zh) 2021-11-12
JP2021174981A (ja) 2021-11-01
TW202140868A (zh) 2021-11-01
US11562917B2 (en) 2023-01-24
KR20210133127A (ko) 2021-11-05
TWI735361B (zh) 2021-08-01
JP7149321B2 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
DE3780671T2 (de) Verfahren zum markieren/sortieren von halbleiterwafern in abhaengigkeit des vorausgesagten verhaltens der sauerstofffaellung.
DE102017109911B4 (de) Halbleiterstruktur und Verfahren
DE10103061B4 (de) Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht
DE102013103696B4 (de) Verfahren zur identifizierung einer quelle luftgetragener molekularer kontamination
DE69421014T2 (de) Widerstandsbestimmungsmethode von N-Typ-Siliziumepitaxieschichten
EP2950337B1 (de) Verfahren zur evaluierung von metallkontaminationen in einem halbleiterwafer und verfahren zur herstellung eines halbleiterwafers
DE202010018086U1 (de) Testvorrichtung
DE10297676B4 (de) Verfahren zum Kalibrieren einer Messanlage auf Streumessungsbasis, die zum Messen von Abmessungen von Strukturelementen auf einem Halbleiterbauelement verwendet wird
DE69119365T2 (de) Verfahren zur Analyse von Metallverunreinigungen in dem oberflächigen Oxidfilm eines Halbleitersubstrats
DE112007001361B4 (de) Verfahren zur Durchführung einer COP-Evaluierung an einem EinkristallSiliciumwafer
DE112017007219B4 (de) Einrichtung zur Halbleiterherstellung und Verfahren zur Halbleiterherstellung
DE112015006323T5 (de) Verfahren zur Bewertung eines Halbleitersubstrats und Verfahren zur Herstellung eines Halbleitersubstrats
DE102020134992A1 (de) Wafer-positionierungsverfahren und halbleiter-fertigungsvorrichtung
DE112019000505B4 (de) Verfahren zur bewertung einer siliciumschicht und verfahren zur herstellung eines siliciumepitaxiewafers
DE102016202239B3 (de) Schneller Aufheizprozess bei der Herstellung von Halbleiterbauelementen
DE10056872C1 (de) Implantationsüberwachung unter Anwendung mehrerer Implantations- und Temperschritte
DE102011051079B4 (de) Verfahren zum Steuern eines Prozesses und Prozesssteuersystem
EP1420314B1 (de) Verfahren, Vorrichtung, computerlesbares Speichermedium und Computerprogramm-Element zum Überwachen eines Herstellungsprozesses einer Mehrzahl von physikalischen Objekten
DE112014002270B4 (de) Verfahren zur Bewertung eines Halbleiter-Wafers
DE112019007068T5 (de) Verfahren und Vorrichtung zum Doppelseitenpolieren eines Werkstücks
DE112015002612B4 (de) Verfahren zum Bewerten einer Defektregion eines Halbleitersubstrats
DE112017002225B4 (de) Siliziumwafer
DE10393909T5 (de) Parallele Fehlerfassung
DE3803336C2 (de) Verfahren zur Temperaturkontrolle von Temperprozessen in der Halbleitertechnik
DE102017124794B4 (de) Verwenden kumulativer wärmemengendaten zum qualifizieren einer wärmeplatte, die zum brennen nach dem belichten verwendet wird

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication