JP2021174981A - ウエハ位置決め方法及び半導体製造装置 - Google Patents
ウエハ位置決め方法及び半導体製造装置 Download PDFInfo
- Publication number
- JP2021174981A JP2021174981A JP2020219268A JP2020219268A JP2021174981A JP 2021174981 A JP2021174981 A JP 2021174981A JP 2020219268 A JP2020219268 A JP 2020219268A JP 2020219268 A JP2020219268 A JP 2020219268A JP 2021174981 A JP2021174981 A JP 2021174981A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thin film
- distribution
- positioning
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67742—Mechanical parts of transfer devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Robotics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
Description
1. チャンバ内のライトがオンである間だけ行えるに過ぎない。しかしながら、チャンバ内のライトをオンにするには、チャンバをオフにして温度を下げる必要がある。それにより、ルーチンの製造プロセスが遅れる。
2. 実際のエピタキシャルプロセスでは、ウエハは一般に、例えば700℃などの高温下でベース上にロードされる。高温下でのチャンバのガス流及び温度場は室温下でのものとは異なるので、実際のプロセスにおけるウエハのローディング位置は、室温下で予測される位置決め位置とは異なる。それにより、ウエハの最良の位置決め位置を製造プロセス中に満たすことができない。
ステップS1:第1のウエハの第1表面の状態分布を、当該第1のウエハ上で薄膜プロセスが実行された後に取得し、第1表面は、薄膜プロセスにおいて上に薄膜が形成された表面とは反対側の表面であり、
ステップS2:第1表面の状態分布に従って、第1のウエハが理想的な位置決め中心に位置するかを判定し、第1のウエハが理想的な位置決め中心に位置しない場合に、薄膜プロセスに掛けられる第2のウエハの位置決め位置を、薄膜プロセス中に当該第2のウエハを理想的な位置決め中心に位置決めするように、第1表面の状態分布に従って調節する、
ことを有する。
半径方向に第1のウエハの中心から距離を持つ位置において第1表面の高さを検出して、様々な距離及び様々な半径方向で第1表面の高さデータを取得することと、
高さデータに基づいて様々な半径方向における第1表面のZDD分布を計算することと、
を有するステップによって取得される。
各半径方向における第1表面のZDD分布の最小値を取得し、
各半径方向におけるZDD分布の最小値を持つ位置と第1のウエハの中心との間の直径距離に基づいて、第1表面のZDD分布のレーダーチャートを取得し、該レーダーチャートは、各半径方向におけるZDD分布の最小値を持つ位置と理想的な位置決め中心との間の距離を示し、
ZDD分布のレーダーチャートに従って、第1のウエハが理想的な位置決め中心に位置するかを判定し、
第1のウエハが理想的な位置決め中心に位置しない場合に、ZDD分布のレーダーチャートに従って第2のウエハの位置決め位置を調節する、
ことを有する。
ZDD分布のレーダーチャートに従って第1のウエハの中心を取得し、
取得した第1のウエハの中心を理想的な位置決め中心と比較して、理想的な位置決め中心からの第1のウエハの中心のバイアスベクトルを取得し、
ベクトルに従って薄膜プロセス中の第2のウエハの位置決め位置を調節する、
ことを有する。
薄膜プロセス中にウエハを担持するウエハキャリアと、
ウエハをウエハキャリア上の理想的な位置決め中心に位置決めする位置決め装置であり、プロセッサと実行可能なプログラム命令とを有する位置決め装置と、
を有し、
位置決め装置は、プロセッサが上記実行可能なプログラム命令を実行するときに、上述の方法のうちのいずれかの方法を実行する。
例1
従来技術の問題を解決するために、本出願は、薄膜プロセスに適用されるように特徴付けられるウエハ位置決め方法を提供し、当該方法は、
ステップS1:第1のウエハの第1表面の状態分布を、当該第1のウエハ上で薄膜プロセスが実行された後に取得し、第1表面は、薄膜プロセスにおいて上に薄膜が形成された表面とは反対側の表面であり、
ステップS2:第1表面の状態分布に従って、第1のウエハが理想的な位置決め中心に位置するかを判定する、
ことを有し、
第1のウエハが理想的な位置決め中心に位置しない場合に、薄膜プロセスに掛けられる第2のウエハの位置決め位置が、薄膜プロセス中に当該第2のウエハを理想的な位置決め中心に位置決めするように、第1表面の状態分布に従って調節される。
ステップS21:半径方向に第1のウエハの中心から距離を持つ位置において第1表面の高さを検出して、様々な距離及び様々な半径方向で第1表面の高さデータを取得することと、
ステップS22:高さデータに基づいて様々な半径方向における第1表面のZDD分布を計算することと、
を含む。
この例では、図3Bに示すように、理想的な位置決め中心はOであり、薄膜プロセスにおける第1のウエハの位置決め中心はPである。重要なことには、実際の中心Pが理想的な位置決め中心Oから外れており、バイアスベクトルが更に取得される。図3Bに示すように、バイアスベクトルO→Pは、長さρと、X軸に対して戻り角αの方向とを有している。
本出願は、薄膜プロセスに適用される半導体製造装置を提供する。当該製造装置は、薄膜プロセス中にウエハを担持するウエハキャリアと、ウエハキャリア上でウエハを理想的な位置決め中心に位置付ける位置決め装置とを有する。位置決め装置は、プロセッサと、そこに記憶される実行可能なプログラム命令とを有する。プロセッサが実行可能プログラム命令を実行するとき、位置決め装置は、例1で説明した方法を実行する。
Claims (10)
- 薄膜プロセスに適用される、ウエハを位置決めする方法であって、
ステップS1:第1のウエハの第1表面の状態分布を、当該第1のウエハ上で前記薄膜プロセスが実行された後に取得し、前記第1表面は、前記薄膜プロセスにおいて上に薄膜が形成された表面とは反対側の表面であり、
ステップS2:前記第1表面の前記状態分布に従って、前記第1のウエハが理想的な位置決め中心に位置するかを判定し、前記第1のウエハが理想的な位置決め中心に位置しない場合に、前記薄膜プロセスに掛けられる第2のウエハの位置決め位置を、前記薄膜プロセス中に当該第2のウエハを前記理想的な位置決め中心に位置決めするように、前記第1表面の前記状態分布に従って調節する、
ことを有する方法。 - 前記第1表面の前記状態分布は、前記第1表面の裏面Z高さ二次導関数(BZDD)分布を有する、請求項1に記載の方法。
- 前記第1表面の前記BZDD分布は、
半径方向に前記第1のウエハの中心から距離を持つ位置において前記第1表面の高さを検出して、様々な距離及び様々な半径方向で前記第1表面の高さデータを取得することと、
前記高さデータに基づいて様々な半径方向における前記第1表面のZDD分布を計算することと、
を有するステップによって取得される、請求項2に記載の方法。 - 前記第1表面の前記状態分布に従って前記第2のウエハの前記位置決め位置を調節するステップは、
各半径方向における前記第1表面の前記ZDD分布の最小値を取得し、
各半径方向における前記ZDD分布の前記最小値を持つ位置と前記第1のウエハの中心との間の半径距離に基づいて、前記第1表面の前記ZDD分布のレーダーチャートを取得し、該レーダーチャートは、各半径方向における前記ZDD分布の前記最小値を持つ前記位置と前記理想的な位置決め中心との間の距離を示し、
前記ZDD分布の前記レーダーチャートに従って、前記第1のウエハが前記理想的な位置決め中心に位置するかを判定し、
前記第1のウエハが前記理想的な位置決め中心に位置しない場合に、前記ZDD分布の前記レーダーチャートに従って前記第2のウエハの前記位置決め位置を調節する、
ことを有する、請求項3に記載の方法。 - 前記第1表面の前記状態分布に従って前記第2のウエハの前記位置決め位置を調節するステップは、
前記ZDD分布の前記レーダーチャートに従って前記第1のウエハの中心を取得し、
取得した前記第1のウエハの中心を前記理想的な位置決め中心と比較して、前記理想的な位置決め中心からの前記第1のウエハの中心のバイアスベクトルを取得し、
前記ベクトルに従って前記薄膜プロセス中の前記第2のウエハの前記位置決め位置を調節する、
ことを有する、請求項4に記載の方法。 - 前記半径方向は、前記第1のウエハの中心から外縁に向かう方向であり、前記半径方向は、前記ウエハの外縁に等間隔で置かれる複数の点によって形成される複数の半径方向を含む、請求項4に記載の方法。
- 半径方向に前記第1のウエハの中心から距離を持つ前記位置は、各半径方向において互いに等間隔で該半径方向上に置かれる複数の位置を含む、請求項3に記載の方法。
- 前記薄膜プロセスは、エピタキシプロセス及び/又は堆積プロセスを有する、請求項1に記載の方法。
- 薄膜プロセスに適用される半導体製造装置であって、
前記薄膜プロセス中にウエハを担持するウエハキャリアと、
前記ウエハを前記ウエハキャリア上の理想的な位置決め中心に位置決めする位置決め装置であり、プロセッサと実行可能なプログラム命令とを有する位置決め装置と、
を有し、
前記位置決め装置は、前記プロセッサが前記実行可能なプログラム命令を実行するときに、請求項1乃至8のいずれかに記載の方法を実行する、
半導体製造装置。 - 当該半導体製造装置は更に、前記ウエハを前記ウエハキャリアへと搬送する搬送装置を有し、前記ステップS2において、前記第1表面の前記状態分布に従って前記第2のウエハの前記位置決め位置を調節するステップは、前記第1表面の前記状態分布に従って前記搬送装置を調節することを有する、請求項9に記載の半導体製造装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010345053.2 | 2020-04-27 | ||
CN202010345053.2A CN113644017A (zh) | 2020-04-27 | 2020-04-27 | 一种对晶圆进行定位的方法和半导体制造设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021174981A true JP2021174981A (ja) | 2021-11-01 |
JP7149321B2 JP7149321B2 (ja) | 2022-10-06 |
Family
ID=78222755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020219268A Active JP7149321B2 (ja) | 2020-04-27 | 2020-12-28 | ウエハ位置決め方法及び半導体製造装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11562917B2 (ja) |
JP (1) | JP7149321B2 (ja) |
KR (1) | KR102409580B1 (ja) |
CN (1) | CN113644017A (ja) |
DE (1) | DE102020134992A1 (ja) |
TW (1) | TWI735361B (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003037075A (ja) * | 2001-07-26 | 2003-02-07 | Tokyo Electron Ltd | 移載装置の制御方法および熱処理方法並びに熱処理装置 |
JP2012227471A (ja) * | 2011-04-22 | 2012-11-15 | Shin Etsu Handotai Co Ltd | 偏心量の評価方法及びエピタキシャルウェーハの製造方法 |
JP2014127595A (ja) * | 2012-12-26 | 2014-07-07 | Shin Etsu Handotai Co Ltd | 偏芯評価方法及びエピタキシャルウェーハの製造方法 |
JP2016538717A (ja) * | 2013-10-29 | 2016-12-08 | ケーエルエー−テンカー コーポレイション | プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5764353A (en) * | 1996-11-29 | 1998-06-09 | Seh America, Inc. | Back side damage monitoring system |
JPH1190816A (ja) * | 1997-09-22 | 1999-04-06 | Toshiba Corp | 研磨装置及び研磨方法 |
JP2000068359A (ja) * | 1998-08-24 | 2000-03-03 | Hitachi Techno Eng Co Ltd | ウエハ搬送装置 |
US7486878B2 (en) * | 2006-09-29 | 2009-02-03 | Lam Research Corporation | Offset correction methods and arrangement for positioning and inspecting substrates |
DE112008003535T5 (de) * | 2007-12-28 | 2010-12-09 | Shin-Etsu Handotai Co., Ltd. | Suszeptor für das epitaxiale Wachstum |
TW200930853A (en) * | 2008-01-08 | 2009-07-16 | Yung-Mao Su | Vacuum high temperature spiral magnetic condensation crystal growth method for positioning wafer |
JP2011018697A (ja) * | 2009-07-07 | 2011-01-27 | Shinkawa Ltd | ボンディング装置及びボンディング装置におけるボンディング位置を補正する方法 |
JP5440414B2 (ja) | 2010-06-22 | 2014-03-12 | 株式会社島津製作所 | プラズマcvd成膜装置 |
JP6132163B2 (ja) * | 2014-04-10 | 2017-05-24 | 信越半導体株式会社 | 偏芯評価方法及びエピタキシャルウェーハの製造方法 |
CN105603383B (zh) * | 2014-11-24 | 2017-12-29 | 中晟光电设备(上海)股份有限公司 | 托盘晶圆定位系统、方法及mocvd设备 |
JP6128198B1 (ja) * | 2015-12-22 | 2017-05-17 | 株式会社Sumco | ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法 |
KR101810643B1 (ko) | 2016-02-02 | 2017-12-19 | 에스케이실트론 주식회사 | 에피텍셜 웨이퍼의 평탄도 제어 방법 |
FR3052869B1 (fr) * | 2016-06-17 | 2018-06-22 | Unity Semiconductor | Dispositif de positionnement d'une plaquette de circuit integre, et appareil d'inspection d'une plaquette de circuit integre comprenant un tel dispositif de positionnement |
JP7052573B2 (ja) * | 2018-06-06 | 2022-04-12 | 東京エレクトロン株式会社 | 塗布膜形成装置及び塗布膜形成装置の調整方法 |
-
2020
- 2020-04-27 CN CN202010345053.2A patent/CN113644017A/zh active Pending
- 2020-10-26 TW TW109137048A patent/TWI735361B/zh active
- 2020-12-28 US US17/135,836 patent/US11562917B2/en active Active
- 2020-12-28 JP JP2020219268A patent/JP7149321B2/ja active Active
- 2020-12-29 DE DE102020134992.0A patent/DE102020134992A1/de active Pending
-
2021
- 2021-02-09 KR KR1020210017947A patent/KR102409580B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003037075A (ja) * | 2001-07-26 | 2003-02-07 | Tokyo Electron Ltd | 移載装置の制御方法および熱処理方法並びに熱処理装置 |
JP2012227471A (ja) * | 2011-04-22 | 2012-11-15 | Shin Etsu Handotai Co Ltd | 偏心量の評価方法及びエピタキシャルウェーハの製造方法 |
JP2014127595A (ja) * | 2012-12-26 | 2014-07-07 | Shin Etsu Handotai Co Ltd | 偏芯評価方法及びエピタキシャルウェーハの製造方法 |
JP2016538717A (ja) * | 2013-10-29 | 2016-12-08 | ケーエルエー−テンカー コーポレイション | プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正 |
Also Published As
Publication number | Publication date |
---|---|
DE102020134992A1 (de) | 2021-10-28 |
US11562917B2 (en) | 2023-01-24 |
KR20210133127A (ko) | 2021-11-05 |
CN113644017A (zh) | 2021-11-12 |
US20210335637A1 (en) | 2021-10-28 |
TWI735361B (zh) | 2021-08-01 |
KR102409580B1 (ko) | 2022-06-15 |
JP7149321B2 (ja) | 2022-10-06 |
TW202140868A (zh) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8225683B2 (en) | Wafer bow metrology arrangements and methods thereof | |
US9863977B2 (en) | Method of contacting substrate with probe card | |
JP7161497B2 (ja) | 基板処理システムの基板支持体に関する基板位置較正 | |
US8409349B2 (en) | Film thickness measurement method, epitaxial wafer production process and epitaxial wafer | |
JP6432742B2 (ja) | エピタキシャル成長装置及びエピタキシャルウェーハの製造方法 | |
JP5943201B2 (ja) | 偏芯評価方法及びエピタキシャルウェーハの製造方法 | |
JP6132163B2 (ja) | 偏芯評価方法及びエピタキシャルウェーハの製造方法 | |
TW201721718A (zh) | 在沉積室中製造具有磊晶層的半導體晶圓的方法、用於製造具有磊晶層的半導體晶圓的設備、及具有磊晶層的半導體晶圓 | |
JP2021174981A (ja) | ウエハ位置決め方法及び半導体製造装置 | |
US20090061539A1 (en) | Substrate holding structure and method of producing semiconductor device using the same | |
US8920097B2 (en) | Wafer handling system for a loadlock | |
CN107068608B (zh) | 晶圆支撑结构,以及用于制造半导体的器件及其方法 | |
CN108828267B (zh) | 晶圆翘曲程度测量方法及装置 | |
US7806684B2 (en) | Method of semiconductor process and semiconductor apparatus system | |
US9939511B2 (en) | Surface photovoltage calibration standard | |
JP7230661B2 (ja) | シリコンウェーハのスリップ転位に対する耐性の評価方法 | |
JP2012178557A (ja) | 基板ホルダー材料の加工方法とその方法で加工された基板ホルダー | |
JP2023060720A (ja) | エピタキシャル成長装置の基板載置位置の偏心量を評価する方法及び当該評価方法を用いたエピタキシャルウェーハの製造方法 | |
CN116564845A (zh) | 一种外延生长工艺调优方法 | |
JP2016095275A (ja) | 評価方法及び測定方法 | |
TW519682B (en) | Method of preventing peeling of shallow trench isolation layer on wafer | |
CN118099053A (zh) | 晶圆传送方法、装置、计算机可读存储介质及电子设备 | |
TW202339086A (zh) | 在基板處理系統中用於基板支撐件的基板位置校準 | |
JP2020072156A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2002518846A (ja) | オブジェクト特性のパラメータ分布を検出するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7149321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |