TW202140868A - 一種對晶圓進行定位的方法和半導體製造設備 - Google Patents

一種對晶圓進行定位的方法和半導體製造設備 Download PDF

Info

Publication number
TW202140868A
TW202140868A TW109137048A TW109137048A TW202140868A TW 202140868 A TW202140868 A TW 202140868A TW 109137048 A TW109137048 A TW 109137048A TW 109137048 A TW109137048 A TW 109137048A TW 202140868 A TW202140868 A TW 202140868A
Authority
TW
Taiwan
Prior art keywords
wafer
thin film
distribution
positioning
center
Prior art date
Application number
TW109137048A
Other languages
English (en)
Other versions
TWI735361B (zh
Inventor
劉麗英
曹共柏
林志鑫
Original Assignee
大陸商上海新昇半導體科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海新昇半導體科技有限公司 filed Critical 大陸商上海新昇半導體科技有限公司
Application granted granted Critical
Publication of TWI735361B publication Critical patent/TWI735361B/zh
Publication of TW202140868A publication Critical patent/TW202140868A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供一種對晶圓進行定位的方法和半導體製造設備，應用於薄膜製程。所述方法包括：步驟S1：獲取第一晶圓在進行所述薄膜製程後，所述第一晶圓的第一表面的狀態分佈，其中所述第一表面是與所述薄膜製程中形成薄膜層的表面相對的表面；步驟S2：根據所述第一表面的狀態分佈判斷所述第一晶圓是否位於理想定位中心，當所述第一晶圓不位於所述理想定位中心時，根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整，以使所述第二晶圓在所述薄膜製程時定位在所述理想定位中心。根據本發明，使晶圓在薄膜製程過程中定位在理想的定位中心，從而提高了薄膜製程後晶圓薄膜層和整片晶圓（磊晶片）的質量，改善了薄膜製程的效果。

Description

一種對晶圓進行定位的方法和半導體製造設備
本發明涉及半導體技術領域，具體而言涉及一種對晶圓進行定位的方法和半導體製造設備。
薄膜製程廣泛應用於半導體製造製程，用於在半導體基板上形成一層薄膜層，其中包括氧化製程、磊晶製程和沉積製程等。
矽磊晶片是積體電路最重要的原材料之一，廣泛應用於MPU、邏輯電路晶片、快閃記憶體、動態隨機存取記憶體(DRAM)等，在提高電子元件性能和晶片良率方面比拋光片更具優勢。
一種典型的矽磊晶片製備方法，是將矽基板晶圓置於磊晶爐內的基座上，通常在1100℃-1150℃下通入一定流量的TCS、HCl 和摻雜劑進行磊晶生長。受基座影響，磊晶製程在基座的不同位置處往往具有不同的厚度分佈。在磊晶過程中，確保晶圓在基座的中心位置有助於改進磊晶製程的製程結果，例如：磊晶層厚度均勻性、磊晶層電阻率均勻性、磊晶片平坦度等。
目前調節晶圓在基座上的定位的方法是，利用傳送裝置的機械手臂將矽片手動傳送到磊晶腔室內，通過人眼觀察矽片距離基座邊緣的距離是否一致來判斷晶圓是否定位到基座的中心位置。這種方式主要有以下兩個缺點： 1、只有在腔室內照明燈亮起的情況下才能進行操作，而腔室內照明燈亮起需要關停腔室並降溫，這會耽誤正常的生產流程。 2、在實際磊晶生產過程中，晶圓加載（load）到基座上時，腔室往往處於高溫（例如，700℃），由於高溫下腔室內的氣流和溫場與室溫下有差異，使得實際生產製程中，晶圓加載位置與室溫下調節的定位位置有差異，導致製程過程中晶圓仍然無法達到最佳的定位位置。
本發明提供了一種對晶圓進行定位的方法和半導體製造設備，用以解決現有技術中的問題。
在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分並不意味著要試圖限定出所要求保護的技術方案的關鍵特徵和必要技術特徵，更不意味著試圖確定所要求保護的技術方案的保護範圍。
為了解決現有技術中的問題，本發明提供了一種對晶圓進行定位的方法，應用於薄膜製程，包括： 步驟S1：獲取第一晶圓在進行所述薄膜製程後，所述第一晶圓的第一表面的狀態分佈，其中所述第一表面是與所述薄膜製程中形成薄膜層的表面相對的表面； 步驟S2：根據所述第一表面的狀態分佈判斷所述第一晶圓是否位於理想定位中心，當所述第一晶圓不位於所述理想定位中心時，根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整，以使所述第二晶圓在所述薄膜製程時定位在所述理想定位中心。
示例性地，所述第一表面的狀態分佈包括所述第一表面的背面Z軸高度二階導數(BZDD；Backside Z height Double Derivative）分佈。
示例性地，獲取所述第一晶圓表面的BZDD分佈的步驟包括： 沿著所述第一晶圓的不同半徑方向測量距離所述第一晶圓中心位置不同距離的位置處的所述第一表面的高度數據； 根據所述高度數據計算所述第一表面在不同半徑方向上的ZDD分佈。
示例性地，根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整的步驟包括： 獲取所述第一表面在每一半徑方向上的所述ZDD分佈的最小值； 根據每一半徑方向的ZDD分佈的最小值對應的位置距離第一晶圓的中心的半徑值繪製所述第一晶圓表面的ZDD分布雷達圖，其中，所述ZDD分布雷達圖表示：在每一個半徑方向上，ZDD分佈的最小值出現的位置距離所述理想定位中心的距離； 根據所述ZDD分布雷達圖，判斷所述第一晶圓是否位於所述理想定位中心，當所述第一晶圓不位於所述理想定位中心時，根據所述ZDD分布雷達圖對所述第二晶圓的定位位置進行調整。
示例性地，根據所述第一表面的狀態分佈對將進行薄膜製程的所述第二晶圓的定位位置進行調整的步驟包括： 根據所述ZDD分布雷達圖獲取所述第一晶圓的中心； 將所述第一晶圓的中心與所述理想定位中心對比，以獲取所述第一晶圓的中心偏離所述理想定位中心的向量； 根據所述向量，調整所述第二晶圓在所述薄膜製程中的定位位置。
示例性地，所述第一晶圓的不同半徑方向包括沿著所述第一晶圓的圓周均勻間隔設置的多個半徑方向。
示例性地，所述距離所述第一晶圓中心位置不同距離的位置包括為沿著所述第一晶圓的每一半徑方向均勻間隔的多個位置。
示例性地，所述薄膜製程包括：磊晶製程和/或沉積製程。
本發明還提供了一種半導體製造設備，所述半導體製造設備應用於薄膜製程，所述製造設備包括： 晶圓承載裝置，用以在所述薄膜製程中承載晶圓；以及 定位裝置，用以對所述晶圓進行定位，以使所述晶圓定位在所述晶圓承載裝置的理想定位中心，所述定位裝置包括存儲有可執行的程序指令和處理器，所述處理器執行所述可執行的程序指令時，使所述定位裝置執行如上任意一項所述的方法。
示例性地，還包括傳送裝置，用以將晶圓傳送到所述晶圓承載裝置上；其中， 在所述步驟S2中，根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整包括根據所述第一表面的狀態分佈調整所述傳送裝置。
根據本發明，使用檢測薄膜製程後晶圓的與形成薄膜層的表面相對的表面上的狀態分佈，對晶圓定位進行調整，可以實現在製程腔室溫度下對晶圓定位的調整，使晶圓在薄膜製程過程中定位在理想的定位中心，從而提高了薄膜製程後晶圓薄膜的薄膜層和整片晶圓（磊晶片）的質量，改善了薄膜製程的效果。
在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對於本領域公知的一些技術特徵未進行描述。
為了徹底理解本發明，將在下列的描述中提出詳細的描述，以說明本發明所述的半導體晶體生長裝置。顯然，本發明的施行並不限於半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
應予以注意的是，這裡所使用的術語僅是為了描述具體實施例，而非意圖限制根據本發明的示例性實施例。如在這裡所使用的，除非上下文另外明確指出，否則單數形式也意圖包括複數形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特徵、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特徵、整體、步驟、操作、元件、組件和/或它們的組合。
現在，將參照附圖更詳細地描述根據本發明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，並且不應當被解釋為只限於這裡所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發明的公開徹底且完整，並且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，誇大了層和區域的厚度，並且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
為了解決現有技術中的問題，本發明提供了一種對晶圓進行定位的方法，其特徵在於，應用於薄膜製程，包括： 步驟S1：獲取第一晶圓在進行所述薄膜製程後，所述第一晶圓的第一表面的狀態分佈，其中所述第一表面是與所述薄膜製程中形成薄膜層的表面相對的表面； 步驟S2：根據所述第一表面的狀態分佈判斷所述第一晶圓是否位於理想定位中心，當所述第一晶圓不位於所述理想定位中心時，根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整，以使所述第二晶圓在所述薄膜製程時定位在所述理想定位中心。
由於現有的晶圓定位方法需要將腔室降溫到室溫的情況下進行操作，耽誤正常生產流程；同時，由於腔室內實際製程溫度往往在高溫（如，700℃）下進行，室溫下調整的晶圓定位往往在高溫環境下又發生變化，使得製程過程中晶圓的定位仍然無法達到最下的理想的定位位置。本發明的晶圓定位方法可以實現在製程條件下對晶圓的定位，從而避免了需要將製程腔室進行降溫後定位，整個定位過程省時高效，並且使得晶圓定位準確；從而提高了薄膜製程後晶圓薄膜的薄膜質量，改善了薄膜製程的效果。
下面參考圖1、圖2、圖3A-圖3B和圖4A-圖4B對根據本發明的一種對晶圓進行定位的方法進行示意性說明，其中圖1為根據本發明的一個實施例的一種對晶圓進行定位的方法的流程圖；圖2為根據本發明的一個實施例的一種半導體製造設備中的基座的結構示意圖；圖3A-圖3B為根據本發明的一個實施例的第一晶圓上的ZDD分布雷達圖；圖4A-圖4B為根據本發明的一個實施例的第二晶圓上的ZDD分布雷達圖。
首先，參看圖1，執行步驟S1：獲取第一晶圓在進行所述薄膜製程後，所述第一晶圓的第一表面的狀態分佈，其中所述第一表面是與所述薄膜製程中形成薄膜層的表面相對的表面。
半導體製造過程中，薄膜製程往往包括氧化製程、沉積製程以及磊晶製程，在本發明中，薄膜製程包括沉積製程和/或磊晶製程，沉積製程和磊晶製程中，通過將晶圓至於一定環境下的化學試劑的氛圍中，使化學試劑在晶圓表面沉積、生長形成薄膜層。由於薄膜層的沉積和生長對晶圓表面狀態非常敏感，不同定位位置下會影響晶圓狀態分佈，從而將影響晶圓表面沉積或生長的薄膜層以及整片晶圓的狀態和質量，為此需要使晶圓進行準確定位，以使晶圓在薄膜製程中定位在理想定位中心。
在半導體薄膜製程中，由於受製程腔室內承載晶圓的晶圓承載裝置（基座）的影響，在薄膜製程之後，晶圓的與形成薄膜層的表面相對的表面受薄膜製程的影響會產生不同的狀態分佈。具體的，由於晶圓設置在晶圓承載裝置上，受晶圓承載裝置的影響邊緣往往具有不同的分佈，本發明利用這一特點，通過檢測晶圓第一表面（與形成薄膜層的表面相對的表面）的狀態分佈對晶圓定位進行調整，可以實現在製程腔室溫度下下對晶圓定位的調整，使晶圓在薄膜製程過程中定位在理想的定位中心，從而提高了薄膜製程後晶圓上形成的薄膜層厚度均勻性、電阻率均勻性和整片晶圓（磊晶片）的平坦度(如SFQR)改善了薄膜製程的效果。
參看圖2，示出了在薄膜製程設備中一種典型的晶圓承載裝置的結構示意圖。具體的，在典型的磊晶製程中，磊晶設備的製程腔室中用以承載晶圓100的基座200具有第一部分201和第二部分202，其中第二部分202具有略小於晶圓直徑的內徑D，一方面用以在薄膜製程中支撐晶圓，另一方面用以對晶圓進行冷卻。在薄膜製程中，由於第二部分202與晶圓100的第一表面（與形成薄膜層的表面相對的表面）邊緣接觸，其往往會對晶圓100第一表面的受熱狀態產生不同的影響，從而影響晶圓100上第一表面的狀態。
本發明中，根據先進行薄膜製程的第一晶圓第一表面的狀態分佈，判斷第一晶圓在薄膜製程中定位是否準確，從而給後續進行薄膜製程的晶圓提供定位的方向，有效提升了定位精度。同時，由於整個過程通過計算獲得，不要人眼判斷，可以在薄膜製程條件下對晶圓定位進行調整，有效避免了需要關停製程腔室以進行定位的問題，也避免了在常溫下調整後進入製程條件下，定位仍然無法達到最佳定位的問題。進一步，在本發明中，根據第一晶圓的與薄膜製程中形成薄膜層的表面相對的第一表面的狀態對第一晶圓的定位位置進行判斷，而非形成薄膜層的表面的狀態進行判斷，可以最大限度的減小薄膜製程本身均勻性的影響，使得定位結果更加準確。
需要理解的是，第一晶圓包括至少一個晶圓，其是指在將要進行薄膜製程的晶圓之前執行了薄膜製程的任何一個或者更多個晶圓。具體的，例如，在連續進行的薄膜製程生產中，往往對多個晶圓為一盒進行薄膜製程時執行一次薄膜製程的定位，在對一盒晶圓進行薄膜製程之後，在對另一盒晶圓進行薄膜製程之前，取前面已經進行了薄膜製程的一盒晶圓中任意一個或更多個晶圓獲取其第一表面的分佈狀態；或者，取將要進行薄膜製程的晶圓前面一個已經進行了薄膜製程的晶圓獲取其第一表面的分佈狀態。
根據本發明的一個示例，所述第一晶圓表面的狀態分佈包括所述第一晶圓表面的BZDD（Backside Z height Double Derivative）分佈。BZDD分佈是通過測量晶圓表面高度，並對高度求二階導數而獲得關於晶圓被表面高度的分佈數據。受基座200的第二部分202（比如，冷卻等因素）的影響，在對基板晶圓進行薄膜製程（如，磊晶）後，晶圓表面的BZDD分佈在晶圓與第二部分202接觸的位置（如圖2中，橢圓形框A所示）處最小。根據BZDD分佈的最小值在晶圓表面沿著圓周方向的分佈狀態，可以獲得薄膜製程過程中，晶圓是否位於第二部分202的中心，也就是基座的理想定位中心。
需要理解的是，本實施例採用與薄膜製程後晶圓第一面高度相關的BZDD分佈僅僅是示例性的，本領域技術人員應當理解，根據任何能反應晶圓第一表面分佈狀態的性質（如，厚度均勻性、電阻率均勻性、平坦程度如SFQR等）均可以獲得本發明的技術效果。
示例性的，獲取所述第一晶圓表面的BZDD分佈的步驟包括： 步驟S21：沿著所述第一晶圓的不同半徑方向測量距離所述第一晶圓中心位置不同距離的位置處的所述第一表面的高度數據； 步驟S22：根據所述高度數據計算所述第一表面在不同半徑方向上的ZDD分佈。
在根據本發明的一個示例中，所述第一晶圓的不同半徑方向包括沿著所述第一晶圓的圓周均勻間隔設置的多個半徑方向，即相鄰兩個半徑方向的夾角相同。在本實施例中，沿著圓周每5°設置一個半徑方向，一共設置72個半徑方向。需要理解的是，本實施例中設置72個半徑方向僅僅是示例性的，本領域技術人員還可以設置任何數量的能反應薄膜層在第一晶圓表面分佈狀態的半徑方向。
在根據本發明的一個示例中，所述距離所述第一晶圓中心位置不同距離的位置包括為沿著所述第一晶圓的半徑方向均勻間隔的多個位置。在本實施例中，在每一半徑方向上，每間隔0.2 mm測量第一晶圓的第一表面的高度。需要理解的是，本實施例中設置72個半徑方向僅僅是示例性的，本領域技術人員還可以設置任何數量的能反映第一晶圓的第一表面分佈狀態的半徑方向上的不同距離的位置。
在獲取了沿著第一晶圓的不同半徑方向的距離所述第一晶圓中心位置不同距離處的所述第一晶圓的第一表面高度的數據之後，計算不同半徑方向上第一晶圓的第一表面高度的ZDD（也叫BZDD）分佈。具體的，包括以下步驟： 步驟S221：根據不同半徑方向θ上的距離所述第一晶圓中心位置相同距離的位置處的高度計算每個位置處的平均高度Zavg（R）。 步驟S222：根據所述平均高度Zavg與不同所述位置距離所述第一晶圓中心位置的距離R，獲取平均徑向斜率S=dZavg（R）/dR。在這一步驟中，可以採用Matlab模擬軟件進行擬合。 步驟S223：計算ZDD，其中，
Figure 02_image001
由上述的計算步驟，可以獲得第一晶圓的第一表面不同半徑位置處的ZDD值，進而獲得在不同半徑方向上，第一晶圓的第一表面高度的ZDD（也叫BZDD）分佈。根據BZDD分佈，可以獲知晶圓第一表面高度是否以第一晶圓的中心為圓心進行分佈，從而可以獲知第一晶圓在薄膜製程過程中是否位於基座的中心，也就是理想定位中心。
接著，繼續參看圖1，執行步驟S2：根據所述第一表面的狀態分佈判斷所述第一晶圓是否位於理想定位中心，當所述第一晶圓不位於所述理想定位中心時，根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整，以使所述第二晶圓在所述薄膜製程時定位在所述理想定位中心。
下面，對根據ZDD分佈判斷所述第一晶圓是否位於理想定位中心的方法進行示例性介紹。
需要理解的是，本實施例採用BZDD分佈來判斷第一晶圓是否位於理想定位中心僅僅是示例性的，本領域技術人員應當理解，任何關於第一晶圓的第一表面上的狀態分佈均可以實現本發明的技術效果。
首先，獲取所述第一晶圓的所述每一半徑方向上的BZDD分佈的最小值。
在本發明的一個實施例中，由於BZDD分佈狀態受基座200的第二部分202（比如，冷卻等因素）的影響，也就是說，第一晶圓的第一表面的分佈狀態在邊緣位置處受影響，因此，在獲取BZDD分佈數據時，僅獲取邊緣位置的第一晶圓的第一表面高度，並對邊緣位置的第一晶圓的第一表面的高度進行進一步分析。例如，在根據本發明的一個示例中，第一晶圓100的直徑為300mm，在薄膜製程設備中，基座200的第二部分202的內徑D為290mm，因此，在獲取BZDD分佈數據時，獲取第一晶圓100半徑140-148 mm處的第一表面的高度數據，進而獲取第一晶圓100半徑140-148 mm處的BZDD分佈以及BZDD分佈的最小值。
接著，根據每一半徑方向的BZDD分佈的最小值對應的位置距離第一晶圓的中心的半徑值繪製所述第一晶圓表面的ZDD分布雷達圖，其中，所述ZDD分布雷達圖表示：在每一個半徑方向上，BZDD分佈的最小值出現的位置距離在測量第一晶圓的第一表面高度時採用的第一晶圓的定位中心的距離。需要理解的是，測量第一晶圓的第一表面高度採用的第一晶圓的定位中心與進行薄膜製程時第一晶圓的理想定位中心相同，均為第一晶圓本身的中心。參看圖3A和圖3B對根據本發明的一個示例的第一晶圓的ZDD分布雷達圖進行示例性介紹，其中，圖3A示出了根據本發明的一個實施例的第一晶圓位於基座上的平面示意圖；圖3B示出了根據圖3A的第一晶圓獲得ZDD分布雷達圖。如圖3B所示，在分布雷達圖B上各點示出為沿著第一晶圓的各個徑向方向，BZDD分佈的最小值出現的位置距離在進行薄膜製程是理想定位中心O（第一晶圓本身的中心）的距離。
接著，根據所述ZDD分布雷達圖，判斷所述第一晶圓是否位於所述理想定位中心，當所述第一晶圓不位於所述理想定位中心時，根據所述ZDD分布雷達圖對所述第二晶圓的定位位置進行調整。所述ZDD分布雷達圖為不同半徑方向上所述BZDD分佈的最小值在晶圓上的分佈示意圖。
如圖3A所示，第一晶圓100不位於基座200的理想定位中心，使得ZDD分布雷達圖呈不規則的類圓形，其顯然偏離於基座200的理想定位中心O，即可判斷第一晶圓不位於理想定位中，應當根據ZDD分布雷達圖對後續將要進行薄膜製程的第二晶圓的定位位置進行調整。
同樣，如前第一晶圓包括至少一個晶圓所述，第二晶圓包括至少一個晶圓，其是指在將要執行薄膜製程的任何一個或者更多個晶圓。具體的，例如，在連續進行的薄膜製程生產中，可以對多個晶圓為一盒進行薄膜製程時執行一次薄膜製程的定位，也可以對單個晶圓執行一次薄膜製程的定位，因此，在根據步驟S1獲取第一晶圓的第一表面狀態分佈之後，可以對後續將要進行薄膜製程的一盒晶圓定位，也可以對將要進行薄膜製程的一個晶圓進行定位，在此並不限定。
下面繼續對根據所述ZDD分布雷達圖對所述第二晶圓的定位位置進行調整的方法進行示例性介紹。
首先，根據ZDD分布雷達圖獲取在進行薄膜製程時所述第一晶圓的定位中心。繼續參看圖3A，根據ZDD分布雷達圖獲取在進行薄膜製程時第一晶圓的定位中心為P，其中，根據ZDD分布雷達圖獲取在進行薄膜製程時第一晶圓的定位中心的方法包括圖像模擬，將ZDD分布雷達圖利用圖像模擬軟件模擬為圓形，以對圓形進行中心定位得到的圓心為在進行薄膜製程時第一晶圓的定位中心。
接著，將所述在進行薄膜製程時所述第一晶圓的定位中心與所述理想定位中心對比，以獲取所述ZDD分布雷達圖偏離所述理想定位中心的向量。在本發明中，如圖3A所示，理想定位中心為O，顯然，在進行薄膜製程時第一晶圓的定位中心P偏離於理想定位中心O，進而獲取所述第一晶圓的中心偏離所述理想定位中心的向量。如圖3B所示，第一晶圓的中心P偏離理想定位中心O的偏移向量OàP的長度為ρ，方向為與X軸反方向呈α角。
接著，根據所述向量OàP調整所述第二晶圓在所述薄膜製程中的定位位置。如圖4A和圖4B示出了根據本發明的一個實施例的，經過調整位置後的第二晶圓的ZDD分布雷達圖的示意圖，其中圖4A示出，第二晶圓300位於半導體基座200上的示意圖，圖4B示出了第二晶圓的ZDD分布雷達圖，從圖4B可以看出，第二晶圓的ZDD分布雷達圖C的圓心P與理想定位中心O重合，經過調整後的第二晶圓的中心位於理想定位中心。
根據本發明的一個示例，在根據本發明的對晶圓進行定位的方法對晶圓進行定位之後，進行薄膜製程之後，對晶圓表面的薄膜層進行平坦度測試，取距離晶圓邊緣2mm處區域大小為26mm*8mm的區段進行測試，晶圓表面的平坦度SFQR相較於對晶圓進行定位前改善了20%-80%。
至此，已經對根據本發明的一個示例的對晶圓進行定位的方法進行了示例性介紹。根據本發明，通過檢測第一晶圓在進行所述薄膜製程後所述第一晶圓第一表面的狀態分佈，對晶圓定位進行調整，可以實現在製程腔室溫度下下對晶圓定位的調整，使晶圓在薄膜製程過程中定位在理想的定位中心，從而提高了薄膜製程後晶圓薄膜的薄膜厚度均勻性、電阻率均勻性和整片晶圓（磊晶片）的平坦度(如SFQR)，改善了薄膜製程的效果。 實施例二
本發明還提供了一種半導體製造設備，其應用於薄膜製程，所述製造設備包括： 晶圓承載裝置，用以在所述薄膜製程中承載晶圓；以及 定位裝置，用以對所述晶圓進行定位，以使所述晶圓定位在所述晶圓承載裝置的理想定位中心，所述定位裝置包括存儲有可執行的程序指令和處理器，所述處理器執行所述可執行的程序指令時，使所述定位裝置執行如實施例一所述的方法。
下面參看圖2、圖5以及圖3A-圖3B對根據本發明的一個示例的半導體製造設備進行示例性說明。其中，圖2為根據本發明的一個實施例的一種半導體製造設備中的基座的結構示意圖；圖3A-圖3B為根據本發明的一個實施例的第一晶圓上的ZDD分布雷達圖；圖5為根據本發明的一個實施例的一種半導體製造設備中的傳送裝置的結構示意圖。
示例性的，所述晶圓承載裝置包括基座，所述基座如圖2所示，基座200包括第一部分201和第二部分202。第一部分201用以將晶圓限制在第二部分202上，第二部分202一方面用以承載晶圓，另一方面用以在薄膜製程過程中對晶圓進行冷卻。
示例性的，所述半導體製造設備還包括傳送裝置，所述傳送裝置用以將晶圓傳送到晶圓承載裝置上，其中，根據所述厚度分佈對所述第二晶圓的定位位置進行調整的步驟包括根據所述厚度分佈調整所述傳送裝置。
示例性的，所述傳送裝置包括機械手臂。參看圖5，示出了根據本發明的一個實施例的傳送裝置傳送晶圓的結構示意圖。傳送裝置包括機械手臂400，晶圓100通過機械手臂400傳送到基座200上。基座200中設置有三針裝置500。當機械手臂400上承載晶圓100伸展到基座200的上方時，三針裝置500上升穿過機械手臂400承接晶圓100，當機械手臂400收回時，三針裝置500下降，以將晶圓100放置在基座200上。通過調整機械手臂400可以調整機械手臂傳送晶圓100時伸展的位置，進而調整晶圓100最終下落至基座200上的位置，從而實現對晶圓的定位。
在根據本發明的一個示例，根據根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整包括根據所述第一晶圓表面的狀態分佈調整所述機械手臂。
在根據本發明的一個示例中，採用所述第一晶圓表面的BZDD分佈表徵第一晶圓第一表面的分佈狀態。通過根據每一半徑方向上的BZDD分佈的最小值繪製的ZDD分布雷達圖，來對第二晶圓的定位位置進行調整。其中，如圖3A和3B所示，根據第一晶圓的ZDD分布雷達圖，獲得第一晶圓的中心P偏離理想定位中心O的偏移向量OàP的長度為ρ，方向為與X軸反方向呈α角。從而根據偏移向量OàP對機械手臂的定位進行調整。
在根據本發明的一個示例中，根據偏移向量OàP調整機械手臂左右偏移量和/或上下偏移量，從而調整第二晶圓的定位位置。例如，根據偏移向量OàP計算得到第一晶圓左偏0.07mm和上偏0.06mm，則調整機械手臂向右偏移0.07mm和向下偏移0.06mm，據此，最終得到第二晶圓在基座的理想定位中心。
根據本發明的一個示例，在根據本發明的對晶圓進行定位的方法對晶圓進行定位之後，進行薄膜製程之後，對晶圓表面的薄膜層進行平坦度測試，取距離晶圓邊緣2mm處區域大小為26mm*8mm的區段進行測試，晶圓表面的平坦度SFQR相較於對晶圓進行定位前改善了20%-80%。
本發明已經利用上述實施例進行了說明，但應當理解的是，上述實施例只是用於舉例和說明的目的，而非意在將本發明限制於所描述的實施例範圍內。此外本領域技術人員可以理解的是，本發明並不局限於上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的範圍以內。本發明的保護範圍由附屬的申請專利範圍及其等效範圍所界定。
100:晶圓 200:基座 201:第一部分 202:第二部分 300:第二晶圓 400:機械手臂 500:三針裝置
本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。 附圖中：
圖1為根據本發明的一個實施例的一種對晶圓進行定位的方法的流程圖；
圖2為根據本發明的一個實施例的一種半導體製造設備中的基座的結構示意圖；
圖3A-圖3B為根據本發明的一個實施例的第一晶圓上的ZDD分布雷達圖；
圖4A-圖4B為根據本發明的一個實施例的第二晶圓上的ZDD分布雷達圖；
圖5為根據本發明的一個實施例的一種半導體製造設備中的傳送裝置的結構示意圖。
S1、S2:製程步驟

Claims (10)

  1. 一種對晶圓進行定位的方法，應用於薄膜製程，包括： 步驟S1：獲取第一晶圓在進行所述薄膜製程後，所述第一晶圓的第一表面的狀態分佈，其中所述第一表面是與所述薄膜製程中形成薄膜層的表面相對的表面； 步驟S2：根據所述第一表面的狀態分佈判斷所述第一晶圓是否位於理想定位中心，當所述第一晶圓不位於所述理想定位中心時，根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整，以使所述第二晶圓在所述薄膜製程時定位在所述理想定位中心。
  2. 根據請求項1所述的方法，其中所述第一表面的狀態分佈包括所述第一表面的BZDD分佈。
  3. 根據請求項2所述的方法，其中獲取所述第一晶圓表面的BZDD分佈的步驟包括： 沿著所述第一晶圓的不同半徑方向測量距離所述第一晶圓中心位置不同距離的位置處的所述第一表面的高度數據； 根據所述高度數據計算所述第一表面在不同半徑方向上的ZDD分佈。
  4. 根據請求項3所述的方法，其中根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整的步驟包括： 獲取所述第一表面在每一半徑方向上的所述ZDD分佈的最小值； 根據每一半徑方向的ZDD分佈的最小值對應的位置距離第一晶圓的中心的半徑值繪製所述第一晶圓表面的ZDD分布雷達圖，其中，所述ZDD分布雷達圖表示：在每一個半徑方向上，ZDD分佈的最小值出現的位置距離所述理想定位中心的距離； 根據所述ZDD分布雷達圖，判斷所述第一晶圓是否位於所述理想定位中心，當所述第一晶圓不位於所述理想定位中心時，根據所述ZDD分布雷達圖對所述第二晶圓的定位位置進行調整。
  5. 根據請求項4所述的方法，其中根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整的步驟包括： 根據所述ZDD分布雷達圖獲取所述第一晶圓的中心； 將所述第一晶圓的中心與所述理想定位中心對比，以獲取所述第一晶圓的中心偏離所述理想定位中心的向量； 根據所述向量，調整所述第二晶圓在所述薄膜製程中的定位位置。
  6. 根據請求項4所述的方法，其中所述第一晶圓的不同半徑方向包括沿著所述第一晶圓的圓周均勻間隔設置的多個半徑方向。
  7. 根據請求項3所述的方法，其中所述距離所述第一晶圓中心位置不同距離的位置包括為沿著所述第一晶圓的每一半徑方向均勻間隔的多個位置。
  8. 根據請求項1所述的方法，其中所述薄膜製程包括：磊晶製程和/或沉積製程。
  9. 一種半導體製造設備，其中所述半導體製造設備應用於薄膜製程，所述製造設備包括： 晶圓承載裝置，用以在所述薄膜製程中承載晶圓；以及 定位裝置，用以對所述晶圓進行定位，以使所述晶圓定位在所述晶圓承載裝置的理想定位中心，所述定位裝置包括存儲有可執行的程序指令和處理器，所述處理器執行所述可執行的程序指令時，使所述定位裝置執行如請求項1-8任意一項所述的方法。
  10. 根據請求項9所述的半導體製造設備，還包括傳送裝置，用以將晶圓傳送到所述晶圓承載裝置上；其中， 在所述步驟S2中，根據所述第一表面的狀態分佈對將進行薄膜製程的第二晶圓的定位位置進行調整包括根據所述第一表面的狀態分佈調整所述傳送裝置。
TW109137048A 2020-04-27 2020-10-26 一種對晶圓進行定位的方法和半導體製造設備 TWI735361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010345053.2A CN113644017B (zh) 2020-04-27 2020-04-27 一种对晶圆进行定位的方法和半导体制造设备
CN202010345053.2 2020-04-27

Publications (2)

Publication Number Publication Date
TWI735361B TWI735361B (zh) 2021-08-01
TW202140868A true TW202140868A (zh) 2021-11-01

Family

ID=78222755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137048A TWI735361B (zh) 2020-04-27 2020-10-26 一種對晶圓進行定位的方法和半導體製造設備

Country Status (6)

Country Link
US (1) US11562917B2 (zh)
JP (1) JP7149321B2 (zh)
KR (1) KR102409580B1 (zh)
CN (1) CN113644017B (zh)
DE (1) DE102020134992A1 (zh)
TW (1) TWI735361B (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764353A (en) * 1996-11-29 1998-06-09 Seh America, Inc. Back side damage monitoring system
JPH1190816A (ja) * 1997-09-22 1999-04-06 Toshiba Corp 研磨装置及び研磨方法
JP2000068359A (ja) * 1998-08-24 2000-03-03 Hitachi Techno Eng Co Ltd ウエハ搬送装置
JP4731755B2 (ja) 2001-07-26 2011-07-27 東京エレクトロン株式会社 移載装置の制御方法および熱処理方法並びに熱処理装置
JP2005228788A (ja) * 2004-02-10 2005-08-25 Seiko Epson Corp ウエーハとプローブカードとの位置合わせ方法、プローブ検査方法及びプローブ検査装置
US7486878B2 (en) * 2006-09-29 2009-02-03 Lam Research Corporation Offset correction methods and arrangement for positioning and inspecting substrates
WO2009084154A1 (ja) * 2007-12-28 2009-07-09 Shin-Etsu Handotai Co., Ltd. エピタキシャル成長用サセプタ
TW200930853A (en) * 2008-01-08 2009-07-16 Yung-Mao Su Vacuum high temperature spiral magnetic condensation crystal growth method for positioning wafer
JP2011018697A (ja) * 2009-07-07 2011-01-27 Shinkawa Ltd ボンディング装置及びボンディング装置におけるボンディング位置を補正する方法
FR2948494B1 (fr) * 2009-07-27 2011-09-16 Soitec Silicon On Insulator Procede de determination d'une position centree d'un substrat semi-conducteur dans un four de recuit, dispositif pour traiter thermiquement des substrats semi-conducteurs et procede pour calibrer un tel dispositif
JP5440414B2 (ja) 2010-06-22 2014-03-12 株式会社島津製作所 プラズマｃｖｄ成膜装置
JP5445508B2 (ja) 2011-04-22 2014-03-19 信越半導体株式会社 偏心量の評価方法及びエピタキシャルウェーハの製造方法
JP5943201B2 (ja) 2012-12-26 2016-06-29 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
JP6132163B2 (ja) * 2014-04-10 2017-05-24 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
CN105603383B (zh) * 2014-11-24 2017-12-29 中晟光电设备（上海）股份有限公司 托盘晶圆定位系统、方法及mocvd设备
JP6128198B1 (ja) * 2015-12-22 2017-05-17 株式会社Sumco ウェーハの両面研磨方法及びこれを用いたエピタキシャルウェーハの製造方法
KR101810643B1 (ko) 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법
FR3052869B1 (fr) * 2016-06-17 2018-06-22 Unity Semiconductor Dispositif de positionnement d'une plaquette de circuit integre, et appareil d'inspection d'une plaquette de circuit integre comprenant un tel dispositif de positionnement
JP7052573B2 (ja) * 2018-06-06 2022-04-12 東京エレクトロン株式会社 塗布膜形成装置及び塗布膜形成装置の調整方法
CN208954953U (zh) * 2018-12-05 2019-06-07 德淮半导体有限公司 晶圆位置检测装置

Also Published As

Publication number Publication date
KR102409580B1 (ko) 2022-06-15
US20210335637A1 (en) 2021-10-28
CN113644017B (zh) 2024-07-09
CN113644017A (zh) 2021-11-12
JP2021174981A (ja) 2021-11-01
US11562917B2 (en) 2023-01-24
DE102020134992A1 (de) 2021-10-28
KR20210133127A (ko) 2021-11-05
TWI735361B (zh) 2021-08-01
JP7149321B2 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
EP1235257B1 (en) Semiconductor-manufacturing apparatus
US8372298B2 (en) Method for producing epitaxially coated silicon wafers
KR101516164B1 (ko) 에피텍셜 성장용 서셉터
JP6432742B2 (ja) エピタキシャル成長装置及びエピタキシャルウェーハの製造方法
JP2010016183A (ja) 気相成長装置、エピタキシャルウェーハの製造方法
TW202016368A (zh) 一種校準磊晶腔溫度的方法
JP2014127595A (ja) 偏芯評価方法及びエピタキシャルウェーハの製造方法
JP6132163B2 (ja) 偏芯評価方法及びエピタキシャルウェーハの製造方法
US6971835B2 (en) Vapor-phase epitaxial growth method
TWI735361B (zh) 一種對晶圓進行定位的方法和半導體製造設備
JP5712782B2 (ja) エピタキシャルウェーハ成長装置用サセプタサポートシャフトおよびエピタキシャル成長装置
TW201721718A (zh) 在沉積室中製造具有磊晶層的半導體晶圓的方法、用於製造具有磊晶層的半導體晶圓的設備、及具有磊晶層的半導體晶圓
TW202042290A (zh) 一種磊晶片的製造方法
KR101339580B1 (ko) 소이 웨이퍼의 에피층 제조방법
TWI823524B (zh) 對矽片位置進行調準的系統、方法及外延設備
KR20210014340A (ko) 웨이퍼의 에피택셜층의 성장 온도 설정 방법 및 에피택셜층의 성장 방법
JP2004099415A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法
EP3305940A1 (en) Susceptor
JP7230661B2 (ja) シリコンウェーハのスリップ転位に対する耐性の評価方法
KR101436059B1 (ko) 반도체 제조 장치 및 방법
WO2023218800A1 (ja) エピタキシャルウェーハ
CN116752229A (zh) 一种外延生长方法及外延生长设备
CN118814269A (zh) 外延生长方法及外延生长装置、外延设备
TW519682B (en) Method of preventing peeling of shallow trench isolation layer on wafer
CN116497440A (zh) 一种硅片外延生长基座支撑架及装置