JP2017135139A - エピタキシャルウェーハの品質評価方法および製造方法 - Google Patents

エピタキシャルウェーハの品質評価方法および製造方法 Download PDF

Info

Publication number
JP2017135139A
JP2017135139A JP2016011364A JP2016011364A JP2017135139A JP 2017135139 A JP2017135139 A JP 2017135139A JP 2016011364 A JP2016011364 A JP 2016011364A JP 2016011364 A JP2016011364 A JP 2016011364A JP 2017135139 A JP2017135139 A JP 2017135139A
Authority
JP
Japan
Prior art keywords
epitaxial
nanotopography
wafer
component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016011364A
Other languages
English (en)
Other versions
JP6500792B2 (ja
Inventor
和宏 楢原
Kazuhiro Narahara
和宏 楢原
郁浩 中村
Ikuhiro Nakamura
郁浩 中村
太志 武富
Futoshi Taketomi
太志 武富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016011364A priority Critical patent/JP6500792B2/ja
Priority to TW105128873A priority patent/TWI625808B/zh
Publication of JP2017135139A publication Critical patent/JP2017135139A/ja
Application granted granted Critical
Publication of JP6500792B2 publication Critical patent/JP6500792B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】エピタキシャルウェーハのエピタキシャル工程要因のナノトポグラフィ品質を容易に評価する。【解決手段】本発明によるエピタキシャルウェーハの品質評価方法では、まず基板の表面にエピタキシャル膜が形成されたエピタキシャルウェーハの表面のナノトポグラフィマップを測定し、次いでナノトポグラフィマップから基板要因のナノトポグラフィパターンを除去し、エピタキシャル工程要因のナノトポグラフィパターンを抽出する。【選択図】図5

Description

本発明は、エピタキシャルウェーハの品質評価方法に関し、特に、エピタキシャルシリコンウェーハのナノトポグラフィ品質を評価する方法に関するものである。また本発明は、そのような品質評価方法を用いたエピタキシャルウェーハの製造方法に関するものである。
半導体デバイスの基板材料としてエピタキシャルシリコンウェーハが広く使用されている。エピタキシャルシリコンウェーハは、バルクシリコンウェーハの表面にエピタキシャルシリコン膜を形成したものであり、結晶の完全性が高いため、高品質で信頼性が高い半導体デバイスを製造することが可能である。
エピタキシャルシリコンウェーハの基板材料であるバルクシリコンウェーハは、チョクラルスキー法(CZ法)により育成されたシリコン単結晶インゴットに外周研削、スライス、ラッピング、エッチング、両面研磨、片面研磨、洗浄等の工程を順次行うことにより製造される。その後、エピタキシャル成長装置を用いてシリコンウェーハの表面にエピタキシャル膜を気相成長させることにより、エピタキシャルシリコンウェーハが完成する。
近年、シリコンウェーハにおいては「ナノトポグラフィ」と呼ばれるウェーハ表面のナノオーダーの凹凸が問題となっており、エピタキシャルシリコンウェーハにおいてもナノトポグラフィ品質の向上が求められている。このナノトポグラフィは、「反り」や「Warp」よりも波長が短く、「表面粗さ」よりも波長が長い、波長λ=0.2〜20mmのうねり成分であり、PV値(Peak to Valley値)が0.2μm以下の浅いうねりである。ナノトポグラフィ値が適正値を超えると、デバイスプロセスにおけるSTI(Shallow Trench Isolation)の歩留まりに大きく影響するといわれている。
シリコンウェーハのナノトポグラフィはスライスから片面研磨までの加工工程で作り込まれ、特にラッピング工程の影響が大きいことが知られている。さらにエピタキシャルシリコンウェーハのナノトポグラフィはエピタキシャル工程の影響も受けている。ウェーハ表面のナノトポグラフィの測定方法は、SEMI規格M43-0301によって確立されている。また特許文献1には、ウェーハ表面のナノトポグラフィの計測方法が記載されている。この計測方法では、関心あるオブジェクトがユーザにより定義されるパラメータに従って分類され、これがコントラストを強調し、より正確に特徴を検出するとともに、特徴オブジェクト領域をより正確に定義することを可能にしている。
特表2014−504803号公報
上記のように、エピタキシャルシリコンウェーハのナノトポグラフィには基板要因のナノトポグラフィ成分のみならず、エピタキシャル工程要因のナノトポグラフィ成分も含まれている。しかし、エピタキシャル工程要因のナノトポグラフィ成分は基板要因のナノトポグラフィ成分に埋もれてしまい、両者を区別することが難しい。したがって、エピタキシャル工程の中でナノトポグラフィを改善するための厳しい管理値を設定することが難しいという問題がある。
したがって、本発明の目的は、エピタキシャルウェーハのエピタキシャル工程要因のナノトポグラフィ品質を容易に評価することが可能なエピタキシャルウェーハの品質評価方法を提供することにある。また本発明の他の目的は、そのような品質評価方法を用いて高品質なエピタキシャルウェーハを製造することが可能なエピタキシャルウェーハの製造方法を提供することにある。
上記課題を解決するため、本発明によるエピタキシャルウェーハの品質評価方法は、エピタキシャルウェーハのナノトポグラフィマップから基板要因のナノトポグラフィ成分を除去してエピタキシャル工程要因のナノトポグラフィ成分を抽出することを特徴とする。本発明によれば、エピタキシャルウェーハのエピタキシャル工程要因のナノトポグラフィを容易に評価することができる。
本発明によるエピタキシャルウェーハの品質評価方法は、同一のエピタキシャル成長装置を用いて製造された少なくとも一枚のエピタキシャルウェーハから求めた複数のナノトポグラフィマップを用いて前記エピタキシャル工程要因のナノトポグラフィ成分を抽出することが好ましい。同一のエピタキシャル成長装置を用いて製造されたエピタキシャルウェーハのナノトポグラフィに含まれるエピタキシャル工程要因のナノトポグラフィ成分は同一の特徴を有することから、同一のエピタキシャル成長装置を用いて製造された一枚または複数枚のエピタキシャルウェーハから求めた複数のナノトポグラフィマップを用いることでエピタキシャル要因のナノトポグラフィ成分を容易に抽出することができる。
本発明によるエピタキシャルウェーハの品質評価方法は、同一のエピタキシャル成長装置を用いて製造された複数枚のエピタキシャルウェーハのナノトポグラフィマップを測定し、前記複数枚のエピタキシャルウェーハの前記ナノトポグラフィマップを重ね合わせから前記エピタキシャル工程要因のナノトポグラフィ成分を抽出することが好ましい。基板要因のナノトポグラフィパターンは基板面内にランダムに形成されるので重ね合わせによって平均化されるが、エピタキシャル工程要因のナノトポグラフィパターンは基板面内の特定の位置に一定の傾向を持って出現するので、複数枚のエピタキシャルウェーハのナノトポグラフィマップを重ね合わせた場合には、基板要因のナノトポグラフィ成分が平均化され、エピタキシャル工程要因のナノトポグラフィ成分が積算されて強調される。したがって、エピタキシャル工程要因のナノトポグラフィ成分を容易に抽出することができる。
本発明によるエピタキシャルウェーハの品質評価方法は、エピタキシャル膜を形成する前の基板の第1のナノトポグラフィマップを測定し、エピタキシャル成長装置を用いてエピタキシャル膜を形成した後のエピタキシャルウェーハの第2のナノトポグラフィマップを測定し、前記第1および第2のナノトポグラフィマップの差分から前記エピタキシャル工程要因のナノトポグラフィ成分を抽出することが好ましい。本発明によれば、エピタキシャル工程前後のナノトポグラフィマップの一対一の差分から基板要因のナノトポグラフィ成分を除去することができ、エピタキシャル工程要因のナノトポグラフィ成分のみを残すことができる。したがって、エピタキシャル工程要因のナノトポグラフィ成分を容易に抽出することができる。
本発明において、前記エピタキシャル成長装置は、チャンバーと、前記チャンバー内に設置された貫通孔を有するサセプタと、前記貫通孔に挿入され、前記サセプタに載置される基板を昇降自在に支持するリフトピンとを備え、前記サセプタ上にセットされた基板の表面にエピタキシャル膜を形成することが好ましい。このようなエピタキシャル成長装置を用いてエピタキシャルウェーハを製造する場合には、サセプタの貫通孔およびリフトピンの影響を受けたエピタキシャル工程要因のナノトポグラフィが形成される。しかし、本発明によれば、エピタキシャル要因のナノトポグラフィ成分を容易に抽出して評価することができる。
また、本発明によるエピタキシャルウェーハの製造方法は、エピタキシャル成長装置を用いて第1のエピタキシャル成長条件下で第1の基板の表面に第1のエピタキシャル膜を形成することにより第1のエピタキシャルウェーハを製造する工程と、前記第1のエピタキシャルウェーハの表面のナノトポグラフィマップを測定する工程と、前記ナノトポグラフィマップから前記第1のエピタキシャルウェーハの基板要因のナノトポグラフィ成分を除去してエピタキシャル工程要因のナノトポグラフィ成分を抽出する工程と、前記エピタキシャル工程要因のナノトポグラフィ成分が所定の高さを超える場合に、第1のエピタキシャル成長条件とは異なる第2のエピタキシャル成長条件を前記エピタキシャル成長装置に設定し、当該エピタキシャル成長装置を用いて前記第2のエピタキシャル成長条件下で第2の基板に第2のエピタキシャル膜を形成することにより第2のエピタキシャルウェーハを製造する工程とを備えることを特徴とする。本発明によれば、エピタキシャル工程要因のナノトポグラフィ品質が良好なエピタキシャルウェーハを製造することができる。
本発明によるエピタキシャルウェーハの製造方法では、同一のエピタキシャル成長装置を用いて製造された複数枚の前記第1のエピタキシャルウェーハのナノトポグラフィマップを測定し、前記複数枚の前記第1のエピタキシャルウェーハの前記ナノトポグラフィマップを重ね合わせから前記エピタキシャル工程要因のナノトポグラフィ成分を抽出することが好ましい。本発明によれば、エピタキシャル工程要因のナノトポグラフィ成分を容易に抽出することができ、これによりナノトポグラフィ品質が改善された高品質なエピタキシャルウェーハを製造することができる。
本発明によるエピタキシャルウェーハの製造方法では、エピタキシャル膜を形成する前の前記第1の基板の第1のナノトポグラフィマップを測定し、前記エピタキシャル成長装置を用いて前記第1のエピタキシャル膜を形成した後の前記第1のエピタキシャルウェーハの第2のナノトポグラフィマップを測定し、前記第1および第2のナノトポグラフィマップの差分から前記エピタキシャル工程要因のナノトポグラフィ成分を抽出することもまた好ましい。本発明によれば、エピタキシャル工程要因のナノトポグラフィ成分を容易に抽出することができ、これによりナノトポグラフィ品質が改善された高品質なエピタキシャルウェーハを製造することができる。
本発明によるエピタキシャルウェーハの製造方法において、前記エピタキシャル成長装置は、チャンバーと、前記チャンバー内に設置された貫通孔を有するサセプタと、前記貫通孔に挿入され、前記サセプタ上に載置される基板を昇降自在に支持するリフトピンとを備え、前記サセプタ上にセットされた前記第1の基板の表面に前記第1のエピタキシャル膜を形成し、前記サセプタ上にセットされた前記第2の基板の表面に前記第2のエピタキシャル膜を形成することが好ましい。この場合、前記サセプタ上にセットされたとき前記リフトピンと平面視で重なる位置における前記エピタキシャル工程要因のナノトポグラフィ成分が所定の高さ以下となるように前記第2のエピタキシャル成長条件を調整することが好ましい。エピタキシャル工程要因のナノトポグラフィは、主にリフトピンの影響を受けて悪化しやすく、リフトピンと平面視で重なる位置付近に大きな高低差が発生しやすい。しかし、本発明によれば、そのようなナノトポグラフィの悪化を改善することができ、高品質なエピタキシャルウェーハを製造することができる。
本発明によれば、エピタキシャル工程要因のナノトポグラフィ品質を容易に評価することが可能なエピタキシャルウェーハの品質評価方法を提供することができる。また本発明によれば、そのような品質評価方法を用いて高品質なエピタキシャルウェーハを製造することが可能なエピタキシャルウェーハの製造方法を提供することができる。
エピタキシャルシリコンウェーハの構造を示す略断面図である。 エピタキシャル成長装置の構成の一例を示す略断面図である。 図2におけるサセプタの構成を示す図であって、(a)は平面図、(b)は(a)のX−X'線に沿った平面図である。 本発明の第1の実施の形態によるエピタキシャルシリコンウェーハの品質評価方法を説明するためのフローチャートである。 第1の実施の形態によるエピタキシャルシリコンウェーハの品質評価方法を説明するための模式図である。 ウェーハ表面のナノトポグラフィの測定方法を説明するための模式図である。 本発明の第2の実施の形態によるエピタキシャルシリコンウェーハの品質評価方法を説明するためのフローチャートである。 第2の実施の形態によるエピタキシャルシリコンウェーハの品質評価方法を説明するための模式図である。 上述したエピタキシャルシリコンウェーハの品質評価方法を採用したエピタキシャルシリコンウェーハの製造方法を示すフローチャートである。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。最初に、エピタキシャルシリコンウェーハとその製造方法について簡単に説明する。
図1は、エピタキシャルシリコンウェーハの構造を示す略断面図である。
図1に示すように、エピタキシャルシリコンウェーハ1は、シリコン基板2と、シリコン基板2の表面に形成されたエピタキシャルシリコン膜3によって構成されている。シリコン基板2はバルクシリコンウェーハであり、CZ法によって育成されたシリコン単結晶インゴットから切り出され、表裏面が鏡面研磨されたポリッシュドウェーハである。シリコン基板2はエピタキシャルシリコンウェーハ1の機械的強度を確保すると共に、重金属を捕獲するゲッタリングシンクとしての役割を果たす。シリコン基板2の厚さは機械的強度を確保できる限り特に限定されないが、例えば775μmとすることができる。
シリコン基板2の表面にはエピタキシャルシリコン膜3が形成されており、MOSトランジスタなどの半導体デバイスはエピタキシャルシリコン膜3に形成される。エピタキシャルシリコン膜3の厚さは1〜10μmであることが好ましい。エピタキシャルシリコン膜3は特性が異なる複数のエピタキシャルシリコン膜が積層された多層構造であってもよい。
エピタキシャルシリコンウェーハ1の製造では、まずシリコン基板2を用意する。シリコン基板2はシリコン単結晶インゴットを加工して得られたポリッシュドウェーハであり、スライス、ラッピング、両面研磨、片面研磨等の加工工程を経ることよってウェーハの表裏面にナノトポグラフィが形成されることは上述した通りである。その後、エピタキシャル成長装置を用いてシリコン基板2の表面(前面)にエピタキシャルシリコン膜3を形成する。
図2は、エピタキシャル成長装置の構成の一例を示す略断面図である。
図2に示すように、エピタキシャル成長装置10は、ウェーハWを一枚ずつ処理する枚葉式の装置であって、ガス導入口11aおよびガス排出口11bを有するチャンバー11と、チャンバー11内でウェーハWを支持するサセプタ12と、サセプタ12を下方から支持する回転シャフト13とを備えている。またチャンバー11の上方および下方にそれぞれ設けられたハロゲンランプまたは赤外ランプからなるヒーター14とを備えている。
チャンバー11は石英ガラス製であり、サセプタ12はSiCコートされたカーボンからなる。サセプタ12は、回転シャフト13から120度間隔で放射状に伸びる3本の支持アーム15によって支持されており、支持アーム15を介して回転シャフト13に固定されている。回転シャフト13が不図示の駆動源によって回転駆動されることによりサセプタ12が回転し、サセプタ12上に載置されたウェーハWも回転する。
図3は、図2におけるサセプタ12の構成を示す図であって、(a)は平面図、(b)は(a)のX−X'線に沿った平面図である。
図3(a)および(b)に示すように、サセプタ12はウェーハWよりも大きな直径を有する円盤状の部材であり、サセプタ12の上面にはウェーハWを保持するための円形の凹部12aが形成されている。凹部12aの内周側面はテーパー面12bとなっており、ウェーハWの外周部はこのテーパー面12bに接触した状態で支持されるので、ウェーハWの裏面がサセプタ12の凹部12aの底面12cに接触することはない。
サセプタ12の凹部12aの外周付近には3つの貫通孔12dが設けられており、3つの貫通孔12dの各々にはリフトピン16(図2参照)が挿入されている。リフトピン16は例えばSiCからなり、サセプタ12の下方に設けられたリフトピン昇降機構17によって同時に昇降駆動される。これにより、リフトピン16はサセプタ12上に載置されるウェーハWを昇降時際に支持する。
サセプタ12に設けられた3つの貫通孔12dの各々は、3本の支持アーム15のいずれか一つと平面視で重なる位置に設けられている。また3本の支持アーム15の各々にはリフトピン用の3つの貫通孔15aが設けられており、3つの貫通孔15aの各々はサセプタ12の3つの貫通孔12dのいずれか一つの直下に配置されている。そして各リフトピン16は、サセプタ12から垂下して貫通孔12dおよび貫通孔15aを順に貫通するように設けられている。
チャンバー11にはガス導入口11aおよびガス排出口11bが設けられており、原料ガス、ドーパントガスおよびキャリアガスの混合ガスがガス導入口11aからチャンバー11内に導入される。原料ガスは例えばトリクロルシラン(SiHCl)やジクロルシラン(SiHCl)であり、キャリアガスは例えば水素ガスである。ガス排出口11bはチャンバー11の中心から見てガス導入口11aとは反対側に配置されており、チャンバー11内の雰囲気ガスはガス排出口11bから排出される。
上記エピタキシャル成長装置10を用いたエピタキシャルシリコンウェーハ1の製造では、ますヒーター14でチャンバー11内を加熱してチャンバー11内の温度を所定の投入温度(例えば650度)にセットする。その後、チャンバー11内のサセプタ12上にウェーハW(シリコン基板2)をセットする。ウェーハWのセット時には、リフトピン昇降機構17を駆動してリフトピン16のピンヘッドをサセプタ12の表面よりも相対的に上方に上昇させる。その後、不図示のハンドラーがウェーハWをチャンバー11内に搬送し、ウェーハWをリフトピン16上に載置し、ハンドラーを退避させる。その後、リフトピン16を降下させることにより、ウェーハWをサセプタ12上に載置する。このときウェーハWはサセプタ12の凹部12aにセットされる。またリフトピン16とリフトピン昇降機構17との接触状態も解除される。
次に、チャンバー11内の温度を1100〜1200℃に設定した後、チャンバー11内に原料ガス、ドーパントガスおよびキャリアガスの混合ガスを導入し、原料ガスがチャンバー11の上部空間へと流れ込み、ウェーハの表面に沿って層流状態で流れることにより、シリコンウェーハの表面にエピタキシャルシリコン膜を気相成長させる。エピタキシャル工程の前にウェーハ表裏面の自然酸化膜を除去する水素ベーク工程を実施してもよい。その後、チャンバー11内の温度を投入温度(650℃)にまで下げ、さらにチャンバー11内の雰囲気ガスをガス排出口から排気した後、チャンバー11からウェーハWを取り出すことにより一連のエピタキシャル成長工程が終了する。
以上のエピタキシャル成長装置10を用いて製造されたエピタキシャルシリコンウェーハ1には、基板要因のナノトポグラフィ成分のみならずエピタキシャル工程要因のナノトポグラフィ成分が含まれている。エピタキシャル工程要因のナノトポグラフィは、主にリフトピン16の影響を受けて悪化しやすく、リフトピン16と平面視で重なる位置付近に大きな高低差が発生しやすい。このような大きな高低差が発生する理由は、リフトピン16とサセプタ12との熱伝導率の差によってウェーハ表面に不均一な熱分布が発生するからと考えられる。なおエピタキシャル工程においてナノトポグラフィを悪化させる要因はリフトピン16に限定されず、このほかにもサセプタ12のSiCコートの異常なども考えられるが、ナノトポグラフィの悪化の要因はある程度限定される。そのため本実施形態では、以下の方法によりエピタキシャル工程要因のナノトポグラフィを抽出してその品質を評価する。
図4は、本発明の第1の実施の形態によるエピタキシャルシリコンウェーハの品質評価方法を説明するためのフローチャートである。また図5は、第1の実施の形態によるエピタキシャルシリコンウェーハの品質評価方法を説明するための模式図である。
図4および図5に示すように、本実施形態による品質評価方法では、まず同一のエピタキシャル成長装置を用いて製造された複数枚のエピタキシャルシリコンウェーハ(EPウェーハ)を用意する(ステップS11)。エピタキシャルシリコンウェーハの枚数は特に限定されず、枚数が多くなるほど測定精度を高くすることができるが、処理負荷を考慮すると25〜300枚程度であることが好ましい。
エピタキシャルシリコンウェーハの表面に形成されるエピタキシャル膜の厚さは10μm以下であることが好ましく、3μm以下であることがさらに好ましい。エピタキシャル膜の厚さが50μmを超える厚いウェーハではナノトポグラフィを検出する必要が無い程度に厚さ分布に変化が生じるが、エピタキシャル膜の厚さが10μm以下、特に3μm以下の場合では基板起因のナノトポグラフィ成分とエピタキシャル起因のナノトポグラフィ成分との分離が難しく、本発明が有効だからである。
次に、各エピタキシャルシリコンウェーハの表面のナノトポグラフィマップを作成する(ステップS12)。エピタキシャル工程前後でのナノトポグラフィの測定値は、たとえばノッチを基準として、同一(または同種)のウェーハで同一の位置において比較される。
ナノトポグラフィは、0.2〜20mmの空間波長範囲内および一定の品質エリア内のウェーハ表面全体の非平面偏差として定義される。ウェーハ表面のナノトポグラフィの測定方法はSEMI規格M43-0301に従うが、図6を参照しながらナノトポグラフィの測定方法について簡単に説明する。
図6は、ウェーハ表面のナノトポグラフィの測定方法を説明するための模式図である。
ナノトポグラフィの測定では、まず図6(a)に示すようにウェーハ表裏面の凹凸を表す高さマップ(ハイトマップ)を作成する。次に図6(b)に示すようにフィルタリングによってハイトマップからミクロンオーダーの反りやうねりを除去してハイトマップを平坦化する。次に、図6(c)に示すようにウェーハ表面のフィルタリング済みハイトマップ(フィルタード・ハイトマップ)を任意のサイズのサイトにて、所定ピッチ(たとえば0.2mm)で走査し、各サイトのPV(Peak to Vary)値を算出し、全サイトのPV値の例えば99.95%の値を当該ウェーハの表面のナノトポグラフィ値とする。例えば、サイト数が1000個の場合、5番目に大きなPV値が当該ウェーハの表面のナノトポグラフィ値となる。こうして、すべてのサイトのナノトポグラフィ値を求めることにより、ウェーハ表面のナノトポグラフィマップが完成する。ウェーハ裏面についてもウェーハ表面と同様にナノトポグラフィを測定することができる。
また、ウェーハの中心を通過する直線上を所定ピッチで一方向に走査して、各サイトのPVを算出することも出来る。たとえば直径300mmのウェーハで、0.2mmピッチで6000個のデータを算出する。エピタキシャル工程要因のナノトポグラフィ成分が一定の位置に発生することが推定できる場合(たとえばリフトピンの影響が出やすい位置)や、一方向直線のデータで評価や判断ができる場合は、時間短縮にもなり有効である。
次に、複数枚のエピタキシャルシリコンウェーハのナノトポグラフィの重ね合わせマップを作成する(ステップS13)。図5(a)に示すように、各エピタキシャルシリコンウェーハのナノトポグラフィマップには基板要因のナノトポグラフィ成分とエピタキシャル工程要因のナノトポグラフィ成分の両方が含まれている。このうち、基板要因のナノトポグラフィ成分はシリコン基板ごとに基板面内にランダムに形成されるので重ね合わせによって平均化される。これに対し、エピタキシャル工程要因のナノトポグラフィ成分はエピタキシャル成長装置内のリフトピン16等の影響を受けてウェーハ面内の特定の位置に一定の傾向を持って出現するので、複数枚のエピタキシャルシリコンウェーハのナノトポグラフィマップを重ね合わせによって強調される。したがって、図5(b)に示すようにエピタキシャル工程要因のナノトポグラフィ成分を抽出することができる(ステップS14)。
その後、エピタキシャル工程要因のナノトポグラフィ成分の抽出結果は、エピタキシャル成長装置10におけるエピタキシャル成長条件に反映される。例えば、ナノトポグラフィがある基準範囲よりもプラス側或いはマイナス側に大きい場合にヒーター14の上下の加熱比率を変える等、エピタキシャル成長条件を調整してナノトポグラフィ品質を改善することができる。
以上説明したように、本実施形態によるエピタキシャルシリコンウェーハの品質評価方法は、複数枚のエピタキシャルシリコンウェーハのナノトポグラフィマップを重ね合わせることで基板要因のナノトポグラフィパターンが平均化され、エピタキシャル工程要因のナノトポグラフィパターンが強調されるので、エピタキシャル工程要因のナノトポグラフィ成分を容易に抽出することができる。したがって、エピタキシャル工程要因のナノトポグラフィ品質を数値化して定量的に評価することができ、工程管理を強化することができる。
図7は、本発明の第2の実施の形態によるエピタキシャルシリコンウェーハの品質評価方法を説明するためのフローチャートである。また図8は、第2の実施の形態によるエピタキシャルシリコンウェーハの品質評価方法を説明するための模式図である。
図7および図8に示すように、本実施形態による品質評価方法では、まずエピタキシャルシリコン膜3を形成する前のシリコン基板2の表面のナノトポグラフィマップを測定する(ステップS21、図8(a))。次に、エピタキシャル成長装置10を用いてシリコン基板2の表面にエピタキシャルシリコン膜3を形成してエピタキシャルシリコンウェーハ1を完成させた後(ステップS22)、このエピタキシャルシリコンウェーハ1の表面(エピタキシャルシリコン膜3の表面)のナノトポグラフィマップを測定する(ステップS23、図8(b))。その後、1枚のエピタキシャルシリコンウェーハのエピタキシャル工程前後に測定したナノトポグラフィマップの一方から他方を差し引く。これにより、基板要因のナノトポグラフィ成分が除去され、エピタキシャル工程要因のナノトポグラフィ成分だけが残る。したがって、図8(c)に示すように、エピタキシャル工程要因のナノトポグラフィ成分を抽出することができる(ステップS24、S25)。
以上説明したように、本実施形態によるエピタキシャルシリコンウェーハの品質評価方法は、エピタキシャル成長工程前後のウェーハのナノトポグラフィマップの差分からエピタキシャル工程要因のナノトポグラフィ成分を容易に抽出することができる。したがって、エピタキシャル工程要因のナノトポグラフィ品質を数値化して定量的に評価することができ、工程管理を強化することができる。
図9は、上述したエピタキシャルシリコンウェーハの品質評価方法を採用したエピタキシャルシリコンウェーハの製造方法を示すフローチャートである。
図9に示すように、本実施形態によるエピタキシャルシリコンウェーハ1の製造方法では、まずエピタキシャル成長装置10を用いて所定のエピタキシャル成長条件(第1のエピタキシャル成長条件)下でシリコン基板の表面にエピタキシャル膜を形成することによりエピタキシャルシリコンウェーハ(第1のエピタキシャルウェーハ)を製造する(ステップS31)。
次に、エピタキシャルシリコンウェーハの表面のナノトポグラフィマップを作成し(ステップS32)、ナノトポグラフィマップからエピタキシャルシリコンウェーハの基板要因のナノトポグラフィ成分を除去してエピタキシャル工程要因のナノトポグラフィ成分を抽出する(ステップS33)。エピタキシャル工程要因のナノトポグラフィ成分の抽出方法は図5〜図8に基づいて説明した通りである。
次に、得られたエピタキシャル工程要因のナノトポグラフィ成分を評価し、当該ナノトポグラフィが所定の高さ(閾値)を超える場合にはナノトポグラフィが改善されるように新たなエピタキシャル成長条件(第2のエピタキシャル成長条件)をエピタキシャル成長装置10に設定し(ステップS34Y、S35)、同じエピタキシャル成長装置10を用いて新たなエピタキシャル成長条件下でシリコン基板にエピタキシャル膜を形成することによりナノトポグラフィ品質が改善されたエピタキシャルシリコンウェーハ(第2のエピタキシャルウェーハ)を製造する(ステップS36)。またナノトポグラフィが所定の高さ(閾値)を超えない場合にはエピタキシャル成長装置10の設定を変更することなく処理を続ける(ステップS34N)。以上により、ナノトポグラフィ品質が改善された高品質なエピタキシャルシリコンウェーハ1を製造することができる。特に、所定の高さ(閾値)は、S/N値で3以上が好ましい。ここで、"S"はナノトポグラフィ値で、最大値から全体の値の平均値を引いた値とし、"N"は全体のナノトポグラフィ値の標準偏差とする。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態においては、エピタキシャルシリコン膜が形成されたエピタキシャルシリコンウェーハの表面(前面)のナノトポグラフィを評価対象とする場合について説明したが、本発明はそのような場合に限定されず、エピタキシャルシリコンウェーハの表面と裏面の両方のナノトポグラフィを評価対象としてもよく、裏面のナノトポグラフィのみを評価対象としてもよい。
また本実施形態においてはエピタキシャルシリコンウェーハを例に挙げたが、本発明はこれに限定されず、単結晶の基板上にエピタキシャル膜が形成された種々のエピタキシャルウェーハを対象とすることができる。
1 エピタキシャルシリコンウェーハ
2 シリコン基板
3 エピタキシャルシリコン膜
10 エピタキシャル成長装置
11 チャンバー
11a チャンバーのガス導入口
11b チャンバーのガス排出口
12 サセプタ
12a サセプタの凹部
12b サセプタのテーパー面
12c サセプタの底面
12d サセプタの貫通孔
13 回転シャフト
14 ヒーター
15 支持アーム
15a 貫通孔
16 リフトピン
17 リフトピン昇降機構
W ウェーハ

Claims (10)

  1. エピタキシャルウェーハのナノトポグラフィマップから基板要因のナノトポグラフィ成分を除去してエピタキシャル工程要因のナノトポグラフィ成分を抽出することを特徴とするエピタキシャルウェーハの品質評価方法。
  2. 同一のエピタキシャル成長装置を用いて製造された少なくとも一枚のエピタキシャルウェーハから求めた複数のナノトポグラフィマップを用いて前記エピタキシャル工程要因のナノトポグラフィ成分を抽出する、請求項1に記載のエピタキシャルウェーハの品質評価方法。
  3. 同一のエピタキシャル成長装置を用いて製造された複数枚のエピタキシャルウェーハのナノトポグラフィマップを測定し、前記複数枚のエピタキシャルウェーハの前記ナノトポグラフィマップを重ね合わせから前記エピタキシャル工程要因のナノトポグラフィ成分を抽出する、請求項1または2に記載のエピタキシャルウェーハの品質評価方法。
  4. エピタキシャル膜を形成する前の基板の第1のナノトポグラフィマップを測定し、エピタキシャル成長装置を用いてエピタキシャル膜を形成した後のエピタキシャルウェーハの第2のナノトポグラフィマップを測定し、前記第1および第2のナノトポグラフィマップの差分から前記エピタキシャル工程要因のナノトポグラフィ成分を抽出する、請求項1または2に記載のエピタキシャルウェーハの品質評価方法。
  5. 前記エピタキシャル成長装置は、チャンバーと、前記チャンバー内に設置された貫通孔を有するサセプタと、前記貫通孔に挿入され、前記サセプタ上に載置される基板を昇降自在に支持するリフトピンとを備え、前記サセプタ上にセットされた基板の表面にエピタキシャル膜を形成する、請求項2ないし4のいずれか一項に記載のエピタキシャルウェーハの品質評価方法。
  6. エピタキシャル成長装置を用いて第1のエピタキシャル成長条件下で第1の基板の表面に第1のエピタキシャル膜を形成することにより第1のエピタキシャルウェーハを製造する工程と、
    前記第1のエピタキシャルウェーハの表面のナノトポグラフィマップを測定する工程と、
    前記ナノトポグラフィマップから前記第1のエピタキシャルウェーハの基板要因のナノトポグラフィ成分を除去してエピタキシャル工程要因のナノトポグラフィ成分を抽出する工程と、
    前記エピタキシャル工程要因のナノトポグラフィ成分が所定の高さを超える場合に、第1のエピタキシャル成長条件とは異なる第2のエピタキシャル成長条件を前記エピタキシャル成長装置に設定し、当該エピタキシャル成長装置を用いて前記第2のエピタキシャル成長条件下で第2の基板に第2のエピタキシャル膜を形成することにより第2のエピタキシャルウェーハを製造する工程とを備えることを特徴とするエピタキシャルウェーハの製造方法。
  7. 同一のエピタキシャル成長装置を用いて製造された複数枚の前記第1のエピタキシャルウェーハのナノトポグラフィマップを測定し、前記複数枚の前記第1のエピタキシャルウェーハの前記ナノトポグラフィマップを重ね合わせから前記エピタキシャル工程要因のナノトポグラフィ成分を抽出する、請求項6に記載のエピタキシャルウェーハの製造方法。
  8. エピタキシャル膜を形成する前の前記第1の基板の第1のナノトポグラフィマップを測定し、前記エピタキシャル成長装置を用いて前記第1のエピタキシャル膜を形成した後の前記第1のエピタキシャルウェーハの第2のナノトポグラフィマップを測定し、前記第1および第2のナノトポグラフィマップの差分から前記エピタキシャル工程要因のナノトポグラフィ成分を抽出する、請求項6に記載のエピタキシャルウェーハの製造方法。
  9. 前記エピタキシャル成長装置は、チャンバーと、前記チャンバー内に設置された貫通孔を有するサセプタと、前記貫通孔に挿入され、前記サセプタ上に載置される基板を昇降自在に支持するリフトピンとを備え、前記サセプタ上にセットされた前記第1の基板の表面に前記第1のエピタキシャル膜を形成し、前記サセプタ上にセットされた前記第2の基板の表面に前記第2のエピタキシャル膜を形成する、請求項6ないし8のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  10. 前記サセプタ上にセットされたとき前記リフトピンと平面視で重なる位置における前記エピタキシャル工程要因のナノトポグラフィ成分が所定の高さ以下となるように前記第2のエピタキシャル成長条件を調整する、請求項9に記載のエピタキシャルウェーハの製造方法。
JP2016011364A 2016-01-25 2016-01-25 エピタキシャルウェーハの品質評価方法および製造方法 Active JP6500792B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016011364A JP6500792B2 (ja) 2016-01-25 2016-01-25 エピタキシャルウェーハの品質評価方法および製造方法
TW105128873A TWI625808B (zh) 2016-01-25 2016-09-07 磊晶矽晶圓之品質評價方法以及製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016011364A JP6500792B2 (ja) 2016-01-25 2016-01-25 エピタキシャルウェーハの品質評価方法および製造方法

Publications (2)

Publication Number Publication Date
JP2017135139A true JP2017135139A (ja) 2017-08-03
JP6500792B2 JP6500792B2 (ja) 2019-04-17

Family

ID=59502849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016011364A Active JP6500792B2 (ja) 2016-01-25 2016-01-25 エピタキシャルウェーハの品質評価方法および製造方法

Country Status (2)

Country Link
JP (1) JP6500792B2 (ja)
TW (1) TWI625808B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153228A (ja) * 2002-09-04 2004-05-27 Hitachi Ltd 欠陥情報解析方法およびその装置
JP2009267159A (ja) * 2008-04-25 2009-11-12 Sumco Techxiv株式会社 半導体ウェーハの製造装置及び方法
JP2010034476A (ja) * 2008-07-31 2010-02-12 Sumco Corp エピタキシャルウェーハの製造方法及びそれに用いられるウェーハの保持具
JP2011023422A (ja) * 2009-07-13 2011-02-03 Sumco Corp エピタキシャルウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092993B2 (ja) * 2002-09-13 2008-05-28 信越半導体株式会社 単結晶育成方法
JP4899445B2 (ja) * 2005-11-22 2012-03-21 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
WO2007091638A1 (ja) * 2006-02-09 2007-08-16 Sumco Techxiv Corporation サセプタおよびエピタキシャルウェハの製造装置
DE112010004362T5 (de) * 2009-07-08 2012-12-13 Sumco Corporation Epitaxialwafer und verfahren zur herstellung desselben

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153228A (ja) * 2002-09-04 2004-05-27 Hitachi Ltd 欠陥情報解析方法およびその装置
JP2009267159A (ja) * 2008-04-25 2009-11-12 Sumco Techxiv株式会社 半導体ウェーハの製造装置及び方法
JP2010034476A (ja) * 2008-07-31 2010-02-12 Sumco Corp エピタキシャルウェーハの製造方法及びそれに用いられるウェーハの保持具
JP2011023422A (ja) * 2009-07-13 2011-02-03 Sumco Corp エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW201737375A (zh) 2017-10-16
TWI625808B (zh) 2018-06-01
JP6500792B2 (ja) 2019-04-17

Similar Documents

Publication Publication Date Title
TWI496962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
TWI420003B (zh) 經磊晶塗覆的矽晶圓的製造方法
JP5158093B2 (ja) 気相成長用サセプタおよび気相成長装置
TWI680507B (zh) 晶圓研磨方法
JP6045542B2 (ja) 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
JP5834632B2 (ja) サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP5565472B2 (ja) サセプタ及びエピタキシャルウェーハの製造方法
JP5264977B2 (ja) エピタキシャル被覆された半導体ウェハの製造方法
JP6459801B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5750339B2 (ja) 気相成長方法及び気相成長装置
JP2012142485A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ
JP2016092129A (ja) リフトピン、該リフトピンを用いたエピタキシャル成長装置およびエピタキシャルウェーハの製造方法
JP5704461B2 (ja) 枚葉式エピタキシャルウェーハ製造装置およびそれを用いたエピタキシャルウェーハの製造方法
JP2018538691A (ja) 堆積チャンバでエピタキシャル層を有する半導体ウエハを製造する方法、エピタキシャル層を有する半導体ウエハを製造する装置、およびエピタキシャル層を有する半導体ウエハ
JP2000103696A (ja) シリコンエピタキシャルウェ―ハおよびその製造方法
CN207362367U (zh) 外延涂覆的硅晶片
JP6500792B2 (ja) エピタキシャルウェーハの品質評価方法および製造方法
JP2019096639A (ja) サセプタ、エピタキシャルウェーハの製造方法
CN109216222B (zh) 晶片评价方法和外延晶片的制造方法
JPWO2020071308A1 (ja) サセプタ
JP2004022677A (ja) 半導体ウエーハ
TW201837989A (zh) 磊晶晶圓之製造方法與製造設備
KR102410366B1 (ko) 접합 웨이퍼의 제조 방법
JP6844529B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
KR20100121837A (ko) 가장자리의 평탄도가 제어된 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6500792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250