JP2012142485A - エピタキシャルウェーハの製造方法、エピタキシャルウェーハ - Google Patents
エピタキシャルウェーハの製造方法、エピタキシャルウェーハ Download PDFInfo
- Publication number
- JP2012142485A JP2012142485A JP2011000565A JP2011000565A JP2012142485A JP 2012142485 A JP2012142485 A JP 2012142485A JP 2011000565 A JP2011000565 A JP 2011000565A JP 2011000565 A JP2011000565 A JP 2011000565A JP 2012142485 A JP2012142485 A JP 2012142485A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- epitaxial
- single crystal
- crystal substrate
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】一面10a側に第一のエピタキシャル層11を形成したシリコン単結晶基板10は、次に、堆積物除去工程を行う。この堆積物除去工程では、シリコン単結晶基板10の面取り部10cを、例えば鏡面研磨することによって、第一の成長工程S1で生じた堆積物Pを除去する。
【選択図】図2
Description
一方、パワーMOS、IGBT用などのエピタキシャルウェーハを製造する場合、ボロンや砒素が高濃度にドープされたシリコン単結晶基板が用いられる。高濃度にドープされた基板を用いてエピタキシャル成長を行うと、基板中のドーパントが一旦、気相中に飛び出し、再びエピタキシャル層中に取り込まれる現象、いわゆるオートドーピング(オートドープ)が生じる。オートドープが生じると、エピタキシャル層の抵抗率分布が悪化してしまうことが知られている。
同様の理由から、エピタキシャルウェーハの周縁領域では、異型ドーパントを使用した場合に、エピタキシャル層の表面近傍の抵抗率が周縁に向かって急激に上昇するように打ち消しあう、さらには反転しない状態となる可能性がある。
通常、シリコン単結晶基板の端部には、仕様に応じて種々の形状の面取り加工(フルラウンド形状、テーパー面取り、非対称面取りなど)が施され、幅数百μm程度の面取り部が形成されるため、シリコン単結晶基板の表面上にエピタキシャル成長処理を行うと、不可避的に面取り部にもシリコン層が堆積する。このシリコン層の堆積はエピタキシャル成長処理が施されるシリコン単結晶基板の表面側に限らず、シリコン単結晶基板の端部から裏面側にまで成長ガスが回り込み、シリコン単結晶基板の裏面側の面取り部にまでシリコン層が堆積する。
このため、シリコン単結晶基板の表面上に第一のエピタキシャル層を形成した場合、高濃度のドーパントを有するシリコン層が面取り部に堆積し、第二のエピタキシャル層の形成時に、面取り部上に堆積したシリコン堆積物からドーパントが揮発し第一のエピタキシャル層に取り込まれ、第二のエピタキシャル層の周縁部のドーパント濃度が高まるものと結論付けた。現状、シリコン単結晶基板の面取り部へのシリコン層の堆積を防止する技術は確立されていない。
すなわち、本発明のエピタキシャルウェーハの製造方法は、シリコン単結晶基板の一面側に、第一のエピタキシャル層を成長させる第一の成長工程と、該第一の成長工程の後に、前記シリコン単結晶基板の面取り部に堆積しているシリコン堆積物を除去する堆積物除去工程と、該堆積物除去工程の後に、前記第一のエピタキシャル層に重ねて、第二のエピタキシャル層を成長させる第二の成長工程と、を少なくとも備えたことを特徴とする。
また、シリコン単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く、かつ、前記第一のエピタキシャル層のドーパント濃度は、前記第二のエピタキシャル層よりも高ければよい。
さらに、本発明においては、上記の第一の成長工程と堆積物除去工程と第二の成長工程とを有していれば、これ以外の層を成長させる成長工程や、他の処理工程を有することができる。これにより、2層のみならずたとえば3層以上とされる多層のエピタキシャル層を成長させるウェーハの製造にも適用することができる。さらに、他の層を積層した後に上記の第一の成長工程と堆積物除去工程と第二の成長工程とをおこなうこと、あるいは、上記の第一の成長工程と堆積物除去工程と第二の成長工程とをおこなった後に、他の層を積層することも可能である。
エピタキシャルウェーハ(エピタキシャルシリコンウェーハ)1は、例えば、p型のシリコン単結晶基板10と、このシリコン単結晶基板10の一面側10aに形成されたp+型の第一のエピタキシャル層11と、p型の第二のエピタキシャル層12とから構成されたp/p+/p型のエピタキシャルウェーハである。なお、p+型とは、抵抗率1mΩcm〜100mΩcmに相当する濃度であり、p型とは抵抗率0.1〜1000Ωcmに相当する濃度を意味する。
このドーパントが高濃度に添加された第一のエピタキシャル層11は、デバイス工程において、バッファー層やゲッタリング層として有効に機能する。
図2は、本発明の一実施形態であるエピタキシャルウェーハの製造方法を段階的に示した概略断面図である。また、図3は、エピタキシャルウェーハの製造工程を示したフローチャートである。
これにより、第一および第二のエピタキシャル層の形成処理時にウェーハそのものからのオートドープを防止でき、エピタキシャル層の抵抗ばらつきを防止することができる。なお、シリコン単結晶基板および各エピタキシャル層のドーパント極性は、p型(ボロン)でも、n型(リン、砒素、アンチモンなど)でもよく、目的とする製品使用に応じて 適宜選定すればよい。
以下、シリコン単結晶基板10に第一のエピタキシャル層11や第二のエピタキシャル層12を形成するためのエピタキシャル成長装置の一例を説明する。
エピタキシャル成長装置101は、その内部にエピタキシャル層の形成室(以下、層形成室という。)102を有している。この層形成室102は、上側ドーム103と、下側ドーム104と、これらドーム103及び104を固定支持するドーム取り付け体105とを備えている。上側ドーム103および下側ドーム104は、石英などの透明な材料から構成され、装置101の上方および下方に複数配置されたハロゲンランプ106により、サセプタ110およびシリコンウェーハWが加熱される。
以上のような第一の成長工程S1を経て、シリコン単結晶基板10の一面側10aに第一のエピタキシャル層11が形成される。なお、本実施形態として、シリコン単結晶基板10の面取り部の形状例として丸みを帯びたラウンド形状のものを示したが、これに限定されるものではなく、基板端部の表裏面をテーパー形状としたもの、表裏面のテーパー長さを異ならせた非対称面取り形状でもよい。
以下に、こうした堆積物除去工程S2の一例を具体的に詳述する。
堆積物除去工程S2は、研削、研磨、枚葉エッチングなど、部分的なシリコン除去処理が可能な手法ではあればその手段は限定されないが、面取り部1bの形状を精密に制御する観点からは鏡面研磨処理が望ましく、鏡面研磨処理としては上述した研磨布による鏡面研磨処理以外に、公知のテープ方式研磨やホイール式研磨処理なども採用することができる。
また、面取り部10c以外のシリコン単結晶基板10の裏面側にも第一のエピタキシャル層11と同じ成分のシリコン堆積物Pが堆積している場合は、これを除去するように鏡面研磨処理を施すことが望ましい。
なお、シリコン堆積物Pの有無は周知のFTIR(Fourier Transforn Infrared)法や分光エリプソン法など、光学式の非破壊検査で確認することができる。
また、通常、エピタキシャル成長処理前のシリコン単結晶基板は、その面取り部に鏡面研磨が施されるが、この鏡面研磨処理工程を省略し、堆積物除去工程S2で実施する鏡面研磨処理に代えることができる。
シリコン単結晶基板として、テーパー面取り加工された、直径300mm、結晶方位(100)、リン(P)をドープしたn−型で比抵抗が10.0Ω・cmのものを用いた。
第一のエピタキシャル層としては、ボロン(B)をドープしたp+型で比抵抗が0.008Ω・cm、層の厚みが1.2μmとした。
第二のエピタキシャル層としては、ボロンをドープしたp型で比抵抗が3.5Ω・cm、層の厚みが6.5μmとした。
こうした構成のエピタキシャルウェーハのうち、一方を第一のエピタキシャル層の形成後に面取り部に形成された堆積物を除去せずに、そのまま第二のエピタキシャル層を積層した比較例(従来例)とした。
また、もう一方を、第一のエピタキシャル層の形成後に、面取り部に形成された堆積物を研磨除去(堆積物除去工程)した後、第二のエピタキシャル層を積層した本発明例とした。
一方、第一のエピタキシャル層の形成後に堆積物を研磨除去してから第二のエピタキシャルを形成した本発明のエピタキシャルウェーハでは、第一のエピタキシャル層の深さ方向における抵抗率がほぼ一定のエピタキシャル層となっていることが分かる。
また、図11に示す結果から明らかなように、比較例のエピタキシャルウェーハでは、第一のエピタキシャル層は周縁領域において抵抗率が大きく低下し、本発明例のエピタキシャルウェーハでは、周縁領域まで抵抗率がほぼ一定のエピタキシャル層となっていることが確認された。
同様に、シリコン単結晶基板として、テーパー面取り加工された、直径300mm、結晶方位(100)、ボロンをドープしたp−型で比抵抗が25.0Ω・cmのものを用い、第一のエピタキシャル層としては、ボロンをドープしたp型で比抵抗が0.002Ω・cm、層の厚みが1.6μmとし、第二のエピタキシャル層としては、リンをドープしたn−型で比抵抗が20.0Ω・cm、層の厚みが5.5μmとした。
一方、第一のエピタキシャル層の形成後に、面取り部に形成された堆積物を研磨除去(堆積物除去工程)した後、第二のエピタキシャル層を積層したエピタキシャルウェーハでは、周縁領域までn−型のエピタキシャル層となっていることが確認された。
Claims (5)
- シリコン単結晶基板の一面側に、第一のエピタキシャル層を成長させる第一の成長工程と、
該第一の成長工程の後に、前記シリコン単結晶基板の面取り部に堆積しているシリコン堆積物を除去する堆積物除去工程と、
該堆積物除去工程の後に、前記第一のエピタキシャル層に重ねて、第二のエピタキシャル層を成長させる第二の成長工程と、を少なくとも備えたことを特徴とするエピタキシャルウェーハの製造方法。 - 前記堆積物除去工程は、前記シリコン堆積物を研磨する工程であることを特徴とする請求項1記載のエピタキシャルウェーハの製造方法。
- シリコン単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く、
かつ、前記第一のエピタキシャル層のドーパント濃度は、前記第二のエピタキシャル層の濃度よりも高いことを特徴とする請求項1または2記載のエピタキシャルウェーハの製造方法。 - 前記第一のエピタキシャル層のドーパント濃度は1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下であることを特徴とする請求項3記載のエピタキシャルウェーハの製造方法。
- シリコン単結晶基板の一面側に、
1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下のドーパント濃度を有する第一のエピタキシャル層と、
前記第一のエピタキシャル層上に形成され、前記第一のエピタキシャル層のドーパント濃度よりもドーパント濃度が低い第二のエピタキシャル層とを
少なくとも備え、
前記単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のドーパント濃度と同じか、それよりも低く、
前記シリコン単結晶基板の面取り部に1.0×1018atoms/cm3以上、1.0×1021atoms/cm3以下のドーパント濃度を有するシリコン堆積物を有さないエピタキシャルウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011000565A JP5757088B2 (ja) | 2011-01-05 | 2011-01-05 | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011000565A JP5757088B2 (ja) | 2011-01-05 | 2011-01-05 | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012142485A true JP2012142485A (ja) | 2012-07-26 |
JP5757088B2 JP5757088B2 (ja) | 2015-07-29 |
Family
ID=46678446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011000565A Active JP5757088B2 (ja) | 2011-01-05 | 2011-01-05 | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5757088B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014024404A1 (ja) * | 2012-08-09 | 2014-02-13 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
WO2014192411A1 (ja) * | 2013-05-29 | 2014-12-04 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
JP2014241380A (ja) * | 2013-06-12 | 2014-12-25 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
WO2015133064A1 (ja) * | 2014-03-05 | 2015-09-11 | 信越半導体株式会社 | 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ |
JP6963265B1 (ja) * | 2020-10-09 | 2021-11-05 | 彰一 高見澤 | シリコンエピタキシャルウェーハの製造方法 |
JP6978641B1 (ja) * | 2020-09-17 | 2021-12-08 | 日本碍子株式会社 | Iii族元素窒化物半導体基板 |
WO2022059244A1 (ja) * | 2020-09-17 | 2022-03-24 | 日本碍子株式会社 | Iii族元素窒化物半導体基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108807138A (zh) * | 2017-04-28 | 2018-11-13 | 胜高股份有限公司 | 硅晶圆及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62128520A (ja) * | 1985-11-29 | 1987-06-10 | Kyushu Denshi Kinzoku Kk | 半導体ウエ−ハ及びその製造方法 |
JPH03295235A (ja) * | 1990-04-12 | 1991-12-26 | Toshiba Corp | エピタキシャルウェーハの製造方法 |
JPH09246196A (ja) * | 1996-03-09 | 1997-09-19 | Shin Etsu Handotai Co Ltd | シリコン単結晶およびシリコン単結晶薄膜の製造方法 |
JPH1070080A (ja) * | 1996-08-27 | 1998-03-10 | Shin Etsu Handotai Co Ltd | 気相成長用シリコン単結晶基板の製造方法 |
JP2002164286A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板およびシリコンエピタキシャルウェーハの製造方法 |
-
2011
- 2011-01-05 JP JP2011000565A patent/JP5757088B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62128520A (ja) * | 1985-11-29 | 1987-06-10 | Kyushu Denshi Kinzoku Kk | 半導体ウエ−ハ及びその製造方法 |
JPH03295235A (ja) * | 1990-04-12 | 1991-12-26 | Toshiba Corp | エピタキシャルウェーハの製造方法 |
JPH09246196A (ja) * | 1996-03-09 | 1997-09-19 | Shin Etsu Handotai Co Ltd | シリコン単結晶およびシリコン単結晶薄膜の製造方法 |
JPH1070080A (ja) * | 1996-08-27 | 1998-03-10 | Shin Etsu Handotai Co Ltd | 気相成長用シリコン単結晶基板の製造方法 |
JP2002164286A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板およびシリコンエピタキシャルウェーハの製造方法 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014024404A1 (ja) * | 2012-08-09 | 2014-02-13 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
JP2014036153A (ja) * | 2012-08-09 | 2014-02-24 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ |
KR20150023940A (ko) * | 2012-08-09 | 2015-03-05 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 |
KR101659380B1 (ko) | 2012-08-09 | 2016-09-23 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 |
US9631297B2 (en) | 2012-08-09 | 2017-04-25 | Sumco Corporation | Method of producing epitaxial silicon wafer and epitaxial silicon wafer |
WO2014192411A1 (ja) * | 2013-05-29 | 2014-12-04 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
US9691608B2 (en) | 2013-05-29 | 2017-06-27 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
CN105164322A (zh) * | 2013-05-29 | 2015-12-16 | 住友电气工业株式会社 | 碳化硅衬底,碳化硅半导体器件以及制造碳化硅衬底和碳化硅半导体器件的方法 |
JP2014241380A (ja) * | 2013-06-12 | 2014-12-25 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US9966437B2 (en) | 2013-06-12 | 2018-05-08 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device |
KR20160130763A (ko) * | 2014-03-05 | 2016-11-14 | 신에쯔 한도타이 가부시키가이샤 | 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼 |
CN106068546A (zh) * | 2014-03-05 | 2016-11-02 | 信越半导体株式会社 | 半导体外延晶圆的制造方法及半导体外延晶圆 |
JP2015170648A (ja) * | 2014-03-05 | 2015-09-28 | 信越半導体株式会社 | 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ |
US9938638B2 (en) | 2014-03-05 | 2018-04-10 | Shin-Etsu Handotai Co., Ltd. | Method for producing semiconductor epitaxial wafer and semiconductor epitaxial wafer |
WO2015133064A1 (ja) * | 2014-03-05 | 2015-09-11 | 信越半導体株式会社 | 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ |
KR102143988B1 (ko) * | 2014-03-05 | 2020-08-12 | 신에쯔 한도타이 가부시키가이샤 | 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼 |
JP6978641B1 (ja) * | 2020-09-17 | 2021-12-08 | 日本碍子株式会社 | Iii族元素窒化物半導体基板 |
WO2022059244A1 (ja) * | 2020-09-17 | 2022-03-24 | 日本碍子株式会社 | Iii族元素窒化物半導体基板 |
US11862689B2 (en) | 2020-09-17 | 2024-01-02 | Ngk Insulators, Ltd. | Group-III element nitride semiconductor substrate |
JP6963265B1 (ja) * | 2020-10-09 | 2021-11-05 | 彰一 高見澤 | シリコンエピタキシャルウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5757088B2 (ja) | 2015-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5757088B2 (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ | |
JP5479390B2 (ja) | シリコンウェーハの製造方法 | |
JP2007084428A (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
TW201937541A (zh) | 磷化銦基板、磷化銦基板之檢查方法、及磷化銦基板之製造方法 | |
JP2013051290A (ja) | サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法 | |
TWI435377B (zh) | Epitaxial silicon wafers and their manufacturing methods | |
JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2010135598A (ja) | エピタキシャルウェーハの製造方法 | |
JP6150075B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP5347791B2 (ja) | 半導体エピタキシャルウエーハの製造方法 | |
JP5589867B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP5359991B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
JP2012114138A (ja) | シリコンウェーハのエピタキシャル成長方法 | |
TWI474389B (zh) | 矽磊晶晶圓的製造方法 | |
WO2019098033A1 (ja) | サセプタ、エピタキシャルウェーハの製造方法 | |
JP2021095584A (ja) | 炭化ケイ素多結晶基板の製造方法 | |
JP5140990B2 (ja) | エピタキシャルシリコンウエーハの製造方法 | |
JP2013191889A (ja) | シリコンエピタキシャルウェーハ | |
US20150011079A1 (en) | Method for manufacturing silicon epitaxial wafer | |
JP2010021441A (ja) | エピタキシャル基板ウェーハ | |
JP2023113512A (ja) | エピタキシャルウェーハの製造方法 | |
JP2011108745A (ja) | エピタキシャルウェーハ及びその製造方法 | |
JP2013045805A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2014013835A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
KR20180134907A (ko) | 에피택셜 웨이퍼의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5757088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |