KR101659380B1 - 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 - Google Patents

에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 Download PDF

Info

Publication number
KR101659380B1
KR101659380B1 KR1020157002970A KR20157002970A KR101659380B1 KR 101659380 B1 KR101659380 B1 KR 101659380B1 KR 1020157002970 A KR1020157002970 A KR 1020157002970A KR 20157002970 A KR20157002970 A KR 20157002970A KR 101659380 B1 KR101659380 B1 KR 101659380B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
epitaxial layer
epitaxial
value
orientation
Prior art date
Application number
KR1020157002970A
Other languages
English (en)
Other versions
KR20150023940A (ko
Inventor
카즈히로 나라하라
스미히사 마스다
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20150023940A publication Critical patent/KR20150023940A/ko
Application granted granted Critical
Publication of KR101659380B1 publication Critical patent/KR101659380B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24488—Differential nonuniformity at margin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(과제) 주연부(周緣部)에 있어서의 평탄도가 높은 에피택셜 실리콘 웨이퍼의 제조 방법 및 이에 따라 얻어지는 에피택셜 실리콘 웨이퍼를 제공한다.
(해결 수단) 겉면(23)의 면방위가 (100)면 또는 (110)면이며, 겉면(23)측의 단부(端部)의 모따기폭 A1이 200㎛ 이하인 실리콘 웨이퍼(2)의 겉면(23) 상에 에피택셜층(3)을 형성하는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼의 제조 방법이다.

Description

에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼{METHOD OF PRODUCING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER}
본 발명은, 실리콘 웨이퍼의 편면(片面) 상에 에피택셜층을 형성하는 에피택셜 실리콘 웨이퍼의 제조 방법 및 이에 따라 얻어지는 에피택셜 웨이퍼에 관한 것이다.
에피택셜 실리콘 웨이퍼는, 기판이 되는 실리콘 웨이퍼의 편면에 실리콘 소스 가스를 분사하여 에피택셜층을 성장시킨 웨이퍼로서, 메모리계 소자, 로직계 소자, 촬상 소자 등의 폭넓은 용도에 사용되고 있다.
이들 반도체 소자의 집적도의 향상을 위해서는, 에피택셜 실리콘 웨이퍼의 평탄도는 중요한 요소 중 하나이기 때문에, 평탄도가 높은 에피택셜 실리콘 웨이퍼가 강하게 요구되고 있다. 또한, 에피택셜 실리콘 웨이퍼 1매로부터 보다 많은 반도체 소자를 만들기 위해서도, 웨이퍼의 전체면, 특히 에지부(웨이퍼 단부(端部))까지 평탄한 형상이 요구되어 지고 있다. 웨이퍼면의 플래트니스(flatness;평탄도)를 측정할 때의 에지 제외 영역(Edge Exclusion)은, 종래, 웨이퍼 에지로부터 3㎜였던 것이, 최근에는, 2㎜로 진행되고 있으며, 나아가서는 1㎜까지의 축소화도 요구되고 있다.
여기에서, 도 10(A), 도 10(B)를 이용하여, 실리콘 웨이퍼의 (100)면 상에 에피택셜층을 성장시킨 경우의 에피택셜층의 막두께 분포에 대해서 설명한다.
도 10(B)에 나타낸 <110>방위를 기준 결정 방위(reference crystal orientation)로 한다. 도 10(B)에 있어서의 <110>방위는, 도 10(A)에 있어서, 0도(360도), 90도, 180도, 270도에 대응하고, 도 10(B)에 있어서의 <100>방위는, 도 10(A)에 있어서의 45도, 135도, 225도, 315도에 각각 대응한다. 또한, 도 10(A)에서는, 에피택셜 웨이퍼의 외주단(外周端)으로부터 내측에 각각 1㎜, 2㎜, 3㎜ 들어간 곳의 둘레 방향의 에피택셜층의 막두께 프로파일을 나타내고 있다.
도 10(A)로부터 알 수 있는 바와 같이, <100>방위의 주연부(周緣部)(에피택셜 웨이퍼의 외주단으로부터 1∼3㎜ 정도의 에피택셜 표면 주변 영역)에서는 에피택셜층이 얇고, <110>방위의 주연부에서는 에피택셜층이 두꺼워, 주연부에 있어서의 에피택셜층의 막두께에 둘레 방향에서 주기적인 변화가 발생하고 있다. 이것은, <100>방위의 주연부에서는 에피택셜층의 성장 속도가 느리고, <110>방위의 주연부에서는 성장 속도가 빠르기 때문이다. 이와 같이, 에피택셜 실리콘 웨이퍼의 주연부에서의 에피택셜층의 성장 속도가, 하지(base)가 되는 실리콘 웨이퍼의 결정 방위에 의존하는 성질은 성장 속도 방위 의존성(growth rate orientation dependence)이라고 불린다. 이러한 성장 속도 방위 의존성이, 에피택셜 실리콘 웨이퍼의 주연부의 평탄도 악화의 요인이 된다. 또한, 에피택셜 실리콘 웨이퍼의 외주단에 가까워질수록, 에피택셜층의 막두께의 둘레 방향에서의 최대값과 최소값의 차이가 커지는 것도 도 10(A)로부터 알 수 있다. 이것은, 에피택셜층의 성장 속도 방위 의존성이 외주단에 가까워질수록 강하기 때문이다.
이와 같이, 에피택셜 실리콘 웨이퍼의 주연부에서는, 외주단에 가까워질수록 에피택셜층의 성장 속도가 결정 방위에 의존하여, 에피택셜층의 막두께에 둘레 방향에서 주기적인 변화가 크게 발생하기 때문에, 주연부에 있어서의 평탄화는, 특히 외주단에 가까워질수록 곤란하다는 것이 알려져 있다. 이 현상은, 실리콘 웨이퍼의 (110)면 상에 에피택셜층을 성장시키는 경우에도 발생한다.
지금까지, 에피택셜층 표면의 평탄화에 대해서는, 에피택셜층의 형성 후에 당해 에피택셜층 표면을 경면 연마(mirror polishing)하여 평탄도를 높이는 방법(특허문헌 1)이나, 에피택셜층을 성장시킬 때에 공급하는 원료 가스 흐름을 지름 방향으로 조정하는 방법(특허문헌 2) 등이 알려져 있다.
일본공개특허공보 평4-122023호 일본공개특허공보 2000-269147호
그러나, 특허문헌 1에 기재된 제조 방법에서는, 에피택셜층 표면을 경면 연마하는 공정을 추가할 필요가 있기 때문에 제조 비용의 상승을 초래하고, 또한 연마 가공에 의한 에피택셜층으로의 가공 손상의 우려도 있다. 또한, 에피택셜층 표면으로의 경면 연마는 기본적으로 면내 균일하게 등량(等量)의 연마가 행해지기 때문에, 둘레 방향의 성장 속도 방위 의존성은 거의 억제할 수 없다. 특허문헌 2에 기재된 방법에서는, 에피택셜층의 지름 방향의 막두께 분포를 조정할 수 있기는 하지만, 둘레 방향의 막두께 분포는 조정할 수 없어, 성장 속도 방위 의존성에 의한 주연부에 있어서의 평탄도의 악화를 개선할 수 없다.
그래서 본 발명은, 상기 과제를 감안하여, 주연부에 있어서의 평탄도가 높은 에피택셜 실리콘 웨이퍼의 제조 방법 및 이에 따라 얻어지는 에피택셜 실리콘 웨이퍼를 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위해 본 발명자들은 예의 검토를 거듭한 결과, 이하에 서술하는 인식을 얻었다.
즉, 에피택셜 성장시키는 면의 결정면이 (100)면 또는 (110)면인 경우, 앞서 서술한 성장 속도 방위 의존성이 발현될 수 있지만, 성장시키는 면측의 단부의 모따기폭(width of chamfer)을, 종래 사용되는 범위보다도 좁은 200㎛ 이하로 함으로써 성장 속도 방위 의존성을 억제할 수 있는 것을 발견했다. 이러한 실리콘 웨이퍼 상에 에피택셜층을 성장시키면, 성장 속도 방위 의존성을 억제하여 주연부에 있어서의 평탄도가 높은 에피택셜 실리콘 웨이퍼를 얻을 수 있다. 본 발명자들은 이러한 인식에 기초하여, 본 발명을 완성시키기에 이르렀다.
본 발명의 요지 구성은 이하와 같다.
본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법은,
편면의 면방위가 (100)면 또는 (110)면이며, 당해 편면측의 단부의 모따기폭이 200㎛ 이하인 실리콘 웨이퍼의, 상기 편면 상에 에피택셜층을 형성하는 것을 특징으로 한다.
또한, 본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법은, 상기 실리콘 웨이퍼의 중심부에 있어서의 상기 에피택셜층의 막두께가 2∼10㎛인 것이 바람직하다.
또한, 본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법은, 상기 실리콘 웨이퍼의 상기 편면측의 단부의 모따기폭이 100㎛ 이상인 것이 바람직하다.
또한, 본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법은, 상기 실리콘 웨이퍼의 타면측의 단부의 모따기폭이 300∼400㎛인 것이 바람직하다.
또한, 본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법은, 상기 에피택셜층의 표면에 있어서, 하기에 정의되는 PV값을 12.5 이하로 제어하는 것이 바람직하다.
기
PV값은, 에지 제외 영역을 1㎜로 한 ESFQR의, 결정 방위마다의 평균값 중, 최대값으로부터 최소값을 뺀 값(㎚)을, 상기 실리콘 웨이퍼의 중심부에 있어서의 상기 에피택셜층의 막두께(㎛)로 나눈 값으로 한다.
또한, 본 발명에 의한 에피택셜 실리콘 웨이퍼는,
편면의 면방위가 (100)면 또는 (110)면이며, 당해 편면측의 단부의 모따기폭이 200㎛ 이하인 실리콘 웨이퍼와,
당해 실리콘 웨이퍼의 상기 편면 상에 형성된 에피택셜층을 갖는 에피택셜 실리콘 웨이퍼로서,
상기 에피택셜층의 표면에 있어서, 하기에 정의되는 PV값이 12.5 이하인 것을 특징으로 한다.
기
PV값은, 에지 제외 영역을 1㎜로 한 ESFQR의, 결정 방위마다의 평균값 중, 최대값으로부터 최소값을 뺀 값(㎚)을, 상기 실리콘 웨이퍼의 중심부에 있어서의 상기 에피택셜층의 막두께(㎛)로 나눈 값으로 한다.
또한, 본 발명에 의한 에피택셜 실리콘 웨이퍼는, 상기 실리콘 웨이퍼의 중심부에 있어서의 상기 에피택셜층의 막두께가 2∼10㎛인 것이 바람직하다.
또한, 본 발명에 의한 에피택셜 실리콘 웨이퍼는, 상기 실리콘 웨이퍼의 타면측의 단부의 모따기폭이 300∼400㎛인 것이 바람직하다.
본 발명에 의하면, 실리콘 웨이퍼의 에피택셜 성장시키는 면의 단부의 모따기폭을 200㎛ 이하로 하고, 그 후에 에피택셜층을 형성했기 때문에, 성장 속도 방위 의존성을 억제할 수 있고, 주연부에 있어서의 평탄도가 높은 에피택셜 실리콘 웨이퍼의 제조 방법 및 이에 따라 얻어지는 에피택셜 실리콘 웨이퍼를 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 실리콘 웨이퍼의 (100)면 상에 에피택셜층을 형성한 에피택셜 실리콘 웨이퍼의 개략도로서, 도 1(A)는 <100>방위를 따른 단면도(斷面圖)이며, 도 1(B)는 <110>방위를 따른 단면도이다.
도 2(A)는, 본 발명의 일 실시 형태에 따른 에피택셜 실리콘 웨이퍼의 기준 결정 방위로부터의 각도와 에피택셜층의 막두께와의 관계를 나타내는 도면이며, 도 2(B)는, 도 2(A)를 45도 주기화한 도면이다.
도 3은 본 발명의 일 실시 형태에 따른 에피택셜 실리콘 웨이퍼의 표면에 있어서의 ESFQR을 설명하기 위한 도면으로서, 도 3(A)는 에피택셜 실리콘 웨이퍼의 상면도이며, 도 3(B)는 도 3(A)에 있어서의 I－I 단면도이다.
도 4(A)는, 실시예 1, 7 및 비교예 7에 있어서, 기준 결정 방위로부터의 각도와 ESFQR과의 관계를 나타내는 그래프이며, 도 4(B)는, 도 4(A)를 45도 주기화한 그래프이다.
도 5(A)는, 실시예 2, 8 및 비교예 8에 있어서, 기준 결정 방위로부터의 각도와 ESFQR과의 관계를 나타내는 그래프이며, 도 5(B)는, 도 5(A)를 45도 주기화한 그래프이다.
도 6은 실시예 2, 8 및 비교예 8에 있어서, 기준 결정 방위로부터의 각도와 에피택셜층의 막두께와의 관계를 나타내는 그래프이다.
도 7은 실시예 1∼12 및 비교예 1∼12에 있어서의 실리콘 웨이퍼의 겉면의 모따기폭 A1과 PV값과의 관계를 나타내는 그래프이다.
도 8은 실시예 4, 10 및 비교예 4, 10에 있어서, 기준 결정 방위로부터의 각도와 에피택셜층의 막두께와의 관계를 나타내는 그래프로서, 도 8(A)는 외주단으로부터 1㎜에 있어서의 막두께를 나타내는 그래프이며, 도 8(B)는 외주단으로부터 2㎜에 있어서의 막두께를 나타내는 그래프이며, 도 8(C)는 도 8(A)를 45도 주기화하고, 또한, 0도에 있어서의 막두께의 상대값을 이용한 그래프이며, 도 8(D)는 도 8(C)와 동일하게 도 8(B)를 45도 주기화하여 추가로 상대값을 이용한 그래프이다.
도 9는 실시예 4, 10 및 비교예 4, 10에 있어서, 기준 결정 방위로부터의 각도와 에피택셜 웨이퍼 표면의 ESFQR과의 관계를 나타내는 그래프로서, 도 9(A)는 외주단으로부터 1㎜에 있어서의 ESFQR을 나타내는 그래프이며, 도 9(B)는 외주단으로부터 1.5㎜에 있어서의 ESFQR을 나타내는 그래프이며, 도 9(C)는 도 9(A)를 45도 주기화한 그래프이며, 도 9(D)는 도 9(B)를 45도 주기화한 그래프이다.
도 10은 종래 알려진 에피택셜층의 성장 속도 방위 의존성을 설명하는 도면으로서, 도 10(A)는, 비교예 7에 있어서의 기준 결정 방위로부터의 각도와 에피택셜층의 막두께와의 관계를 나타내는 그래프이며, 도 10(B)는, 기판이 되는 실리콘 웨이퍼의 결정 방위를 나타내는 상면도이다.
(발명을 실시하기 위한 형태)
이하, 도 1∼9를 참조하면서 본 발명의 일 실시 형태에 따른 에피택셜 실리콘 웨이퍼(1) 및 그의 제조 방법을 설명한다. 또한, 기준으로 하는 결정 방위는 도 10(A), 도 10(B)를 이용하여 앞서 서술한 <110>방위와 동일하다.
우선, 도 1(A)를 이용하여, 본 발명의 일 실시 형태에 따른 에피택셜 실리콘 웨이퍼(1)의 제조 방법을 설명한다. 우선, 기판이 되는 실리콘 웨이퍼(2)를 제작한다. 실리콘 웨이퍼(2)의 베벨 영역(bevel region;22)에 있어서, 겉면(23)측의 단부의 모따기폭을 A1로 하고, 이면(裏面; 24)측의 단부의 모따기폭을 A2로 하면, 본 실시 형태에서는 실리콘 웨이퍼(2)의 A1은 200㎛ 이하가 되도록 모따기를 행한다. 또한, 본 실시 형태에서는, 실리콘 웨이퍼(2)의 겉면(23)의 결정면은 (100)면이다. 또한, 본 명세서에 있어서는, 상기와 같이, 실리콘 웨이퍼 중, 주로 에피택셜층을 성장시키는 면을 실리콘 웨이퍼의 「겉면」, 그 반대측의 면을 실리콘 웨이퍼의 「이면」이라고 한다.
여기에서, 실리콘 웨이퍼(2)의 표리면의 모따기폭은 임의의 방법에 의해 제어할 수 있다. 예를 들면, 실리콘 잉곳으로부터 슬라이스된 실리콘 웨이퍼에 대하여, 실리콘 웨이퍼의 단면(端面)을 다이아몬드로 코팅된 모따기 지석(grind stone) 등으로 모따기하면 좋다.
다음으로, 실리콘 웨이퍼(2)의 편면인 겉면(23) 상에 에피택셜층(3)을 형성하여 에피택셜 실리콘 웨이퍼(1)를 얻는다. 실리콘 웨이퍼(2)의 겉면(23) 상에 에피택셜층(3)을 형성하는 에피택셜 성장 조건은, 특별히 한정되지 않는다. 예를 들면, 실리콘 웨이퍼를 서셉터 내에, 웨이퍼 표리면을 수평으로 하여 횡으로 배치한다. 다음으로, 실리콘 웨이퍼의 표면의 자연 산화막이나 파티클의 제거를 목적으로 하여, 챔버 내에 수소 가스를 공급하고, 1150℃ 정도의 온도에서 60초간 정도의 수소 베이킹을 행한다. 그 후, 캐리어 가스(H2 가스), 실리콘 소스 가스(4염화 규소, 모노실란(SiH4), 트리클로로실란(SiHCl3), 디클로로실란(SiH2Cl2) 등), 도펀트 가스(디보란(B2H6), 포스핀(PH3) 등)를 챔버 내로 공급하고, 챔버 온도 1000℃∼1150℃에서 가열한 실리콘 웨이퍼의 표면에, 성장 속도가 1∼3㎛/분이 되도록 에피택셜 성장시킬 수 있다.
여기에서, 도 1(A), 도 1(B)를 이용하여, 실리콘 웨이퍼(2)의 겉면(23)에 에피택셜층(3)을 성장시킬 때에, 에피택셜층(3)의 성장 속도가 주연부(11)에서 실리콘 웨이퍼(2)의 결정 방위에 의존하는 원인을 설명한다.
본 발명자들은, 앞서 서술한 에피택셜층의 성장 속도 방위 의존성은, 베벨 영역(22)에서의 에피택셜 성장 속도가 결정 방위마다 상이하기 때문인 것에 착안했다. 즉, <100>방위의 베벨 영역(22)에서의 에피택셜 성장 속도는, <110>방위의 베벨 영역(22)에서의 에피택셜 성장 속도보다도 빠르다. 이것은, 이하의 현상에 의한 것으로 추측된다. 도 1(A)에 나타내는 바와 같이, <100>방위의 베벨 영역(22)의 모따기부에 형성되는 에피택셜층(3)에는 성장 속도가 빠른 (110)면이 존재하고, 이 부위에서의 에피택셜 성장이 촉진되는 결과, 겉면(23)의 에지 영역(21) 상의 에피택셜층(3)의 성장이 억제된다. 한편, 도 1(B)에 나타내는 바와 같이, <110>방위의 베벨 영역(22)의 모따기부에 형성되는 에피택셜층(3)에는, 성장 속도가 느린 (311)면 및 (111)면이 존재한다. 그 때문에, 이 부위에서의 에피택셜 성장이 억제되는 결과, 겉면(23)의 에지 영역(21) 상의 에피택셜층(3)의 성장이 촉진되어 버린다. 그 결과, 겉면(23)의 에지 영역(21) 상의 에피택셜층(3)의 막두께는, <100>방위에서는 얇고, <110>방위에서는 두꺼워지는 것으로 생각된다.
이렇게 하여, 도 2(A)에 나타내는 바와 같이, 결정 방위에 따라 주연부(11)의 에피택셜층(3)의 막두께에는 둘레 방향에서 주기적인 변화가 발생한다. 본 발명은, 이 주기적인 변화를 매우 작게 하는 것을 목적으로 하는 것이다.
여기에서, 본 발명자들은, 베벨 영역(22)의, 겉면(23)측의 모따기폭 A1을 좁게 함으로써, 베벨 영역(22) 상의 에피택셜층(3)의 영역이 축소되어, 앞서 서술한 에피택셜층의 성장 속도 방위 의존성을 억제할 수 있는 것을 발견했다. 따라서, 겉면(23)측의 단부의 모따기폭 A1을 200㎛ 이하로, 종래의 모따기폭보다도 좁게 한 실리콘 웨이퍼(2)의 겉면(23)측에 에피택셜층(3)을 형성함으로써, 성장 속도 방위 의존성을 억제하여, 주연부(11)에 있어서도 평탄도가 높은 에피택셜 실리콘 웨이퍼(1)를 얻을 수 있다. 한편, A1이 200㎛ 초과이면, 성장 속도 방위 의존성의 억제 작용은 약해져 버린다.
또한, 상기 실시 형태에서는 실리콘 웨이퍼(2)의 겉면(23)의 결정면은 (100)면이었지만, (110)면이라도 좋다. (100)면의 경우, 에피택셜층(3)의 막두께의 성장 속도 방위 의존성은 90도 주기이며, (110)면의 경우는 성장 속도 방위 의존성이 180도 주기인 점에서만 상이하다. A1을 200㎛ 이하로 함으로써 성장 속도 방위 의존성을 억제할 수 있어, 동일한 효과가 얻어진다.
다음으로, A1을 200㎛ 이하로 한 실리콘 웨이퍼(2) 상에 에피택셜층(3)을 성장시킴으로써 얻어지는, 에피택셜 실리콘 웨이퍼(1)의 주연부(11)의 평탄성의 평가 수법에 대해서 설명한다.
도 2(A)에서는, <110>방위 및 <100>방위에서의 주연부(11)의 에피택셜층(3)의 막두께는, 각각 4개소 모두에서 동일한 값을 취한다는, 이론적인 둘레 방향의 주기성의 예를 설명했다. 그러나 실제로는, 서셉터에 대하여 실리콘 웨이퍼(2)를 정확하게 중앙에 올려놓을 수 없는 등의 이유로, 동일한 결정 방위에서도 막두께에는 편차가 발생한다. 이러한 편차가 존재해도, 45도 주기로 평균값을 취한 값으로 하면, 결정 방위마다 막두께의 정확한 평가를 할 수 있다. 45도 주기로 평균값을 취한다는 것은, 즉, 도 2(A)를 0도∼45도, 90도∼135도, 180도∼225도, 270도∼315도의 4구분과, 45도∼90도, 135도∼180도, 225도∼270도, 315도∼360도의 각각을 반전시킨 4구분을 합한 계(計) 8구분의 합계 막두께의 평균값을 취하는 것이다(이하, 「45도 주기화」라고 함). 이와 같이 함으로써, 동일한 결정 방위에 막두께의 편차가 있어도, 편차의 영향을 최소화할 수 있다(도 2(B)). 또한, 도 2(A), 도 2(B)에서는 세로축을 주연부의 에피택셜층의 막두께로 했지만, ESFQR에서도 동일한 주기성이 되어, 동일한 45도 주기화가 가능하다. 또한, 도 2(B)에 나타내는 바와 같이, 이론적으로는 <110>방위인 0도가 최대값이 되고, <110>방위 이외의 방위(예를 들면 <100>방위)가 최소값이 된다.
여기에서, ESFQR(Edge flatness metric, Sector based, Front surface referenced, Site Front least sQuaresRange)이란, 주연부(11)에 형성한 부채꼴의 영역(도 3, 섹터(51)) 내의 SFQR을 측정한 평탄도를 나타내는 지표이며, 값이 작을수록 평탄도가 높은 것을 의미한다. 본 명세서에 있어서의 ESFQR은, 평탄도 측정기(KLA-Tencor사: Wafer Sight)를 이용하고, 측정 제외 영역(에지 제외 영역(52))을 1㎜로 하여, 웨이퍼 전체 둘레를 5도 간격으로 72분할하고, 섹터 길이 D를 30㎜로 한 섹터 내를 측정한 값으로 한다. 또한, SFQR(Site Front least sQuaresRange)이란, SEMI 규격에 따른, 소정 사이트 내의 평탄도를 나타내는 지표이다. 이 SFQR은, 설정된 사이트 내에서 최소 2승법에 의해 구해진 기준면으로부터의 ＋측 및 －측의 각각의 최대 변위량의 절대값의 합으로 나타낸, 사이트마다 평가된 값이다(도 3(A), 도 3(B)).
PV(Peak Valley)값은, 상기 ESFQR을 이용하여 정의된다. 본 발명에서는, 에지 제외 영역(52)을 1㎜로 한 ESFQR의, 결정 방위마다의 평균값 중, 최대값으로부터 최소값을 뺀 값(㎚)을, 실리콘 웨이퍼의 중심부에 있어서의 에피택셜층의 막두께(㎛)로 나눈 값이 PV값으로서 정의된다. 이것은, 도 2(B)에 있어서의 ESFQR의 최대값과 최소값과의 차이(㎚)를 에피택셜층의 막두께(㎛)로 나눈 값과 동일한 의미이다. 즉, PV값이란, 성장시키는 에피택셜층(3)의 막두께를 가미하면서, 에피택셜 실리콘 웨이퍼(1)의 주연부(11)의 평탄도를 나타내는 지표로서, 값이 낮을수록 주연부(11)에 있어서의 평탄도가 높은, 즉, 두께 편차가 작은 것을 의미한다.
본 실시 형태에 의하면, 실리콘 웨이퍼(2)의 겉면(23)측의 모따기폭 A1을 200㎛ 이하로 함으로써, 성장 속도 방위 의존성을 억제할 수 있고, 그 결과, PV값이 12.5 이하라는 주연부에 있어서의 평탄도가 높은 에피택셜 실리콘 웨이퍼(1)를 얻을 수 있다. 이것은, 웨이퍼의 외주단으로부터 1㎜의 경우도 1.5㎜의 경우도 둘레 방향의 ESFQR의 변동폭이 작아지는 점에서, 성장 속도 방위 의존성이 출현하는 위치가 웨이퍼의 외주측으로 이동한 것에 의한 것이 아니라, 성장 속도 방위 의존성 그 자체가 저하되기 때문이다.
또한, 본 발명에서는, 실리콘 웨이퍼(2)의 겉면(23)측의 모따기폭 A1을 좁게 할수록 성장 속도 방위 의존성을 억제할 수 있는 점에서는 바람직하지만, 핸들링이나 반송시에 에피택셜 웨이퍼(1)에 균열, 이빠짐 등의 발생을 억제하기 위해서는, 실리콘 웨이퍼(2)의 겉면(23)측의 모따기폭 A1은 100㎛ 이상인 것이 바람직하다.
또한, 실리콘 웨이퍼(2)의 이면(24)측의 모따기폭 A2는 300∼400㎛인 것이 바람직하다. A2는 에피택셜층(3)을 성장시킬 때의 성장 속도 방위 의존성에 영향을 주지 않기 때문에, A1보다도 넓은 모따기폭으로 함으로써, 에피택셜 실리콘 웨이퍼(1)의 반송시의 균열이나 이빠짐의 발생을 억제할 수 있다. 또한, 에피택셜층(3)을 성장시킬 때나, 에피택셜 웨이퍼(1)를 이용하여 디바이스 제작할 때의 열처리를 위해서도, 이면의 모따기폭 A2는 300∼400㎛인 것이 바람직하다.
또한, 본 발명에서는, 실리콘 웨이퍼(2)의 중심부에 있어서의 에피택셜층(3)의 막두께는 2∼10㎛인 것이 바람직하다. 에피택셜층(3)의 막두께가 2㎛ 이상이 되면, 모따기폭 A1을 넓게 한 경우에 성장 속도 방위 의존성에 의한 주연부의 평탄도의 악화가 현저하게 나타나기 때문에, 본 발명은 특히 유효하다. 한편, 막두께가 10㎛를 초과하면, 주연부에 있어서의 성장 속도 방위 의존성을 억제할 수 있는 점에서는 본 발명은 유효하지만, 이와 상이한 요인으로, 크라운(crown;주연부에 있어서의 에피택셜층의 상승 부분)의 발생을 일으킬 우려가 있다.
(에피택셜 웨이퍼)
지금까지 설명한 제조 방법에 의해 얻어지는 에피택셜 웨이퍼(1)는, 기판이 되는 실리콘 웨이퍼(2)와, 이 실리콘 웨이퍼(2)의 편면인 겉면(23) 상에 형성된 에피택셜층(3)을 갖는다. 여기에서, 실리콘 웨이퍼(2)의 겉면(23)의 결정면은 (100)면 또는 (100)면이며, 겉면(23)측의 모따기폭 길이 A1은 200㎛ 이하이다. 이 에피택셜 실리콘 웨이퍼(1)의 주연부(11)의 평탄도의 지표인 앞서 서술한 PV값은 12.5 이하이다.
또한, 본 발명에 따른 에피택셜 웨이퍼(1)의 에피택셜층(3)의 막두께는, 2∼10㎛인 것이 바람직하다.
또한, 본 발명에 따른 에피택셜 웨이퍼(1)는, 이면(24)측의 모따기폭 길이 A2는 300∼400㎛인 것이 바람직하다.
실시예
다음으로, 본 발명의 효과를 더욱 명확하게 하기 위해, 이하의 실시예 및 비교예를 들지만, 본 발명은 이하의 실시예에 하등 제한되는 것은 아니다.
(실시예 1)
직경 300㎜, 두께 775㎛이며, 겉면측의 단부의 모따기폭 A1이 130㎛로 모따기 가공한 p형 실리콘 웨이퍼를 제작했다. 실리콘 웨이퍼의 겉면의 결정면은 (100)면이며, 이면의 모따기폭 A2는 350㎛이다.
이 실리콘 웨이퍼를, 매엽식 에피택셜 장치 내의 서셉터 상에 올려놓고, 챔버 내로 수소 가스를 공급하여, 1130℃의 온도에서 30초간의 수소 베이킹을 행한 후, 캐리어 가스인 수소 가스와 함께 실리콘 소스 가스(트리클로로실란) 및 도펀트 가스(디보란)를 로 내로 공급하여, 1130℃의 온도에서 에피택셜 성장을 행하고, 성장 속도 2.2㎛/분으로 실리콘 웨이퍼 겉면에, 실리콘 웨이퍼의 중심부에 있어서의 막두께가 2㎛인 에피택셜층을 형성하여, 에피택셜 실리콘 웨이퍼로 했다.
제작한 에피택셜 실리콘 웨이퍼에 대하여, KLA-Tencor사 제조 Wafer Sight를 이용하여 겉면의 ESFQR을 측정했다. 이때, 에지 제외 영역(Edge Exclusion)을 1㎜, 섹터 길이를 30㎜, 섹터수를 72로 했다.
(실시예 2∼12 및 비교예 1∼12)
겉면측의 단부의 모따기폭 A1 및/또는 에피택셜층의 막두께를 표 1에 기재된 값으로 바꾼 것 이외에는, 실시예 1과 동일한 방법으로 에피택셜 실리콘 웨이퍼를 제작했다.
표 1에, 실시예 1∼12 및 비교예 1∼12의 에피택셜 실리콘 웨이퍼의 PV값 및 ESFQR의 최대값을 나타낸다.
Figure 112015011808750-pct00001
도 4(A)에, 실시예 1, 7 및 비교예 7에 대한 ESFQR의 측정 결과를 나타낸다.
도 4(B)는 도 4(A)를 45도 주기화한 그래프이다.
도 5(A)에, 실시예 2, 8 및 비교예 8에 대한 ESFQR의 측정 결과를 나타낸다.
도 5(B)는 도 5(A)를 45도 주기화한 그래프이다.
도 6은, 동일하게 실시예 2, 8 및 비교예 8에 대해서, 에피택셜 웨이퍼의 주연부(에피택셜 웨이퍼의 외주단으로부터 1㎜ 내측의 위치)의 에피택셜층의 막두께의 둘레 방향 프로파일을 나타내는 그래프이다.
도 7에, 실시예 1∼12 및 비교예 1∼12의 겉면측의 모따기폭 A1에 대한 PV값의 관계를 나타낸다.
도 8(A) 및 도 8(B)에, 실시예 4, 10 및 비교예 4, 10에 대해서, 에피택셜 웨이퍼의 외주단으로부터 각각 1㎜, 2㎜ 내측의 위치에 있어서의 에피택셜층의 막두께의 둘레 방향 프로파일의 측정 결과를 나타내는 그래프를 나타낸다. 도 8(C)는 도 8(A)를 45도 주기화하고, 추가로 0도에 있어서의 막두께를 1로 했을 때의 상대값을 이용한 그래프이며, 도 8(D)도 동일하게 도 8(B)를 45도 주기화하고, 추가로 상대값을 이용한 그래프이다.
도 9(A) 및 도 9(B)에, 실시예 4, 10 및 비교예 4, 10에 대해서, 에피택셜 웨이퍼의 외주단으로부터 각각 1㎜, 1.5㎜ 내측의 위치에 있어서의 ESFQR의 측정 결과를 나타낸다. 도 9(C)는 도 9(A)를 45도 주기화한 그래프이며, 도 9(D)도 동일하게 도 9(B)를 45도 주기화한 그래프이다.
도 4(A), 도 4(B) 및 도 5(A), 도 5(B)로부터, 겉면측의 모따기폭의 길이 A1이 짧을수록, 평탄도(ESFQR)의 편차가 작아져 있는 것을 알 수 있다. 도 6으로부터도, A1이 짧을수록 성장 속도 방위 의존성을 억제할 수 있어, 주연부에 있어서의 에피택셜층의 막두께의 둘레 방향 편차를 억제할 수 있는 것을 알 수 있다.
또한, 도 7 및 표 1로부터, 실리콘 웨이퍼(2)의 겉면(23)측의 모따기폭A1을 200㎛ 이하로 함으로써, 성장 속도 방위 의존성을 억제할 수 있었기 때문에, 2㎛ 이상의 에피택셜층을 형성했음에도 관계없이, PV값이 12.5 이하라는 주연부에 있어서의 평탄도가 높은 에피택셜 실리콘 웨이퍼(1)를 얻을 수 있었던 것을 알 수 있다. 여기에서, 도 8(A)∼도 8(D)로부터 에피택셜 웨이퍼의 외주단으로부터 1㎜의 경우도 2㎜의 경우도, 에피택셜층의 둘레 방향의 막두께의 변동폭이 작아져 있는 것을 알 수 있다. 또한 도 9(A)∼도 9(D)로부터 에피택셜 웨이퍼의 외주단으로부터 1㎜의 경우도 1.5㎜의 경우도 둘레 방향의 ESFQR의 변동폭이 작아져 있는 것을 알 수 있다. 따라서, 성장 속도 방위 의존성의 출현하는 위치가 웨이퍼의 외주 측으로 이동한 것이 아니라, 성장 속도 방위 의존성 그 자체가 저하된 것으로 결론지을 수 있다.
본 발명에 의하면, 실리콘 웨이퍼의 에피택셜 성장시키는 면의 단부의 모따기폭을 200㎛ 이하로 하고, 그 후에 에피택셜층을 형성했기 때문에, 성장 속도 방위 의존성을 억제할 수 있어, 주연부에 있어서의 평탄도가 높은 에피택셜 실리콘 웨이퍼의 제조 방법 및 이에 따라 얻어지는 에피택셜 실리콘 웨이퍼를 제공할 수 있다.
1 : 에피택셜 실리콘 웨이퍼
11 : 에피택셜 실리콘 웨이퍼의 주연부
2 : 실리콘 웨이퍼
21 : 에지 영역
22 : 베벨 영역
23 : 겉면
24 : 이면
3 : 에피택셜층
4 : 실리콘 소스 가스
51 : 섹터
52 : 에지 제외 영역

Claims (8)

  1. 편면(片面)의 면방위가 (100)면 또는 (110)면이며, 당해 편면측의 단부(端部)의 모따기폭이 100㎛ 이상 200㎛ 이하인 실리콘 웨이퍼의, 상기 편면 상에 에피택셜층을 형성하고, 상기 실리콘 웨이퍼의 중심부에 있어서의 상기 에피택셜층의 막두께가 2∼10㎛로 하며,
    상기 에피택셜층의 형성에서는, 상기 에피택셜층의 표면에 있어서, 하기에 정의되는 PV값을 12.5 이하로 제어하는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼의 제조 방법.
    PV값은, 에지 제외 영역을 1㎜로 한 ESFQR의, 결정 방위마다의 평균값 중, 최대값으로부터 최소값을 뺀 값(㎚)을, 상기 실리콘 웨이퍼의 중심부에 있어서의 상기 에피택셜층의 막두께(㎛)로 나눈 값으로 한다.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 실리콘 웨이퍼의 타면측의 단부의 모따기폭이 300∼400㎛인 에피택셜 실리콘 웨이퍼의 제조 방법.
  5. 삭제
  6. 편면의 면방위가 (100)면 또는 (110)면이며, 당해 편면측의 단부의 모따기폭이 100㎛ 이상 200㎛ 이하인 실리콘 웨이퍼와,
    당해 실리콘 웨이퍼의 상기 편면 상에 형성된 에피택셜층을 갖는 에피택셜 실리콘 웨이퍼로서,
    상기 실리콘 웨이퍼의 중심부에 있어서의 상기 에피택셜층의 막두께가 2∼10㎛이며,
    상기 에피택셜층의 표면에 있어서, 하기에 정의되는 PV값이 12.5 이하인 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.
    PV값은, 에지 제외 영역을 1㎜로 한 ESFQR의, 결정 방위마다의 평균값 중, 최대값으로부터 최소값을 뺀 값(㎚)을, 상기 실리콘 웨이퍼의 중심부에 있어서의 상기 에피택셜층의 막두께(㎛)로 나눈 값으로 한다.
  7. 삭제
  8. 제6항에 있어서,
    상기 실리콘 웨이퍼의 타면측의 단부의 모따기폭이 300∼400㎛인 에피택셜 실리콘 웨이퍼.
KR1020157002970A 2012-08-09 2013-07-24 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 KR101659380B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012177317A JP6035982B2 (ja) 2012-08-09 2012-08-09 エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JPJP-P-2012-177317 2012-08-09
PCT/JP2013/004506 WO2014024404A1 (ja) 2012-08-09 2013-07-24 エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
KR20150023940A KR20150023940A (ko) 2015-03-05
KR101659380B1 true KR101659380B1 (ko) 2016-09-23

Family

ID=50067666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157002970A KR101659380B1 (ko) 2012-08-09 2013-07-24 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼

Country Status (6)

Country Link
US (1) US9631297B2 (ko)
JP (1) JP6035982B2 (ko)
KR (1) KR101659380B1 (ko)
CN (1) CN104584191B (ko)
TW (1) TWI531692B (ko)
WO (1) WO2014024404A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056749B2 (ja) * 2013-12-25 2017-01-11 信越半導体株式会社 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法
KR20160112113A (ko) 2015-03-18 2016-09-28 주식회사 엘지실트론 웨이퍼 제조 장치
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102016210203B3 (de) * 2016-06-09 2017-08-31 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe, Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Halbleiterscheibe mit epitaktischer Schicht
JP6256576B1 (ja) * 2016-11-17 2018-01-10 株式会社Sumco エピタキシャルウェーハ及びその製造方法
KR20180074273A (ko) * 2016-12-23 2018-07-03 에스케이실트론 주식회사 에피텍셜 웨이퍼 제조 방법 및 장치
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
CN109545653A (zh) * 2017-09-22 2019-03-29 上海新昇半导体科技有限公司 改善外延硅片边缘平坦度的方法
DE102017222279A1 (de) * 2017-12-08 2019-06-13 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
JP6881283B2 (ja) * 2017-12-27 2021-06-02 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
DE102018200415A1 (de) 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
CN108950680A (zh) * 2018-08-09 2018-12-07 上海新昇半导体科技有限公司 外延基座及外延设备
DE102019207772A1 (de) 2019-05-28 2020-12-03 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
CN110592665A (zh) * 2019-08-09 2019-12-20 上海新昇半导体科技有限公司 一种半导体薄膜平坦度改善的方法
KR102413432B1 (ko) * 2020-08-28 2022-06-27 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법
US20230082020A1 (en) * 2021-09-07 2023-03-16 Jx Nippon Mining & Metals Corporation Indium phosphide substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249675A (ja) 2010-05-28 2011-12-08 Showa Denko Kk 半導体発光素子の製造方法
WO2012035510A1 (en) * 2010-09-17 2012-03-22 Marana Forni Di Marana Ferdinando Oven
JP2012109310A (ja) 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2012142485A (ja) 2011-01-05 2012-07-26 Sumco Corp エピタキシャルウェーハの製造方法、エピタキシャルウェーハ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122023A (ja) 1990-09-13 1992-04-22 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
JP2000269147A (ja) 1999-03-18 2000-09-29 Shin Etsu Handotai Co Ltd 気相成長装置、気相成長方法及びシリコンエピタキシャルウェーハ
JP4959878B2 (ja) * 2001-05-10 2012-06-27 オンセミコンダクター・トレーディング・リミテッド ウエファの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4815801B2 (ja) * 2004-12-28 2011-11-16 信越半導体株式会社 シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
WO2009060913A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハの製造方法
WO2009060914A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハ
JP2009283650A (ja) 2008-05-22 2009-12-03 Sumco Corp 半導体ウェーハの再生方法
JP5569392B2 (ja) 2008-09-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249675A (ja) 2010-05-28 2011-12-08 Showa Denko Kk 半導体発光素子の製造方法
WO2012035510A1 (en) * 2010-09-17 2012-03-22 Marana Forni Di Marana Ferdinando Oven
JP2012109310A (ja) 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2012142485A (ja) 2011-01-05 2012-07-26 Sumco Corp エピタキシャルウェーハの製造方法、エピタキシャルウェーハ

Also Published As

Publication number Publication date
CN104584191B (zh) 2017-03-29
CN104584191A (zh) 2015-04-29
TW201413074A (zh) 2014-04-01
JP6035982B2 (ja) 2016-11-30
US20150184314A1 (en) 2015-07-02
TWI531692B (zh) 2016-05-01
WO2014024404A1 (ja) 2014-02-13
JP2014036153A (ja) 2014-02-24
US9631297B2 (en) 2017-04-25
KR20150023940A (ko) 2015-03-05

Similar Documents

Publication Publication Date Title
KR101659380B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
CN108461384B (zh) 硅晶片
JP2008109125A (ja) シリコン単結晶基板及びその製造方法
US11984346B2 (en) Susceptor, epitaxial growth apparatus, method of producing epitaxial silicon wafer, and epitaxial silicon wafer
KR101799839B1 (ko) 에피택셜 웨이퍼의 제조 방법
CN102168304B (zh) 一种制造具有外延沉积层的由硅构成的半导体晶片的方法
US20220364267A1 (en) Group iii nitride single crystal substrate and method for production thereof
CN207362367U (zh) 外延涂覆的硅晶片
JP6671640B2 (ja) エピタキシャルウェーハの製造方法
JP7151664B2 (ja) エピタキシャルウェーハの製造方法
JP5505334B2 (ja) 半導体ウェーハ及びその製造方法
JP6881283B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
KR20130113308A (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP6924593B2 (ja) エピタキシャルウェーハの製造方法
JP7457486B2 (ja) エピタキシャルウェーハの製造方法
JP2004099415A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法
US11990336B2 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
JP2023113512A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 4