TW201413074A - 磊晶矽晶圓的製造方法以及磊晶矽晶圓 - Google Patents

磊晶矽晶圓的製造方法以及磊晶矽晶圓 Download PDF

Info

Publication number
TW201413074A
TW201413074A TW102127355A TW102127355A TW201413074A TW 201413074 A TW201413074 A TW 201413074A TW 102127355 A TW102127355 A TW 102127355A TW 102127355 A TW102127355 A TW 102127355A TW 201413074 A TW201413074 A TW 201413074A
Authority
TW
Taiwan
Prior art keywords
wafer
epitaxial
epitaxial layer
orientation
plane
Prior art date
Application number
TW102127355A
Other languages
English (en)
Other versions
TWI531692B (zh
Inventor
Kazuhiro Narahara
Sumihisa Masuda
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201413074A publication Critical patent/TW201413074A/zh
Application granted granted Critical
Publication of TWI531692B publication Critical patent/TWI531692B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24488—Differential nonuniformity at margin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種周緣部的平坦度高的磊晶矽晶圓的製造方法、以及藉由該方法而獲得的磊晶矽晶圓。該磊晶矽晶圓的製造方法的特徵在於：在正面23的面方位為(100)面或(110)面、且正面23側的端部的倒角寬度A1為200 μm以下的矽晶圓2的正面23上形成磊晶層3。

Description

磊晶矽晶圓的製造方法以及磊晶矽晶圓
本發明是關於在矽晶圓的一面上形成磊晶層的磊晶矽晶圓的製造方法、以及藉由該方法而獲得的磊晶矽晶圓。
磊晶矽晶圓是在成為基板的矽晶圓的一面上噴附矽源氣體(silicon source gas)而使磊晶層成長所得的晶圓，其用於記憶體系元件、邏輯系元件、攝影元件等廣泛用途。
為提高該等半導體元件的積體度，磊晶矽晶圓的平坦度為一重要要素，因此強烈需要平坦度高的磊晶矽晶圓。進而，為自1片磊晶矽晶圓製作更多半導體元件，亦需要晶圓的整個面，尤其是至邊緣部(晶圓端部)為止有平坦的形狀。測量晶圓面的平坦度(flatness)時的邊緣去除區域(Edge Exclusion)先前為距晶圓邊緣3mm的區域，但當前推進至距晶圓邊緣2mm，進而亦越來越要求縮小化至距晶圓邊緣1mm。
於此，使用圖10中的(A)、圖10中的(B)對在矽晶圓的(100)面上成長磊晶層的情形時的磊晶層的膜厚分佈進行說 明。
以圖10中的(B)所示的<110>方位為基準結晶方位。圖10中的(B)的<110>方位對應於圖10中的(A)中的0度(360度)、90度、180度、270度，圖10中的(B)的<100>方位對應於圖10中的(A)中的45度、135度、225度、315度。又，圖10中的(A)中，表示自磊晶晶圓的外周端起向內側分別進入1mm、2mm、3mm時的圓周方向的磊晶層的膜厚分佈(profile)。
如自圖10中的(A)所明白般，在<100>方位的周緣部(距磊晶晶圓的外周端1mm~3mm左右的磊晶表面周邊區域)中磊晶層薄，在<110>方位的周緣部上磊晶層厚，周緣部上的磊晶層的膜厚在圓周方向上產生週期性的變化。其原因在於，在<100>方位的周緣部上磊晶層的成長速度慢，而在<110>方位的周緣部上磊晶層的成長速度快。如此，磊晶矽晶圓的周緣部上的磊晶層的成長速度依賴於成為基底的矽晶圓的結晶方位的性質稱作成長速度方位依賴性。該成長速度方位依賴性，成為導致磊晶矽晶圓的周緣部的平坦度惡化的因素。進而，自圖10中的(A)亦明白越靠近磊晶矽晶圓的外周端，磊晶層的膜厚在圓周方向上的最大值與最小值的差變得越大。其原因在於，磊晶層的成長速度方位依賴性越靠近外周端越強。
如此，在磊晶矽晶圓的周緣部，越靠近外周端則磊晶層的成長速度越依賴於結晶方位，從而磊晶層的膜厚在圓周方向上產生大的週期性的變化，因此得知越靠近外周端越難以使周緣部 平坦化。該現象在矽晶圓的(110)面上成長磊晶層的情形時亦會產生。
以上，使磊晶層表面平坦化的方法已知有如下方法等：在形成磊晶層之後對該磊晶層表面進行鏡面研磨來提高平坦度的方法(專利文獻1)，或在使磊晶層成長時將供給的原料氣體流向調整為徑向的方法(專利文獻2)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平4-122023號公報
[專利文獻2]日本專利特開2000-269147號公報
然而，專利文獻1記載的製造方法中，由於必須追加對磊晶層表面進行鏡面研磨的步驟而導致製造成本上升，進而亦有因研磨加工而對磊晶層造成加工損傷的顧慮。又，對磊晶層表面的鏡面研磨基本上是在面內均勻地進行等量的研磨，因此幾乎無法抑制圓周方向的成長速度方位依賴性。在專利文獻2記載的方法中，雖然可調整磊晶層的徑向的膜厚分佈，但無法調整圓周方向的膜厚分佈，從而無法改善因成長速度方位依賴性所引起的周緣部的平坦度的惡化。
由此，本發明鑒於上述問題，其目的在於提供一種周緣部的平坦度高的磊晶矽晶圓的製造方法、以及藉由該方法而獲得的磊晶矽晶圓。
為達成上述的目的，本發明者等反覆進行積極研究的結果獲得以下所述的知識見解。
即，發現在磊晶成長面的結晶面為(100)面或(110)面的情形時，會表現出上述的成長速度方位依賴性，但藉由使成長面側的端部的倒角寬度為較先前使用的範圍窄的200μm以下而可抑制成長速度方位依賴性。若在該矽晶圓上成長磊晶層，則可抑制成長速度方位依賴性而獲得周緣部的平坦度高的磊晶矽晶圓。本發明者等基於上述知識見解而完成本發明。
本發明的主旨構成為如下所述。
本發明的磊晶矽晶圓的製造方法的特徵在於：在一面的面方位為(100)面或(110)面、且該一面側的端部的倒角寬度為200μm以下的矽晶圓的上述一面上形成磊晶層。
又，本發明的磊晶矽晶圓的製造方法較佳為，上述矽晶圓的中心部的上述磊晶層的膜厚為2μm~10μm。
又，本發明的磊晶矽晶圓的製造方法較佳為，上述矽晶圓的上述一面側的端部的倒角寬度為100μm以上。
又，本發明的磊晶矽晶圓的製造方法較佳為，上述矽晶圓的另一面側的端部的倒角寬度為300μm~400μm。
又，本發明的磊晶矽晶圓的製造方法較佳為，在上述磊晶層的表面，將下述中定義的峰值(Peak Valley，PV)控制為12.5以下。
附記：
峰值是將設邊緣去除區域為1mm的ESFQR中每個結晶方位的平均值中的最大值減去最小值而得的值(nm)除以上述矽晶圓的中心部的上述磊晶層的膜厚(μm)所得的值。
又，本發明的磊晶矽晶圓包括：矽晶圓，一面的面方位為(100)面或(110)面，且該一面側的端部的倒角寬度為200μm以下；以及磊晶層，形成在該矽晶圓的上述一面上，且上述磊晶矽晶圓的特徵在於：在上述磊晶層的表面，下述中定義的峰值為12.5以下。
附記：
峰值是將設邊緣去除區域為1mm的ESFQR中每個結晶方位的平均值中的最大值減去最小值而得的值(nm)除以上述矽晶圓的中心部的上述磊晶層的膜厚(μm)所得的值。
又，本發明的磊晶矽晶圓較佳為，上述矽晶圓的中心部的上述磊晶層的膜厚為2μm~10μm。
又，本發明的磊晶矽晶圓較佳為，上述矽晶圓的另一面側的端部的倒角寬度為300μm~400μm。
根據本發明，使矽晶圓的磊晶成長的面的端部的倒角寬度為200μm以下，其後形成磊晶層，因此可抑制成長速度方位依賴性，從而可提供一種周緣部的平坦度高的磊晶矽晶圓的製造方法、以及藉由該方法而獲得的磊晶矽晶圓。
1‧‧‧磊晶矽晶圓
2‧‧‧矽晶圓
3‧‧‧磊晶層
4‧‧‧矽源氣體
11‧‧‧磊晶矽晶圓的周緣部
21‧‧‧邊緣區域
22‧‧‧斜面區域
23‧‧‧正面
24‧‧‧背面
51‧‧‧扇區
52‧‧‧邊緣去除區域
A1、A2‧‧‧倒角寬度
D‧‧‧扇區長
圖1是在本發明的一實施方式的矽晶圓的(100)面上形成有磊晶層的磊晶矽晶圓的示意圖，圖1中的(A)是沿<100>方位的剖面圖，圖1中的(B)是沿<110>方位的剖面圖。
圖2中的(A)是表示本發明的一實施方式的磊晶矽晶圓的自基準結晶方位起的角度與磊晶層的膜厚的關係的圖，圖2中的(B)是使圖2中的(A)形成45度週期的圖。
圖3是用以說明本發明的一實施方式的磊晶矽晶圓的表面的ESFQR的圖，圖3中的(A)是磊晶矽晶圓的俯視圖，圖3中的(B)是沿圖3中的(A)的I-I線的剖面圖。
圖4中的(A)是表示實施例1、實施例7以及比較例7的自基準結晶方位起的角度與ESFQR的關係的曲線圖，圖4中的(B)是使圖4中的(A)形成45度週期的曲線圖。
圖5中的(A)是表示實施例2、實施例8以及比較例8的自基準結晶方位起的角度與ESFQR的關係的曲線圖，圖5中的(B)是使圖5中的(A)形成45度週期的曲線圖。
圖6是表示實施例2、實施例8以及比較例8的自基準結晶方位起的角度與磊晶層的膜厚的關係的曲線圖。
圖7是表示實施例1~實施例12以及比較例1~實施例12的矽晶圓的正面的倒角寬度A1與峰值的關係的曲線圖。
圖8是表示實施例4、實施例10以及比較例4、比較例10的 自基準結晶方位起的角度與磊晶層的膜厚的關係的曲線圖，圖8中的(A)是表示距外周端1mm處的膜厚的曲線圖；圖8中的(B)是表示距外周端2mm處的膜厚的曲線圖；圖8中的(C)是使圖8中的(A)形成45度週期，進而使用0度處的膜厚的相對值的曲線圖；圖8中的(D)是與圖8中的(C)同樣地使圖8中的(B)形成45度週期進而使用相對值的曲線圖。
圖9是表示實施例4、實施例10以及比較例4、比較例10的自基準結晶方位起的角度與磊晶晶圓表面的ESFQR的關係的曲線圖，圖9中的(A)是表示距外周端1mm處的ESFQR的曲線圖，圖9中的(B)是表示距外周端1.5mm處的ESFQR的曲線圖，圖9中的(C)是表示使圖9中的(A)形成45度週期的曲線圖，圖9中的(D)是表示使圖9中的(B)形成45度週期的曲線圖。
圖10是對先前已知的磊晶層的成長速度方位依賴性進行說明的圖，圖10中的(A)是表示比較例7的自基準結晶方位起的角度與磊晶層的膜厚的關係的曲線圖，圖10中的(B)是表示成為基板的矽晶圓的結晶方位的俯視圖。
以下，參照圖1~圖9對本發明的一實施方式的磊晶矽晶圓1以及其製造方法進行說明。再者，設為基準的結晶方位與使用圖10中的(A)、圖10中的(B)所述的<110>方位相同。
首先，使用圖1中的(A)對本發明的一實施方式的磊晶矽晶圓1的製造方法進行說明。首先，製作成為基板的矽晶圓 2。在矽晶圓2的斜面區域(bevel region)22中，若使正面23側的端部的倒角寬度為A1，且使背面24側的端部的倒角寬度為A2，則本實施方式中以矽晶圓2的A1成為200μm以下的方式進行倒角。又，本實施方式中，矽晶圓2的正面23的結晶面為(100)面。再者，本說明書中，如上所述，將矽晶圓中的主要成長磊晶層的面稱作矽晶圓的「正面」，將其相反側的面稱作矽晶圓的「背面」。
於此，矽晶圓2的正面、背面的倒角寬度可利用任意方法來控制。例如，對於自矽錠切割而得的矽晶圓，以利用金剛石進行了塗覆的倒角磨石等對矽晶圓的端面進行倒角即可。
其次，在作為矽晶圓2的一面的正面23上形成磊晶層3而獲得磊晶矽晶圓1。在矽晶圓2的正面23上形成磊晶層3的磊晶成長條件並未特別限定。例如，使晶圓正面、背面為水平地將矽晶圓平放在晶座(susceptor)內。其次，以除去矽晶圓表面的自然氧化膜或微粒為目的，對腔室內供給氫氣，以1150℃左右的溫度進行60秒左右的氫焙燒(hydrogen bake)。其後，可將載氣(H2氣體)、矽源氣體(四氯化矽、矽甲烷(SiH4)、三氯矽烷(SiHCl3)、二氯矽烷(dichlorosilane)(SiH2Cl2)等)、摻雜氣體(二硼烷(diborane)(B2H6)、磷化氫(PH3)等)供給至腔室內，在已以腔室溫度1000℃~1150℃加熱的矽晶圓的表面，以成長速度為1μm/分鐘~3μm/分鐘的方式進行磊晶成長。
於此，使用圖1中的(A)、圖1中的(B)，對在矽晶圓 2的正面23成長磊晶層3時，磊晶層3的成長速度在周緣部11依賴於矽晶圓2的結晶方位的原因進行說明。
本發明者等著眼於上述磊晶層的成長速度方位依賴性是因斜面區域22上的磊晶成長速度在每個結晶方位上不同而起。即，<100>方位的斜面區域22上的磊晶成長速度，快於<110>方位的斜面區域22上的磊晶成長速度。可推測此情況是由以下現象引起的。如圖1中的(A)所示般，在形成在<100>方位的斜面區域22的倒角部上的磊晶層3中存在成長速度快的(110)面，促進該部位上的磊晶成長，其結果，正面23的邊緣區域21上的磊晶層3的成長受到抑制。另一方面，如圖1中的(B)所示般，在形成在<110>方位的斜面區域22的倒角部上的磊晶層3中存在成長速度慢的(311)面以及(111)面。因此，該部位上的磊晶成長受到抑制，其結果，促進正面23的邊緣區域21上的磊晶層3的成長。其結果，可認為正面23的邊緣區域21上的磊晶層3的膜厚在<100>方位上薄，而在<110>方位上厚。
如此，如圖2中的(A)所示般，周緣部11的磊晶層3的膜厚根據結晶方位的不同而在圓周方向上產生週期性的變化。本發明的目的在於儘可能地減小該週期性的變化。
於此，本發明者等發現，藉由使斜面區域22的正面23側的倒角寬度A1變窄，來縮小斜面區域22上的磊晶層3的區域，從而可抑制上述的磊晶層的成長速度方位依賴性。由此，藉由在使正面23側的端部的倒角寬度A1為200μm以下的較先前的倒角 寬度窄的矽晶圓2的正面23側形成磊晶層3，來抑制成長速度方位依賴性，從而可獲得周緣部11的平坦度亦高的磊晶矽晶圓1。另一方面，若A1超過200μm，則對成長速度方位依賴性的抑制作用變弱。
再者，上述實施方式中，矽晶圓2的正面23的結晶面為(100)面，但亦可為(110)面。在為(100)面的情形時，磊晶層3的膜厚的成長速度方位依賴性以90度為週期，在為(110)面的情形時，僅在成長速度方位依賴性以180度為週期的方面不同。藉由使A1為200μm以下，可抑制成長速度方位依賴性，從而可獲得相同的效果。
其次，對藉由在使A1為200μm以下的矽晶圓2上成長磊晶層3而得的磊晶矽晶圓1的周緣部11的平坦性的評估方法進行說明。
圖2中的(A)中，對<110>方位以及<100>方位上的周緣部11的磊晶層3的膜厚分別在4個部位上均採用相同的值的理論上的圓周方向的週期性的例子進行說明。然而，實際上，因無法將矽晶圓2準確地載置在晶座的中央等原因，而導致即便在相同的結晶方位上膜厚亦產生不均。即便存在該不均，若設為以45度為週期取平均值而得的值，則亦可在每個結晶方位上準確地評估膜厚。以45度為週期來取平均值，即是指取如下的共計8個區間的合計膜厚的平均值(以下，稱作「形成45度週期」)，該8個區間是圖2中的(A)的0度~45度、90度~135度、180度 ~225度、270度~315度的4個區間，及45度~90度、135度~180度、225度~270度、315度~360度的各個與上述相比反轉的4個區間。由此，即便在相同的結晶方位上存在膜厚的不均，亦可使不均的影響最小化(圖2中的(B))。再者，圖2中的(A)、圖2中的(B)中，將縱軸設為周緣部的磊晶層的膜厚，但即便是ESFQR，亦成為相同的週期性，可同樣地形成45度週期。再者，如圖2中的(B)所示般，理論上作為<110>方位的0度成為最大值，除<110>方位以外的方位(例如<100>方位)成為最小值。
於此，ESFQR(邊緣平整度量度(Edge flatness metric)，基於扇區(Sector based)，以正面為基準(Front surface referenced)，位於前方的最小平方範圍(Site Front least sQuaresRange))，是指表示對形成在周緣部11的扇形區域(圖3中為扇區51)內的SFQR(Site Front least sQuaresRange，位於前方的最小平方範圍)進行測量而得的平坦度的指標，值越小意味著平坦度越高。本說明書的ESFQR，是使用平坦度測量器(科磊(KLA-Tencor)公司：Wafer Sight)，且將測量範圍以外的區域(邊緣去除區域52)設為1mm，以5度為間隔將晶圓全周分割為72份，並對設扇區長D為30mm的扇區內進行測量而得的值。又，SFQR(Site Front least sQuaresRange)是指依據國際半導體設備材料產業協會(Semiconductor Equipment and Materials International，SEMI)標準的表示特定點(site)內的平坦度的指 標。關於該SFQR，是在所設定的點內藉由最小平方法求出自基準面起的+側以及-側的各自的最大移位量，以其絕對值的和來表示，且為對每個點進行評估而得的值。(圖3中的(A)、圖3中的(B))
峰值(Peak Valley，PV)使用上述ESFQR來定義。本發明中，將設邊緣去除區域52為1mm的ESFQR在每個結晶方位的平均值中的最大值減去最小值而得的值(nm)除以矽晶圓的中心部的磊晶層的膜厚(μm)而得的值定義為峰值。此與將圖2中的(B)的ESFQR的最大值與最小值的差(nm)除以磊晶層的膜厚(μm)而得的值為同義。即，峰值是指考慮成長的磊晶層3的膜厚並且表示磊晶矽晶圓1的周緣部11的平坦度的指標，值越低意味著周緣部11的平坦度越高，即意味著厚度不均越小。
根據本實施方式，藉由使矽晶圓2的正面23側的倒角寬度A1為200μm以下，而可抑制成長速度方位依賴性，其結果，可獲得峰值為12.5以下的周緣部的平坦度高的磊晶矽晶圓1。其原因在於：在距晶圓的外周端1mm的情形時、及距晶圓的外周端1.5mm的情形時，圓周方向的ESFQR的變動幅度均小，因此上述周緣部的平坦度高的情況並不是由成長速度方位依賴性出現的位置移動至晶圓的外周側所引起，而是成長速度方位依賴性自身降低。
又，本發明中，使矽晶圓2的正面23側的倒角寬度A1越窄，則在抑制成長速度方位依賴性的方面越佳，但為抑制操作 時或搬送時磊晶晶圓1產生斷裂、缺損等，較佳為使矽晶圓2的正面23側的倒角寬度A1為100μm以上。
又，矽晶圓2的背面24側的倒角寬度A2較佳為300μm~400μm。由於A2不會影響到使磊晶層3成長時的成長速度方位依賴性，因此藉由設為較A1更寬的倒角寬度，而可抑制磊晶矽晶圓1在搬送時產生斷裂或缺損。進而，因使磊晶層3成長時、或使用磊晶晶圓1製作元件時的熱處理的緣故，背面的倒角寬度A2亦理想為300μm~400μm。
進而，本發明中，矽晶圓2的中心部的磊晶層4的膜厚較佳為2μm~10μm。若磊晶層4的膜厚為2μm以上，則在使倒角寬度A1變寬的情形時，由成長速度方位依賴性所引起的周緣部的平坦度的惡化顯著地表現出來，因此本發明特別有效。另一方面，若膜厚超過10μm，則在抑制周緣部中的成長速度方位依賴性的方面本發明雖然有效，但因與此不同的因素，有可能產生凸面(crown)(周緣部上的磊晶層的隆起)。
(磊晶晶圓)
藉由以上說明的製造方法而獲得的磊晶晶圓1包括：成為基板的矽晶圓2；以及磊晶層3，形成在作為該矽晶圓2的一面的正面23上。於此，矽晶圓2的正面23的結晶面為(100)面或(100)面，且正面23側的倒角寬度A1為200μm以下。該磊晶矽晶圓1的周緣部11的平坦度的指標即上述的峰值為12.5以下。
又，本發明的磊晶晶圓1的磊晶層3的膜厚較佳為2μm ~10μm。
進而，本發明的磊晶晶圓1的背面24側的倒角寬度A2較佳為300μm~400μm。
[實施例]
其次，為進一步明確本發明的效果而列舉以下的實施例以及比較例，但本發明不受以下的實施例任何限制。
(實施例1)
製作直徑300mm、厚度775μm、且正面側的端部的倒角寬度A1倒角加工為130μm的p型矽晶圓。矽晶圓的正面的結晶面為(100)面，背面的倒角寬度A2為350μm。
將該矽晶圓載置在單片式磊晶裝置內的晶座上，對腔室內供給氫氣，以1130℃的溫度進行30秒的氫焙燒之後，將矽源氣體(三氯矽烷)以及摻雜氣體(二硼烷)與作為載氣的氫氣一同供給至爐內，以1130℃的溫度進行磊晶成長，以成長速度2.2μm/分鐘在矽晶圓正面形成矽晶圓的中心部的膜厚為2μm的磊晶層，從而製成磊晶矽晶圓。
對製作的磊晶矽晶圓，使用KLA-Tencor公司製造的Wafer Sight測量正面的ESFQR。此時，將邊緣去除區域(Edge Exclusion)設為1mm，將扇區長設為30mm，且將扇區數量設為72個。
(實施例2~實施例12以及比較例1~比較例12)
除將正面側的端部的倒角寬度A1及/或磊晶層的膜厚改變為 表1記載的值以外，以與實施例1相同的方法製作磊晶矽晶圓。
表1中表示實施例1~實施例12以及比較例1~比較例12的磊晶矽晶圓的峰值以及ESFQR的最大值。
圖4中的(A)表示實施例1、實施例7以及比較例7中的ESFQR的測量結果。
圖4中的(B)是使圖4中的(A)形成45度週期的曲線圖。
圖5中的(A)表示實施例2、實施例8以及比較例8中的ESFQR的測量結果。
圖5中的(B)是使圖5中的(A)形成45度週期的曲線圖。
圖6是同樣地表示實施例2、實施例8以及比較例8中的磊晶晶圓的周緣部(距磊晶晶圓的外周端1mm的內側位置)的磊晶層的膜厚的圓周方向分佈的曲線圖。
圖7中表示實施例1~實施例12以及比較例1~比較例12中的峰值相對於正面側的倒角寬度A1的關係。
圖8中的(A)以及圖8中的(B)中表示顯示實施例4、實施例10以及比較例4、比較例10中的距磊晶晶圓的外周端分別為1mm、2mm的內側位置上的磊晶層的膜厚的圓周方向分佈的測量結果的曲線圖。圖8中的(C)是使圖8中的(A)形成45度週期，進而使用設0度的膜厚為1時的相對值的曲線圖，圖8中的(D)亦同樣地為使圖8中的(B)形成45度週期，進而使用相對值的曲線圖。
圖9中的(A)以及圖9中的(B)表示實施例4、實施例10以及比較例4、比較例10中的距磊晶晶圓的外周端分別為1mm、1.5mm的內側位置上的ESFQR的測量結果。圖9中的(C)是使圖9中的(A)形成45度週期的曲線圖，圖9中的(D)亦同樣地是使圖9中的(B)形成45度週期的曲線圖。
自圖4中的(A)、圖4中的(B)以及圖5中的(A)、圖5中的(B)得知，正面側的倒角寬度的長度A1越短，則平坦度(ESFQR)的不均變得越小。自圖6亦得知，A1越短，越可抑制成長速度方位依賴性，從而越可抑制周緣部上的磊晶層的膜厚 的圓周方向不均。
又，自圖7以及表1得知，藉由使矽晶圓2的正面23側的倒角寬度A1為200μm以下，而可抑制成長速度方位依賴性，因此不管是否形成有2μm以上的磊晶層，均可獲得峰值為12.5以下的周緣部的平坦度高的磊晶矽晶圓1。於此，自圖8中的(A)~(D)得知，在距磊晶晶圓的外周端1mm的情形時、及距磊晶晶圓的外周端2mm的情形時，磊晶層的圓周方向的膜厚的變動幅度均變小。進而自圖9中的(A)~(D)得知，在距磊晶晶圓的外周端1mm的情形時、及距磊晶晶圓的外周端1.5mm的情形時，圓周方向的ESFQR的變動幅度均變小。由此，可得出如下結論，即，不是成長速度方位依賴性出現的位置移動至晶圓的外周側，而是成長速度方位依賴性自身降低。
[產業上之可利用性]
根據本發明，使矽晶圓的磊晶成長的面的端部的倒角寬度為200μm以下，其後形成磊晶層，因此可抑制成長速度方位依賴性，從而可提供一種周緣部的平坦度高的磊晶矽晶圓的製造方法、以及藉由該方法而獲得的磊晶矽晶圓。
1‧‧‧磊晶矽晶圓
2‧‧‧矽晶圓
3‧‧‧磊晶層
4‧‧‧矽源氣體
11‧‧‧磊晶矽晶圓的周緣部
21‧‧‧邊緣區域
22‧‧‧斜面區域
23‧‧‧正面
24‧‧‧背面
A1、A2‧‧‧倒角寬度

Claims (8)

  1. 一種磊晶矽晶圓的製造方法，其特徵在於：在一面的面方位為(100)面或(110)面、且上述一面側的端部的倒角寬度為200μm以下的矽晶圓的上述一面上形成磊晶層。
  2. 如申請專利範圍第1項所述的磊晶矽晶圓的製造方法，其中上述矽晶圓的中心部的上述磊晶層的膜厚為2μm~10μm。
  3. 如申請專利範圍第1項或第2項所述的磊晶矽晶圓的製造方法，其中上述矽晶圓的上述一面側的端部的倒角寬度為100μm以上。
  4. 如申請專利範圍第1項或第2項所述的磊晶矽晶圓的製造方法，其中上述矽晶圓的另一面側的端部的倒角寬度為300μm~400μm。
  5. 如申請專利範圍第1項或第2項所述的磊晶矽晶圓的製造方法，其中在上述磊晶層的形成中，在上述磊晶層的表面，將下述中定義的峰值控制為12.5以下，峰值是將設邊緣去除區域為1mm的ESFQR中每個結晶方位的平均值中的最大值減去最小值而得的值(nm)除以上述矽晶圓的中心部的上述磊晶層的膜厚(μm)所得的值。
  6. 一種磊晶矽晶圓，其包括：矽晶圓，一面的面方位為(100)面或(110)面，且上述一面側的端部的倒角寬度為200μm以下；以及 磊晶層，形成在上述矽晶圓的上述一面上，且上述磊晶矽晶圓的特徵在於：在上述磊晶層的表面，下述中定義的峰值為12.5以下，峰值是將設邊緣去除區域為1mm的ESFQR中每個結晶方位的平均值中的最大值減去最小值而得的值(nm)除以上述矽晶圓的中心部的上述磊晶層的膜厚(μm)所得的值。
  7. 如申請專利範圍第6項所述的磊晶矽晶圓，其中上述矽晶圓的中心部的上述磊晶層的膜厚為2μm~10μm。
  8. 如申請專利範圍第6項或第7項所述的磊晶矽晶圓，其中上述矽晶圓的另一面側的端部的倒角寬度為300μm~400μm。
TW102127355A 2012-08-09 2013-07-31 磊晶矽晶圓的製造方法以及磊晶矽晶圓 TWI531692B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012177317A JP6035982B2 (ja) 2012-08-09 2012-08-09 エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Publications (2)

Publication Number Publication Date
TW201413074A true TW201413074A (zh) 2014-04-01
TWI531692B TWI531692B (zh) 2016-05-01

Family

ID=50067666

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127355A TWI531692B (zh) 2012-08-09 2013-07-31 磊晶矽晶圓的製造方法以及磊晶矽晶圓

Country Status (6)

Country Link
US (1) US9631297B2 (zh)
JP (1) JP6035982B2 (zh)
KR (1) KR101659380B1 (zh)
CN (1) CN104584191B (zh)
TW (1) TWI531692B (zh)
WO (1) WO2014024404A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784034B (zh) * 2017-08-15 2022-11-21 日商信越半導體股份有限公司 矽晶圓的邊緣形狀的評價方法及評價裝置、矽晶圓及篩選方法以及其製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056749B2 (ja) * 2013-12-25 2017-01-11 信越半導体株式会社 エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法
JP6210043B2 (ja) * 2014-09-26 2017-10-11 信越半導体株式会社 貼り合わせウェーハの製造方法
KR20160112113A (ko) 2015-03-18 2016-09-28 주식회사 엘지실트론 웨이퍼 제조 장치
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102016210203B3 (de) * 2016-06-09 2017-08-31 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe, Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Halbleiterscheibe mit epitaktischer Schicht
JP6256576B1 (ja) * 2016-11-17 2018-01-10 株式会社Sumco エピタキシャルウェーハ及びその製造方法
KR20180074273A (ko) * 2016-12-23 2018-07-03 에스케이실트론 주식회사 에피텍셜 웨이퍼 제조 방법 및 장치
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
CN109545653A (zh) * 2017-09-22 2019-03-29 上海新昇半导体科技有限公司 改善外延硅片边缘平坦度的方法
DE102017222279A1 (de) 2017-12-08 2019-06-13 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
JP6881283B2 (ja) * 2017-12-27 2021-06-02 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
DE102018200415A1 (de) 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
CN108950680A (zh) * 2018-08-09 2018-12-07 上海新昇半导体科技有限公司 外延基座及外延设备
DE102019207772A1 (de) 2019-05-28 2020-12-03 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
CN110592665A (zh) * 2019-08-09 2019-12-20 上海新昇半导体科技有限公司 一种半导体薄膜平坦度改善的方法
KR102413432B1 (ko) * 2020-08-28 2022-06-27 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법
EP4170700A4 (en) * 2021-09-07 2024-01-03 JX Nippon Mining & Metals Corporation INDIUM PHOSPHIDE SUBSTRATE

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122023A (ja) 1990-09-13 1992-04-22 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
JP2000269147A (ja) 1999-03-18 2000-09-29 Shin Etsu Handotai Co Ltd 気相成長装置、気相成長方法及びシリコンエピタキシャルウェーハ
JP4959878B2 (ja) * 2001-05-10 2012-06-27 オンセミコンダクター・トレーディング・リミテッド ウエファの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP4815801B2 (ja) * 2004-12-28 2011-11-16 信越半導体株式会社 シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
WO2009060913A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハの製造方法
JPWO2009060914A1 (ja) * 2007-11-08 2011-03-24 株式会社Sumco エピタキシャルウェーハ
JP2009283650A (ja) 2008-05-22 2009-12-03 Sumco Corp 半導体ウェーハの再生方法
JP5569392B2 (ja) * 2008-09-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2011249675A (ja) * 2010-05-28 2011-12-08 Showa Denko Kk 半導体発光素子の製造方法
IT1402357B1 (it) * 2010-09-17 2013-08-30 Marana Forni Di Marana Ferdinando Forno ad elevato rendimento per la cottura di cibi
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5757088B2 (ja) * 2011-01-05 2015-07-29 株式会社Sumco エピタキシャルウェーハの製造方法、エピタキシャルウェーハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784034B (zh) * 2017-08-15 2022-11-21 日商信越半導體股份有限公司 矽晶圓的邊緣形狀的評價方法及評價裝置、矽晶圓及篩選方法以及其製造方法

Also Published As

Publication number Publication date
CN104584191B (zh) 2017-03-29
TWI531692B (zh) 2016-05-01
JP2014036153A (ja) 2014-02-24
US20150184314A1 (en) 2015-07-02
JP6035982B2 (ja) 2016-11-30
US9631297B2 (en) 2017-04-25
KR20150023940A (ko) 2015-03-05
KR101659380B1 (ko) 2016-09-23
WO2014024404A1 (ja) 2014-02-13
CN104584191A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
TWI531692B (zh) 磊晶矽晶圓的製造方法以及磊晶矽晶圓
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
KR101799839B1 (ko) 에피택셜 웨이퍼의 제조 방법
JP5834632B2 (ja) サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
CN105742154A (zh) 外延硅晶片的制造方法
CN106536794B (zh) 氮化镓衬底
JP3897963B2 (ja) 半導体ウェーハおよびその製造方法
JP7125252B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP6150075B2 (ja) エピタキシャルウェーハの製造方法
JP7151664B2 (ja) エピタキシャルウェーハの製造方法
JP6881283B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6256576B1 (ja) エピタキシャルウェーハ及びその製造方法
KR20210014340A (ko) 웨이퍼의 에피택셜층의 성장 온도 설정 방법 및 에피택셜층의 성장 방법
US11990336B2 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP7338759B2 (ja) ４Ｈ－ＳｉＣ単結晶基板
US12119375B2 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
WO2024095449A1 (ja) 窒化ガリウム単結晶基板およびその製造方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
JP2021082641A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2013216538A (ja) Ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体基板の製造方法、及び、半導体デバイスの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法