JP5569392B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP5569392B2
JP5569392B2 JP2010530752A JP2010530752A JP5569392B2 JP 5569392 B2 JP5569392 B2 JP 5569392B2 JP 2010530752 A JP2010530752 A JP 2010530752A JP 2010530752 A JP2010530752 A JP 2010530752A JP 5569392 B2 JP5569392 B2 JP 5569392B2
Authority
JP
Japan
Prior art keywords
wafer
silicon wafer
silicon
back surface
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010530752A
Other languages
English (en)
Other versions
JPWO2010035510A1 (ja
Inventor
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010530752A priority Critical patent/JP5569392B2/ja
Publication of JPWO2010035510A1 publication Critical patent/JPWO2010035510A1/ja
Application granted granted Critical
Publication of JP5569392B2 publication Critical patent/JP5569392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコンウェーハおよびその製造方法に用いて好適な技術に関する。
本願は、２００８年９月２９日に、日本に出願された特願２００８−２５０７７６号に基づき優先権を主張し、その内容をここに援用する。
デバイスの高集積化により、デバイス製造プロセスにて急速昇降温工程が多用されてきており、デバイス製造プロセスが短時間化し、急速昇降温工程の最高温度も高温化する傾向にある。特に４５ｎｍノード（ｈｐ６５）からはＦＬＡ（Flash Lamp Annealing）、ＬＳＡ（Laser Spike Anneal）、又はＬＴＰ（Laser Thermal Process ）と呼ばれるアニール工程が用いられる場合がある。
このうち、ＬＳＡ熱処理ではウェーハをホットプレート上で４００℃〜６００℃の初期温度に昇温しておき、レーザー照射にてウェーハをスポット走査することで、１１００℃以上シリコンの融点付近まで急速加熱・急冷する。また、熱処理時間はμ秒からミリ秒の単位（オーダー）である。
ＬＳＡ処理に関する技術が以下の特許文献１及び特許文献２に開示されている。
特許文献１及び特許文献２に開示されるような熱処理ではウェーハ表面と裏面に数１００℃の温度差が生じ、以前からおこなわれてきたＲＴＡ（Rapid Thermal Annealing ）に比べて、ウェーハに非常に高い応力が負荷されることになる。また、ウェーハ径方向にも数１００℃の温度差が生じ、同様に、以前からおこなわれてきたＲＴＡに比べて、ウェーハに非常に高い応力が負荷される。
特表２００６−５０５９５３号公報 特許第４００１６０２号公報
しかし、従来のウェーハでは、このように高い応力が負荷される上記ＬＳＡのようなミリ秒アニールにおいて、ウェーハが割れる可能性があるという問題が生じていた。特に、レーザーがウェーハ最外周付近を走査する際に、ウェーハが割れる場合があるので、これを改善したいという要求がある。
本発明は、上記の事情に鑑みてなされたもので、上記ＬＳＡアニール処理によるミリ秒アニールでも割れ耐性を有するウェーハを提供することを目的とする。
ＦＬＡ，ＬＳＡにおいては、処理温度（ピーク温度）が高く、極めて短時間の間に昇温・降温がおこなわれるため、ウェーハにかかる応力が大きくなり、ウェーハに割れが発生する。発明者らは、これに耐え得るウェーハを提供する手段を探求した。まず、ＲＴＡ時に割れ防止の手段として採用してきたウェーハ中の酸素析出物によるスリップ伸長防止によって割れを防止することは、上記の熱処理における温度条件が過酷で厳しすぎるため、ほとんど無効であることがわかった。また、ＦＬＡ，ＬＳＡにおいては、それぞれの熱処理による加熱の仕方によりウェーハ中における応力（stress）の発生状態が異なるため、これらの加熱手法に対応した割れ防止対策が必要であることがわかった。
そこで、これらのような条件の熱処理において、ウェーハに割れが生じないために、ウェーハ表面における傷〜クラック〜の有無と、割れ発生との関係を調べた。
その結果、後述する実施例のように、ウェーハ縁部に存在する傷（クラック：Ｃｒａｃｋ）の大きさと、その位置と、処理温度との間に関係があることを見出した。
本発明のシリコンウェーハは、鏡面加工され、最高温度が１１００℃以上且つシリコンの融点以下で、処理時間が１μ秒から１０ｍ秒程度までの条件とされる走査レーザー照射型熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハである。
本発明のシリコンウェーハでは、前記走査レーザー照射型熱処理工程においてシリコンウェーハ割れ発生の原因となる１０μｍ以上の傷が排除される。前記１０μｍ以上の傷が排除される範囲は、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における、最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が０〜３／３００以内となる範囲であり、この構成により上記課題を解決することができる。
本発明において、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面最外周部から、ウェーハ径方向中心に向かって、３ｍｍ以内の範囲における、大きさ２μｍ以上のＬＰＤが１０個以下であることがより好ましい。
本発明の前記シリコンウェーハの酸素濃度Ｏｉが、５×１０１７ａｔｏｍｓ／ｃｍ３以上且つ２０×１０１７ａｔｏｍｓ／ｃｍ３以下（Ｏｌｄ−ＡＳＴＭ）とされてなることが可能である。
また、本発明のシリコンウェーハの製造方法は、シリコンウェーハを鏡面加工した後に、走査レーザー照射型熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、走査レーザー照射型熱処理工程の条件が、最高温度が１１００℃以上且つシリコンの融点以下であり、処理時間が１μ秒から１００ｍ秒程度までの条件とされる。
前記走査レーザー照射型熱処理工程においては、シリコンウェーハ割れ発生の原因となる１０μｍ以上の傷を、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における、最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が、０〜３／３００以内の範囲において排除し、上記課題を解決した。
また、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における、最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が、０〜３／３００以内の範囲において、大きさ２μｍ以上のＬＰＤが１０個以下である手段を採用することもできる。
本発明のシリコンウェーハの製造方法は、シリコンウェーハを鏡面加工した後に、最高温度が１１００℃以上且つシリコンの融点以下で、処理時間が１μ秒から１０ｍ秒程度までの条件とされる、走査レーザー照射型熱処理工程を有する、半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法である。
本発明のシリコンウェーハの製造方法は、
単結晶からスライスして表面処理をおこなうウェーハ準備工程と、
ウェーハ縁部状態を設定する縁部状態設定工程と、
シリコンウェーハ端面、および裏面に存在する傷を検査する検査工程と、
前記検査工程の結果において、下記判定基準（１）を満たすウェーハが合格とされ、満たさないウェーハが不合格とされる判定工程とを有することができる。
判定基準（１）は、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における、最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が０〜３／３００以内の範囲において、１０μｍ以上の傷が排除されていることである。
なお、前記縁部状態設定工程は、前記準備工程で準備したシリコンウェーハを供する、半導体デバイスの製造プロセスにおける前記走査レーザー照射型熱処理工程に応じて要求される。
さらに、前記検査工程において、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における、最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が、０〜３／３００以内の範囲において、大きさ２μｍ以上のＬＰＤが１０個以下である場合、上記の判定基準を満たすと判定することが可能である。
また、前記ウェーハ準備工程が、シリコンエピタキシャル層を成膜するエピタキシャル成膜工程を有していてもよい。
前記エピタキシャル成膜工程において、サセプタによる前記シリコンウェーハの支持位置が、前記シリコンウェーハ裏面最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が１．５／３００以上且つ６／３００以下の範囲となる位置であるように、設定されることがある。
本発明においては、シリコンウェーハ裏面の研磨代を、１μｍ以上かつ３μｍ以下とする研磨工程を有することが好ましい。
本発明においては、前記シリコンウェーハの酸素濃度Ｏｉを、５×１０１７ａｔｏｍｓ／ｃｍ３以上且つ２０×１０１７ａｔｏｍｓ／ｃｍ３ 以下（Ｏｌｄ−ＡＳＴＭ）に設定することができる。
本発明のシリコンウェーハは、上記のいずれか記載のシリコンウェーハの製造方法により製造されることができる。
本発明のシリコンウェーハは、鏡面加工され、最高温度が１１００℃以上且つシリコンの融点以下で、処理時間が１μ秒から１０ｍ秒程度までの条件とされる走査レーザー照射型熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハである。
本発明のシリコンウェーハは、前記走査レーザー照射型熱処理工程においてシリコンウェーハ割れ発生の原因となる１０μｍ以上の傷が、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における最外周部から、ウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が０〜３／３００以内の範囲において排除されてなる。このような構成を有する本発明のシリコンウェーハは、ＬＳＡ等の走査レーザー照射型熱処理工程を有する半導体デバイスの製造プロセスにおいて割れ発生を防止可能である。
４５ｎｍノード（ｈｐ６５）で、ＭＯＳ ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のアニール工程では、従来のＲＴＡに比べて、より高温、短時間のアニールがおこなわれる。これは、図３に示す極浅接合Ｍｅｘにおいて、図４に示すような箱形の不純物プロファイル、つまり、極浅接合Ｍｅｘ領域内における不純物濃度の均一性と境界での急峻な変化状態の実現が必要だからである。図３に示す極浅接合Ｍｅｘとは、符号Ｍｏｓで示すＭＯＳ ＦＥＴのソースＭｓ、ドレインＭｄに隣接し基板表面からの深さ（接合深さ）Ｘｉが２０ｎｍ程度と浅い不純物拡散領域である。つまり、高温、短時間のアニールは、このように、高い加熱温度により打ち込んだ不純物を充分に活性化して抵抗を下げ、同時に、短い加熱時間により不純物の不必要な拡散を抑え、活性化した不純物の失活（deactination）を避けるために行われる。
このように、４５ｎｍノード（ｈｐ６５）で要求される２０ｎｍを下回る接合深さＸｉを実現するために、ＦＬＡやＬＳＡなどがおこなわれる。ＦＬＡでは、ウェーハを４００℃以上且つ６００℃以下の初期温度に昇温しておき、Ｘｅフラッシュランプ等の短波長の光を用いてウェーハ全面に光照射し、ミリ秒単位の熱処理時間でウェーハ極表層のみを９００℃〜１３５０℃程度まで急速加熱・急冷する。ＬＳＡでは、ウェーハをホットプレート上で４００℃〜６００℃の初期温度に昇温しておき、連続発振レーザーを照射して、ウェーハをスポット走査することで、μ秒からミリ秒熱処理時間となるように１１００℃以上且つシリコンの融点付近まで急速加熱・急冷する。
ＦＬＡ、ＬＳＡにおいては、ｈａｌｏの不純物濃度分布特性維持、接合リークの低減、ゲート・リークの抑制、ソース・ドレインの寄生抵抗の低減、ゲートの空乏化も抑制を実現可能な処理条件が選択される。
上記のような条件とされたＦＬＡにおいて、熱処理時にウェーハで発生する内部応力は、５０〜１５０ＭＰａというレベルに達する。このように、ウェーハ全面を同時に加熱するＦＬＡにおいては内部応力をこのように算出することが可能である。対して、レーザー照射によりウェーハを局所的に加熱するＬＳＡにおいては、局部加熱であること、およびレーザーを走査すること、つまり加熱位置が移動することから、正確な内部応力の算出は困難である。
ＦＬＡにおいて発生する温度差は、主としてウェーハ厚み方向である。これに対し、ＬＳＡにおいて発生する温度差は、ウェーハ厚み方向に加えて照射するレーザースポットの周囲、つまりウェーハ面内方向にも発生することが自明である。従って、ＬＳＡにおいては、熱処理時にウェーハで発生する内部応力が、ＦＬＡの場合より大きくなっていると考えられる。
従って、ＬＳＡにおいては、より一層割れ発生を防止することが必要となる。
また、ＬＳＡにおいては、レーザー照射位置がウェーハ縁部付近になったときに、割れが発生しやすいという結果が得られた。
本願発明者らは、シリコンウェーハの製造工程において、このようなウェーハ割れ発生を防止可能とする対策を見出した。
本発明のシリコンウェーハにおいて、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面最外周部から、ウェーハ径方向中心に向かって３ｍｍ以内の範囲において、大きさ２μｍ以上のＬＰＤが１０個以下である。この構成を有する本発明のシリコンウェーハにより、前記シリコンウェーハを供する半導体デバイスの製造プロセスにおける前記走査レーザー照射型熱処理工程に応じて要求される割れ発生防止が可能なウェーハ縁部状態を実現することが可能となる。
本発明の前記シリコンウェーハの酸素濃度Ｏｉが、５×１０１７ａｔｏｍｓ／ｃｍ３以上且つ２０×１０１７ａｔｏｍｓ／ｃｍ３以下(Old-ASTM)とされてなることが可能である。
また、本発明のシリコンウェーハの製造方法は、シリコンウェーハを鏡面加工した後に、最高温度が１１００℃以上且つシリコンの融点以下で、処理時間が１μ秒から１００ｍ秒程度までの条件とされる走査レーザー照射型熱処理工程を有する半導体デバイスの製造プロセスに供される、シリコンウェーハの製造方法である。
本発明のシリコンウェーハの製造方法では、前記走査レーザー照射型熱処理工程においてシリコンウェーハ割れ発生の原因となる１０μｍ以上の傷を、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における最外周部から、ウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が、０〜３／３００以内の範囲において排除する。この構成により、直径３００ｍｍシリコンウェーハにおいて、ＬＳＡ工程を有するデバイス製造工程に供してもウェーハ割れ発生を防止することが可能なシリコンウェーハを製造することが可能となる。具体的には、デバイス工程に供する前段階における研磨工程で、上記のウェーハ縁部状態となるように処理条件を設定することで、ウェーハ割れ発生を防止することが可能なシリコンウェーハを製造することが可能となる。
またこれ以外の口径のウェーハ、例えば直径４５０ｍｍウェーハにも適応することが可能である。
また、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における最外周部から、ウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が０〜３／３００以内の範囲において、大きさ２μｍ以上のＬＰＤが１０個以下であるとよい。この構成によれば、前記走査レーザー照射型熱処理工程に応じて要求される、割れ発生防止が可能なウェーハ縁部状態を実現することが可能となる。前記走査レーザー照射型熱処理工程は、シリコンウェーハを供する半導体デバイスの製造プロセスが有する工程である。
本発明のシリコンウェーハの製造方法は、シリコンウェーハを鏡面加工した後に、最高温度が１１００℃以上且つシリコンの融点以下で、処理時間が１μ秒から１００ｍ秒程度までの条件とされる走査レーザー照射型熱処理工程を有する半導体デバイスの製造プロセスに供される、シリコンウェーハの製造方法である。
本発明のシリコンウェーハの製造方法は、
単結晶からスライスして表面処理をおこなうウェーハ準備工程と、
ウェーハ縁部状態を設定する縁部状態設定工程と、
シリコンウェーハ端面、および裏面に存在する傷を検査する検査工程と、
前記検査工程の結果において、下記判定基準を満たすウェーハが合格とされ、満たさないウェーハが不合格とされる判定工程とを有する。
判定基準は、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における、最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が、０〜３／３００以内の範囲において、１０μｍ以上の傷が排除されていることである。このように、検査工程の結果から合格・不合格を判定して、基準に満たないウェーハを除去することにより、半導体デバイスの製造プロセスにおける前記走査レーザー照射型熱処理工程に応じて要求される割れ発生防止が可能なウェーハ縁部状態を有するシリコンウェーハを供することが可能となる。
これにより、ソース・ドレイン拡散領域への不純物打ち込み後のアニール処理において、シリコンウェーハに打ち込んだ不純物を電気的に活性化させるとともに、不純物の打ち込みによって発生した結晶欠陥を除去する熱処理をおこなうことができる。即ち、いわゆる矩形の不純物プロファイルに近い状態を実現可能な条件において、ウェーハの割れが発生することのないシリコンウェーハを製造することができる。特に、ウェーハ周縁部において割れの発生する可能性が高いＬＳＡにおいても割れ発生を防止することが可能となる。
さらに、前記検査工程において、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における最外周部から、ウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が、０〜３／３００以内の範囲において、大きさ２μｍ以上のＬＰＤが１０個以下であると上記の判定基準を満たすと判定できる。このような判定により、上記の割れ防止可能なウェーハを判別することが可能となる。
また、表面にシリコンエピタキシャル層を成膜したエピタキシャルウェーハは、エピタキシャル成長中にリング状のサセプタとのウェーハの接触が避けられない。この接触によって、ウェーハはサセプタと密着し、局所的に反応ガス流れが原因で凝着してしまう。エピタキシャル成長後に、ウェーハをサセプタから持ち上げる際に、この凝着が剥がれて、傷（Crack）が導入されてしまうことがある。本発明の前記ウェーハ準備工程が、シリコンエピタキシャル層を成膜するエピタキシャル成膜工程を有する場合、
前記エピタキシャル成膜工程においてサセプタによる前記シリコンウェーハの支持位置が、前記シリコンウェーハ裏面最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が１．５／３００〜６／３００の範囲となる位置に設定されるとよい。この構成によれば、前記傷が、上記ＬＳＡ工程での割れ原因となることを防止できる。
具体的には、エピタキシャル層を成膜する際、シリコンウェーハは、このウェーハと同心状でウェーハより径寸法の小さいリングと見なしうるサセプタに載置されて、エピタキシャル成膜処理の加熱がおこなわれる。このサセプタが接触する範囲が、上記の支持位置を設定する範囲とされる。
本発明においては、シリコンウェーハ裏面の研磨代を１μｍ以上且つ３μｍ以下とする研磨工程を有する。この研磨工程により、エピタキシャル層成膜時に傷が導入された場合であっても、この傷を除去して、その影響を排除し、ＬＳＡ工程においてウェーハの割れ発生を防止することが可能となる。
本発明においては、前記シリコンウェーハの酸素濃度Ｏｉを、５×１０１７ａｔｏｍｓ／ｃｍ３以上且つ２０×１０１７ａｔｏｍｓ／ｃｍ３以下(Old-ASTM)に設定することができる。
本発明のシリコンウェーハは、上記のいずれか記載のシリコンウェーハの製造方法により製造されることができる。
本発明によれば、ＬＳＡ等の走査レーザー照射型熱処理工程を有する半導体デバイスの製造プロセスにおいて、割れ発生を防止可能なシリコンウェーハを提供することができる。
本発明に係るシリコンウェーハの製造方法の第１実施形態を示すフローチャートである。 本発明に係るシリコンウェーハの製造方法の第２実施形態を示すフローチャートである。 ＭＯＳ ＦＥＴを示す模式断面図である。 不純物濃度と接合深さとの関係において箱形の不純物プロファイルを示すグラフである。 アニールによるシリコン原子および不純物の振る舞いを示す模式図である。 本発明に係るシリコンウェーハの第１実施形態を示す平面図である。 ＬＳＡ装置を示す模式図である。 図７のＬＳＡ装置で用いるチャック（ウェーハ支持部材）を示す模式図である。 本発明に係るシリコンウェーハの縁部を示す拡大断面図である。 本発明に用いる気相成長装置を示す模式図である。 図１０のサセプタとシリコンウェーハとの関係を示す拡大図である。
以下、本発明に係るシリコンウェーハおよびその製造方法の第１実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるシリコンウェーハおよびその製造方法を示すフローチャートである。
本実施形態におけるシリコンウェーハの製造方法は、シリコンウェーハを鏡面加工した後に、最高温度が１１００℃以上且つシリコンの融点以下で、処理時間が１μ秒から１００ｍ秒程度までの条件とされる走査レーザー照射型熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法である。本実施形態におけるシリコンウェーハの製造方法は、図１に示すように、研磨工程Ｓ１２を有するウェーハ準備工程Ｓ１と、縁部状態設定工程Ｓ２と、検査工程Ｓ３と、判定工程Ｓ４と、ＬＳＡ等の熱処理工程Ｓ５２を有するデバイス製造工程Ｓ５とを有するものとされる。
図１に示すウェーハ準備工程Ｓ１は、ＣＺ（チョクラルスキー）法により、シリコン融液からシリコン単結晶を引き上げ、このシリコン単結晶をスライス加工、および、面取り、研削、研磨、洗浄等の表面処理によりシリコンウェーハを準備する工程である。このウェーハ準備工程Ｓ１は、仕上げとしての研磨工程Ｓ１２を有する。
このウェーハ準備工程Ｓ１のシリコン単結晶引き上げ時において、シリコンウェーハの酸素濃度Ｏｉを、５×１０１７ａｔｏｍｓ／ｃｍ３以上且つ２０×１０１７ａｔｏｍｓ／ｃｍ３ 以下(Old-ASTM)に設定する。シリコンウェーハの酸素濃度Ｏｉは、７×１０１７ａｔｏｍｓ／ｃｍ３以上且つ１５×１０１７ａｔｏｍｓ／ｃｍ３以下であることがより好ましい。
図１に示す縁部状態設定工程Ｓ２は、ウェーハ準備工程Ｓ１で準備したシリコンウェーハを供する後工程の、半導体デバイスの製造工程Ｓ５におけるＬＳＡ等の走査レーザー照射型熱処理工程Ｓ５２に応じて要求されるウェーハ縁部状態を設定するものである。走査レーザー照射型熱処理工程Ｓ５２における、鏡面加工したシリコンウェーハが供される熱処理の具体的条件は、最高温度が１１００℃以上且つシリコンの融点以下で、処理時間が１μ秒から１００ｍ秒程度までの条件とされる。この熱処理工程Ｓ５２において、割れ発生を抑制可能なウェーハ縁部の状態を設定することになる。このウェーハ縁部の状態は、具体的には、前記走査レーザー照射型熱処理工程においてシリコンウェーハ割れ発生の原因となる１０μｍ以上の傷が、排除された状態とされる。具体的には、図６に示すように、前記シリコンウェーハＷの端面Ｗｔおよび前記シリコンウェーハ裏面Ｗｒにおける最外周部Ｗｒｔからウェーハ径方向Ｗｏ中心に向かう距離ｒと、図６に符号２Ｒで示すウェーハ径寸法との比が、０〜３／３００以内の範囲において、１０μｍ以上の傷が排除されるものである。
ここで、シリコンウェーハは径寸法直径３００ｍｍ以上且つ４５０ｍｍ以下程度のものが適応可能である。
なお、本実施形態において、縁部状態設定工程Ｓ２において、対象とする熱処理工程Ｓ５２では、図３に示すソース・ドレイン拡散領域Ｍｅｘへの不純物打ち込み後のアニール処理が行われる。このアニール処理は、打ち込んだ不純物を電気的に活性化させることと、不純物の打ち込みによって発生した結晶欠陥を除去することとを同時に実現するという条件でおこなわれる。
電気的に活性化させるとは、電気伝導度が上がる状態になることをいう。通常、図５（ａ）に示すように、イオン打ち込みによって注入した不純物がシリコン結晶中にランダムに存在しているだけで電気的に不活性な低電気伝導度となっている。電気的に活性化させるとは、アニール処理によって熱エネルギーを与えることで、この電気的に不活性な状態から、図５（ｂ）に示すように、不純物が結晶格子点の位置に移動して電気的に活性化されて電気伝導度が上がる状態になることをいう。
また、図５（ａ）に示すように、不純物が打ち込まれたとき、もともと、シリコン原子が規則的に配列していた単結晶シリコンは、打ち込みのエネルギーによって原子の規則的は配列が乱れた格子欠陥を有する状態とされる。不純物の打ち込みによって発生した結晶欠陥を除去するとは、アニール処理によって熱エネルギーを与えることで、図５（ｂ）に示すように、シリコン原子が再配列しリーク電流を生じる原因となる結晶欠陥がない状態になることをいう。
前者の不純物の活性化は、不純物がシリコンの格子点に行き着くまでの原子間（格子間）をわずかに移動する程度と移動距離が短く、活性化にかかる時間も短くてすむが、ピーク温度が１０００℃を超える高温が必要である。つまり、高温で時定数の小さなものである。
これに対し、後者のシリコン単結晶整列は時定数の大きなものである。これは規則的な配列を崩された原子が再配列するまでに移動する距離は長く、また、再結晶化には長時間かかるので、結晶欠陥の除去には低温長時間のアニールが必要である。
このように、時定数の異なる現象を同時に制御するための熱処理である熱処理工程Ｓ５２は条件が厳しい。不純物活性化を優先して加熱条件を高温に設定した場合には、不純物拡散を最小限に抑えるために処理時間を短くする必要がある。しかし、結果として、結晶欠陥の除去が充分でなく、ＭＯＳ ＦＥＴのリーク電流が多くなってしまう。一方、結晶欠陥除去を優先させ、処理時間を長くした場合には、欠陥はリカバリーされ結晶性は回復するが、不純物拡散が激しくなり、短チャネル効果を引き起こしやすくなる。
つまり、熱処理工程Ｓ５２は、このような２つの相反する役割を同時に満たすとともに、高い不純物密度と浅い拡散深さをもつ極浅接合Ｍｅｘを形成するために時定数の異なる２つの熱現象を制御することが求められる。熱処理工程Ｓ５２の条件は、従来のＲＴＡに比べてウェーハ割れ発生頻度が極めて高くなるものであり、この熱処理条件に対応するウェーハ縁部状態の設定が必要となる。
さらに、ウェーハ縁部状態設定工程における縁部状態は、後述する実施例のように、処理温度（ピーク温度）が１１００℃の場合１０μｍより大きい傷が端面にない状態に設定される。最高到達温度（処理温度）が１２００℃の場合１０μｍより大きい傷が端面および裏面最外周から径方向１／３００の範囲に存在しない状態に設定される。最高到達温度（処理温度）が１３００℃の場合１０μｍより大きい傷が端面および裏面最外周から径方向３／３００の範囲に存在しない状態に設定される。最高到達温度（処理温度）が１１００℃の場合３０μｍより大きい傷が端面および裏面最外周から径方向１／３００の範囲に存在しない状態に設定される。最高到達温度（処理温度）が１２００℃の場合３０μｍより大きい傷が端面および裏面最外周から径方向３／３００の範囲に存在しない状態に設定される。最高到達温度（処理温度）が１３００℃の場合３０μｍより大きい傷が端面および裏面最外周から径方向３／３００の範囲に存在しない状態に設定される。
なお、最高到達温度（処理温度）が１０８０℃である場合、１０μｍより大きい傷が存在していても割れは発生しない。また、ＬＳＡの場合、裏面最外周から径方向１１／３００より大きい範囲、つまり裏面最外周から径方向１１／３００の範囲よりウェーハの中心側においては傷が存在しても割れは発生しない。従って、これらの条件はウェーハ縁部状態設定から除外することができる。
図１に示す検査工程Ｓ３は、シリコンウェーハ端面、および裏面に存在する傷を検査するものとされる。具体的には、検査工程Ｓ３は、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における最外周部から、ウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が０〜３／３００以内の範囲において、大きさ２μｍ以上のＬＰＤが１０個以下であるかどうかを検査するものとされる。検査手法としては、レーザーを用いた面検機(KLA-Tencor製 SP-1等)やCCDカメラによる画像検査法といった検査手法を用いることができる。
図１に示す判定工程Ｓ４は、検査工程Ｓ３の結果が、判定基準（１）を満たすウェーハを合格とし、上記の基準を満たさないウェーハを不合格として判定する工程とされる。
判定基準（１）：前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が０〜３／３００以内の範囲において、１０μｍ以上の傷が排除されている。
判定工程Ｓ４で不合格とされた場合には、ウェーハ準備工程Ｓ１の研磨工程Ｓ１２に戻り、ウェーハ裏面、端面の傷を上記の基準まで除去してリカバリーすることで、再度、検査工程Ｓ３，判定工程Ｓ４へと至ることになる。
判定工程Ｓ４で合格と判定された場合には、シリコンウェーハはデバイス製造工程Ｓ５へと供される。
このデバイス製造工程Ｓ５では、４５ｎｍノード（ｈｐ６５）によるデバイスをシリコンウェーハに作り込むための必要な処理がおこなわれる。また、デバイス製造工程Ｓ５は、ＬＳＡ等の熱処理工程Ｓ５２を有するものとされる。
図１に示す熱処理工程Ｓ５２においては、図７に示すレーザースパイクアニーリング（ＬＳＡ）装置でスパイクアニーリングをおこなう。このＬＳＡ装置は、マイクロ秒〜ミリ秒オーダー照射で１３５０℃に昇温可能である。
このレーザースパイクアニーリング（ＬＳＡ）装置としては、半導体デバイスのソース／ドレイン領域やエクステンション領域を形成するためのシリコンウェーハ基板のスパイクアニール処理装置として使用されているもので、ビーム径１〜５０ｍｍ程度のものを用いることができる。
このレーザースパイクアニーリング（ＬＳＡ）装置１は、ウェーハＷ全面を加熱するのではない。具体的には、図７に示すように、光源に連続発振型レーザー２を用い、ミラー６、ビーム整形光学系７を介して、ＸＹスキャンステージ３によってＸＹスキャンさせたウェーハＷを局所的に、還元性ガス、希ガス、窒素ガス雰囲気で加熱する。この際、減衰器４で制御するレーザー出力でピーク温度をパイロメータ５でモニターし、ウェーハのスキャン速度で加熱時間を決める。なお、図７中、符号８はパワーメータ８を示している。
本実施形態で用いるＬＳＡ装置１のレーザー波長及び出力は、通常、連続発振エキシマレーザー：ＫｒＦ（波長２４８ｎｍ）、Ｎｄ：ＹＡＧレーザー（１０６４ｎｍ）、炭酸ガスレーザー（波長１０μｍ）等の発振媒質による平均出力０．１Ｗ〜５０ＫＷ程度のノン・メルト・レーザースパイクアニーリング（non melt Laser Spike Annealing）が採用される。
ＬＳＡ装置１のレーザービーム照射時間は、０．０１マイクロ秒以上且つ１０秒未満、より好ましくは０．１μ秒（マイクロ秒）以上且つ０．８ｍ秒（ミリ秒）以下とすることができる。
上記処理においては、レーザースポットの面積を数ｃｍ２ のオーダーとして、ウェーハ１枚当たりの処理時間を、直径３００ｍｍウェーハの場合、１分以上且つ１０分以下とすることができる。
また、このときのウェーハ照射温度（最高到達温度）は、ウェーハ表面におけるレーザースポット照射部分近傍で、１２５０℃以上且つ１４００℃以下が好ましく、特に１３００℃以上且つ１３５０℃以下が好ましい。
また、シリコンウェーハのＬＳＡアニールは水素（Ｈ２ ）、アンモニア（ＮＨ３ ）等の還元性ガス雰囲気中、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）ネオン（Ｎｅ）等の希ガス雰囲気中、窒素ガス雰囲気中、あるいはそれらのガスの２種以上の混合ガス雰囲気中で行うことができる。特に水素ガス又は水素と、アルゴンガスとの体積混合比が１：１〜１：２０の混合ガス雰囲気を用いることができる。またこれら雰囲気中での処理圧は、１０Ｔｏｒｒ程度の減圧下以上且つ大気圧以下で実施されることができる。
ＬＳＡ装置１のＸＹスキャンステージ３には、移動するステージ３にウェーハＷを固定するウェーハ支持部材（チャック）１０が設けられる。
チャック１０は、図８に示すように、スカート５００によって取り囲まれたウェーハＷを支持する。チャック１０は、ウェーハの表面から大量の熱を移動させることによって、ウェーハを一定のバックグラウンド温度ＴＣに維持することができる。この機能を達成するために、チャック１０は、ウェーハ表面から熱伝導性ヒーターモジュール及び絶縁体層を介してヒートシンクに効率的に熱を移動させるように設計されている。
チャック１０は、以下に説明する各要素のための基準となる仮想中心軸Ａｌ（図８）を有する。
チャック１０はヒートシンク（冷却板）２０を有する。冷却板２０は、対向する上下面２２，２４と、周辺部２６と、本体（熱容量（thermal mass））３０とを有する。冷却板２０は、本体３０内に形成された冷却路３２を含む。冷却路３２は、冷却ライン４２を介して冷却路に動作的に連結された冷却ユニット４０からの本体３０における冷却流体（水など）の流れを支持するようになっている。一実施形態では、冷却板２０は約１．５インチの厚みＴ１を有する。本実施形態では、冷却板２０はアルミニウムなどの良好な熱伝導体からなる。
チャック１０は、対向する上下面１０２，１０４を有する絶縁体層１００をさらに含む。絶縁体層１００は、下面１０４が冷却板２０の上面２２と熱的に連結される（例えば、密着または接触する）ように配置されている。本実施形態では、絶縁体層１００は、比較的低い熱伝導性、低い質量密度、優れた熱衝撃抵抗性を有する。
本実施形態では、絶縁体層１００は石英からなる。絶縁体層が低い質量を有する場合には、走査時にチャックの高い加速率を容易に達成できる。
絶縁体層１００は、ヒーターモジュール１５０と冷却板との間で実質的に一定な熱勾配を維持するようになっている。絶縁体層の熱伝導性に基づいて、電気ヒーターによってウェーハが常に一定の温度に維持されるようにヒートシンクに移動させる熱を決定する。
本実施形態では、絶縁体層１００は約０．５インチの厚みＴ２を有する。絶縁体層１００の厚みＴ２は、経験分析および／または最大レーザー出力が基板に入射する場合でも、所望の動作温度を維持するために電力の供給が必要であることを保証するために、必要とされる熱伝導性モデリングによって決定する。本実施形態では、絶縁体板１００は円形であり、上下面において０．２μｍ以上且つ０．３μｍ以下の表面仕上げを有する、約５μｍの平坦性で機械加工され、ヒーターモジュール及び冷却板と良好な熱的接触を有する。
チャック１０は、対向する上下面１５２，１５４と、周辺部１５６と、熱伝導性本体１５８とを有するヒーターモジュール１５０も含む。ヒーターモジュール１５０は、下面１５４が絶縁体層１００の上面１０２と熱的に接続するように配置されている。ヒーターモジュール１５０は、本体１５８に埋め込まれた加熱ユニット１６０を含むとともに、４．２ｋＷの熱を供給することができる。ヒーターモジュール１５０は絶縁体層１００を介して冷却板２０とも熱的に連結されているが、冷却板２０と物理的に接触していない。
加熱ユニット１６０は、本体１５８に埋め込まれた絶縁抵抗性の加熱要素１６４を含む。一実施形態では、加熱要素１６４は上面１５２と平行な面で巻かれた螺旋状である。加熱ユニット１６０は、単位表面積（上面１５２の面積）当たり均一な量の熱を生成するように構成されている。ただし、周辺部１５６は例外である。周辺部１５６の熱損失は大きいため、それに比例して高い単位面積当たりの入熱が必要となる。
ヒーターモジュール１５０の本体１５８は、アルミニウムなどの良好な熱伝導体からなる。ヒーターモジュール１５０の本体１５８は、加熱要素１６４の周りに鋳造され、（本実施形態ではステンレス鋼の外側ジャケットを有する）加熱要素とヒーターモジュールの本体との間で良好な熱的連結が得られる。加熱ユニット１６０は、可変電源ユニット（電源）１８０に接続するリード１７０を含む。電源１８０は、可変量の電力を加熱ユニット１６０に供給し、ヒーターモジュールを一定のバックグラウンド温度ＴＣに維持するようになっている。一実施形態では、ヒーターモジュール１５０は約０．５〜約１．２５インチの厚みＴ３を有する。
本実施形態では、例えば、熱電対またはサーミスタとされる温度プローブ１９０が、１以上の位置でヒーターモジュール１５０の本体１５８に埋め込まれるか、本体１５８と熱的に連結されている。一実施形態では、１以上の温度プローブ１９０は、ヒーターモジュールの異なる位置で測定された温度に対応する１以上の温度信号ＴＳを受信するチャックコントローラ２００に連結されている。以下に詳述するように、コントローラ２００は冷却ユニット４０及び可変電源ユニット１８０にも動作的に連結され、（例えばソフトウェアによる動作命令によって）これらのユニットの動作を制御するようになっている。
チャック１０は、対向する上下面３０２，３０４と、周辺部３０６と、本体３０８とを有する上部板３００を含む。上部板３００は、下面３０４がヒーターモジュール１５０の上面１５２と熱的に連結される（例えば、密着または接触する）ように配置されている。
本実施形態では、上部板３００は約０．２５〜約０．５インチの厚みＴ４を有する。
上部板の上面３０２は、ウェーハＷを支持するようになっている。ウェーハＷは、対向する表裏面Ｗｕ，Ｗｒと外側エッジ（端面）Ｗｔとを有する。一実施形態では、上部板３００は、ヒーターモジュール１５０を構成する材料によってウェーハＷが汚染されることを防止する。ウェーハＷがシリコンウェーハである場合、上部板３００の材料としては、融解シリカ、ケイ素、炭化ケイ素の少なくとも１つが挙げられる。本実施形態では、上部板３００はケイ素を含み、上面３０２には酸化物または窒化物のコーティングが設けられている。
本実施形態では、冷却板２０、絶縁体層１００、ヒーターモジュール１５０はボルトによって上述したように保持され、上部板は真空によってヒーターモジュールに固定される。
チャック１０の主要な役割の１つは、ＬＳＡ工程でレーザービームがウェーハに照射されているか否かに関わらず、バックグラウンドウェーハ温度ＴＣが一定及び均一に維持されるように、ＬＳＡ時の熱平衡（heat balance）を管理することである。この機能を行う際のチャック１０の動作を以下に詳細に説明する。
ウェーハにレーザービームが照射されていない場合、たとえば、レーザービームをウェーハに照射する前に、ウェーハのドーパント活性化などのアニールプロセスを容易にするために、ウェーハＷの温度をバックグラウンド温度ＴＣまで上昇させる。
レーザービームによる加熱がない場合には、電源１８０は十分な電力８６０をヒーターモジュール１５０に供給し、モジュール及びウェーハをバックグラウンド温度ＴＣに加熱する必要がある。チャックコントローラ２００は、温度プローブ１９０を介してヒーターモジュール１５０の温度を監視し、所望の一定なバックグラウンド温度ＴＣを達成及び維持するために、ヒーターモジュールに供給される電力８６０の量を制御する。
レーザービームによってウェーハに熱が供給されていない場合、チャックからの熱損矢の主な原因は、ウェーハ上面Ｗｕを介した放射及び対流と、絶縁体層１００を介した冷却板２０への伝導である。チャックコントローラ２００は、冷却ユニット４０及び冷却板２０を介した冷却流体（水など）の流れを制御し、冷却板による熱の消散を促進する。
上述したように、絶縁体層１００は、上面１０２における一定のバックグラウンド温度ＴＣ（例えば、約４００℃）から下面１０４における非常に低い温度（例えば、２０℃）の範囲において、実質的に一定（一定またはほぼ一定）の熱勾配を維持する。絶縁体層１００は、ヒーターモジュール１５０の下面１５４から冷却板２０への放射性の熱移動は抑制するが、ヒーターモジュールから冷却板への伝導性の熱移動は許容する。
本実施形態では、ヒーターモジュール１５０では、ウェーハがレーザービームに照射されていない場合にウェ−ハを４００℃の一定のバックグラウンド温度ＴＣに維持するために、約３．４ｋＷの電力８６０を必要とする。
ウェーハにレーザービームが照射されている場合には、レーザービームはウェーハに約３ｋＷのエネルギーを与え、放射及び対流によるエネルギー損失は約０．５ｋＷである。この場合、３ｋＷのエネルギーを冷却板に放出し、電源１８０から０．５ｋＷの電力をヒーターモジュール１５０に供給することによって平衡をとることができる。
レーザービームがウェーハ表面に入射すると、電源１８０からヒーターモジュール１５０に供給される電力をそれに比例して減少させる。一定のバックグラウンド温度ＴＣの電気的な制御を維持するためには、絶縁体層１００を介した冷却板２０への定常状態の熱損矢は、放射及び対流による損失よりも少ない範囲で、且つレーザービームからの最大供給エネルギーよりも大きくなければならない。
チャック１０の加熱制御装置の適応能力は、レーザーの大きく変化する入力レベルを収容し、ウェーハにおける一定の平均温度をもたらす。走査レーザービームによってウェーハに供給される空間的に変化する熱負荷は、ヒーターモジュールと上部板の高い伝導性によって受動的に補償される。また、ウェーハと上部板及び上部板とヒーターモジュールの間の低い熱界面抵抗も、温度の空間的な非均一性を減少させるために役立つ。
本実施形態におけるシリコンウェーハは、判定工程Ｓ４によって、合格と判定されたもののみをデバイス製造工程Ｓ５へ供して得られるものである。従って、ウェーハにおける、応力発生、あるいは、割れ発生のメカニズムは正確に解明されているわけではないが、本実施形態によれば、上記のようなＬＳＡ装置を用いたＬＳＡ等とされる走査レーザー照射型熱処理工程Ｓ５２においても割れ発生を防止可能なシリコンウェーハを提供することが可能となる。
これにより、高い加熱温度によりウェーハに打ち込んだ不純物を充分に活性化して抵抗を下げることが可能となる。また、同時に、短い加熱時間により不純物の不必要な拡散を抑えるとともに活性化した不純物の失活（deactivation）を避け、図４に示すような箱形の不純物プロファイルを実現可能な熱処理においても、ウェーハの割れの発生を抑制することが可能となる。
また、固溶酸素濃度Ｏｉ、酸素析出物の大きさ・密度制御、添加物としての炭素濃度、窒素濃度、リンゲッターとしてのリン（Ｐ）濃度の制御、など、従来スリップ転位の伸展を抑制・防止するためにおこなわれていた手法では、厳しい熱処理に対して、割れ発生を防止するシリコンウェーハを供することが困難であった。
しかし、本実施形態におけるシリコンウェーハでは、同時に、ＬＳＡに相当する割れ発生の程度となる条件の厳しい熱処理に対して、割れ発生を防止するシリコンウェーハを供することが可能となる。
また、本実施形態におけるシリコンウェーハでは、研磨工程Ｓ１２において、シリコンウェーハ裏面の研磨代を１μｍ以上且つ３μｍ以下とする。これにより、判定工程Ｓ４で不合格と判定されたシリコンウェーハがある場合、またはウェーハ準備工程Ｓ１において傷が導入された場合であっても、この傷を除去して、その影響を排除し、ＬＳＡ工程においてウェーハの割れ発生を防止することが可能となる。
また、本実施形態におけるシリコンウェーハでは、シリコンウェーハ端面における研磨代を１μｍ以上且つ３μｍ以下とする。これにより、判定工程Ｓ４で不合格と判定されたシリコンウェーハがある場合、またはウェーハ準備工程Ｓ１において傷が導入された場合であっても、この傷を除去して、その影響を排除し、ＬＳＡ工程においてウェーハの割れ発生を防止することが可能となる。
さらに、図９に示すように、ウェーハの表面２２には、平坦面である主面Ｗ２３と、周縁部に形成された表面側面取り部Ｗ２４とが設けられている。また、裏面Ｗｒには、平坦面である主面Ｗ２７と、周縁部に形成された裏面側面取り部Ｗ２８とが設けられている。
表面側面取り部Ｗ２４は、その周縁端Ｗｔからウェーハ半径方向内方に向けた方向の幅Ａ１が、裏面側面取り部Ｗ２８の周縁端Ｗｔからウェーハ半径方向内方に向けた方向の幅Ａ２よりも狭められている。表面側面取り部Ｗ２４の幅Ａ１は５０μｍ以上且つ２００μｍ以下の範囲が好ましい。また、裏面側面取り部Ｗ２８の幅Ａ２は２００μｍ以上且つ３００μｍ以下の範囲が好ましい。
また、表面側面取り部Ｗ２４は、表面Ｗｕの主面Ｗ２３に対して傾斜する第一傾斜面Ｗ１１を有しており、裏面側面取り部Ｗ２８は、裏面Ｗｒの主面Ｗ２７に対して傾斜する第二傾斜面Ｗ１２を有している。第一傾斜面Ｗ１１の傾斜角度θ１は１０°以上且つ５０°以下の範囲が好ましく、第二傾斜面Ｗ１２の傾斜角度θ２は１０°以上且つ３０°以下の範囲が好ましく、更にθ１≦θ２とされていることが好ましい。
また、第一傾斜面Ｗ１１と周縁端Ｗｔとの間には、これらを接続する第一曲面Ｗ１３が表面最外周Ｗｕｔに設けられている。また、第二傾斜面Ｗ１２と周縁端Ｗｔとの間には、これらを接続する第二曲面Ｗ１４が裏面最外周部Ｗｒｔに設けられている。第一曲面Ｗ１３の曲率半径Ｒ１の範囲は８０μｍ以上且つ２５０μｍ以下の範囲が好ましく、第二曲面Ｗ１４の曲率半径Ｒ２の範囲は１００μｍ以上且つ３００μｍ以下の範囲が好ましい。
上記の端部構成とすることで、ウェーハハンドリング時における傷発生を低減することが可能となる。
以下、本発明に係るシリコンウェーハおよびその製造方法の第２実施形態を、図面に基づいて説明する。
図２は、本実施形態におけるシリコンウェーハおよびその製造方法を示すフローチャートであり、図１に示す第１実施形態に対してエピタキシャル層成膜に関する点が異なるものである。同等の構成要素に対しては、同一の符号を付してその説明を省略する。
本実施形態においては、図２に示すように、ウェーハ準備工程Ｓ１に、エピタキシャル成膜工程Ｓ１１およびその後の研磨工程Ｓ１３を有する。
図２に示すエピタキシャル成膜工程Ｓ１１においては、ウェーハ表面にエピタキシャル層を成膜するものとされ、例えば、ｐ／ｐ−タイプとすることができる。これは、ｐ−タイプウェーハの上にｐタイプのエピタキシャル層を積層したウェーハを意味する。ここで、ボロン（Ｂ）濃度がｐ−タイプとは抵抗率０．１Ωｃｍ〜１００Ωｃｍに相当する濃度であり、ｐタイプとは抵抗率０．１Ωｃｍ〜０．０１Ωｃｍに相当する濃度である。
本実施形態におけるエピタキシャル成膜工程Ｓ１１は、研磨工程Ｓ１２の後に気相成長装置によっておこなわれる。この気相成長装置は、半導体ウェーハＷを１枚ずつ処理する枚葉式の気相成長装置であり、図１０に示すように、シリコンウェーハＷの主表面にエピタキシャル層ＥＰを気相成長させて、エピタキシャルウェーハＥＷを製造する装置である。
この気相成長装置Ｅ１は、サセプタＥ２と、反応容器Ｅ３と、加熱装置Ｅ４とを備える。
サセプタＥ２は、半導体ウェーハＷを載置する部材であり、反応容器Ｅ３の内部に設置される。サセプタＥ２は、回転軸ＥＲに連なるサセプタ支持部Ｅ３４によってその下面が支持され、回転軸ＥＲの駆動により回転する。サセプタＥ２の材質は特に限定されないが、例えば炭素基材の表面にＳｉＣ被膜をコーティングしたものが好ましい。サセプタＥ２へ半導体ウェーハＷを搬入する方式、サセプタＥ２から半導体ウェーハＷを搬出する方式としては特に限定されず、例えば、ベルヌイチャックを用いて搬送治具の昇降により半導体ウェーハＷを移載するものや、半導体ウェーハＷの下面をピンで支持してピンの昇降により半導体ウェーハＷを移載するもの等が挙げられる。
反応容器Ｅ３は、その内部にサセプタＥ２が設置され、その内部に反応ガスを供給可能に構成されている。そして、反応容器Ｅ３は、サセプタＥ２の上に載置された半導体ウェーハＷに反応ガスを供給することで、半導体ウェーハＷの主表面にエピタキシャル層ＥＰを成長させる。この反応容器Ｅ３は、上側ドームＥ３１と、下側ドームＥ３２と、ドーム取付体Ｅ３３と、サセプタ支持部Ｅ３４とを備える。上側ドームＥ３１及び下側ドームＥ３２は、石英等の透光性部材から構成され、それぞれ、平面視で略中央部分が反応容器Ｅ３の内部から上側及び下側に向けて窪む略凹状に形成されている。ドーム取付体Ｅ３３は、上方及び下方が開放された略筒状部材から構成され、上方側の開口部分及び下方側の開口部分にて上側ドームＥ３１及び下側ドームＥ３２を支持する。このドーム取付体Ｅ３３の側面には、反応ガス供給管Ｅ３３１が設けられており、反応ガス供給管Ｅ３３１に対向するドーム取付体Ｅ３３の側面には、反応ガス排出管Ｅ３３２が設けられている。反応ガス供給管Ｅ３３１からは、反応ガスが反応容器Ｅ３の内部に供給される。反応ガスは、例えば、ＳｉＨＣｌ３ のシリコンソースを水素ガスで希釈し、それにドーパントを微量混合してなる。供給された反応ガスは、サセプタＥ２に載置された半導体ウェーハＷの主表面を水平に通過した後、反応ガス排出管Ｅ３３２から反応容器Ｅ３の外に排出される。
サセプタ支持部Ｅ３４は、石英等の透光性部材から構成され、反応容器Ｅ３の下側ドームＥ３２の略中央部分から反応容器Ｅ３の内部に突出し、サセプタＥ２を水平状態で反応容器Ｅ３の内部に支持する。そして、サセプタ支持部Ｅ３４は、例えば、制御装置（図示せず）による制御の下、回転軸ＥＲを中心として回転自在に構成されている。
加熱装置Ｅ４は、反応容器Ｅ３の上方側及び下方側にそれぞれ配設され、反応容器Ｅ３の上側ドームＥ３１及び下側ドームＥ３２を介して、サセプタＥ２及びその上に載置された半導体ウェーハＷを放射熱により加熱し、半導体ウェーハＷを所定温度に設定するものである。この加熱装置Ｅ４としては、例えば、ハロゲンランプや赤外ランプ等を採用できる。また、加熱装置Ｅ４としては、放射熱により加熱するものの他、誘導加熱により半導体ウェーハＷを加熱する高周波加熱方式を採用してもよい。
図１１に示すように、サセプタＥ２の上面には、半導体ウェーハＷの直径よりも大きい径の凹部からなるウェーハ載置部Ｅ２１が形成されている。このウェーハ載置部Ｅ２１は、第１凹部Ｅ２１１と、第２凹部Ｅ２１２とからなる。第１凹部Ｅ２１１は、サセプタＥ２の上面から下側に凹んだ円形の凹部である。第２凹部Ｅ２１２は、第１凹部Ｅ２１１よりも小径で第１凹部Ｅ２１１の底面から下側に凹んでおり、かつ、第１凹部Ｅ２１１と同心の円形の凹部である。また、第２凹部Ｅ２１２の外周縁側の位置に、第１凹部Ｅ２１１の底面で半導体ウェーハＷを支持するウェーハ支持部Ｅ２１３が形成されている。
半導体ウェーハＷは、ウェーハ支持部Ｅ２１３で支持されることでウェーハ載置部Ｅ２１の内側に載置される。
第１凹部Ｅ２１１の内径Ａは、半導体ウェーハＷの直径Ｂよりも大きい。第２凹部Ｅ２１２の径方向に沿うウェーハ支持部Ｅ２１３の長さＬは半導体ウェーハＷが第２凹部Ｅ２１２に落下しないような長さに設定される。
第２凹部Ｅ２１２の径方向に沿うウェーハ支持部Ｅ２１３の長さＬ（単位はｍｍ）は、以下の式（１）を満たすように設定することができる。
Ｌ＝（Ａ−Ｂ）十Ｃ十Ｄ十Ｅ＜６ … （１）
式（１）において、Ａはウェーハ載置部Ｅ２１の内径（ｍｍ）、Ｂは半導体ウェーハＷの直径（ｍｍ）、Ｃは半導体ウェーハＷのノッチの深さ（ｍｍ）、ＤはノッチＮの面取り部分の幅（ｍｍ）、Ｅは安全係数（ｍｍ）である。安全係数Ｅは、加熱装置Ｅ４で反応容器Ｅ３を加熱する際、半導体ウェーハＷの熱膨張による変化量を考慮した数値であり、０ｍｍ以上且つ２ｍｍ以下であることが好ましい。Ｌの上限値は、６ｍｍ未満であることが好ましく、５ｍｍ未満であることがより好ましく、４．５ｍｍ未満であることが最も好ましい。Lの下限値は１ｍｍ以上であることが好ましい。
半導体ウェーハＷがウェーハ載置部Ｅ２１に載置された状態で、サセプタＥ２の上面が半導体ウェーハＷの上面よりも低い場合、反応ガスは、半導体ウェーハＷの面取り部分と接触し、必要以上に反応ガスが半導体ウェーハＷの裏面側に回り込むこととなる。一方、半導体ウェーハＷがウェーハ載置部Ｅ２１に載置された状態で、サセプタＥ２の上面と半導体ウェーハＷの上面とが同じ高さである場合、反応ガスは、上記の場合に比べて反応ガスが半導体ウェーハＷの裏面側に回り込む可能性が低くなる。しかし、高平坦度で高精度なエピタキシャル層ＥＰを有する半導体ウェーハＷを提供するには、半導体ウェーハＷの裏面におけるエピタキシャル層ＥＰの成長をより低減させる必要がある。このため、半導体ウェーハＷがウェーハ載置部Ｅ２１に載置された状態で、サセプタＥ２の上面を半導体ウェーハＷの上面よりも高くする。この構成によれば、反応ガスが半導体ウェーハＷの裏面側に回り込む可能性を極力低くすることができる。具体的には、半導体ウェーハＷがウェーハ載置部Ｅ２１に載置された状態で、サセプタＥ２の上面を半導体ウェーハＷの上面よりも１０μｍ以上且つ４００μｍ以下程度に高くなるように設定することができる。
エピタキシャル成膜工程Ｓ１１においては、サセプタによる前記シリコンウェーハの支持位置が、シリコンウェーハＷの端面Ｗｔおよび前記シリコンウェーハ裏面Ｗｒにおける最外周部Ｗｒｔからウェーハ径方向Ｗｏ中心に向かう距離ｒと、図６に符号２Ｒで示すウェーハ径寸法との比が１．５／３００以上且つ６／３００以下の範囲、好ましくは２／３００以上且つ５／３００以下となるように設定される。つまり、図１１に示すように、円形のエッジとなるウェーハ支持部Ｅ２１３がウェーハＷに接触する支持位置が、直径３００ｍｍウェーハの場合、最外周部Ｗｒｔからウェーハ径方向Ｗｏ中心に向かう距離ｒで１．５ｍｍ以上且つ６ｍｍ以下、好ましくは２．０ｍｍ以上且つ５ｍｍ以下となるように設定される。これは、エピタキシャル成膜工程Ｓ１１においては、ウェーハＷは自重で中央部が下にたわむように変形するため、実質的にエッジとなるウェーハ支持部Ｅ２１３がリング状のサセプタとしてウェーハＷに接触して支持する状態となるからである。
上記のようにｒ／２Ｒを１．５／３００〜６／３００の範囲とすることで、ウェーハ支持部Ｅ２１３とウェーハＷとの接触によって、これらが局所的に凝着した箇所が剥がれて傷が導入された場合であっても、ウェーハ縁部状態設定工程における縁部状態を設定することにより、ＬＳＡ工程での割れ発生を防止することができる。具体的には後述する実施例に示される。
ウェーハ縁部状態設定工程Ｓ２Ａにおける縁部状態は、後述する実施例のように、処理温度（ピーク温度）が１２００℃の場合、ウェーハ支持位置を裏面最外周から径方向１．５／３００以上且つ６／３００以下の範囲とする状態に設定される。また、最高到達温度（処理温度）が１３００℃の場合、ウェーハ支持位置を裏面最外周から径方向１．５／３００以上且つ６／３００以下の範囲とする状態に設定される。
これにより、上述した第２実施形態で記載した割れの発生しない縁部状態の条件を設定することが可能となる。
さらに、研磨工程Ｓ１３において、シリコンウェーハ裏面の研磨代を１μｍ以上且つ３μｍ以下とする。この構成によれば、判定工程Ｓ４で不合格と判定されたシリコンウェーハ、またはエピタキシャル成膜工程Ｓ１１において傷が導入されたシリコンウェーハであっても、この傷を除去して、その影響を排除することが可能である。従って、ＬＳＡと同等なストレスをウェーハに発生させる熱処理工程においてウェーハの割れ発生を防止することが可能となる。
なお、この研磨工程Ｓ１３は、エピタキシャル成膜工程Ｓ１１の前におこなわれる研磨工程Ｓ１２での研磨代（５μｍ以上且つ１０μｍ以下程度）に比べて、極めて少ない取り代として設定されることができる。
以下、本発明に係る実施例について説明する。
＜実施例１＞
裏面傷大きさと処理温度との影響
酸素濃度Ｏｉが６×１０１７ａｔｏｍｓ／ｃｍ３ (Old-ASTM)として引き上げられた直径３００ｍｍのシリコン単結晶インゴットから、スライス、両面研磨（ＤＳＰ）によって、（１００）ウェーハを準備した。
このシリコンウェーハの端面および／または裏面に、ビッカース圧痕法に基づきダイヤモンド圧子を用いて異なる荷重で傷（Crack ）となるビッカース圧痕を、ウェーハ１枚ごとに１カ所に導入した。この傷の導入位置はウェーハ端面もしくはウェーハ外周部裏面（最外周〜３mm）でありその位置を表１に示す。
Figure 0005569392
導入した傷（ビッカース圧痕）から発生した傷のサイズは光学顕微鏡にて測定し、その大きさを表１に示す。傷導入後にミリ秒アニール可能なＬＳＡ炉を用いて、異なる最高到達温度でアニール処理しウェーハ割れ試験を実施した。初期ウェーハ温度は４００℃である。結果を表１に示す。
この結果より、最高到達温度が１１００℃以上の処理で端面に１０μｍ以上のクラックが存在すると割れが発生することがわかる。また、裏面最外周〜３ｍｍの領域のクラックも同様である。
この領域に１０μｍ以上の傷が存在しないウェーハを供することでＬＳＡ工程における割れ発生を防止できる。
＜実施例２＞
エピ成長時の支持位置依存性ならびにエピ成長後の研磨の影響
エピ成長（エピタキシャル成膜）を実施したエピタキシャルウェーハはエピ成長中にリング状のサセプタとのウェーハの接触が避けられない。この接触にて、ウェーハはサセプタと密着し、局所的に反応ガス流れが原因で凝着してしまう。エピタキシャル成長後に、ウェーハをサセプタから持ち上げる際に、この凝着が剥がれて、Ｃｒａｃｋが導入されてしまうことがある。
実施例１と同様に、直径３００ｍｍウェーハを用意し、このウェーハ表面にエピ成長（エピタキシャル成膜）を実施しｐ／ｐ−構造を持つウェーハを準備した。
この際、エピタキシャル成長では、ウェーハ最外周部〜１ｍｍ以内が支持位置としてサセプタと円状に接触するサセプタ１と、同様に支持位置がウェーハ最外周部から１．５ｍｍのサセプタ２と、同様に支持位置がウェーハ最外周部から４．１ｍｍのサセプタ３と、同様に支持位置がウェーハ最外周部から５．８ｍｍのサセプタ４とを用い、最外周部から〜６ｍｍの範囲における支持位置を変化させた。
実施例１と同様に、ミリ秒アニール可能なＬＳＡ炉を用いて、異なる最高到達温度でアニール処理しウェーハ割れ試験を実施した。初期ウェーハ温度は４００℃である。結果を表２に示す。なお割れ発生率は各水準５０枚のウェーハを処理した際に割れが発生した率である。
Figure 0005569392
また、サセプタ１およびサセプタ２を用いて、エピ成長させたウェーハとしては、エピ成長後に、ウェーハ裏面の研磨量を変化させて研磨し、サセプタとの凝着で導入された傷を除去したウェーハも試験を実施した。結果を表２に示す。
この結果から、１ｍｍより内側を支持し、凝着Crackを最外周から１ｍｍより内側にしたウェーハでは割れの発生がないことがわかる。一方、裏面を１μｍ以上研磨することで、割れの発生を抑制できることがわかる。
また、６ｍｍ以内を支持すると、エピ成長中に起こる裏面デポジションにより裏面外周に厚くエピ成長され、外周部のフラットネスを低下させるために好ましくない。
Ｗ…シリコンウェーハ
Ｗｒ…裏面
Ｗｔ…端面
Ｗｏ…中心

Claims (5)

  1. シリコンウェーハを鏡面加工した後に、最高温度が１１００℃以上且つシリコンの融点以下で、処理時間が１μ秒から１００ｍ秒程度までの条件とされる走査レーザー照射型熱処理工程を有する、半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
    単結晶からスライスして表面処理をおこなうウェーハ準備工程と、
    前記準備工程で準備したシリコンウェーハを供する半導体デバイスの製造プロセスにおける前記走査レーザー照射型熱処理工程に応じて要求されるウェーハ縁部状態を設定する縁部状態設定工程と、
    シリコンウェーハ端面、および裏面に存在する傷を検査する検査工程と、
    前記検査工程の結果において、下記判定基準（１）を満たすウェーハを合格とし、上記の基準を満たさないウェーハを不合格として判定する判定工程とを有し、
    前記判定基準（１）が、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が０〜３／３００以内の範囲において、１０μｍ以上の傷が排除されていることであることを特徴とするシリコンウェーハの製造方法。
  2. 前記検査工程において、前記シリコンウェーハ端面、および前記シリコンウェーハ裏面における最外周部からウェーハ径方向中心に向かう距離と、ウェーハ径寸法との比が０〜３／３００以内の範囲において、大きさ２μｍ以上のＬＰＤが１０個以下であると前記判定基準（１）を満たすと判定する請求項１記載のシリコンウェーハの製造方法。
  3. 前記ウェーハ準備工程において、シリコンエピタキシャル層を成膜するエピタキシャル成膜工程を有し、
    前記エピタキシャル成膜工程において、サセプタによる前記シリコンウェーハの支持位置が、前記シリコンウェーハ裏面最外周部からウェーハ径方向中心に向かう距離とウェーハ径寸法との比が１．５／３００以上且つ６／３００の以下の範囲となる位置であるように設定される請求項１または２に記載のシリコンウェーハの製造方法。
  4. シリコンウェーハ裏面の研磨代を１μｍ以上且つ３μｍ以下とする研磨工程を有する請求項１から３のいずれかに記載のシリコンウェーハの製造方法。
  5. 前記シリコンウェーハの酸素濃度Ｏｉを、５×１０１７ａｔｏｍｓ／ｃｍ３以上且つ２０×１０１７ａｔｏｍｓ／ｃｍ３ 以下（Ｏｌｄ−ＡＳＴＭ）に設定する請求項１から４のいずれかに記載のシリコンウェーハの製造方法。
JP2010530752A 2008-09-29 2009-09-29 シリコンウェーハの製造方法 Active JP5569392B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010530752A JP5569392B2 (ja) 2008-09-29 2009-09-29 シリコンウェーハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008250776 2008-09-29
JP2008250776 2008-09-29
JP2010530752A JP5569392B2 (ja) 2008-09-29 2009-09-29 シリコンウェーハの製造方法
PCT/JP2009/005001 WO2010035510A1 (ja) 2008-09-29 2009-09-29 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010035510A1 JPWO2010035510A1 (ja) 2012-02-23
JP5569392B2 true JP5569392B2 (ja) 2014-08-13

Family

ID=42059521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010530752A Active JP5569392B2 (ja) 2008-09-29 2009-09-29 シリコンウェーハの製造方法

Country Status (3)

Country Link
JP (1) JP5569392B2 (ja)
TW (2) TWI535901B (ja)
WO (1) WO2010035510A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984313B2 (en) 2019-09-04 2024-05-14 Kioxia Corporation Semiconductor wafer, manufacturing method for semiconductor wafer, and manufacturing method for semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6035982B2 (ja) * 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN106298625B (zh) * 2016-08-22 2019-06-28 沈阳拓荆科技有限公司 一种阶梯结构陶瓷环

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04356917A (ja) * 1991-06-03 1992-12-10 Matsushita Electric Ind Co Ltd レーザーアニール装置
JPH08195366A (ja) * 1995-01-13 1996-07-30 Mitsubishi Materials Shilicon Corp 両面研磨ウェーハおよびその製造方法
JPH08316112A (ja) * 1995-05-16 1996-11-29 Komatsu Electron Metals Co Ltd ノッチ付き半導体ウェーハ
JPH09251934A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハ
JP2000114329A (ja) * 1998-09-29 2000-04-21 Yuhi Denshi Kk 基板端部の研削面の検査方法とその装置
JP2000223380A (ja) * 1999-01-28 2000-08-11 Komatsu Ltd 半導体ウェハ
JP2004071836A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2005311025A (ja) * 2004-04-21 2005-11-04 Naoetsu Electronics Co Ltd シリコンウエーハの製造方法及びそれにより製造されたシリコンウエーハ
JP2006064975A (ja) * 2004-08-26 2006-03-09 Olympus Corp 顕微鏡および薄板エッジ検査装置
JP2006128440A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体製造装置及び半導体装置の製造方法
JP2007123844A (ja) * 2005-09-28 2007-05-17 Fujitsu Ltd 半導体装置の製造方法
JP2007210875A (ja) * 2005-07-29 2007-08-23 Nuflare Technology Inc 気相成長装置及び気相成長方法
JP2007303853A (ja) * 2006-05-09 2007-11-22 Nikon Corp 端部検査装置
JP2008153442A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
JP2008294397A (ja) * 2007-04-25 2008-12-04 Toshiba Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513772B (en) * 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
JP4218253B2 (ja) * 2001-05-10 2009-02-04 パナソニック株式会社 空気調和機の貫流ファン
JP3960911B2 (ja) * 2002-12-17 2007-08-15 東京エレクトロン株式会社 処理方法および処理装置
DE102005034120B4 (de) * 2005-07-21 2013-02-07 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2007305968A (ja) * 2006-04-14 2007-11-22 Covalent Materials Corp シリコンウェハ、その製造方法および半導体装置用シリコンウェハ

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04356917A (ja) * 1991-06-03 1992-12-10 Matsushita Electric Ind Co Ltd レーザーアニール装置
JPH08195366A (ja) * 1995-01-13 1996-07-30 Mitsubishi Materials Shilicon Corp 両面研磨ウェーハおよびその製造方法
JPH08316112A (ja) * 1995-05-16 1996-11-29 Komatsu Electron Metals Co Ltd ノッチ付き半導体ウェーハ
JPH09251934A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハ
JP2000114329A (ja) * 1998-09-29 2000-04-21 Yuhi Denshi Kk 基板端部の研削面の検査方法とその装置
JP2000223380A (ja) * 1999-01-28 2000-08-11 Komatsu Ltd 半導体ウェハ
JP2004071836A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
JP2005311025A (ja) * 2004-04-21 2005-11-04 Naoetsu Electronics Co Ltd シリコンウエーハの製造方法及びそれにより製造されたシリコンウエーハ
JP2006064975A (ja) * 2004-08-26 2006-03-09 Olympus Corp 顕微鏡および薄板エッジ検査装置
JP2006128440A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体製造装置及び半導体装置の製造方法
JP2007210875A (ja) * 2005-07-29 2007-08-23 Nuflare Technology Inc 気相成長装置及び気相成長方法
JP2007123844A (ja) * 2005-09-28 2007-05-17 Fujitsu Ltd 半導体装置の製造方法
JP2007303853A (ja) * 2006-05-09 2007-11-22 Nikon Corp 端部検査装置
JP2008153442A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
JP2008294397A (ja) * 2007-04-25 2008-12-04 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984313B2 (en) 2019-09-04 2024-05-14 Kioxia Corporation Semiconductor wafer, manufacturing method for semiconductor wafer, and manufacturing method for semiconductor device

Also Published As

Publication number Publication date
TW201018755A (en) 2010-05-16
WO2010035510A1 (ja) 2010-04-01
JPWO2010035510A1 (ja) 2012-02-23
TWI417431B (zh) 2013-12-01
TWI535901B (zh) 2016-06-01
TW201425664A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
US8765492B2 (en) Silicon wafer and method of manufacturing same
TW200806830A (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP5504664B2 (ja) シリコンエピタキシャルウェーハおよびその製造方法
JP5569392B2 (ja) シリコンウェーハの製造方法
JP2011171377A (ja) シリコンウェーハの製造方法
JP5613994B2 (ja) シリコンウェーハおよびその製造方法
US8999864B2 (en) Silicon wafer and method for heat-treating silicon wafer
JP5504667B2 (ja) シリコンウェーハおよびその製造方法
JP5517354B2 (ja) シリコンウェーハの熱処理方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP2010228925A (ja) シリコンウェーハおよびその製造方法
KR101658892B1 (ko) 웨이퍼의 열처리 방법 및 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 및 열처리 장치
JP2004228462A (ja) ウエーハの熱処理方法及び熱処理装置
JP2004055694A (ja) 絶縁されたシリコン単結晶層を含む半導体基板の製造方法
JP5660237B2 (ja) シリコンウェーハの製造方法
JP5455449B2 (ja) シリコンウェーハの熱処理方法
JP2004228459A (ja) ウエーハの熱処理方法及び熱処理装置並びに熱処理用ボート
JP5811218B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN109576796A (zh) 硅外延晶片的制备方法
JPH065613A (ja) 高速熱処理法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R150 Certificate of patent or registration of utility model

Ref document number: 5569392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250