TWI417431B - 矽晶圓及其製造方法 - Google Patents

矽晶圓及其製造方法 Download PDF

Info

Publication number
TWI417431B
TWI417431B TW98133034A TW98133034A TWI417431B TW I417431 B TWI417431 B TW I417431B TW 98133034 A TW98133034 A TW 98133034A TW 98133034 A TW98133034 A TW 98133034A TW I417431 B TWI417431 B TW I417431B
Authority
TW
Taiwan
Prior art keywords
wafer
tantalum
less
tantalum wafer
heat treatment
Prior art date
Application number
TW98133034A
Other languages
English (en)
Other versions
TW201018755A (en
Inventor
Toshiaki Ono
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201018755A publication Critical patent/TW201018755A/zh
Application granted granted Critical
Publication of TWI417431B publication Critical patent/TWI417431B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Description

矽晶圓及其製造方法
本發明係有關於一種用於矽晶圓及其製造方法中之較佳技術。
本申請案係基於2008年9月29日於日本申請之日本專利特願2008-250776號並主張其優先權，於本文中引用其內容。
由於元件(device)的高積體化，於元件製程(process)中正多用急速升降溫步驟，存在元件製程短時間化，而急速升降溫步驟的最高溫度亦高溫化的傾向。尤其自45 nm節點(node)(hp65)開始，有使用被稱作閃光燈退火(flash lamp annealing，FLA)、雷射瞬間退火(Laser Spike Anneal，LSA)、或雷射熱處理(laser thermal process，LTP)的退火步驟等情況。
其中，LSA熱處理中，將晶圓於熱板(hot plate)上預先升溫至400℃~600℃的初始溫度，並利用雷射照射來對晶圓進行光點掃描(spot scan)，藉此將晶圓急速加熱、驟冷至大於等於1100℃的矽的熔點附近為止。而且，熱處理時間的單位(order)為微秒至毫秒。
關於LSA處理的技術在以下的專利文獻1及專利文獻2中有所揭示。
如專利文獻1及專利文獻2所揭示的熱處理中會在晶圓表面與背面產生數百℃的溫度差，與以前所進行的急速熱退火(Rapid Thermal Annealing，RTA)相比，晶圓上會負擔非常高的應力。而且，在晶圓直徑方向上亦會產生數百℃的溫度差，同樣地與以前所進行的RTA相比，晶圓上會負擔非常高的應力。
[先行技術文獻]
[專利文獻]
[專利文獻1]日本專利特表2006-505953號公報
[專利文獻2]日本專利第4001602號公報
然而，先前的晶圓中，於如此般負擔有高應力的上述LSA之類的毫秒退火中，產生晶圓有可能會破裂的問題。尤其在雷射掃描晶圓最外周附近時，有時晶圓會發生破裂，因此有要求改善此類問題。
本發明是有鑒於上述情況而完成的，目的在於提供一種在上述LSA退火處理的毫秒退火中仍具有破裂耐受性的晶圓。
於FLA、LSA中，處理溫度(峰值溫度)較高，並且在極短的時間內進行升溫、降溫，因而晶圓所承受的應力較大，晶圓會發生破裂。發明者等人探求一種提供可耐受該破裂的晶圓的方法。首先已知的是，於RTA時作為破裂防止方法而採用的藉由利用晶圓中的氧析出物來防止滑動(slip)延長而防止破裂的方法，由於上述熱處理中的溫度條件苛刻且過於嚴格，因而基本上無效。而且已知的是，在FLA、LSA中，因各個熱處理的加熱方式不同，因而晶圓中的應力(stress)的產生狀態不同，故需要與該些加熱方法對應的破裂防止對策。
因此，為了於該些條件的熱處理中晶圓不會發生破裂，而調查晶圓表面上的劃痕~裂紋~的有無與破裂發生的關係。
其結果發現，如後述的實施例般，在存在於晶圓緣部的劃痕(crack，裂紋)的大小、其位置與處理溫度之間存在著關係。
本發明的矽晶圓，是在經鏡面加工之後，被提供給具有掃描雷射照射型熱處理步驟的半導體元件製程的矽晶圓，該掃描雷射照射型熱處理步驟是設為最高溫度大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至10毫秒左右為止的條件。
本發明的矽晶圓中，在上述掃描雷射照射型熱處理步驟中成為矽晶圓破裂發生原因的大於等於10 μm的劃痕被排除。上述大於等於10 μm的劃痕被排除的範圍是，上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍，藉由該構成，解決了上述課題。
於本發明中，更好的是，在上述矽晶圓端面、以及自上述矽晶圓背面最外周部朝向晶圓直徑方向中心為3 mm以內的範圍中的大小大於等於2 μm的LPD(亮點缺陷)小於等於10個。
本發明的上述矽晶圓的氧濃度Oi可設為大於等於5×1017 atoms/cm3 且小於等於20×1017 atoms/cm3 (Old．ASTM)。
而且，本發明的矽晶圓的製造方法，是將矽晶圓進行鏡面加工之後，提供給具有掃描雷射照射型熱處理步驟的半導體元件製程的矽晶圓的製造方法，其中，掃描雷射照射型熱處理步驟的條件是設為最高溫度大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至100毫秒左右為止的條件。
將在上述掃描雷射照射型熱處理步驟中成為矽晶圓破裂發生原因的大於等於10 μm的劃痕，在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中予以排除，從而解決了上述課題。
而且，亦可採用下述方法：在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大小大於等於2 μm的LPD小於等於10個。
本發明的矽晶圓的製造方法，是將矽晶圓進行鏡面加工之後，提供給具有掃描雷射照射型熱處理步驟的半導體元件製程的矽晶圓的製造方法，該掃描雷射照射型熱處理步驟是設為最高溫度大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至10毫秒左右為止的條件。
本發明的矽晶圓的製造方法包括：晶圓準備步驟，由單晶進行切片並進行表面處理；緣部狀態設定步驟，對晶圓緣部狀態進行設定；檢查步驟，對矽晶圓端面以及背面所存在的劃痕進行檢查；以及判定步驟，在上述檢查步驟的結果中，將滿足下述判定基準(1)的晶圓判定為合格，將不滿足的晶圓判定為不合格，藉此，解決了上述課題。
判定基準(1)是，在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大於等於10 μm的劃痕已被排除。
再者，上述緣部狀態設定步驟是根據提供上述準備步驟中所準備的矽晶圓的半導體元件製程中的上述掃描雷射照射型熱處理步驟而要求。
進而，在上述檢查步驟中，當在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大小大於等於2 μm的LPD小於等於10個時，可判定為滿足上述判定基準。
而且，上述晶圓準備步驟亦可包括使矽磊晶層成膜的磊晶成膜步驟。
在上述磊晶成膜步驟中，有時將晶座對上述矽晶圓的支持位置設定為，自上述矽晶圓背面最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比成為大於等於1.5/300且小於等於6/300的範圍的位置。
在本發明中，較好的是包括將矽晶圓背面的研磨裕度設為大於等於1 μm且小於等於3 μm的研磨步驟。
在本發明中，可將上述矽晶圓的氧濃度Oi設定為大於等於5×1017 atoms/cm3 且小於等於20×1017 atoms/cm3 (Old-ASTM)。
本發明的矽晶圓可藉由上述的任一項所述之矽晶圓的製造方法而製造。
本發明的矽晶圓，是在經鏡面加工之後，被提供給具有掃描雷射照射型熱處理步驟的半導體元件製程的矽晶圓，該掃描雷射照射型熱處理步驟是設為最高溫度大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至10毫秒左右為止的條件。
本發明的矽晶圓中，在上述掃描雷射照射型熱處理步驟中成為矽晶圓破裂發生原因的大於等於10 μm的劃痕，在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中被排除。具有此種構成的本發明的矽晶圓在具有LSA等的掃描雷射照射型熱處理步驟的半導體元件製程中可防止破裂發生。
45 nm節點(hp65)中，於金屬氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的退火步驟中，與先前的RTA相比，進行更高溫、更短時間的退火。其原因在於，在圖3所示的極淺接面Mex中，必需實現圖4所示的箱形的雜質分佈(profile)，即，必需實現極淺接面Mex區域內的雜質濃度的均勻性與邊界上的陡峭的變化狀態。圖3所示的極淺接面Mex，是指鄰接於以符號Mos所示的MOSFET的源極Ms、汲極Md，且自基板表面算起的深度(接面深度)Xi淺至20 nm左右的雜質擴散區域。即，高溫、短時間的退火如上所述是為了藉由較高的加熱溫度來將注入的雜質充分活化以降低電阻，同時，藉由較短的加熱時間來抑制雜質的不必要的擴散，以避免已活化的雜質發生失活(deactination)而進行。
如此，為了實現45 nm節點(hp65)所要求的低於20 nm的接面深度Xi，而進行FLA或LSA等。FLA中，將晶圓預先升溫至大於等於400℃且小於等於600℃的初始溫度，再使用Xe閃光燈等的短波長的光來對晶圓整個面進行光照射，以毫秒單位的熱處理時間來僅將晶圓極表層急速加熱、驟冷至900℃~1350℃左右為止。LSA中，將晶圓於熱板上預先加熱至400℃~600℃的初始溫度，再照射連續振盪雷射來對晶圓進行光點掃描，藉此以微秒至毫秒的熱處理時間來將晶圓急速加熱、驟冷至大於等於1100℃且為矽的熔點附近為止。
於FLA、LSA中，選擇可實現維持光暈狀(halo)的雜質濃度分佈特性，減少接面洩漏，抑制閘極洩漏，降低源極、汲極的寄生電阻，亦抑制閘極的空乏化的處理條件。
於設為如上所述的條件的FLA中，在熱處理時晶圓所產生的內部應力將達到50~150 MPa的位準(level)。如此，於對晶圓整個面同時進行加熱的FLA中，可如此般計算出內部應力。相對地，於藉由雷射照射來對晶圓進行局部加熱的LSA中，由於為局部加熱以及是進行雷射掃描即加熱位置為移動，因而難以準確地計算出內部應力。
於FLA中產生的溫度差主要是晶圓厚度方向。與此相對，當然於LSA中產生的溫度差除了晶圓厚度方向以外，亦產生在所照射的雷射點的周圍，即，亦產生在晶圓面內方向。因而可認為，於LSA中，熱處理時晶圓所產生的內部應力大於FLA的情況。
因而，於LSA中，必需進一步防止破裂發生。
而且，於LSA中獲得如下結果，即：當雷射照射位置到達晶圓緣部附近時，易發生破裂。
本案發明者等人找到了在矽晶圓的製造步驟中可防止如此之晶圓破裂發生的對策。
在本發明的矽晶圓中，在上述矽晶圓端面、以及自上述矽晶圓背面最外周部朝向晶圓直徑方向中心為3 mm以內的範圍中，大小大於等於2 μm的LPD小於等於10個。藉由具有該構成的本發明的矽晶圓，可實現根據提供上述矽晶圓的半導體元件製程中的上述掃描雷射照射型熱處理步驟而要求的、可防止破裂發生的晶圓緣部狀態。
本發明的上述矽晶圓的氧濃度Oi可設為大於等於5×1017 atoms/cm3 且小於等於20×1017 atoms/cm3 (Old．ASTM)。
而且，本發明的矽晶圓的製造方法，是將矽晶圓進行鏡面加工之後，提供給具有掃描雷射照射型熱處理步驟的半導體元件製程的矽晶圓的製造方法，該掃描雷射照射型熱處理步驟是設為最高溫度大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至100毫秒左右為止的條件。
本發明的矽晶圓的製造方法中，將在上述掃描雷射照射型熱處理步驟中成為矽晶圓破裂發生原因的大於等於10 μm的劃痕，在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中予以排除。藉由該構成，於直徑300 mm的矽晶圓中，可製造即使提供給具有LSA步驟的元件製造步驟亦可防止晶圓破裂發生的矽晶圓。具體而言，於提供給元件步驟的前階段的研磨步驟中，對處理條件進行設定以成為上述的晶圓緣部狀態，藉此能製造可防止晶圓破裂發生的矽晶圓。
而且，亦可適應於除此以外的口徑的晶圓，例如亦可適應於直徑450 mm的晶圓。
而且，在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大小大於等於2 μm的LPD可小於等於10個。藉由可該構成，可實現根據上述掃描雷射照射型熱處理步驟而要求的、可防止破裂發生的晶圓緣部狀態。上述掃描雷射照射型熱處理步驟是提供矽晶圓的半導體元件製程所具有的步驟。
本發明的矽晶圓的製造方法，是將矽晶圓進行鏡面加工之後，提供給具有掃描雷射照射型熱處理步驟的半導體元件製程的矽晶圓的製造方法，該掃描雷射照射型熱處理步驟是設為最高溫度大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至100毫秒左右為止的條件。
本發明的矽晶圓的製造方法包括：晶圓準備步驟，由單晶進行切片並進行表面處理；緣部狀態設定步驟，對晶圓緣部狀態進行設定；檢查步驟，對矽晶圓端面以及背面所存在的劃痕進行檢查；以及判定步驟，在上述檢查步驟的結果中，將滿足下述判定基準的晶圓判定為合格，將不滿足的晶圓判定為不合格。
判定基準是，在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大於等於10 μm的劃痕已被排除。如此，由檢查步驟的結果來判定合格、不合格，並將不滿足基準的晶圓予以去除，藉此可提供具有根據半導體元件製程中的上述掃描雷射照射型熱處理步驟而要求的、可防止破裂發生的晶圓緣部狀態的矽晶圓。
藉此，於對源極、汲極擴散區域的雜質注入後的退火處理中，可進行使注入至矽晶圓的雜質得到電性活化，並且將因雜質的注入而產生的結晶缺陷予以去除的熱處理。亦即，在可實現與所謂的矩形的雜質分佈相近的狀態的條件下，可製造不會發生晶圓破裂的矽晶圓。尤其，於在晶圓周緣部發生破裂的可能性較高的LSA中，亦可防止破裂發生。
進而，在上述檢查步驟中，當在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大小大於等於2 μm的LPD小於等於10個時，可判定為滿足上述判定基準。藉由如此之判定，可判別能防止上述破裂的晶圓。
而且，於表面成膜有矽磊晶層的磊晶晶圓在磊晶成長過程中，晶圓與環(ring)狀的晶座的接觸不可避免。由於該接觸，晶圓與晶座緊貼，從而局部性地導致反應氣體流動因此而固著。於磊晶成長後，自晶座抬起晶圓時，該固著有時會剝落，從而導入劃痕(Crack，裂紋)。在本發明的上述晶圓準備步驟包括使矽磊晶層成膜的磊晶成膜步驟的情況下，於上述磊晶成膜步驟中，晶座對上述矽晶圓的支持位置可設定為，自上述矽晶圓背面最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比成為1.5/300~6/300的範圍的位置。藉由該構成，可防止上述劃痕成為上述LSA步驟中的破裂原因。
具體而言，於使磊晶層成膜時，矽晶圓被載置於與該晶圓呈同心狀且直徑尺寸小於晶圓的可視為環的晶座上，而進行磊晶成膜處理的加熱。該晶座所接觸的範圍被設為設定上述支持位置的範圍。
於本發明中，包括將矽晶圓背面的研磨裕度設為大於等於1 μm且小於等於3 μm的研磨步驟。藉由該研磨步驟，即使於磊晶層成膜時導入有劃痕的情況下，亦可去除該劃痕而排除其影響，從而於LSA步驟中可防止晶圓破裂的發生。
於本發明中，可將上述矽晶圓的氧濃度Oi設定為大於等於5×1017 atoms/cm3 且小於等於20×1017 atoms/cm3 (Old-ASTM)。
本發明的矽晶圓可藉由上述的任一項所述之矽晶圓的製造方法而製造。
[發明之效果]
根據本發明，可提供一種在具有LSA等的掃描雷射照射型熱處理步驟的半導體元件製程中能防止破裂發生的矽晶圓。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，根據圖式說明本發明的矽晶圓及其製造方法的第一實施形態。
圖1是表示本實施形態的矽晶圓及其製造方法的流程圖。
本實施形態的矽晶圓的製造方法是將矽晶圓進行鏡面加工之後，提供給具有掃描雷射照射型熱處理步驟的半導體元件製程的矽晶圓的製造方法，該掃描雷射照射型熱處理步驟是設為最高溫度為大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至100毫秒左右為止的條件。本實施形態的矽晶圓的製造方法如圖1所示，包括具有研磨步驟S12的晶圓準備步驟S1；緣部狀態設定步驟S2；檢查步驟S3；判定步驟S4；以及具有LSA等的熱處理步驟S52的元件製造步驟S5。
圖1所示的晶圓準備步驟S1是藉由柴氏(Czochralski，CZ)法，自矽熔液拉製矽單晶，並將該矽單晶藉由切片(slice)加工以及倒稜、研削、研磨、清洗等的表面處理而準備矽晶圓的步驟。該晶圓準備步驟S1具有作為精加工的研磨步驟S12。
於該晶圓準備步驟S1的矽單晶拉製時，將矽晶圓的氧濃度Oi設定為大於等於5×1017 atoms/cm3 且小於等於20×1017 atoms/cm3 (Old．ASTM)。矽晶圓的氧濃度Oi更好的是大於等於7×1017 atoms/cm3 且小於等於15×1017 atoms/cm3 。
圖1所示的緣部狀態設定步驟S2是對晶圓緣部狀態進行設定的步驟，該晶圓緣部狀態是根據提供晶圓準備步驟S1中所準備的矽晶圓的後步驟的、半導體元件製造步驟S5中的LSA等的掃描雷射照射型熱處理步驟S52而要求。掃描雷射照射型熱處理步驟S52中的、供經過鏡面加工的矽晶圓的熱處理的具體條件是設為，最高溫度大於等於1100℃且小於等於矽的熔點，並且處理時間為1微妙至100毫秒左右為止的條件。在該熱處理步驟S52中，對可抑制破裂發生的晶圓緣部的狀態進行設定。該晶圓緣部的狀態具體而言是，在上述掃描雷射照射型熱處理步驟中成為矽晶圓破裂發生原因的大於等於10 μm的劃痕被排除的狀態。具體而言，如圖6所示，在上述矽晶圓W的端面Wt及上述矽晶圓背面Wr中的自最外周部Wrt朝向晶圓直徑方向Wo中心的距離r、與圖6中以符號2R所示的晶圓直徑尺寸之比為0~3/300以內的範圍中，大於等於10 μm的劃痕被排除。
此處，矽晶圓可適應直徑尺寸直徑大於等於300 mm且小於等於450 mm左右的矽晶圓。
再者，本實施形態中，在緣部狀態設定步驟S2中，於設為對象的熱處理步驟S52中，進行圖3所示的對源極、汲極擴散區域Mex的雜質注入後的退火處理。該退火處理是在同時實現使注入的雜質得到電性活化與去除因雜質的注入而產生的結晶缺陷的條件下進行。
所謂電性活化，是指成為導電率提高的狀態。通常，如圖5之(a)所示，藉由離子注入而佈植的雜質僅無規地(random)存在於矽結晶中，而成為電性非活性的低導電率。所謂電性活化，是指藉由退火處理來賦予熱能量，藉此由該電性非活性的狀態轉變成如圖5之(b)所示般，雜質移動至晶格點的位置而得到電性活化，從而導電率得到提高的狀態。
而且，如圖5之(a)所示，當雜質被注入時，原本矽原子呈規則性排列的單晶矽因注入的能量而成為具有原子的規則性排列被打亂的晶格缺陷的狀態。所謂去除因雜質的注入而產生的結晶缺陷，是指藉由退火處理來賦予熱能量，藉此如圖5之(b)所示，矽原子重新排列而成為無作為產生洩漏電流的原因的結晶缺陷的狀態。
前者的雜質的活化時，雜質到達矽的晶格點為止的移動距離較短，為在原子間(晶格間)稍許移動的程度，活化所耗的時間亦較短即可，但需要峰值溫度超過1000℃的高溫。即，高溫而時間常數較小。
與此相對，後者的矽單晶排列的時間常數較大。其原因在於，規則性排列被破壞的原子移動至重新排列為止的距離較長，而且，再結晶化須耗費較長時間，因此結晶缺陷的去除需要低溫長時間的退火。
如此，用於同時控制時間常數不同的現象的熱處理即熱處理步驟S52的條件較為嚴格。當以雜質活化為優先而將加熱條件設定為高溫時，為了將雜質擴散抑制為最小限度必需使處理時間較短。
然而，作為結果，結晶缺陷的去除並不充分，MOSFET的洩漏電流將變多。另一方面，當以結晶缺陷去除為優先而使處理時間較長時，雖缺陷得到復原(recovery)而結晶性得以恢復，但雜質擴散變得劇烈，易引起短通道效應(short channel effect)。
即，熱處理步驟S52要求同時滿足如此之二個相反的作用，並且為了形成具有高雜質密度與淺擴散深度的極淺接面Mex而控制時間常數不同的二個熱現象。熱處理步驟S52的條件與先前的RTA相比，晶圓破裂發生頻率變得極高，與該熱處理條件對應的晶圓緣部狀態的設定成為必要。
進而，晶圓緣部狀態設定步驟中的緣部狀態是如後述的實施例般，設定為當處理溫度(峰值溫度)為1100℃時，在端面上無大於10 μm的劃痕的狀態。且上述緣部狀態是設定為，當最高到達溫度(處理溫度)為1200℃時，在端面及自背面最外周算起徑方向1/300的範圍內不存在大於10 μm的劃痕的狀態。且上述緣部狀態是設定為，當最高到達溫度(處理溫度)為1300℃時，在端面及自背面最外周算起徑方向3/300的範圍內不存在大於10 μm的劃痕的狀態。且上述緣部狀態是設定為，當最高到達溫度(處理溫度)為1100℃時，在端面及自背面最外周算起徑方向1/300的範圍內不存在大於30 μm的劃痕的狀態。且上述緣部狀態是設定為，當最高到達溫度(處理溫度)為1200℃時，在端面及自背面最外周算起徑方向3/300的範圍內不存在大於30 μm的劃痕的狀態。且上述緣部狀態是設定為，當最高到達溫度(處理溫度)為1300℃時，在端面及自背面最外周算起徑方向3/300的範圍內不存在大於30 μm的劃痕的狀態。
再者，當最高到達溫度(處理溫度)為1080℃時，即使存在大於10 μm的劃痕亦不會發生破裂。而且，在LSA的情況下，在自背面最外周算起大於徑方向11/300的範圍，即，在自背面最外周算起較徑方向11/300的範圍更靠晶圓的中心側即使存在劃痕亦不會發生破裂。因此，該些條件可由晶圓緣部狀態設定而除外。
圖1所示的檢查步驟S3是對矽晶圓端面及背面上存在的劃痕進行檢查的步驟。具體而言，檢查步驟S3是對上述矽晶圓端面、以及上述晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大小大於等於2 μm的LPD是否小於等於10個進行檢查的步驟。作為檢查方法，可使用利用雷射的晶片缺陷檢測裝置(KLA-Tencor製造，SP-1等)或藉由CCD相機的稱為圖像檢查法的檢查方法。
圖1所示的判定步驟S4是將檢查步驟S3的結果滿足判定基準(1)的晶圓判定為合格，而將不滿足上述基準的晶圓判定為不合格的步驟。
判定基準(1)：在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大於等於10 μm的劃痕已被排除。
當在判定步驟S4中判定為不合格時，返回晶圓準備步驟S1的研磨步驟S12，將晶圓背面、端面的劃痕予以去除而復原直至上述基準為止，藉此，再次到達檢查步驟S3、判定步驟S4。
當在判定步驟S4中判定為合格時，將矽晶圓提供至元件製造步驟S5。
該元件製造步驟S5中，進行在矽晶圓上製作45 nm節點(hp65)的元件所必需的處理。而且，元件製造步驟S5具有LSA等的熱處理步驟S52。
在圖1所示的熱處理步驟S52中，利用圖7所示的雷射瞬間退火(LSA)裝置來進行瞬間退火。該LSA裝置可利用微秒~毫秒級(order)的照射而升溫至1350℃。
作為該雷射瞬間退火(LSA)裝置，可使用作為用於形成半導體元件的源極/汲極區域或延伸(extension)區域的矽晶圓基板的瞬間退火處理裝置而使用的、束徑為1~50 mm左右的雷射瞬間退火裝置。
該雷射瞬間退火(LSA)裝置1並非對晶圓W整個面進行加熱。具體而言，如圖7所示，對於光源使用連續振盪型雷射2，經由鏡面6、光束整形光學系統7，對藉由XY掃描平台3而受到XY掃描的晶圓W局部性地在還原性氣體、稀有氣體、氮氣環境下進行加熱。此時，在由衰減器4所控制的雷射輸出中，利用高溫計(pyrometer)5來監視(monitor)峰值溫度，由晶圓的掃描速度來決定加熱時間。再者，圖7中，符號8表示功率計(power meter)8。
本實施形態中所用的LSA裝置1的雷射波長及輸出通常是採用藉由連續振盪準分子雷射：KrF(波長248 nm)、Nd：YAG雷射(1064 nm)、二氧化碳雷射(波長10 μm)等振盪介質的平均輸出為0.1 W~50 KW左右的非熔化雷射瞬間退火(non melt Laser Spike Annealing)。
LSA裝置1的雷射光束照射時間可設為大於等於0.01微秒且小於10秒，更好的是設為大於等於0.1微秒(μs)且小於等於0.8毫秒(ms)。
於上述處理中，可將雷射點(spot)的面積設為數平方厘米(cm2 )的級別(order)，並且在直徑300 mm的晶圓的情況下，將每1片晶圓的處理時間設為大於等於1分鐘且小於等於10分鐘。
而且，此時的晶圓照射溫度(最高到達溫度)在晶圓表面上的雷射點照射部分附近較好的是大於等於1250℃且小於等於1400℃，尤其好的是大於等於1300℃且小於等於1350℃。
而且，矽晶圓的LSA退火可在氫(H2 )、氨(NH3 )等的還原性氣體環境中，氦(He)、氬(Ar)、氖(Ne)等的稀有氣體環境中，氮氣環境中，或者該些氣體中的大於等於二種的混合氣體環境中進行。尤其可使用氫氣或者氫與氬氣的體積混合比為1：1~1：20的混合氣體環境。而且，該些環境中的處理壓力可在大於等於10 Torr左右的減壓下且小於等於大氣壓中實施。
在LSA裝置1的XY掃描平台3上，設有將晶圓W固定於移動的平台3上的晶圓支持構件(夾盤(chuck))10。
夾盤10如圖8所示般支持由裙套(skirt)500所包圍的晶圓W。夾盤10可藉由使大量的熱自晶圓的表面移動而將晶圓維持為固定的背景(background)溫度TC。為了達成該功能，夾盤10是設計成使熱自晶圓表面經由導熱性加熱器模組(heater module)及絕緣體層而有效率地移動至散熱器(heat sink)。
夾盤10具有成為用於以下將說明的各元件的基準的假想中心軸A1(圖8)。
夾盤10具有散熱器(冷卻板)20。冷卻板20具有相向的上下表面22、24、周邊部26以及本體(熱容(thermal mass))30。冷卻板20包含形成於本體30內的冷卻路徑32。冷卻路徑32支持冷卻流體(水等)自經由冷卻管線42而動作性地連結於冷卻路徑的冷卻單元40開始在本體30內的流動。於一實施形態中，冷卻板20具有約1.5吋的厚度T1。本實施形態中，冷卻板20是由鋁等的良好的導熱體構成。
夾盤10更包含具有相向的上下表面102、104的絕緣體層100。絕緣體層100是配置成，下表面104與冷卻板20的上表面22熱連結(例如，緊貼或接觸)。本實施形態中，絕緣體層100具有相對較低的導熱性、較低的重量密度、優異的熱衝擊抵抗性。
本實施形態中，絕緣體層100是由石英構成。在絕緣體層具有較低的重量的情況下，掃描時容易達成夾盤的較高的加速率。
絕緣體層100在加熱器模組150與冷卻板之間維持實質上固定的熱梯度(thermal gradient)。根據絕緣體層的導熱性，以藉由電加熱器而將晶圓始終維持為固定溫度的方式來決定移動至散熱器的熱。
本實施形態中，絕緣體層100具有約0.5吋的厚度T2。絕緣體層100的厚度T2是藉由經驗分析來決定，及/或藉由導熱性模型化(modeling)來決定，該導熱性模型化是為了在即使最大雷射輸出入射至基板時亦可保證維持所期望的動作溫度所需的電力供給而設為必需。本實施形態中，絕緣體板100為圓形，上下表面以具有大於等於0.2 μm且小於等於0.3 μm的表面精加工的約5 μm的平坦性經機械加工，與加熱器模組及冷卻板具有良好的熱接觸。
夾盤10亦包含具有相向的上下表面152、154、周邊部156以及導熱性本體158的加熱器模組150。加熱器模組150是配置成，下表面154與絕緣體層100的上表面102熱連接。加熱器模組150包含嵌入本體158中的加熱單元160，並且可供給4.2 kW的熱。加熱器模組150亦經由絕緣體層100而與冷卻板20熱連結，但並不與冷卻板20物理接觸。
加熱單元160包含嵌入本體158中的絕緣電阻性的加熱元件164。於一實施形態中，加熱元件164為由與上表面152平行的面所捲成的螺旋狀。加熱單元160是構成為，每單位表面積(上表面152的面積)生成均勻量的熱。但周邊部156為例外。由於周邊部156的熱損失較大，故而與其成比例地需要高單位面積的受熱。
加熱器模組150的本體158是由鋁等的良好的導熱體構成。加熱器模組150的本體158被鑄造於加熱元件164的周圍，在(本實施形態中具有不鏽鋼的外側夾套(jacket)的)加熱元件與加熱器模組的本體之間可獲得良好的熱連結。加熱單元160包含連接於可變電源單元(電源)180的導線170。電源180將可變量的電力供給至加熱單元160，以將加熱器模組維持為固定的背景溫度TC。於一實施形態中，加熱器模組150具有約0.5~約1.25吋的厚度T3。
本實施形態中，例如，設為熱電偶或熱阻器(thermistor)的溫度探頭190在大於等於1個位置上嵌入加熱器模組150的本體158中，或者與本體158熱連結。於一實施形態中，大於等於1個溫度探頭190連結於夾盤控制器200，該夾盤控制器200接收與在加熱器模組的不同位置上測定出的溫度對應的大於等於1個溫度信號TS。如以下詳細說明般，控制器200亦動作性地連結於冷卻單元40及可變電源單元180，(例如藉由軟體(software)的動作命令來)控制該些單元的動作。
夾盤10包含具有相向的上下表面302、304、周邊部306及本體308的上部板300。上部板300是配置成，下表面304與加熱器模組150的上表面152熱連結(例如，緊貼或接觸)。
本實施形態中，上部板300具有約0.25~約0.5吋的厚度T4。
上部板的上表面302支持晶圓W。晶圓W具有相向的表背面Wu、Wr與外側邊緣(edge)(端面)Wt。於一實施形態中，上部板300防止因構成加熱器模組150的材料而使晶圓W受到污染。當晶圓W為矽晶圓時，作為上部板300的材料，可列舉熔解二氧化矽、矽、碳化矽中的至少一種。本實施形態中，上部板300包含矽，於上表面302上設有氧化物或氮化物的塗層(coating)。
本實施形態中，冷卻板20、絕緣體層100、加熱器模組150藉由螺栓(bolt)而如上所述般保持，上部板藉由真空而固定於加熱器模組。
夾盤10的主要作用之一是管理LSA時的熱平衡(heat balance)，以使得不管LSA步驟中是否有雷射光束照射於晶圓，背景晶圓溫度TC均維持為固定及均勻。進行該功能時的夾盤10的動作將在以下進行詳細說明。
在未有雷射光束照射於晶圓時，例如，在將雷射光束照射於晶圓之前，為了使晶圓的摻雜劑(dopant)活化等的退火製程變得容易，而使晶圓W的溫度上升至背景溫度TC為止。
當未藉由雷射光束來進行加熱時，電源180必需將充分的電力860供給至加熱器模組150，以將模組及晶圓加熱至背景溫度TC。夾盤控制器200為了經由溫度探頭190來監視加熱器模組150的溫度，並達成及維持所期望的固定的背景溫度TC，對供給至加熱器模組的電力860的量進行控制。
當未藉由雷射光束來對晶圓供給熱時，來自夾盤的熱損失的主要原因是，經由晶圓上表面Wu的放射及對流與經由絕緣體層100向冷卻板20的傳導。夾盤控制器200對經由冷卻單元40及冷卻板20的冷卻流體(水等)的流動進行控制，以促進冷卻板的熱消散。
如上所述，絕緣體層100在自上表面102中的固定的背景溫度TC(例如，約400℃)至下表面104中的非常低的溫度(例如，20℃)的範圍中，實質上維持固定(固定或大致固定)的熱梯度。絕緣體層100抑制自加熱器模組150的下表面154朝向冷卻板20的放射性的熱移動，但允許自加熱器模組朝向冷卻板的傳導性的熱移動。
本實施形態中，加熱器模組150為了在晶圓未被雷射光束照射時將晶圓維持為400℃的固定的背景溫度TC，而需要約3.4 kW的電力860。
當晶圓被雷射光束照射時，雷射光束對晶圓賦予約3 kW的能量，因放射及對流造成的能量損失為約0.5 kW。此時，將3 kW的能量放出至冷卻板，並自電源180將0.5 kW的電力供給至加熱器模組150，藉此可獲得平衡。
當雷射光束入射至晶圓表面時，使自電源180供給至加熱器模組150的電力與此成比例地減少。為了維持固定的背景溫度TC的電性控制，經由絕緣體層100向冷卻板20的恆定狀態的熱損失必需在少於因放射及對流造成的損失的範圍內，且必需大於來自雷射光束的最大供給能量。
夾盤10的加熱控制裝置的適應能力可容納雷射的較大變化的輸入位準，而帶來晶圓的固定的平均溫度。藉由掃描雷射光束而供給至晶圓的空間性變化的熱負載因加熱器模組與上部板的高傳導性而被動地得到補償。而且，晶圓與上部板以及上部板與加熱器模組之間的較低的熱界面電阻亦發揮使溫度的空間性的非均勻性減少的作用。
本實施形態的矽晶圓藉由判定步驟S4，可僅將被判定為合格的矽晶圓提供給元件製造步驟S5。因而，雖晶圓上的應力發生或者破裂發生的機制(mechanism)尚未得到準確闡明，但根據本實施形態，可提供即使在設為使用如上所述的LSA裝置的LSA等的掃描雷射照射型熱處理步驟S52中亦可防止破裂發生的矽晶圓。
藉此，可藉由較高的加熱溫度來使注入至晶圓的雜質得到充分活化而降低電阻。而且，同時，可藉由較短的加熱時間來抑制雜質的不必要的擴散並且避免已活化的雜質發生失活(deactivation)，即使在可實現如圖4所示的箱形的雜質分佈的熱處理中，亦可抑制晶圓破裂的發生。
而且，在固溶氧濃度Oi、氧析出物的大小、密度控制，作為添加物的碳濃度、氮濃度、作為磷吸氣劑的磷(P)濃度控制等的、先前為了抑制或防止滑動錯位的伸展而進行方法中，相對於嚴格的熱處理，難以提供防止破裂發生的矽晶圓。
然而，本實施形態的矽晶圓中，同時相對於成為與LSA相當的破裂發生程度的條件的嚴格的熱處理，可提供防止破裂發生的矽晶圓。
而且，本實施形態的矽晶圓中，在研磨步驟S12中，將矽晶圓背面的研磨裕度設為大於等於1 μm且小於等於3 μm。藉此，即使存在判定步驟S4中被判定為不合格的矽晶圓的情況時，或者即使在晶圓準備步驟S1中被導入有劃痕的情況時，亦可去除該劃痕而排除其影響，從而可於LSA步驟中防止晶圓破裂的發生。
而且，本實施形態的矽晶圓中，將矽晶圓端面的研磨裕度設為大於等於1 μm且小於等於3 μm。藉此，即使存在判定步驟S4中被判定為不合格的矽晶圓的情況時，或者即使在晶圓準備步驟S1中被導入有劃痕的情況時，亦可去除該劃痕而排除其影響，從而可於LSA步驟中防止晶圓破裂的發生。
進而，如圖9所示，在晶圓的表面22上，設有作為平坦面的主面W23以及形成於周緣部的表面側倒稜部W24。而且，在背面Wr上，設有作為平坦面的主面W27以及形成有周緣部的背面側倒稜部W28。
表面側倒稜部W24自其周緣端Wt朝向晶圓半徑方向內方的方向的寬度A1窄於背面側倒稜部W28的自周緣端Wt朝向晶圓半徑方向內方的方向的寬度A2。表面側倒稜部W24的寬度A1較好的是大於等於50 μm且小於等於200 μm的範圍。而且，背面側倒稜部W28的寬度A2較好的是大於等於200 μm且小於等於300 μm的範圍。
而且，表面側倒稜部W24具有相對於表面Wu的主面W23而傾斜的第一傾斜面W11，背面側倒稜部W28具有相對於背面Wr的主面W27而傾斜的第二傾斜面W12。第一傾斜面W11的傾斜角度θ1較好的是大於等於10°且小於等於50°的範圍，第二傾斜面W12的傾斜角度θ2較好的是大於等於10°且小於等於30°的範圍，更好的是設為θ1≦θ2。
而且，在第一傾斜面W11與周緣端Wt之間，於表面最外周Wut設有將第一傾斜面W11與周緣端Wt予以連接的第一曲面W13。而且，在第二傾斜面W12與周緣端Wt之間，於背面最外周部Wrt設有將第二傾斜面W12與周緣端Wt予以連接的第二曲面W14。第一曲面W13的曲率半徑R1的範圍較好的是大於等於80 μm且小於等於250 μm的範圍，第二曲面W14的曲率半徑R2的範圍較好的是大於等於100 μm且小於等於300 μm的範圍。
藉由設為上述的端部構成，可減少晶圓操作(wafer handling)時的劃痕產生。
以下，根據圖式說明本發明的矽晶圓及其製造方法的第二實施形態。
圖2是表示本實施形態的矽晶圓及其製造方法的流程圖，相對於圖1所示的第一實施形態，不同的是關於磊晶層成膜的方面。對於同等的構成元件，標註同一符號並省略其說明。
在本實施形態中，如圖2所示，於晶圓準備步驟S1中包括磊晶成膜步驟S11以及隨後的研磨步驟S13。
在圖2所示的磊晶成膜步驟S11中，設為於晶圓表面上使磊晶層成膜，例如，可設為p/p-型(type)。這表示在p-型晶圓上積層有p型磊晶層的晶圓。此處，就硼(B)濃度而言，所謂p-型，是指硼(B)濃度為相當於電阻率0.1 Ωcm~100 Ωcm的濃度，所謂p型，是指硼(B)濃度為相當於電阻率0.1 Ωcm~0.01 Ωcm的濃度。
本實施形態的磊晶成膜步驟S11是在研磨步驟S12之後藉由氣相成長裝置來進行。該氣相成長裝置是逐片地處理半導體晶圓W的單片式氣相成長裝置，如圖10所示，是使磊晶層EP於矽晶圓W的主表面上氣相成長，以製造磊晶晶圓EW的裝置。
該氣相成長裝置E1具備晶座E2、反應容器E3以及加熱裝置E4。
晶座E2是載置半導體晶圓W的構件，設置於反應容器E3的內部。晶座E2藉由與旋轉軸ER相連的晶座支持部E34來支持其下表面，藉由旋轉軸ER的驅動來旋轉。晶座E2的材質並無特別限定，例如較好的是在碳基材的表面塗佈有SiC被膜的材質。作為將半導體晶圓W搬入晶座E2的方式、自晶座E2搬出半導體晶圓W的方式，並無特別限定，例如可列舉使用維氏夾盤(Verneuil chuck)並藉由搬送夾具的升降來移載半導體晶圓W的方式，或者將半導體晶圓W的下表面以銷(pin)來支持並藉由銷的升降來移載半導體晶圓W的方式等。
反應容器E3在其內部設置有晶座E2，且可向其內部供給反應氣體地構成。並且，反應容器E3藉由對載置於晶座E2上的半導體晶圓W供給反應氣體而使磊晶層EP於半導體晶圓W的主表面上成長。該反應容器E3具備上側圓頂(dome)E31、下側圓頂E32、圓頂安裝體E33以及晶座支持部E34。上側圓頂E31及下側圓頂E32是由石英等的透光性構件所構成，且分別形成為俯視時大致中央部分自反應容器E3的內部朝向上側及下側而凹陷的大致凹狀。圓頂安裝體E33是由上方及下方為開放的大致筒狀構件所構成，利用上方側的開口部分及下方側的開口部分來支持上側圓頂E31及下側圓頂E32。在該圓頂安裝體E33的側面，設有反應氣體供給管E331，在與反應氣體供給管E331相向的圓頂安裝體E33的側面，設有反應氣體排出管E332。自反應氣體供給管E331將反應氣體供給至反應容器E3的內部。反應氣體例如是將SiHCl3 的矽源(silicon source)以氫氣稀釋，並在其中微量混合摻雜劑而成。所供給的反應氣體水平地通過載置於晶座E2上的半導體晶圓W的主表面之後，自反應氣體排出管E332而排出至反應容器E3之外。
晶座支持部E34是由石英等的透光性構件所構成，自反應容器E3的下側圓頂E32的大致中央部分向反應容器E3的內部突出，將晶座E2以水平狀態支持於反應容器E3的內部。並且，晶座支持部E34例如是可在藉由控制裝置(未圖示)的控制下，以旋轉軸ER為中心而旋轉自如地構成。
加熱裝置E4分別配設於反應容器E3的上方側及下方側，經由反應容器E3的上側圓頂E31及下側圓頂E32，藉由放射熱來對晶座E2及載置於該晶座E2上的半導體晶圓W進行加熱，從而將半導體晶圓W設定為規定溫度。作為該加熱裝置E4，例如可採用鹵素燈(halogen lamp)或紅外燈等。而且，作為加熱裝置E4，除了藉由放射熱來進行加熱的裝置以外，亦可採用藉由感應加熱來對半導體晶圓W進行加熱的高頻加熱方式。
如圖11所示，在晶座E2的上表面，形成有由直徑比半導體晶圓W的直徑大的凹部構成的晶圓載置部E21。該晶圓載置部E21是由第一凹部E211以及第二凹部E212構成。第一凹部E211是自晶座E2的上表面向下側凹陷的圓形的凹部。第二凹部E212是以比第一凹部E211小的直徑而自第一凹部E211的底面向下側凹陷，且，與第一凹部E211為同心的圓形的凹部。而且，在第二凹部E212的外周緣側的位置上，形成有以第一凹部E211的底面來支持半導體晶圓W的晶圓支持部E213。
半導體晶圓W藉由以晶圓支持部E213來支持而載置於晶圓載置部E21的內側。
第一凹部E211的內徑A大於半導體晶圓W的直徑B。晶圓支持部E213的沿著第二凹部E212的徑方向的長度L是設定為半導體晶圓W不會落下至第二凹部E212的長度。
晶圓支持部E213的沿著第二凹部E212的徑方向的長度L(單位為mm)可設定為滿足以下的式(1)。
L=(A-B)+C+D+E<6………(1)
於式(1)中，A為晶圓載置部E21的內徑(mm)，B為半導體晶圓W的直徑(mm)，C為半導體晶圓W的凹槽(notch)的深度(mm)，D為凹槽N的倒稜部分的寬度(mm)，E為安全係數(mm)。安全係數E是在以加熱裝置E4來對反應容器E3進行加熱時，將半導體晶圓W的熱膨脹引起的變化量考慮在內的數值，較好的是大於等於0 mm且小於等於2 mm。L的上限值較好的是小於6 mm，更好的是小於5 mm，最好的是小於4.5 mm。L的下限值較好的是大於等於1 mm。
當在半導體晶圓W被載置於晶圓載置部E21的狀態下，晶座E2的上表面低於半導體晶圓W的上表面時，反應氣體會與半導體晶圓W的倒稜部分接觸，從而反應氣體會超過必要地繞至半導體晶圓W的背面側。另一方面，當在半導體晶圓W被載置於晶圓載置部E21的狀態下，晶座E2的上表面與半導體晶圓W的上表面為相同高度時，與上述情況相比，反應氣體繞至半導體晶圓W的背面側的可能性較低。然而，為了提供具有高平坦度且高精度的磊晶層EP的半導體晶圓W，必需使半導體晶圓W的背面上的磊晶層EP的成長進一步減少。因此，在半導體晶圓W被載置於晶圓載置部E21的狀態下，使晶座E2的上表面高於半導體晶圓W的上表面。根據該構成，可極力降低反應氣體繞至半導體晶圓W的背面側的可能性。具體而言，可在半導體晶圓W被載置於晶圓載置部E21的狀態下，將晶座E2的上表面設定為比半導體晶圓W的上表面高出大於等於10 μm且小於等於400 μm左右。
於磊晶成膜步驟S11中，晶座對上述矽晶圓的支持位置是設定為矽晶圓W的端面Wt、以及上述矽晶圓背面Wr中的自最外周部Wrt朝向晶圓直徑方向Wo中心的距離r與圖6中以符號2R所示的晶圓直徑尺寸之比成為大於等於1.5/300且小於等於6/300的範圍，較好的是成為大於等於2/300且小於等於5/300的範圍。即，如圖11所示，在直徑300 mm的晶圓的情況時，成為圓形的邊緣的晶圓支持部E213接觸晶圓W的支持位置是設定為自最外周部Wrt朝向晶圓直徑方向Wo中心的距離r大於等於1.5 mm且小於等於6 mm，較好的是大於等於2.0 mm且小於等於5 mm。其原因在於，於磊晶成膜步驟S11中，晶圓W會因自重而以中央部向下彎曲的方式發生變形，因而實質上成為邊緣的晶圓支持部E213成為作為環狀的晶座而與晶圓W接觸並予以支持的狀態。
如上所述，藉由將r/2R設為1.5/300~6/300的範圍，即使在因晶圓支持部E213與晶圓W的接觸，導致晶圓支持部E213與晶圓W局部性地固著的部位發生剝落而導入有劃痕的情況下，藉由在晶圓緣部狀態設定步驟中對緣部狀態進行設定，亦可防止LSA步驟中的破裂發生。具體如後述的實施例所示。
如後述的實施例所示，晶圓緣部狀態設定步驟S2A中的緣部狀態是設定為，當處理溫度(峰值溫度)為1200℃時，將晶圓支持位置設為自背面最外周算起徑方向大於等於1.5/300且小於等於6/300的範圍。而且，晶圓緣部狀態設定步驟S2A中的緣部狀態是設定為，當最高到達溫度(處理溫度)為1300℃時，將晶圓支持位置設為自背面最外周算起徑方向大於等於1.5/300且小於等於6/300的範圍的狀態。
藉此，可設定上述第二實施形態中記載的不會發生破裂的緣部狀態的條件。
進而，在研磨步驟S13中，將矽晶圓背面的研磨裕度設為大於等於1 μm且小於等於3 μm。根據該構成，即使是在判定步驟S4中被判定為不合格的矽晶圓、或者在磊晶成膜步驟S11中被導入有劃痕的矽晶圓，亦可去除該劃痕而排除其影響。因而，在使晶圓產生與LSA同等的應力的熱處理步驟中可防止晶圓破裂的發生。
再者，該研磨步驟S13與在磊晶成膜步驟S11之前進行的研磨步驟S12中的研磨裕度(大於等於5 μm且小於等於10 μm左右)相比，可設定為極少的切削裕度(machining allowance)。
[實施例]
以下，對本發明的實施例進行說明。
<實施例1>
背面劃痕大小與處理溫度的影響
由拉製成氧濃度Oi為6×1017 atoms/cm3 (Old．ASTM)的直徑300 mm的矽單晶錠(ingot)，藉由切片、雙面研磨(DSP)而準備(100)晶圓。
在該矽晶圓的端面及/或背面，根據維氏壓痕法，使用鑽石壓頭，以不同的荷重，針對每1片晶圓而於一處導入成為劃痕(Crack，裂紋)的維氏壓痕。該劃痕的導入位置為晶圓端面或晶圓外周部背面(最外周~3 mm)，該位置示於表1。
利用光學顯微鏡來測定由所導入的劃痕(維氏壓痕)所產生的劃痕的尺寸，將其大小示於表1。在導入劃痕後，使用可毫秒退火的LSA爐，以不同的最高到達溫度來進行退火處理，以實施晶圓破裂測試。初始晶圓溫度為400℃。將結果示於表1。
根據該結果可知，在最高到達溫度大於等於1100℃的處理中，當端面上存在大於等於10 μm的裂紋時會發生破裂。而且，背面最外周~3 mm的區域的裂紋亦為同樣。
藉由提供在該區域不存在大於等於10 μm的劃痕的晶圓，可防止LSA步驟中的破裂發生。
<實施例2>
磊晶成長時的支持位置依存性以及磊晶成長後的研磨的影響
實施磊晶成長(磊晶成膜)的磊晶晶圓在磊晶成長過程中，晶圓與環狀的晶座的接觸不可避免。因該接觸，晶圓與晶座緊貼，從而局部性地導致反應氣體流動因此而固著。於磊晶成長後，自晶座抬起晶圓時，該固著有時會剝落，從而導入裂紋(Crack)。
與實施例1同樣地，準備直徑300 mm的晶圓，於該晶圓表面實施磊晶成長(磊晶成膜)，準備好具備p/p-構造的晶圓。
此時，在磊晶成長中，使用晶圓最外周部~1 mm以內為支持位置而呈圓狀與晶座接觸的晶座1、同樣地支持位置為自晶圓最外周部算起的1.5 mm的晶座2、同樣地支持位置為自晶圓最外周部算起的4.1 mm的晶座3、同樣地支持位置為自晶圓最外周部算起的5.8 mm的晶座4，使支持位置在最外周部~6 mm的範圍內變化。
與實施例1同樣地，使用可毫秒退火的LSA爐，以不同的最高到達溫度來進行退火處理，以實施晶圓破裂測試。初始晶圓溫度為400℃。將結果示於表2。再者，破裂發生率是對各水準的50片晶圓進行處理時發生破裂的比率。
而且，作為使用晶座1及晶座2來磊晶成長的晶圓，對於在磊晶成長後改變晶圓背面的研磨量來進行研磨，將因與晶座的固著而導入的劃痕予以去除的晶圓亦實施測試。將結果示於表2。
由該結果可知，支持1mm更內側而固著裂紋處於自最外周算起1mm更內側的晶圓不會發生破裂。另一方面可知，藉由將背面研磨大於等於1μm，可抑制破裂的發生。
而且，當支持6mm以內時，因磊晶成長中引起的背面沈積(deposition)，於背面外周磊晶成長為較厚，使外周部的平坦度(flatness)下降，因而不佳。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為准。
1‧‧‧雷射瞬間退火裝置
2‧‧‧雷射
2R‧‧‧晶圓直徑尺寸
3‧‧‧XY掃描平台
4‧‧‧衰減器
5‧‧‧高溫計
6‧‧‧鏡面
7‧‧‧光束整形光學系統
8‧‧‧功率計
10‧‧‧夾盤
20‧‧‧冷卻板
22、102、152、302‧‧‧上表面
24、104、154、304‧‧‧下表面
26、156、306‧‧‧周邊部
30、158、308‧‧‧本體
32‧‧‧冷卻路徑
40‧‧‧冷卻單元
42‧‧‧冷卻管線
71‧‧‧閘極氧化膜
72‧‧‧閘極電極
100‧‧‧絕緣體層
150‧‧‧加熱器模組
160‧‧‧加熱單元
164‧‧‧加熱元件
170‧‧‧導線
180‧‧‧可變電源單元
190‧‧‧溫度探頭
200‧‧‧夾盤控制器
300‧‧‧上部板
500‧‧‧裙套
A‧‧‧內徑
A1‧‧‧假想中心軸、寬度
A2、E‧‧‧寬度
B‧‧‧直徑
C‧‧‧深度
E‧‧‧安全係數
E1‧‧‧氣相成長裝置
E2‧‧‧晶座
E21‧‧‧晶圓載置部
E211‧‧‧第一凹部
E212‧‧‧第二凹部
E213‧‧‧晶圓支持部
E3‧‧‧反應容器
E31‧‧‧上側圓頂
E32‧‧‧下側圓頂
E33‧‧‧圓頂安裝體
E34‧‧‧晶座支持部
E331‧‧‧反應氣體供給管
E332‧‧‧反應氣體排出管
E34‧‧‧晶座支持部
E4‧‧‧加熱裝置
EP‧‧‧磊晶層
ER‧‧‧旋轉軸
EW‧‧‧磊晶晶圓
L‧‧‧長度
Md‧‧‧汲極
Mex‧‧‧源極、汲極擴散區域
Mos‧‧‧MOSFET
Ms‧‧‧源極
r‧‧‧距離
R1、R2‧‧‧曲率半徑
T1、T2、T3、T4‧‧‧厚度
TS‧‧‧溫度信號
W‧‧‧晶圓
W11‧‧‧第一傾斜面
W12‧‧‧第二傾斜面
W13‧‧‧第一曲面
W14‧‧‧第二曲面
W23、W27‧‧‧主面
W24‧‧‧表面側倒稜部
W28‧‧‧背面側倒稜部
Wo‧‧‧晶圓直徑方向
Wr‧‧‧背面
Wrt‧‧‧最外周部
Wt‧‧‧端面
Wu‧‧‧表面
Wut‧‧‧表面最外周
Xi‧‧‧接面深度
圖1是表示本發明的矽晶圓的製造方法的第一實施形態的流程圖。
圖2是表示本發明的矽晶圓的製造方法的第二實施形態的流程圖。
圖3是表示MOSFET的剖面示意圖。
圖4是在雜質濃度與接面深度的關係中表示箱形的雜質分佈的圖表。
圖5之(a)、(b)是表示藉由退火的矽原子及雜質的行為的模式圖。
圖6是表示本發明的矽晶圓的第一實施形態的平面圖。
圖7是表示LSA裝置的模式圖。
圖8是表示圖7的LSA裝置中所用的夾盤(晶圓支持構件)的模式圖。
圖9是表示本發明的矽晶圓的緣部的放大剖面圖。
圖10是表示本發明中所用的氣相成長裝置的模式圖。
圖11是表示圖10的晶座與矽晶圓的關係的放大圖。
2R．．．晶圓直徑尺寸
r．．．距離
W．．．半導體晶圓
Wo．．．晶圓直徑方向
Wr．．．背面
Wrt．．．最外周部
Wt．．．端面

Claims (13)

  1. 一種矽晶圓，經鏡面加工之後，被提供給具有掃描雷射照射型熱處理步驟的半導體元件製程，上述掃描雷射照射型熱處理步驟是設為最高溫度大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至10毫秒左右為止的條件，其特徵在於：上述矽晶圓上的大於等於10μm的劃痕在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中被排除，在上述矽晶圓的表面上設有作為平坦面的第一主面以及形成於周緣部的表面側倒稜部，在上述矽晶圓的背面上設有作為平坦面的第二主面以及形成於周緣部的背面側倒稜部，上述表面側倒稜部的寬度為大於等於50μm且小於等於200μm，上述背面側倒稜部的寬度為大於等於200μm且小於等於300μm，相對於上述表面側倒稜部的上述第一主面傾斜的第一傾斜面的傾斜角度θ 1為大於等於10°且小於等於50°，相對於上述背面側倒稜部的上述第二主面傾斜的第二傾斜面的傾斜角度θ 2為大於等於10°且小於等於30°。
  2. 如申請專利範圍第1項所述之矽晶圓，其中在上述矽晶圓端面、以及上述矽晶圓背面中的自最外 周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大小大於等於2μm的LPD小於等於10個。
  3. 如申請專利範圍第1項所述之矽晶圓，其中上述矽晶圓的氧濃度Oi是設為大於等於5×1017atoms/cm3且小於等於20×1017atoms/cm3(Old‧ASTM)。
  4. 一種矽晶圓的製造方法，將矽晶圓進行鏡面加工之後，提供給具有掃描雷射照射型熱處理步驟的半導體元件製程，上述掃描雷射照射型熱處理步驟是設為最高溫度大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至10毫秒左右為止的條件，其特徵在於：將在上述掃描雷射照射型熱處理步驟中成為矽晶圓破裂發生原因的大於等於10μm的劃痕，在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中予以排除。
  5. 如申請專利範圍第4項所述之矽晶圓的製造方法，其中在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大小大於等於2μm的LPD小於等於10個。
  6. 一種矽晶圓的製造方法，將矽晶圓進行鏡面加工之後，提供給具有掃描雷射照射型熱處理步驟的半導體元件 製程，上述掃描雷射照射型熱處理步驟是設為最高溫度大於等於1100℃且小於等於矽的熔點並且處理時間為1微秒至100毫秒左右為止的條件，其特徵在於包括：晶圓準備步驟，由單晶進行切片並進行表面處理；緣部狀態設定步驟，對晶圓緣部狀態進行設定，上述晶圓緣部狀態是根據提供上述準備步驟中所準備的矽晶圓的半導體元件製程中的上述掃描雷射照射型熱處理步驟而要求的；檢查步驟，對矽晶圓端面以及背面所存在的劃痕進行檢查；以及判定步驟，在上述檢查步驟的結果中，將滿足下述判定基準(1)的晶圓判定為合格，將不滿足上述基準的晶圓判定為不合格，上述晶圓準備步驟中，在上述矽晶圓的表面上設有作為平坦面的第一主面以及形成於周緣部的表面側倒稜部，在上述矽晶圓的背面上設有作為平坦面的第二主面以及形成於周緣部的背面側倒稜部，使上述表面側倒稜部的寬度為大於等於50μm且小於等於200μm，使上述背面側倒稜部的寬度為大於等於200μm且小於等於300μm，使相對於上述表面側倒稜部的上述第一主面傾斜的第一傾斜面的傾斜角度θ 1為大於等於10°且小於等於50°，使相對於上述背面側倒稜部的上述第二主面傾斜的第二傾斜面的傾斜角度θ 2為大於等於10°且小於等於30°， 且上述判定基準(1)是在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大於等於10μm的劃痕已被排除。
  7. 如申請專利範圍第6項所述之矽晶圓的製造方法，其中於上述檢查步驟中，當在上述矽晶圓端面、以及上述矽晶圓背面中的自最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比為0~3/300以內的範圍中，大小大於等於2μm的LPD小於等於10個時，判定為滿足上述判定基準(1)。
  8. 如申請專利範圍第6項所述之矽晶圓的製造方法，其中在上述晶圓準備步驟中，包括使矽磊晶層成膜的磊晶成膜步驟，在上述磊晶成膜步驟中，將晶座對上述矽晶圓的支持位置設定為自上述矽晶圓背面最外周部朝向晶圓直徑方向中心的距離與晶圓直徑尺寸之比成為大於等於1.5/300且小於等於6/300的範圍的位置。
  9. 如申請專利範圍第6項所述之矽晶圓的製造方法，其中包括將矽晶圓背面的研磨裕度設為大於等於1μm且小於等於3μm的研磨步驟。
  10. 如申請專利範圍第4項所述之矽晶圓的製造方法，其中將上述矽晶圓的氧濃度Oi設定為大於等於5×1017atoms/cm3且小於等於20×1017atoms/cm3(Old‧ASTM)。
  11. 一種矽晶圓，其特徵在於，上述矽晶圓是藉由如申請專利範圍第4項所述之矽晶圓的製造方法而製造。
  12. 如申請專利範圍第6項所述之矽晶圓的製造方法，其中將上述矽晶圓的氧濃度Oi設定為大於等於5×1017atoms/cm3且小於等於20×1017atoms/cm3(Old‧ASTM)。
  13. 一種矽晶圓，其特徵在於，此矽晶圓是藉由如申請專利範圍第6項所述之矽晶圓的製造方法而製造。
TW98133034A 2008-09-29 2009-09-29 矽晶圓及其製造方法 TWI417431B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008250776 2008-09-29

Publications (2)

Publication Number Publication Date
TW201018755A TW201018755A (en) 2010-05-16
TWI417431B true TWI417431B (zh) 2013-12-01

Family

ID=42059521

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102138135A TWI535901B (zh) 2008-09-29 2009-09-29 矽晶圓及其製造方法
TW98133034A TWI417431B (zh) 2008-09-29 2009-09-29 矽晶圓及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102138135A TWI535901B (zh) 2008-09-29 2009-09-29 矽晶圓及其製造方法

Country Status (3)

Country Link
JP (1) JP5569392B2 (zh)
TW (2) TWI535901B (zh)
WO (1) WO2010035510A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6035982B2 (ja) * 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
CN106298625B (zh) * 2016-08-22 2019-06-28 沈阳拓荆科技有限公司 一种阶梯结构陶瓷环

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513772B (en) * 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
TW200426906A (en) * 2002-12-17 2004-12-01 Tokyo Electron Ltd Processing method and a processing apparatus
TW200705563A (en) * 2005-07-21 2007-02-01 Siltronic Ag Semiconductor wafer and process for producing a semiconductor wafer
US20070240628A1 (en) * 2006-04-14 2007-10-18 Toshiba Ceramics Co., Ltd Silicon wafer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04356917A (ja) * 1991-06-03 1992-12-10 Matsushita Electric Ind Co Ltd レーザーアニール装置
JPH08195366A (ja) * 1995-01-13 1996-07-30 Mitsubishi Materials Shilicon Corp 両面研磨ウェーハおよびその製造方法
JP3935977B2 (ja) * 1995-05-16 2007-06-27 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ノッチ付き半導体ウェーハ
JPH09251934A (ja) * 1996-03-18 1997-09-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハ
JP2000114329A (ja) * 1998-09-29 2000-04-21 Yuhi Denshi Kk 基板端部の研削面の検査方法とその装置
JP4109371B2 (ja) * 1999-01-28 2008-07-02 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハ
JP4218253B2 (ja) * 2001-05-10 2009-02-04 パナソニック株式会社 空気調和機の貫流ファン
JP4123861B2 (ja) * 2002-08-06 2008-07-23 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP2005311025A (ja) * 2004-04-21 2005-11-04 Naoetsu Electronics Co Ltd シリコンウエーハの製造方法及びそれにより製造されたシリコンウエーハ
JP2006064975A (ja) * 2004-08-26 2006-03-09 Olympus Corp 顕微鏡および薄板エッジ検査装置
JP2006128440A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体製造装置及び半導体装置の製造方法
JP2007210875A (ja) * 2005-07-29 2007-08-23 Nuflare Technology Inc 気相成長装置及び気相成長方法
JP5135743B2 (ja) * 2005-09-28 2013-02-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007303853A (ja) * 2006-05-09 2007-11-22 Nikon Corp 端部検査装置
JP2008153442A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
JP2008294397A (ja) * 2007-04-25 2008-12-04 Toshiba Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW513772B (en) * 2000-09-05 2002-12-11 Komatsu Denshi Kinzoku Kk Apparatus for inspecting wafer surface, method for inspecting wafer surface, apparatus for judging defective wafer, method for judging defective wafer and information treatment apparatus of wafer surface
TW200426906A (en) * 2002-12-17 2004-12-01 Tokyo Electron Ltd Processing method and a processing apparatus
TW200705563A (en) * 2005-07-21 2007-02-01 Siltronic Ag Semiconductor wafer and process for producing a semiconductor wafer
US20070240628A1 (en) * 2006-04-14 2007-10-18 Toshiba Ceramics Co., Ltd Silicon wafer

Also Published As

Publication number Publication date
TW201425664A (zh) 2014-07-01
JPWO2010035510A1 (ja) 2012-02-23
TW201018755A (en) 2010-05-16
TWI535901B (zh) 2016-06-01
JP5569392B2 (ja) 2014-08-13
WO2010035510A1 (ja) 2010-04-01

Similar Documents

Publication Publication Date Title
US8765492B2 (en) Silicon wafer and method of manufacturing same
TWI482224B (zh) 半導體基板之表面處理方法
TW200806830A (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP5504664B2 (ja) シリコンエピタキシャルウェーハおよびその製造方法
TWI417431B (zh) 矽晶圓及其製造方法
JP2011171377A (ja) シリコンウェーハの製造方法
JP5613994B2 (ja) シリコンウェーハおよびその製造方法
JP5504667B2 (ja) シリコンウェーハおよびその製造方法
US7906443B2 (en) Controlling oxygen precipitates in silicon wafers using infrared irradiation and heating
JP5517354B2 (ja) シリコンウェーハの熱処理方法
KR101658892B1 (ko) 웨이퍼의 열처리 방법 및 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 및 열처리 장치
JP2004055694A (ja) 絶縁されたシリコン単結晶層を含む半導体基板の製造方法
JP2010228925A (ja) シリコンウェーハおよびその製造方法
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
JP5660237B2 (ja) シリコンウェーハの製造方法
JP5811218B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN109576796A (zh) 硅外延晶片的制备方法
JPS6340791A (ja) レ−ザ−アニ−ル方法