JP2010228925A - シリコンウェーハおよびその製造方法 - Google Patents
シリコンウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP2010228925A JP2010228925A JP2009074837A JP2009074837A JP2010228925A JP 2010228925 A JP2010228925 A JP 2010228925A JP 2009074837 A JP2009074837 A JP 2009074837A JP 2009074837 A JP2009074837 A JP 2009074837A JP 2010228925 A JP2010228925 A JP 2010228925A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- region
- defect
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】急速昇降温熱処理に供した場合でも、原因となる酸素析出を低減してウェーハ変形発生を防止できるとともに、同時に、ウェーハ強度低下の原因となるボート傷・搬送傷から発生するスリップ伸展をも防止可能とするシリコンウェーハとその製造方法とを提供する。
【解決手段】シリコン単結晶をチョクラルスキー法により育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程とを有し、前記引き上げ工程において、シリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成するとともに、このシリコン単結晶からスライスされたウェーハ外周部において同心円状に分布する空孔優勢な無欠陥領域であるPv領域がウェーハ外周部から径方向20mm以内の領域に存在せず、それ以外の領域が、格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げる。
【選択図】なし
【解決手段】シリコン単結晶をチョクラルスキー法により育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程とを有し、前記引き上げ工程において、シリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成するとともに、このシリコン単結晶からスライスされたウェーハ外周部において同心円状に分布する空孔優勢な無欠陥領域であるPv領域がウェーハ外周部から径方向20mm以内の領域に存在せず、それ以外の領域が、格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げる。
【選択図】なし
Description
本発明は、シリコンウェーハおよびその製造方法に係り、特に、高い内部応力が発生する熱処理に供されるシリコンウェーハの反り等変形発生防止に用いて好適な技術に関する。
デバイスプロセスでの熱プロセスは低温処理、高温処理が多数用いられるため、エピタキシャルウェーハを用いた場合でも基板ウェーハに酸素析出形成が起こる。従来、この酸素析出物はプロセス中に起こる可能性がある金属不純物捕獲(ゲッタリング)に有効であり、酸素析出物形成は望まれていた。
ところが、最近のデバイス製造プロセスでは急速昇降温工程が多数用いられてきており、デバイスプロセス中の熱処理における応力負荷が増大している。特に、デバイスの高集積化によりこのような急速昇降温工程がよりいっそう短時間化、最高温度も高温化する傾向にある。45nmノード(hp65)からはFLA(flash lamp annealing)、LSA(Laser Spike Anneal )、LTP(laser thermal process )、Spike−RTA(Rapid Thermal Annealing )と呼ばれるアニール工程が用いられる場合がある。
このうち、FLA熱処理ではウェーハを400℃〜600℃の初期温度に昇温しておき、Xeランプ等の短波長の光を用いてウェーハ全面に光照射し、ウェーハ極表層のみを1100℃以上シリコンの融点付近まで急速加熱・急冷する。また、熱処理時間はμ(マイクロ)秒からミリ秒の単位(オーダー)である。
FLA処理に関する技術が以下の文献に開示されている。
FLA処理に関する技術が以下の文献に開示されている。
これらのような熱処理ではウェーハ表面と裏面に数100℃の温度差が生じ、以前からおこなわれてきたRTAに比べて非常に高い応力が負荷されることがある。具体的には、20MPaをこえるような熱応力が部分的に発生する可能性がある。
しかし、これらのような急速昇降温工程では、酸素析出物が形成した場合、形成した析出物はサイズのばらつきが生じて、サイズの大きな析出物から転位(Slip)を発生し、ウェーハを局所的に反らすという問題が生じることがある。反りを起こすと、デバイスプロセスにおいて露光時に下地パターンとの重ね合わせズレが起こるため、デバイス歩留まりを低下させることになる。また、このように局所的に反りを起こしたウェーハの形状を元に戻すことは不可能である。
一方、デバイスプロセスにおいてボート傷・搬送傷を完全に抑制することは不可能である。上述したようなウェーハ変形を生じさせる転位(Slip)はこのボート傷・搬送傷からも発生する。このようなスリップ伸展は、ウェーハの酸素濃度・ボロン濃度が高い方が抑制することが知られている。
しかし、酸素濃度の増大、ボロン濃度の増大は、同時に、上記酸素析出形成を促進する効果がある。したがって、酸素析出形成によるウェーハ変形・反りの発生を抑制しつつ、同時に、プロセス起因のSlip発生を抑制させることは困難であった。
しかし、酸素濃度の増大、ボロン濃度の増大は、同時に、上記酸素析出形成を促進する効果がある。したがって、酸素析出形成によるウェーハ変形・反りの発生を抑制しつつ、同時に、プロセス起因のSlip発生を抑制させることは困難であった。
さらには、プロセス中で析出形成が進むことで、酸素が消費され、格子間酸素が減少する。この場合、発生した転位の伸展がさらに抑制できないことになり、ウェーハ強度がさらに低下することが考えられる。しかも、特許文献2の0042段に記載されるように、不純物の拡散を抑制するためなどの理由により、FLAより後の工程においては700℃以上の熱処理を行なわないなど、デバイス製造工程においては処理条件における制約が多いため、デバイス製造前のシリコンウェーハにおいてこのような問題を解決したいという要求があった。
本発明は、上記の事情に鑑みてなされたもので、特にウェーハ外周部でのデバイスプロセスにおける局所的なウェーハ変形を防止するため、ウェーハ外周部でデバイスプロセス中で析出形成が起こらず、Slip耐性の優れたシリコンウェーハとその製造方法とを提供することを目的とする。
発明者らは、FLA,Spike−RTAなど急速昇降温工程においては、処理温度(ピーク温度)が高く、極めて短時間の間に昇温・降温がおこなわれるため、ウェーハにかかる応力が大きくなり、酸素析出の際に伸展するスリップによりウェーハに反り等の変形が発生するので、これに耐え得るウェーハを提供する手段を探求した。まず、従来のような条件の厳しくない熱処理時において、ウェーハ変形防止の手段として採用してきたウェーハ中の酸素析出物によるスリップ伸長防止は、上記の熱処理における温度条件が過酷で厳しすぎるため、逆に酸素析出からのスリップ伸展がウェーハ変形の原因となるため、無効であることがわかった。また、FLA,Spike−RTAにおいては、熱処理に供されるウェーハ種類の違いによりウェーハ中における応力(stress)の発生状態が異なるため、これらのウェーハ種類に対応した変形防止対策が必要であることがわかった。
具体的には、大きなストレスを発生するデバイス工程に供する前に、ウェーハ内部の酸素析出を抑制するように、インゴット引き上げ時における酸素濃度の設定と、引き上げ時に添加するドーパント濃度の設定と、析出核を溶解するRTA処理の条件を設定する。その結果、後述する実施例のように、これらの条件を適切に設定することにより、急速昇降温工程によってウェーハに発生する変形の原因となるスリップ抑制状態と、同時に急速昇降温工程以外の処理で問題となるボート傷・搬送傷から発生するスリップ伸展をも防止可能とする状態を実現できることを見出した。
本発明のシリコンウェーハの製造方法は、最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法により育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程とを有し、
前記引き上げ工程において、シリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成するとともに、このシリコン単結晶からスライスされたウェーハ外周部において同心円状に分布する空孔優勢な無欠陥領域であるPv領域がウェーハ外周部から径方向20mm以内の領域に存在せず、それ以外の領域が、格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げることにより上記課題を解決した。
本発明において、前記引き上げ工程において、ウェーハ全面が前記格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げることが好ましい。
本発明本発明は、前記引き上げ工程において、前記格子間シリコン優勢な無欠陥領域であるPi領域において、800℃4時間+1000℃16時間の熱処理後に酸素析出物密度が1×1014個/cm2 以下となるように引き上げ条件が設定されることができる。
また、本発明のシリコンウェーハの製造方法は、前記引き上げ工程において、初期酸素濃度Oiが、12.0×1017〜14×1017atoms/cm3 (Old−ASTM)となるように設定されることがある。
また、本発明のシリコンウェーハにおいては、上記のいずれか記載のシリコンウェーハの製造方法により製造されたことができる。
シリコン単結晶をチョクラルスキー法により育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程とを有し、
前記引き上げ工程において、シリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成するとともに、このシリコン単結晶からスライスされたウェーハ外周部において同心円状に分布する空孔優勢な無欠陥領域であるPv領域がウェーハ外周部から径方向20mm以内の領域に存在せず、それ以外の領域が、格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げることにより上記課題を解決した。
本発明において、前記引き上げ工程において、ウェーハ全面が前記格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げることが好ましい。
本発明本発明は、前記引き上げ工程において、前記格子間シリコン優勢な無欠陥領域であるPi領域において、800℃4時間+1000℃16時間の熱処理後に酸素析出物密度が1×1014個/cm2 以下となるように引き上げ条件が設定されることができる。
また、本発明のシリコンウェーハの製造方法は、前記引き上げ工程において、初期酸素濃度Oiが、12.0×1017〜14×1017atoms/cm3 (Old−ASTM)となるように設定されることがある。
また、本発明のシリコンウェーハにおいては、上記のいずれか記載のシリコンウェーハの製造方法により製造されたことができる。
本発明のシリコンウェーハの製造方法は、最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法により育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程とを有し、
前記引き上げ工程において、シリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成するとともに、このシリコン単結晶からスライスされたウェーハ外周部において同心円状に分布する空孔優勢な無欠陥領域であるPv領域がウェーハ外周部から径方向20mm以内の領域に存在せず、それ以外の領域が、格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げることにより、Pv領域を排除することで外周でのスリップ伸展を抑制することができるとともに、無欠陥領域からなることで、ウェーハ外周部でデバイスプロセス中で析出形成が起こらず、Slip耐性の優れたウェーハを変形原因となる酸素析出核を溶解する析出溶解熱処理を施すことなく製造することが可能となる。これにより、従来のRTA処理に比べて条件が厳しく、最高温度が1050℃〜シリコン融点の範囲、昇降温レートが150℃/sec〜10000℃/sec、500℃/sec〜3000℃/sec、1000℃〜2000℃/secとされ、シリコンウェーハで生じる最大応力が20MPaを超えるような極めて過酷な条件であるデバイス製造プロセス急速昇降温熱処理に供した場合でも、変形が防止できるとともに、同時に、ウェーハ強度低下の原因となるボート傷・搬送傷から発生するスリップ伸展をも防止可能なシリコンウェーハを提供可能とすることができる。
シリコン単結晶をチョクラルスキー法により育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程とを有し、
前記引き上げ工程において、シリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成するとともに、このシリコン単結晶からスライスされたウェーハ外周部において同心円状に分布する空孔優勢な無欠陥領域であるPv領域がウェーハ外周部から径方向20mm以内の領域に存在せず、それ以外の領域が、格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げることにより、Pv領域を排除することで外周でのスリップ伸展を抑制することができるとともに、無欠陥領域からなることで、ウェーハ外周部でデバイスプロセス中で析出形成が起こらず、Slip耐性の優れたウェーハを変形原因となる酸素析出核を溶解する析出溶解熱処理を施すことなく製造することが可能となる。これにより、従来のRTA処理に比べて条件が厳しく、最高温度が1050℃〜シリコン融点の範囲、昇降温レートが150℃/sec〜10000℃/sec、500℃/sec〜3000℃/sec、1000℃〜2000℃/secとされ、シリコンウェーハで生じる最大応力が20MPaを超えるような極めて過酷な条件であるデバイス製造プロセス急速昇降温熱処理に供した場合でも、変形が防止できるとともに、同時に、ウェーハ強度低下の原因となるボート傷・搬送傷から発生するスリップ伸展をも防止可能なシリコンウェーハを提供可能とすることができる。
急速昇降温工程の一例として、45nmノード(hp65)で、MOS FETのアニール工程があり、ここでは、従前のRTAに比べて、より高温、短時間なアニールがおこなわれる。これは、図3に示すように、符号Mosで示すMOS FETのソースMs、ドレインMdに隣接し基板表面からの深さ(接合深さ)Xiが20nm程度と浅い不純物拡散領域である極浅接合Mexにおいて、図4に示すような箱形の不純物プロファイル、つまり、極浅接合Mex領域内における不純物濃度の均一性と境界での急峻な変化状態の実現が必要だからである。このように、高い加熱温度により打ち込んだ不純物を充分に活性化して抵抗を下げ、同時に、短い加熱時間により不純物の不必要な拡散を抑えるとともに活性化した不純物の失活(deactination)を避けるためである。
このように、45nmノード(hp65)で要求される20nmを下回る接合深さXiを実現するために、ウェーハを400℃〜600℃以下の初期温度に昇温しておき、Xeフラッシュランプ等の短波長の光を用いてウェーハ全面に光照射しミリ秒単位の熱処理時間でウェーハ極表層のみを900℃〜1350℃程度まで急速加熱・急冷するFLAや、ウェーハをホットプレート上で400℃〜600℃の初期温度に昇温しておき、連続発振レーザを照射してウェーハをスポット走査することで、μ秒からミリ秒熱処理時間となるように1100℃以上シリコンの融点付近まで急速加熱・急冷するLSAなどがおこなわれる。
FLA、LSAにおいては、haloの不純物濃度分布特性維持、接合リークの低減、ゲート・リークの抑制、ソース・ドレインの寄生抵抗の低減、ゲートの空乏化も抑制を実現可能な処理条件が選択される。
FLA、LSAにおいては、haloの不純物濃度分布特性維持、接合リークの低減、ゲート・リークの抑制、ソース・ドレインの寄生抵抗の低減、ゲートの空乏化も抑制を実現可能な処理条件が選択される。
上記のような条件とされたFLAなどにおいては、熱処理時にウェーハで発生する内部応力が50〜150MPaというレベルに達することがある。本発明における急速昇降温工程としては、このFLAに限らず、発生する内部応力が20MPaを超えるような条件の厳しい熱処理を全て対象とする。
また、FLAや、急速昇降温工程としてのSpike−RTAにおいては、温度条件が高く、昇温速度、降温速度が大きいため、上記のように大きな熱応力によりサイズの大きな酸素析出物からスリップ転位が発生する。
この結果、オーバーレイエラー(Overlay Error )すなわち、デバイス製造における急速昇降温工程前後でおこなわれるフォトリソ工程でパターンの重ね合わせがずれてしまうという事態が生じる。
この結果、オーバーレイエラー(Overlay Error )すなわち、デバイス製造における急速昇降温工程前後でおこなわれるフォトリソ工程でパターンの重ね合わせがずれてしまうという事態が生じる。
一例として、IC、LSI等の製造に見られるようにシリコンウェーハにパターンを露光する場合は、図5に示すように、ウェーハ21をワークステージ22上に真空吸着により保持固定し、フォトマスク23をワークステージ22より上方のマスクホルダ24に保持固定し、ワークステージ22を上昇させウェーハ(薄板状ワーク)21をフォトマスク23に密着させ、しかる後露光を行う。ウェーハ21の表面には予めフォトレジスト膜(図示せず)が形成されており、このフォトレジスト膜に対して露光が行われ、フォトマスク23のパターンが焼き付けられる。
図6においては、ウェーハ上で急速昇降温工程の前工程で形成したパターンに対して、急速昇降温工程の後工程で形成しようとするパターンを重ね合わせた際に発生した水平方向の変化量をウェーハ各点における矢印の長さで示している。露光時にはウェーハがステージ上に真空吸着されるが、この吸着されるウェーハに反り等の変形があると、吸着時に反りなどの変形が矯正された状態でステージにウェーハが固定されるため、ウェーハの矯正された変形分だけ前工程でウェーハ上に形成されたパターンが変形(水平移動)し、本来あるべき位置からずれてしまいオーバーレイエラーが生じると考えられる。
このウェーハの反りなどの変形は、サイズの大きな析出物から発生したスリップ転位によって生じると考えられる。反りなどの変形により、一定以上の変形が生じた場合には、この変形は矯正できないことから、当該ウェーハは排棄されることになり、デバイス収率が著しく低下するとともに、全体としてのデバイス製造コストが大幅に増大してしまう。
本願発明者らの知見として、このようなオーバーレイエラーは、発生するBMD(酸素析出物)の密度によってほぼ予測でき、図7に示すように、発生するBMD密度が5×104 個/cm2 を超える程度で急激に変形が発生し、最大ずれ量が許容基準値である10nmを超えてしまう。図に示す最大ずれ量の増大は、スリップ発生量の増大に起因していると考えられる。
また、従来、ウェーハには酸素析出物によってゲッタリング能を付与してきたが、現実にゲッタリングが必要となる頻度、すなわち、重金属汚染が発生する頻度は、現状のデバイス製造工程においては極めて低い。これは、ゲッタリングを必要としていたφ200mmウェーハを主に使用していた製造ラインおよびこのラインが設置された環境における清浄度(異物の存在していない率)に対して、現在のφ300mmウェーハのそれ、またはφ450mmウェーハのそれが極めて向上しているためである。従って、発生確率の低い汚染への対策であるゲッタリング能付与に比べて、ダイレクトにデバイス収率に影響を及ぼすオーバーレイエラーへの対策として、BMDを低減することを選択したものである。
また、同時に、FLAや、急速昇降温工程としてのSpike−RTAにおいては、リング状のサセプタがウェーハのエッジ部分とのみ接触するようにしてウェーハを支持した状態で、熱処理がおこなわれる。このため、<4,0,0>方向における反射鉱によるX線トポグラフィーで観測した際に、図8に示すような支持されているウェーハエッジ部分にスリップ転位が発生する。
このスリップ転位は支持部分付近、すなわち、ウェーハエッジ部分のみで、デバイス部分にかからない周縁部から3mm程度であれば、デバイス部分そのものに影響がないとは考えられるが、結果的に、このスリップからウェーハの割れが発生するなど、ウェーハ自体の強度が低下し、やはりデバイス収率の低下の原因となる。従来は酸素析出物でのスリップ伸長抑制が可能であったが、スリップ伸長効果のある酸素析出物があると、急速昇降温工程でのウェーハ変形によるオーバーレイエラーが生じてしまうため、この手法以外の対策が好ましい。
本願発明者らは、シリコンウェーハの製造工程において、このようなウェーハ変形発生防止とスリップ発生防止とを同時に可能とする対策として、チョクラルスキー法により育成される際に設定するべき条件を見出したものである。
本発明のシリコンウェーハにおいては、シリコン単結晶がチョクラルスキー法により育成される際にGrown−in欠陥フリーなシリコン単結晶を引き上げ可能な引き上げ速度で育成されたものである。
本発明において「Grown−in欠陥フリー」とは、COP欠陥や転位クラスタなどの結晶育成に伴って生る可能性のある全ての欠陥が排除されること、OSF領域を排除可能で、Pv領域、Pi領域であることを意味する。
本発明において「Grown−in欠陥フリー」とは、COP欠陥や転位クラスタなどの結晶育成に伴って生る可能性のある全ての欠陥が排除されること、OSF領域を排除可能で、Pv領域、Pi領域であることを意味する。
また、本発明で、OSF領域とは、乾燥酸素雰囲気で900℃から1000℃まで、昇温速度5℃/minで昇温した後、乾燥酸素雰囲気で1000℃、1時間、その後、ウェット酸素雰囲気で1000℃から1150℃まで昇温速度3℃/minで昇温した後、ウェット酸素雰囲気で1150℃、2時間、その後900℃まで降温する熱処理後に、2μmのライトエッチングを実施してOSF領域を顕在化させ、OSF密度のウェーハ面内分布を測定した際に、OSFの密度が10個/cm2の領域を意味し、OSF領域を排除可能とは、上述したようにOSF領域を顕在化させ、OSF密度のウェーハ面内分布を測定した際に、OSFの密度が10個/cm2の領域が存在しない場合、OSF領域が存在しない、すなわち、OSF領域が排除可能と判断するものである。
なお、Pv領域、Pi領域とは、チョクラルスキー法によりシリコン単結晶インゴットを育成し、前記インゴット内での格子間シリコン型点欠陥が支配的に存在する領域をI領域とし、空孔型点欠陥が支配的に存在する領域をV領域とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しない領域をP領域とするとき、前記I領域に隣接しかつ前記P領域に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域をPi領域とし、前記OSF領域に隣接しかつ前記P領域に属しCOPを形成し得る空孔濃度以下の領域をPv領域とする。
シリコンウェーハは、CZ法により引き上げ炉内のシリコン融液からインゴットをボロンコフ(Voronkov)の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットを切出して作製される。一般的に、CZ法により炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥(point defect)と点欠陥の凝集体(agglomerates:三次元欠陥)が発生する。点欠陥は空孔型点欠陥と格子間シリコン型点欠陥という二つの一般的な形態がある。空孔は一つのシリコン原子がシリコン結晶格子で正常的な位置の一つから離脱したものである。このような空孔に起因する欠陥が空孔型点欠陥である。一方、シリコン結晶の格子点以外の位置(インタースチシャルサイト)に存在するシリコン原子が格子間シリコンである。このような格子間シリコンに起因する欠陥が格子間シリコン点欠陥である。
点欠陥は一般的にシリコン融液(溶融シリコン)とインゴット(固状シリコン)の間の接触面で形成される。しかし、インゴットを継続的に引上げることによって接触面であった部分は引上げとともに冷却し始める。冷却の間、空孔又は格子間シリコンは拡散し、空孔の凝集体(vacancy agglomerates)であるCOP又は格子間シリコンの凝集体(interstitial agglomerates)である転位クラスタが形成される。言い換えれば、凝集体は点欠陥の合併に起因して発生する三次元構造である。空孔型点欠陥の凝集体は前述したCOPの他に、LSTD(Laser ScatteringTomograph Defects)又はFPD(Flow Pattern Defects)と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は前述したLDと呼ばれる欠陥を含む。FPDとは、インゴットを切出して作製されたシリコンウェーハを30分間セコエッチング(Secco etching 、HF:K2Cr2O7 (0.15mol/l)=2:1の混合液によるエッチング)したときに現れる特異なフローパターンを呈する痕跡の源であり、LSTDとは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。
ボロンコフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をV(mm/分)、インゴットとシリコン融液の界面近傍のインゴット鉛直方向の温度勾配をG(℃/mm)とするときに、V/G(mm2/分・℃)を制御することである。
このV/Gの値が高い値から低い値と変化するのに対応して、上述したV領域、OSF領域、Pv領域、Pi領域、I領域の順となる。
このV/Gの値が高い値から低い値と変化するのに対応して、上述したV領域、OSF領域、Pv領域、Pi領域、I領域の順となる。
このような領域の境界となるV/Gの値は、V領域とOSF領域との境界となるしきい値、OSF領域とPv領域との境界となるしきい値、Pv領域とPi領域との境界となるしきい値、Pi領域とI領域との境界となるしきい値の順に減少する。
このV/Gの値は、引き上げ炉上部におけるホットゾーンの構造等、各実機によって異なるが、COP密度、OSF密度、BMD密度、LSTD密度又はFPD、ライトエッチング欠陥密度などを測定することによって、判別可能である。
このV/Gの値は、引き上げ炉上部におけるホットゾーンの構造等、各実機によって異なるが、COP密度、OSF密度、BMD密度、LSTD密度又はFPD、ライトエッチング欠陥密度などを測定することによって、判別可能である。
また、「ライトエッチング欠陥」とは、As-Grownのシリコン単結晶ウェーハを硫酸銅水溶液に浸漬した後自然乾燥し、窒素雰囲気中で900℃、20分程度の熱処理を行なうCuデコレーションを行ない、その後、試片表層のCuシリサイド層を除去するために、HF/HNO3混合溶液中に浸漬して、表層を数十ミクロン程度エッチングして除去し、その後、ウェーハ表面を2μmライトエッチング(クロム酸エッチング)し、光学顕微鏡を用いて検出される欠陥である。この評価手法によれば、結晶育成時に形成した転位クラスタをCuデコレーションすることで顕在化させ、転位クラスタを感度良く検出することができる。即ちライトエッチング欠陥には、転位クラスタが含まれる。
また、本発明において、「LPD密度」とは、レーザ光散乱式パーティクルカウンター(SP1(surfscan SP1):KLA−Tencor社製)を用いて検出される0.1μmサイズ以上の欠陥の密度である。
また、本発明において、「LPD密度」とは、レーザ光散乱式パーティクルカウンター(SP1(surfscan SP1):KLA−Tencor社製)を用いて検出される0.1μmサイズ以上の欠陥の密度である。
本発明のシリコンウェーハにおいては、シリコン単結晶がチョクラルスキー法により育成される際に、CZ炉内の雰囲気ガス中に水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入し、シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で育成されたものである。
ここで、水素含有物質とは、水素原子をその分子中に含む物質であって、シリコン融液中に溶け込んだ際に熱分解されることによって水素ガスを発生させる気体状の物質である。この水素含有物質には水素ガス自体も含まれる。この水素含有物質を不活性ガスに混合してネッキング部形成時の雰囲気中に導入することにより、シリコン融液中の水素濃度を向上させることができる。水素含有物質の具体例としては、水素ガス、H2O、HCl等の水素原子を含む無機化合物や、シランガス、CH4、C2H2などの炭化水素、アルコール、カルボン酸等の水素原子を含む有機化合物を例示できるが、特に水素ガスを用いることが望ましい。また、CZ炉内の雰囲気ガスとしては、安価なArガスが好ましく、これ以外にもHe、Ne、Kr、Xeなどの各種希ガス単体またはこれらの混合ガスを用いることができる。
また本発明では、水素含有雰囲気中における水素含有物質の濃度を、水素ガス換算分圧で40Pa以上400Pa以下の範囲としている。ここで、水素ガス換算分圧としたのは、水素含有物質が熱分解等して得られる水素原子の量が、水素含有物質に元来含まれる水素原子の数量等によって左右されるためである。例えば、H2Oの1モルには1モル分のH2が含まれるが、HClの1モルには0.5モル分のH2しか含まれない。従って本発明においては、水素ガスが40〜400Paの分圧で不活性ガス中に導入されてなる水素含有雰囲気を基準とし、この基準となる雰囲気と同等の雰囲気が得られるように、水素含有物質の濃度を決めることが望ましく、このときの好ましい水素含有物質の圧力を水素ガス換算分圧として規定したものである。
即ち、本発明においては、水素含有物質がシリコン融液に溶解し高温のシリコン融液中で熱分解して水素原子に変換されると仮定した上で、変換後の雰囲気中の水素ガス換算分圧が40〜400Paの範囲になるように水素含有物質の添加量を調整すればよい。
シリコン単結晶ウェーハの製造方法によれば、水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入することで、Grown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度の許容幅を広げて、引き上げ速度マージンを拡大することを可能とすることができ、これにより結晶径方向全域においてCOP欠陥および転位クラスタが排除されたPv,Pi領域からなるウェーハを容易に製造できる。
本発明において、Pv領域がウェーハ外周部から径方向20mm以内の領域に存在せず、それ以外の領域が、Pi領域からなるように引き上げるためには、例えば、水素を含まない引き上げ雰囲気におけるV/Gが、0.20〜0.15(mm2)/(℃・min)の範囲とすることができる。
本発明において、前記引き上げ工程において、ウェーハ全面が前記格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げることにより、酸素析出物が外周部分で形成されることを防止するとともに、ウェーハ全面での析出物起因の変形を防止し、スリップ発生防止と同時に実現するウェーハを製造することができる。
本発明は、前記引き上げ工程において、前記格子間シリコン優勢な無欠陥領域であるPi領域において、800℃4時間+1000℃16時間の熱処理後に酸素析出物密度が1×1014個/cm2 以下となるように引き上げ条件が設定されることにより、ウェーハ変形発生防止とスリップ発生防止とを同時に可能とすることができる。
また、本発明のシリコンウェーハの製造方法は、前記引き上げ工程において、初期酸素濃度Oiが、12.0×1017〜14×1017atoms/cm3 (Old−ASTM)となるように設定されることにより、引き上げ時の設定で高酸素濃度とされても、ウェーハ変形発生防止とスリップ発生防止とを同時に可能とすることができる。
また、のシリコンウェーハにおいては、上記のいずれか記載のシリコンウェーハの製造方法により製造されたことで、図6に示すオーバーレイエラーの原因となるウェーハの反り等の変形発生と、図5に示すような支持されているウェーハエッジ部分のスリップ転位発生とを同時に防止可能なウェーハとすることができる。
なお、ウェーハまたはデバイス生産に係る製造工程においては、ウェーハの反り等の変形とエッジ部分のスリップ転位とは、スリップ長によって判断することができる。具体的には、後述するように、0.5〜2mmを○、2〜5mmを△、5〜10mmを×としてそれぞれを判別する。
本発明によれば、従来のRTA処理に比べて条件が厳しく、シリコンウェーハで生じる最大応力が20MPaを超えるようなデバイス製造プロセス急速昇降温熱処理に供した場合でも、原因となる酸素析出を低減してウェーハ変形発生を防止できるとともに、同時に、ウェーハ強度低下の原因となるボート傷・搬送傷から発生するスリップ伸展をも防止可能なシリコンエピタキシャルウェーハを提供可能とすることができる。
以下、本発明に係るシリコンウェーハおよびその製造方法の第1実施形態を、図面に基づいて説明する。
図1は、本実施形態におけるシリコンウェーハおよびその製造方法を示すフローチャートである。
図1は、本実施形態におけるシリコンウェーハおよびその製造方法を示すフローチャートである。
本実施形態におけるシリコンウェーハの製造方法は、図1に示すように、製造条件設定工程S0と、ウェーハ準備工程S11と、研磨工程S12とを有し、製造されたシリコンエピタキシャルウェーハは、急速昇降温熱処理工程S52を有するデバイス製造工程S5に供されるものとされる。
図1に示す製造条件設定工程S0は、デバイス製造工程S5に供されるウェーハの規格や、ウェーハ準備工程S1におけるCZ(チョクラルスキー)法によりシリコン融液からシリコン単結晶を引き上げる際の条件を設定するものとされる。
この製造条件設定工程S0においては、ウェーハ準備工程S1における操業条件として引き上げ時に制御するパラメーターとなる引き上げ速度Vと固液界面からの温度国倍Gとの非、V/Gの値、シリコンウェーハ(基板)の酸素濃度Oi、ドーパント濃度などが設定される。
この製造条件設定工程S0においては、ウェーハ準備工程S1における操業条件として引き上げ時に制御するパラメーターとなる引き上げ速度Vと固液界面からの温度国倍Gとの非、V/Gの値、シリコンウェーハ(基板)の酸素濃度Oi、ドーパント濃度などが設定される。
ウェーハ準備工程S1は、CZ炉により、CZ法で単結晶を引き上げるとともに、引き上げられたシリコンインゴットからスライス加工、および、面取り、研削、洗浄等の表面処理をおこなうとともに、仕上げ処理としての研磨工程S12によってシリコンウェーハを準備する工程である。ここで、シリコンウェーハは径寸法φ300mm以上450mm程度のものが適応可能である。
図2は、本発明の実施形態におけるシリコンウェーハの製造方法を実施するのに適したCZ炉の縦断面図である。
図2に示すCZ炉は、チャンバー内の中心部に配置されたルツボ1と、ルツボ1の外側に配置されたヒータ2と、ヒータ2の外側に配置された磁場供給装置9とを備えている。ルツボ1は、内側にシリコン融液3を収容する石英ルツボ1aを外側の黒鉛ルツボ1bで保持する二重構造であり、ペディスタルと呼ばれる支持軸1cにより回転および昇降駆動される。
ルツボ1の上方には、円筒形状の熱遮蔽体7が設けられている。熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。熱遮蔽体7の内面は、上端部から下端部にかけて内径が漸減するテーパー面になっている。熱遮蔽体7の上部外面は内面に対応するテーパー面であり、下部外面は、熱遮蔽体7の厚みを下方に向かって漸増させるようにほぼストレート面に形成されている。
そして、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ種結晶Tを引き上げることにより、シリコン単結晶6を形成できるようになっている。
そして、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ種結晶Tを引き上げることにより、シリコン単結晶6を形成できるようになっている。
熱遮蔽体7は、ヒータ2およびシリコン融液3面からシリコン単結晶6の側面部への輻射熱を遮断するものであり、育成中のシリコン単結晶6の側面を包囲するとともに、シリコン融液3面を包囲するものである。熱遮蔽体7の仕様例を挙げると次のとおりである。
半径方向の幅Wは例えば50mm、逆円錐台面である内面の垂直方向に対する傾きθは例えば21°、熱遮蔽体7の下端の融液面からの高さH1は例えば60mmとする。
また、磁場供給装置9から供給される磁場は、水平磁場やカスプ磁場など採用することができ、例えば水平磁場の強度としては、2000〜4000G(0.2T〜0.4T)、より好ましくは2500〜3500G(0.25T〜0.35T)とされ、磁場中心高さが融液液面に対して−150〜+100mm、より好ましくは−75〜+50mmの範囲内になるように設定される。
半径方向の幅Wは例えば50mm、逆円錐台面である内面の垂直方向に対する傾きθは例えば21°、熱遮蔽体7の下端の融液面からの高さH1は例えば60mmとする。
また、磁場供給装置9から供給される磁場は、水平磁場やカスプ磁場など採用することができ、例えば水平磁場の強度としては、2000〜4000G(0.2T〜0.4T)、より好ましくは2500〜3500G(0.25T〜0.35T)とされ、磁場中心高さが融液液面に対して−150〜+100mm、より好ましくは−75〜+50mmの範囲内になるように設定される。
ウェーハ準備工程S1においては、先ず、ルツボ1内に高純度シリコンの多結晶を例えば100kg装入するとともに、必要なドーパントを投入してシリコン単結晶中のドーパント濃度を調整することが好ましい。
次に、CZ炉内を水素含有物質と不活性ガスとの混合ガスからなる水素含有雰囲気とし、雰囲気圧力を1.3〜13.3kPa(10〜100torr)とし、雰囲気ガス中における水素含有物質の濃度が水素ガス換算分圧で40〜400Pa程度になるように調整する。水素含有物質として水素ガスを選択した場合には、水素ガス分圧を40〜400Paとすればよい。このときの水素ガスの濃度は0.3%〜31%の範囲になる。
なお、水素ガスを含有しない不活性ガスのみの雰囲気とすることもできる。
次に、CZ炉内を水素含有物質と不活性ガスとの混合ガスからなる水素含有雰囲気とし、雰囲気圧力を1.3〜13.3kPa(10〜100torr)とし、雰囲気ガス中における水素含有物質の濃度が水素ガス換算分圧で40〜400Pa程度になるように調整する。水素含有物質として水素ガスを選択した場合には、水素ガス分圧を40〜400Paとすればよい。このときの水素ガスの濃度は0.3%〜31%の範囲になる。
なお、水素ガスを含有しない不活性ガスのみの雰囲気とすることもできる。
水素含有物質の水素ガス換算分圧が40Pa未満では、引き上げ速度の許容幅が縮小し、COP欠陥及び転位クラスタの発生を抑制できなくなるので好ましくない。また、水素含有物質の水素ガス換算濃度(水素の濃度)が高い程、転位発生の抑制効果が増大する。ただし、水素ガス換算分圧が400Paを超えると、CZ炉内に酸素リークを生じた場合に爆発などの危険性が増大するので安全上好ましくない。より好ましい水素含有物質の水素ガス換算分圧は40Pa以上250Pa以下の範囲であり、特に好ましい水素ガス換算分圧は40Pa以上135Pa以下の範囲である。
次いで、磁場供給装置9から例えば3000G(0.3T)の水平磁場を磁場中心高さが融液液面に対して−75〜+50mmとなるように供給印加するとともに、ヒータ2によりシリコンの多結晶を加熱してシリコン融液3とする。
次に、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ結晶引き上げを行う。
この場合の引き上げ条件としては、単結晶の成長速度をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/mm)としたときの比V/G(mm2/分・℃)を0.22〜0.15程度に制御し、VをGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度である0.65〜0.42〜0.33mm/分に制御する、といった条件を例示できる。
次に、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ結晶引き上げを行う。
この場合の引き上げ条件としては、単結晶の成長速度をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/mm)としたときの比V/G(mm2/分・℃)を0.22〜0.15程度に制御し、VをGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度である0.65〜0.42〜0.33mm/分に制御する、といった条件を例示できる。
また、他の条件としては、石英ルツボの回転数を5〜0.2rpmとし、単結晶の回転速度を20〜10rpmとし、アルゴン雰囲気の圧力を30Torrとし、更に磁場強度を3000Gaussといった条件を例示できる。特に、石英ルツボの回転数を5rpm以下にすることで、石英ルツボに含まれる酸素原子のシリコン融液への拡散を防止することができ、シリコン単結晶中の格子間酸素濃度を低減することができる。さらに、他の条件としては、石英ルツボの回転数を0.2rpm以下とし、単結晶の回転速度を5rpm以下とし、アルゴン雰囲気の圧力を1333〜26660Paとし、更に磁場強度を3000〜5000Gaussといった条件を例示できる。また、単結晶の回転速度を15rpm以上とすることもある。
図1に示す製造条件設定工程S0は、ウェーハ準備工程S11で準備するシリコンウェーハを供する後工程としての半導体デバイスの製造工程S5におけるFLA等の急速昇温冷却熱処理工程S52に応じて、ウェーハで発生する応力とこの応力に対応して要求される酸素析出状態を所望の状態に設定するものとされ、CZ法による引き上げにおける条件を、デバイス工程S5において、シリコンウェーハが供される熱処理が、最高温度が1100℃以上シリコンの融点以下で処理時間が1μ秒から100m秒程度までの条件とされる急速昇温冷却熱処理工程S52の前後で、前フォトリソ工程S51で形成されたパターンと、後フォトリソ工程S53で形成するパターンとにずれが生じオーバーレイエラーとならないように、変形発生とスリップ発生を抑制可能な条件を設定することになる。
さらに製造条件設定工程S0における条件は、それぞれ以下のものを選択することができる。
製造条件設定工程S0において、抵抗値が0.001Ωcm〜1kΩcmとなるようにボロンがドープされ、初期酸素濃度Oiが、12.0×1017〜14×1017atoms/cm3 (Old−ASTM)の範囲とする。
図1に示すデバイス製造工程S5では、45nmノード(hp65)によるデバイスをシリコンウェーハに作り込むための必要な処理がおこなわれ、Spike−RTA,FLA等の急速昇温冷却熱処理工程S52を有するものとされる。
図1に示す前フォトリソ工程S51と後フォトリソ工程S53においては、図5に示すように、ウェーハ1をワークステージ2上に真空吸着により保持固定し、フォトマスク3をワークステージ2より上方のマスクホルダ4に保持固定し、ワークステージ2を上昇させ薄板状ワーク1をフォトマスク3に密着させ、しかる後露光を行う。ウェーハ1の表面には予めフォトレジスト膜(図示せず)が形成されており、このフォトレジスト膜に対して露光が行われ、フォトマスク3のパターンが焼き付けられる。
本実施形態におけるシリコンウェーハは、製造条件設定工程S0において、急速昇温冷却熱処理工程S52における条件を考慮して、ウェーハ準備工程S11における引き上げ条件を決定し、これらの条件に従って、製造工程としての処理をおこなったため、800℃4時間+1000℃16時間の熱処理後に酸素析出物密度が1×1014個/cm2 以下となるPi領域からなるウェーハとなり、ウェーハ内部にスリップ転位が発生する5×104 個/cm2 を超える程度の密度およびサイズの析出物が形成されることがないため、このような析出物に起因し、図5に示すように、ウェーハ21をワークステージ22上に真空吸着により保持固定した場合でも、図7に示す最大ずれ量が許容基準値である10nmを超えてしまうことがないため、図6に示すオーバーレイエラーを起こす原因となる反り・変形を生じることがない。
同時に、図8に示すような支持されているウェーハWのエッジ部分でスリップ転位が発生することを防止して、ウェーハの強度が低下することも防止できる。
同時に、図8に示すような支持されているウェーハWのエッジ部分でスリップ転位が発生することを防止して、ウェーハの強度が低下することも防止できる。
なお、急速昇降温工程S52としてSpike−RTA処理を行う場合には、図10に示すRTA装置10において、条件を設定して行うことが可能である。
RTA処理装置10は、図10に示すように、炉内に設けられたSiCからなるリング状のエッジリング11で周縁部を支持され水平状態とされたウェーハWを、上記のように設定された雰囲気ガスG雰囲気とした状態で、透明石英等からなるアッパードーム12を通して複数のランプ13により加熱することで、ウェーハW内部の析出核となる元を溶解する。RTA処理装置10におけるランプ13は、それぞれ金メッキなどの表面処理をされたリフレクタ14内部に設けられており、また、SUSからなる壁部15により、アッパードーム12とロアードームとが接続されてこれらによりチャンバ(炉)が形成されている。
さらに、図9に示すように、ウェーハの表面22には、平坦面である主面W23と、周縁部に形成された表面側面取り部W24とが設けられている。また、裏面Wrには、平坦面である主面W27と、周縁部に形成された裏面側面取り部W28とが設けられている。表面側面取り部W24は、その周縁端Wtからウェーハ半径方向内方に向けた方向の幅A1が、裏面側面取り部W28の周縁端Wtからウェーハ半径方向内方に向けた方向の幅A2よりも狭められている。表面側面取り部W24の幅A1は50μmから200μmの範囲が好ましい。また、裏面側面取り部W28の幅A2は200μmから300μmの範囲が好ましい。
また、表面側面取り部W24は、表面Wuの主面W23に対して傾斜する第一傾斜面W11を有しており、裏面側面取り部W28は、裏面Wrの主面W27に対して傾斜する第二傾斜面W12を有している。第一傾斜面W11の傾斜角度θ1は10°から50°の範囲が好ましく、第二傾斜面W12の傾斜角度θ2は10°から30°の範囲が好ましく、更にθ1≦θ2とされていることが好ましい。
また、第一傾斜面W11と周縁端Wtとの間には、これらを接続する第一曲面W13が表面最外周Wutに設けられている。また、第二傾斜面W12と周縁端Wtとの間には、これらを接続する第二曲面W14が裏面最外周部Wrtに設けられている。第一曲面W13の曲率半径R1の範囲は80μmから250μmの範囲が好ましく、第二曲面W14の曲率半径R2の範囲は100μmから300μmの範囲が好ましい。
また、第一傾斜面W11と周縁端Wtとの間には、これらを接続する第一曲面W13が表面最外周Wutに設けられている。また、第二傾斜面W12と周縁端Wtとの間には、これらを接続する第二曲面W14が裏面最外周部Wrtに設けられている。第一曲面W13の曲率半径R1の範囲は80μmから250μmの範囲が好ましく、第二曲面W14の曲率半径R2の範囲は100μmから300μmの範囲が好ましい。
上記の端部構成とすることで、ウェーハハンドリング時における傷発生を低減することが可能となる。本実施形態においては、急速昇降温工程S52での処理条件を設定することに加えて、このようなウェーハ周縁部において条件を設定することで、厳しい条件である急速昇降温工程S52においてさらなる割れ発生防止を可能とするものである。
以下本発明に係る実施例を説明する。
<実験例>
ボロン濃度(抵抗率)12Ωcm、初期酸素濃度を表に示すように設定して引き上げられた直径300mmのシリコン単結晶インゴットから、スライス、両面研磨(DSP)によって、(100)ウェーハを準備した。
さらに、デバイス製造工程における熱処理を次の条件と模して、変形発生に対する強制熱応力試験としてのRTA熱処理を施し、酸素析出物(BMD)起因のスリップ発生有無をX線トポグラフィーにて確認した。
・デバイス製造工程における処理模擬
1step; 850℃ 30分
2step; 1000℃ 30分
3step; 1000℃ 60分
4step; 850℃ 30分
(いずれも昇降温速度は5℃/min)
この結果を表にRTA炉応力負荷試験結果(BMD起因Slip発生)として示す。
ここで、BMD密度の測定は、上記デバイスシミュレーション後に1000℃/16hrの顕在化熱処理後のライトエッチング2μm後に実施した。
・デバイス製造工程における処理模擬
1step; 850℃ 30分
2step; 1000℃ 30分
3step; 1000℃ 60分
4step; 850℃ 30分
(いずれも昇降温速度は5℃/min)
この結果を表にRTA炉応力負荷試験結果(BMD起因Slip発生)として示す。
ここで、BMD密度の測定は、上記デバイスシミュレーション後に1000℃/16hrの顕在化熱処理後のライトエッチング2μm後に実施した。
また、傷発生に対する応力負荷試験として、次の条件でバッチ炉にて熱処理をおこなった後、X線トポグラフィーを用いてスリップの長さを測定した。この結果を表に縦型炉応力負荷試験結果(ボート起因Slip)として示す。
・縦型炉熱応力試験条件
700℃から1150℃までの昇温レートを8℃/minとして1150℃に60min保持し、1.5℃/minの降温レートで700℃まで冷却した。
・縦型炉熱応力試験条件
700℃から1150℃までの昇温レートを8℃/minとして1150℃に60min保持し、1.5℃/minの降温レートで700℃まで冷却した。
ここで、結果の表記は、X線トポグラフィーにより測定したスリップ発生の有無、あるいはスリップ長が次の範囲のものである。
○;スリップ長0.5〜2mm
△;スリップ長2〜5mm
×;スリップ長5〜10mm
○;スリップ長0.5〜2mm
△;スリップ長2〜5mm
×;スリップ長5〜10mm
また、研磨後のウェーハにおける外周20mm以内の析出処理後BMD密度 (/cm2)において、<1e4は実質検出限界以下を意味している。
サンプル1においては、RTA炉では外周の熱応力が大きくBMD起因のSlip発生。縦型炉では酸素濃度が低く、ボート傷からのSlip発生。したがってNG。
サンプル2においては、酸素が高く、ボート傷からのSlipは抑制だが、BMD起因のSlip発生。したがってNG。
サンプル3、4においては、空孔優勢領域が外周部に含まれずにBMD Slip発生なし。したがってOK。
W…シリコンウェーハ
Claims (5)
- 最高温度が1050℃以上シリコンの融点以下で極めて過酷な条件であるの条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法により育成する引き上げ工程と、スライスされたウェーハを鏡面加工する鏡面処理工程とを有し、
前記引き上げ工程において、シリコン単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成するとともに、このシリコン単結晶からスライスされたウェーハ外周部において同心円状に分布する空孔優勢な無欠陥領域であるPv領域がウェーハ外周部から径方向20mm以内の領域に存在せず、それ以外の領域が、格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げることを特徴とするシリコンエピタキシャルウェーハの製造方法。 - 前記引き上げ工程において、ウェーハ全面が前記格子間シリコン優勢な無欠陥領域であるPi領域からなるように引き上げることを特徴とする請求項1記載のシリコンエピタキシャルウェーハの製造方法。
- 前記引き上げ工程において、前記格子間シリコン優勢な無欠陥領域であるPi領域において、800℃4時間+1000℃16時間の熱処理後に酸素析出物密度が1×1014個/cm2 以下となるように引き上げ条件が設定されることを特徴とする請求項1または2記載のシリコンエピタキシャルウェーハの製造方法。
- 前記引き上げ工程において、初期酸素濃度Oiが、12.0×1017〜14×1017atoms/cm3 (Old−ASTM)となるように設定されることを特徴とする請求項1から3のいずれか記載のシリコンウェーハの製造方法。
- 請求項1から4のいずれか記載のシリコンウェーハの製造方法により製造されたことを特徴とするシリコンウェーハ。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009074837A JP2010228925A (ja) | 2009-03-25 | 2009-03-25 | シリコンウェーハおよびその製造方法 |
US13/258,962 US8890291B2 (en) | 2009-03-25 | 2010-03-25 | Silicon wafer and manufacturing method thereof |
KR1020137013027A KR101422713B1 (ko) | 2009-03-25 | 2010-03-25 | 실리콘 웨이퍼 및 그 제조방법 |
EP10755675.5A EP2412849B1 (en) | 2009-03-25 | 2010-03-25 | Silicon wafer and method for manufacturing same |
KR1020147011599A KR101507360B1 (ko) | 2009-03-25 | 2010-03-25 | 실리콘 웨이퍼 및 그 제조방법 |
KR1020117025002A KR101389058B1 (ko) | 2009-03-25 | 2010-03-25 | 실리콘 웨이퍼 및 그 제조방법 |
EP14151040.4A EP2722423B1 (en) | 2009-03-25 | 2010-03-25 | Method of manufacturing a silicon wafer |
PCT/JP2010/002117 WO2010109873A1 (ja) | 2009-03-25 | 2010-03-25 | シリコンウェーハおよびその製造方法 |
US14/518,594 US9243345B2 (en) | 2009-03-25 | 2014-10-20 | Silicon wafer and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009074837A JP2010228925A (ja) | 2009-03-25 | 2009-03-25 | シリコンウェーハおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010228925A true JP2010228925A (ja) | 2010-10-14 |
Family
ID=43045105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009074837A Pending JP2010228925A (ja) | 2009-03-25 | 2009-03-25 | シリコンウェーハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010228925A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016526000A (ja) * | 2013-05-21 | 2016-09-01 | エルジー・シルトロン・インコーポレーテッド | 半導体用シリコン単結晶インゴット、ウエハ及びインゴット成長装置 |
CN107039300A (zh) * | 2015-11-16 | 2017-08-11 | 胜高股份有限公司 | 硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆 |
-
2009
- 2009-03-25 JP JP2009074837A patent/JP2010228925A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016526000A (ja) * | 2013-05-21 | 2016-09-01 | エルジー・シルトロン・インコーポレーテッド | 半導体用シリコン単結晶インゴット、ウエハ及びインゴット成長装置 |
CN107039300A (zh) * | 2015-11-16 | 2017-08-11 | 胜高股份有限公司 | 硅晶圆的品质评价方法、硅晶圆的制造方法及硅晶圆 |
KR20210037655A (ko) * | 2015-11-16 | 2021-04-06 | 가부시키가이샤 사무코 | 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 |
KR102373801B1 (ko) | 2015-11-16 | 2022-03-11 | 가부시키가이샤 사무코 | 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9243345B2 (en) | Silicon wafer and manufacturing method thereof | |
TWI420599B (zh) | 矽晶圓之製造方法 | |
US8920560B2 (en) | Method for manufacturing epitaxial wafer | |
JP2010040587A (ja) | シリコンウェーハの製造方法 | |
KR20100014191A (ko) | 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법 | |
US20110156215A1 (en) | Silicone Wafer and Production Method Therefor | |
JP5504664B2 (ja) | シリコンエピタキシャルウェーハおよびその製造方法 | |
JP5542383B2 (ja) | シリコンウェーハの熱処理方法 | |
JP2002145697A (ja) | 単結晶シリコンウェーハ、インゴット及びその製造方法 | |
JP5613994B2 (ja) | シリコンウェーハおよびその製造方法 | |
TWI382469B (zh) | 矽晶圓及其製造方法 | |
JP5504667B2 (ja) | シリコンウェーハおよびその製造方法 | |
JP2010228925A (ja) | シリコンウェーハおよびその製造方法 | |
JP2010040588A (ja) | シリコンウェーハ | |
JP5944643B2 (ja) | シリコンウェーハの熱処理方法 | |
JP5660237B2 (ja) | シリコンウェーハの製造方法 | |
JP2010212333A (ja) | シリコンウェーハの熱処理方法 | |
WO2010140323A1 (ja) | シリコンウェーハ及びシリコンウェーハの熱処理方法 | |
JP5583053B2 (ja) | シリコンウェーハの熱処理方法 | |
JP2010177495A (ja) | シリコンウェーハの熱処理方法 | |
JP5811218B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2010177494A (ja) | シリコンウェーハの熱処理方法 | |
JP2010263186A (ja) | シリコンウェーハの製造方法 | |
CN109576796A (zh) | 硅外延晶片的制备方法 | |
JP2014168090A (ja) | シリコンウェーハの製造方法 |