KR102373801B1 - 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 Download PDF

Info

Publication number
KR102373801B1
KR102373801B1 KR1020210040603A KR20210040603A KR102373801B1 KR 102373801 B1 KR102373801 B1 KR 102373801B1 KR 1020210040603 A KR1020210040603 A KR 1020210040603A KR 20210040603 A KR20210040603 A KR 20210040603A KR 102373801 B1 KR102373801 B1 KR 102373801B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
notch
heat treatment
section
cross
Prior art date
Application number
KR1020210040603A
Other languages
English (en)
Other versions
KR20210037655A (ko
Inventor
마사시 니시무라
히로노리 다나카
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20210037655A publication Critical patent/KR20210037655A/ko
Application granted granted Critical
Publication of KR102373801B1 publication Critical patent/KR102373801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(과제) 실리콘 웨이퍼의 노치의 단면(端面)에 존재하는 미세한 가공 대미지를 검출할 수 있는 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼를 제공한다.
(해결 수단) 실리콘 웨이퍼의 노치의 단면에 존재하는 가공 대미지를 평가하는 실리콘 웨이퍼의 품질 평가 방법으로서, 평가 대상의 실리콘 웨이퍼를 900℃이상 1150℃ 이하의 제1 온도로 제1 열처리를 시행하고, 이어서 1100℃ 이상 1200℃ 이하의 제2 온도로 제2 열처리를 시행한 후, 에칭 레이트가 1.3㎛/분 이하인 선택 에칭 처리를 시행하고, 계속해서 노치의 단면상에 현재화(顯在化)한 산화 유기 적층 결함을 검출하는 것을 특징으로 한다.

Description

실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼{METHOD OF EVALUATING A QUALITY OF SILICON WAFER, METHOD OF MANUFACTURING SILICON WAFER, AND SILICON WAFER}
본 발명은, 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼에 관한 것이다.
반도체 디바이스의 기판이 되는 실리콘 웨이퍼의 외주부에는, 특정한 방향을 나타내는 노치가 형성되는 경우가 많다. 예를 들면, 결정면이 (100)면인 실리콘 웨이퍼에는, 예를 들면 <110> 방향을 나타내는 노치가 형성된다.
이 노치는, 초크랄스키(CZochralski, CZ)법 등에 의해 육성된 단결정 실리콘 잉곳의 외주부에 대하여 연삭 처리를 시행하여, 잉곳의 직경을 규정값으로 조정한 후, 예를 들면 지석(砥石)을 잉곳의 축방향으로 이동시킴으로써 잉곳의 외주면에 형성된다(예를 들면, 특허문헌 1 참조).
노치가 형성된 단결정 실리콘 잉곳은, 웨이퍼 가공 처리가 시행된 후, 얻어진 실리콘 웨이퍼의 외주부에, 초벌 연마 처리 및 경면 연마 처리를 포함하는 모따기 가공 처리가 시행되지만, 그때, 노치가 형성된 부분에 대해서도, 모따기 가공 처리가 시행된다. 그 후, 실리콘 웨이퍼에 대하여 세정 처리나 각종 품질 검사가 이루어지고, 소정의 품질 기준을 충족하는 실리콘 웨이퍼만이 제품으로서 출하된다.
일본공개특허공보 2005-219506호
제품으로서 출하된 실리콘 웨이퍼의 표면에는, 디바이스 제작 공정에 있어서 디바이스가 만들어진다. 이 디바이스 제작 공정에 있어서는, 실리콘 웨이퍼에 대하여, 복수회의 열처리가 시행되지만, 그때에, 노치를 기점으로 하여 슬립이 발생하고, 그 결과, 오버레이 불량이 발생하는 경우가 있는 것이 판명되었다.
전술한 바와 같이, 노치는 연마 처리 등의 가공 처리에 의해 형성되고, 또한 노치에는 모따기 가공 처리가 시행되지만, 이들 가공 처리시에 노치의 단면(端面)에 미세한 가공 대미지가 형성되고, 모따기 가공 처리 후에 행해지는 에칭 처리에 의해서도 가공 대미지를 전부 제거하지 못하고 남아, 상기 슬립의 발생원이 된 가능성이 있다.
그러나, 현시점에 있어서, 노치의 단면에 형성된 미세한 가공 대미지를 검출하는 방법은 확립되어 있지 않아, 이러한 가공 대미지를 검출하여 실리콘 웨이퍼의 품질을 평가할 수 있는 방법의 제안이 요구되고 있었다.
그래서, 본 발명의 목적은, 실리콘 웨이퍼의 노치의 단면에 존재하는 미세한 가공 대미지를 검출할 수 있는 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼를 제공하는 것에 있다.
본 발명자들은, 상기 과제를 해결하는 방도에 대해서 예의 검토한 결과, 평가 대상의 실리콘 웨이퍼에 대하여, 비교적 저온인 제1 온도로 행하는 제1 열처리의 후에, 제1 온도보다도 고온인 제2 온도로 행하는 제2 열처리를 시행하고, 그 후, 에칭 레이트가 1.3㎛/분 이하인 선택 에칭 처리를 시행함으로써, 노치의 단면의 가공 대미지를 산화 유기 적층 결함으로서 현재화(顯在化)시켜 검출할 수 있는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 요지 구성은 이하와 같다.
(1) 실리콘 웨이퍼의 노치의 단면에 존재하는 가공 대미지를 평가하는 실리콘 웨이퍼의 품질 평가 방법으로서, 평가 대상의 실리콘 웨이퍼를 900℃ 이상 1150℃ 이하의 제1 온도로 제1 열처리를 시행하고, 이어서 1100℃ 이상 1200℃ 이하의 제2 온도로 제2 열처리를 시행한 후, 에칭 레이트가 1.3㎛/분 이하인 선택 에칭 처리를 시행하고, 계속해서 상기 노치의 단면상에 현재화한 산화 유기 적층 결함을 검출하는 것을 특징으로 하는 실리콘 웨이퍼의 품질 평가 방법.
(2) 상기 선택 에칭 처리는 라이트 에칭법에 의해 행하는, 상기 (1)에 기재된 실리콘 웨이퍼의 품질 평가 방법.
(3) 상기 선택 에칭 처리의 시간은 5초 이상 60초 이하인, 상기 (1) 또는 (2)에 기재된 실리콘 웨이퍼의 품질 평가 방법.
(4) 상기 제1 열처리는 30분 이상 300분 이하 동안 행하고, 상기 제2 열처리는 30분 이상 200분 이하 동안 행하는, 상기 (1)∼(3) 중 어느 한 항에 기재된 실리콘 웨이퍼의 품질 평가 방법.
(5) 상기 제1 열처리는 건조한 산소 가스 분위기 중에서 행하고, 상기 제2 열처리는 수증기를 포함하는 산소 가스 분위기 중에서 행하는, 상기 (1)∼(4) 중 어느 한 항에 기재된 실리콘 웨이퍼의 품질 평가 방법.
(6) 소정의 방법으로 육성한 단결정 실리콘 잉곳의 외주부에 대하여 연삭 처리를 시행하고, 이어서 상기 외주부의 소정의 위치에 노치를 형성한 후, 상기 단결정 실리콘 잉곳에 대하여 웨이퍼 가공 처리를 시행하고, 얻어진 실리콘 웨이퍼의 외주부에 모따기 가공 처리를 시행한 후, 상기 (1)∼(5) 중 어느 한 항에 기재된 실리콘 웨이퍼의 품질 평가 방법에 의해, 상기 실리콘 웨이퍼의 노치의 단면상의 가공 대미지를 평가하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
(7) 상기 소정의 방법은 초크랄스키법인, 상기 (6)에 기재된 실리콘 웨이퍼의 제조 방법.
(8) 노치의 단면상의 가공 대미지가 제품 품질 기준을 충족하는 실리콘 웨이퍼.
본 발명에 의하면, 실리콘 웨이퍼의 외주부에 형성된 노치의 단면상의 가공 대미지를 검출하여 실리콘 웨이퍼의 품질을 평가할 수 있다.
도 1은 본 발명에 의한 실리콘 웨이퍼의 품질 평가 방법에 의해 검출된 노치 단면상의 산화 유기 적층 결함을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
(실리콘 웨이퍼의 품질 평가 방법)
이하, 도면을 참조하여, 본 발명을 자세하게 설명한다. 본 발명에 의한 실리콘 웨이퍼의 품질 평가 방법은, 실리콘 웨이퍼의 노치의 단면에 존재하는 미세한 가공 대미지를 평가하는 방법이다. 여기에서, 평가 대상의 실리콘 웨이퍼를 900℃ 이상 1150℃ 이하의 제1 온도로 제1 열처리를 시행하고, 이어서 1100℃ 이상 1200℃ 이하의 제2 온도로 제2 열처리를 시행한 후, 에칭 레이트가 1.3㎛/분 이하인 선택 에칭 처리를 시행하는 것이 중요하다. 이에 따라, 노치의 단면상에 존재하는 미세한 가공 대미지를 산화 유기 적층 결함으로서 현재화시킬 수 있어, 가공 대미지를 간접적으로 검출할 수 있다.
본 발명자들은, 실리콘 웨이퍼의 뒤의 단면에 존재하는 미세한 가공 대미지를 검출하는 방도에 대해서 예의 검토했다. 우선, 직접 관찰법에 의해 가공 대미지를 검출할 수 있는지에 대해서 검토했다. 구체적으로는, 주사형 전자 현미경이나 X선 장치, 주사형 적외 편향 해소(Scanning　InfraRed　Depolarization, SIRD) 장치에 의해 상기 가공 대미지를 직접 검출할 수 있는지 아닌지에 대해서 검토했다. 상세는, 후술의 실시예에 있어서 설명하지만, 노치에 가공 대미지가 존재할 가능성이 매우 낮은 실리콘 웨이퍼의 샘플(샘플 1)과, 노치에 가공 대미지가 존재할 가능성이 매우 높은 실리콘 웨이퍼의 샘플(샘플 2)을 준비하고, 상기 장치를 이용하여 노치의 단면상의 가공 대미지를 직접 관찰했다. 그 결과, 상기 3개의 방법에서는, 샘플 1과 샘플 2에서 관찰 결과에 차이가 보이지 않고, 가공 대미지를 검출할 수는 없었다.
본 발명자들은, 상기 3개의 장치 중 어느 하나에 의해서도 가공 대미지를 검출할 수 없었던 결과를 받아, 노치 단면상의 가공 대미지를 직접 관찰하여 검출하는 것은 매우 곤란하다는 결론에 이르렀다. 그래서, 상기 가공 대미지를 간접적인 방법에 의해 검출하는 방도에 대해서 검토했다. 구체적으로는, 가공 대미지를 열처리에 의해 결정 결함으로 하여 현재화시키고, 그것을 에칭에 의해 검출할 수 있는지 아닌지에 대해서 검토했다. 그 때문에, 가공 대미지를 검출하기 위한 적절한 열처리 조건 및 에칭 조건의 검토를 행했다.
우선, 열처리 조건에 대해서, 이하의 3개의 레시피로 열처리 조건의 검토를 행했다. 즉, 제1 레시피는, 건조 산소 가스 분위기 중에 있어서 780℃에서의 열처리를 3시간 행한 후, 1000℃로 승온하여 보존유지(保持)하고, 열처리를 16시간 행하는 레시피이다. 또한, 제2 레시피는, 웨트 산소 가스 분위기 중에서 1140℃에서의 열처리를 2시간 행하는 레시피이다. 그리고, 제3 레시피는, 건조 산소 가스 분위기 중에 있어서 1000℃에서의 열처리를 3시간 행한 후, 1150℃로 승온하여 보존유지하고, 웨트 산소 가스 분위기 중으로 전환한 후, 열처리를 50분 행하는 레시피이다.
상기 3개의 레시피에 의한 열처리를 행한 후, 후에 상술하는 3종류의 에칭 처리를 행한 결과, 제3 레시피로 행한 경우(또한 라이트 에칭을 행한 경우)에만, 노치부의 단면에 존재하는 가공 대미지를 산화 유기 적층 결함(Oxidation induced Stacking Fault, OSF)으로 하여 현재화시켜 간접적으로 검출할 수 있는 것이 판명된 것이다.
상기 제3 레시피에 의해 가공 대미지를 OSF로서 검출할 수 있었던 이유로서는, 2단계의 열처리 중, 비교적 낮은 1000℃에서의 제1 열처리에 의해, 가공 대미지의 소멸을 억제하면서, 가공 대미지에 실리콘 웨이퍼 중에 존재하고 있는 산소를 응집시켜 OSF핵을 형성하고, 계속되는 비교적 고온의 웨트 가스 분위기 중 1150℃에서의 제2 열처리에 의해, 표면으로부터 격자간 실리콘을 주입하여, 미리 형성되어 있던 OSF 핵의 주위에 적층 결함을 성장시킴으로써 OSF를 형성할 수 있었기 때문이라고 생각된다.
또한, 제1 레시피에 있어서도 2단계의 열처리를 행하고 있지만, 제1 레시피는 건조 분위기의 열처리이기 때문에, 산화 레이트가 늦고, OSF 핵으로의 충분한 격자간 실리콘의 공급을 하지 못하여, OSF를 발생시킬 수 없었다고 생각된다.
본 발명자들은, 상기 열처리 조건과 병행하여, 적절한 에칭 조건에 대해서도 검토했다. 반도체 웨이퍼 중의 결함이나 상처 등을 현재화하여 검출하는 종래법으로서, 알칼리 에칭법이나 세코 에칭법이 있다. 본 발명자들은, 우선, 알칼리 에칭법에 의해 가공 대미지의 현재화를 시도했다.
알칼리 에칭법에서는, 수산화 칼륨 등의 수용액을 에칭액으로서 사용한다. 그러나, 알칼리성 에칭액은, 에칭 레이트가 방향에 따라 상이하고, <111> 방향의 에칭 레이트가 낮다. 또한, 실리콘 웨이퍼 표면과 상이하여, 노치 단면에는 여러가지 결정면이 나타나고 있다. 그 때문에, 본 발명자들이 알칼리 에칭법에 의해 가공 대미지를 검출하고자 시도한 결과, 에칭에 의해 나타난 (111)면이 가공 대미지에 기인하는 것인지, 혹은 <111> 방향이 낮은 에칭 레이트에 기인하여 나타난 것인지, 구별할 수 없었고, 가공 대미지를 특정할 수 없었다.
다음으로, 본 발명자들은, 세코 에칭법에 의해 가공 대미지의 현재화를 시도했다. 세코 에칭법에서는, 중크롬산 칼륨을 함유하는 세코액을 에칭액으로서 사용한다. 그러나, 세코 에칭법은 에칭 레이트가 높고, 가공 대미지가 없는 부분에 대해서도 에칭이 진행해 버리는 점, 또한 에칭액 중에서 요동해도 균일하게 에칭되지 않고 면 거칠어짐이 발생해 버리는 점에서, 이 방법으로도 가공 대미지의 검출이 곤란했다.
전술한 바와 같이, 세코 에칭법에서는, 면 거칠어짐에 의해 가공 대미지의 검출이 곤란했지만, 에칭 레이트를 늦게 하여, 제어성을 올리고 또한 면 거칠어짐을 억제할 수 있으면, 가공 대미지를 선출할 수 있는 것은 아닌지 생각했다. 그래서, 본 발명자들은, 세코 에칭법보다도 에칭 레이트가 낮은 방법을 이용함으로써, 가공 대미지를 검출할 수 있는 것은 아닌지 생각했다.
구체적으로는, 세코 에칭법에 의한 에칭 레이트는 1.5㎛/분 정도이다. 그래서, 본 발명자들은, 이보다도 에칭 레이트가 낮은 선택 에칭법에 대해서 검토한 결과, 라이트 에칭법에 상도했다. 즉, 라이트 에칭법은, 세코 에칭법과 동일하게 크롬산을 포함하는 에칭액을 이용하지만, 에칭 레이트는 1㎛/분 정도이다.
그래서, 본 발명자들은, 라이트 에칭법에 의해 가공 대미지의 현재화를 행한 결과, 노치의 단면에 가공 대미지가 존재하지 않는다고 생각되는 샘플 1에 있어서는, 가공 대미지가 검출되지 않은 것에 비해, 노치 단면상에 가공 대미지가 존재한다고 생각되는 샘플 2에 있어서는, 가공 대미지에 기인한다고 생각되는 OSF를 검출하는 것에 성공했다.
본 발명자들은, 추가로 검토한 결과, 라이트 에칭법보다도 에칭 레이트가 어느 정도 빠른 경우라도, 가공 대미지를 검출할 수 있는 것을 확인하고, 에칭 레이트가 1.3㎛/분 이하이면, 가공 대미지를 OSF로서 충분히 검출할 수 있는 것을 발견했다.
이와 같이, 본 발명은, 평가 대상의 실리콘 웨이퍼에 대하여, 비교적 저온의 제1 온도로 행하는 제1 열처리의 후에, 제1 온도보다도 고온인 제2 온도로 행하는 제2 열처리를 시행하는 열처리 및, 그 후에 행하는 에칭 레이트가 1.3㎛/분 이하인 선택 에칭법의 조합에 의해, 노치 단면상의 가공 대미지를 OSF로서 현재화시켜 검출할 수 있는 것을 인식하여 본 발명자가 완성시키기에 이른 것이다. 이하, 본 발명의 실리콘 웨이퍼의 품질 평가 방법의 각 공정에 대해서 설명한다.
우선, 평가 대상의 실리콘 웨이퍼에 대하여, 900℃ 이상 1150℃ 이하의 제1 온도로 제1 열처리를 시행한다. 여기에서, 제1 온도를 900℃ 이상으로 하는 것은, 가공 대미지의 소멸을 억제하여, OSF 핵으로서 성장시키기 위함이다. 또한, 1150℃ 이하로 하는 것은, 급격하게 고온으로 승온시킨 경우, 가공 대미지가 소멸해버릴 가능성이 있기 때문이다. 바람직하게는, 900℃ 이상 1000℃ 이하이다.
또한, 상기 제1 열처리, 즉 본 발명의 실리콘 웨이퍼의 품질 평가 방법에 제공하는 평가 대상의 실리콘 웨이퍼는, 외주부에, 연삭 처리 및 경면 연마 처리를 포함하는 모따기 가공 처리가 시행된 실리콘 웨이퍼이다. 도전형이나 도펀트에 대해서는 한정되지 않는다.
상기 제1 열처리는, 적절한 열처리로(爐)를 이용하여 행할 수 있지만, 상기 평가 대상의 실리콘 웨이퍼를 열처리로에 투입할 때의 온도는, 650℃ 이상 800℃ 이하로 하는 것이 바람직하다. 이에 따라, 미소한 가공 대미지의 소멸을 방지할 수 있다.
또한, 제1 온도까지의 승온 속도는, 3℃/초 이상 6℃/초 이하로 하는 것이 바람직하다. 이에 따라, 가공 대미지의 소멸을 방지할 수 있다.
제1 열처리를 시행하는 시간은, 30분 이상 300분 이하로 하는 것이 바람직하다. 여기에서, 30분 이상으로 함으로써, 가공 대미지 부근에 실리콘 웨이퍼 중의 산소를 응집시켜 OSF 핵을 형성할 수 있다. 한편, 300분을 초과하면, OSF 핵 형성 효과는 포화하여 변하지 않는다.
또한, 제1 열처리를 행하는 분위기는, 특별히 한정되지 않지만, 가공 대미지 부근에 실리콘 웨이퍼 중의 산소를 응집시키는 점에서, 제1 열처리는 건조 산소 가스 분위기하에서 행하는 것이 바람직하다.
다음으로, 제1 열처리를 시행한 평가 대상의 실리콘 웨이퍼에 대하여, 1100℃ 이상 1200℃ 이하의 제2 온도로 제2 열처리를 시행한다. 여기에서, 제2 온도를 1100℃ 미만의 경우에는, OSF의 형성이 반드시 충분하지는 않기 때문이다. 한편, 1200℃를 초과하면, 격자간 실리콘의 확산이 빨라지고, 그 결과, OSF의 형성이 곤란해지기 때문이다.
제2 열처리를 시행하는 시간은, 30분 이상 200분 이하로 하는 것이 바람직하다. 여기에서, 30분 이상으로 함으로써, 제1 열처리에 의해 형성된 OSF 핵을 기점으로 하여 OSF를 형성할 수 있다. 한편, 200분을 초과해도, OSF 형성 효과는 포화하여 변하지 않는다.
또한, 제2 열처리를 행하는 분위기는, 특별히 한정되지 않지만, OSF를 효율적으로 형성하는 점에서, 수증기를 포함하는 웨트 산소 가스 분위기하에서 행하는 것이 바람직하다.
계속해서, 상기 제2 열처리를 거친 평가 대상의 실리콘 웨이퍼에 대하여, 1.3㎛/분 이하의 에칭 레이트의 선택 에칭 처리를 시행한다. 이에 따라, 노치의 단면상의 가공 대미지를 OSF로서 현재화시킬 수 있다. 또한, 에칭 레이트가 지나치게 늦으면, OSF로서 현재화시키는 데에 시간이 지나치게 걸려 실용적이지 않기 때문에, 에칭 레이트는 0.05㎛/분 이상이 바람직하다.
상기 1.3㎛/분 이하의 에칭 레이트는, 예를 들면, 에칭액의 조제에 의해 행할 수 있다. 구체적으로는, Si의 선택 에칭은 Si의 산화와 Si 산화물의 제거로 진행한다. 이 Si 산화물 제거에 의해 에칭은 진행되기 때문에, 산화를 위한 약품과 산화막 제거를 위한 약품의 비율 및, 산화와 산화물 제거를 동시에 억제하기 위한 완충제의 첨가량을 조정함으로써, 에칭 레이트를 1.3㎛/분 이하로 할 수 있다. 산화를 위한 약품으로서는, 예를 들면 질산이나 크롬산, 산화막 제거를 위한 약품으로서는, 예를 들면 불화수소산, 완충제로서는, 예를 들면 물이나 아세트산을 들 수 있다.
상기 에칭 레이트가 1.3㎛/분 이하인 선택 에칭 처리를 행하는 기존의 방법으로서는, 라이트 에칭법이나, 불산과 질산의 혼합액에 의한 대시 에칭법, 등이 존재하지만, 면 거칠어짐 등에 의한, OSF의 관찰의 용이함의 점에서, 라이트 에칭법이 바람직하다.
에칭 처리를 시행하는 시간은, 1초 이상 180초 이하로 하는 것이 바람직하다. 여기에서, 1초 이상으로 함으로써, 제1 열처리에 의해 형성된 OSF 핵을 기점으로 하여 OSF를 형성할 수 있다. 한편, 180초를 초과하면, 면 거칠어짐이 발생하고, 그 외란의 영향으로, OSF의 관찰이 곤란해진다. 보다 바람직하게는, 5초 이상 30초 이하이다.
이상의 처리에 의해, 실리콘 웨이퍼의 노치의 단면상에 존재하는 가공 대미지를 OSF로서 현재화시킬 수 있기 때문에, 예를 들면 광학 현미경에 의해, 노치의 단면을 관찰함으로써, 가공 대미지를 OSF로서 검출할 수 있다. 그리고, 예를 들면 검출한 OSF의 개수나 OSF의 밀도가 소정값 이하인 경우에는 합격으로 판정하고, 소정값을 초과하고 있는 경우에는 불합격으로 판정함으로써, 소정의 제품 품질 기준을 충족하는 실리콘 웨이퍼를 선별할 수 있다.
이렇게 하여, 본 발명에 의해, 실리콘 웨이퍼의 노치의 단면상에 존재하는 미세한 가공 대미지를 검출하여, 실리콘 웨이퍼의 품질을 평가할 수 있다.
(실리콘 웨이퍼의 제조 방법)
다음으로, 본 발명에 의한 실리콘 웨이퍼의 제조 방법에 대해서 설명한다. 본 발명에 의한 실리콘 웨이퍼의 제조 방법은, 전술한 본 발명에 의한 실리콘 웨이퍼의 품질 평가 방법에 의해, 실리콘 웨이퍼의 노치의 단면상의 가공 대미지를 평가하는 것에 특징을 갖고 있다. 따라서, 상기 품질 평가 처리 이외의 공정에 대해서는 일절 한정되지 않는다. 이하, 본 발명의 실리콘 웨이퍼의 제조 방법의 일 예를 나타낸다.
우선, CZ법에 의해, 석영 도가니에 투입된 다결정 실리콘을 1400℃ 정도로 용융하고, 이어서 종결정을 액면에 담그어 회전시키면서 끌어올림으로써, 결정면이 (100)면인 단결정 실리콘 잉곳을 제조한다. 여기에서, 소망하는 저항률을 얻기 위해, 예를 들면 붕소나 인 등을 도프한다. 또한, 잉곳의 제조시에 자장을 인가하는 자장 인가 초크랄스키(Magnetic field CZochralski, MCZ)법을 이용함으로써, 실리콘 잉곳 중의 산소 농도를 제어할 수 있다.
이어서, 얻어진 단결정 실리콘 잉곳의 외주 연삭 처리를 시행하여 직경을 균일하게 한 후, 잉곳의 외주면에 적절한 형상을 갖는 지석을 눌러대어, 잉곳의 축방향의 이동을 반복함으로써, 예를 들면 <110> 방향을 나타내는 노치를 형성한다.
계속해서, 와이어 소나 내주 날 절단기를 이용하여, 단결정 실리콘 잉곳에 대하여 웨이퍼 가공 처리를 시행하고, 예를 들면 1㎜ 정도의 두께로 슬라이스하여 실리콘 웨이퍼를 얻는다.
그 후, 얻어진 실리콘 웨이퍼의 외주부에 대하여 모따기 가공 처리가 시행된다. 구체적으로는, 우선, #600 정도의 메탈 본드 원기둥 지석을 실리콘 웨이퍼의 외주부에 눌러대어, 소정의 형상으로 초벌 모따기하는 1차 모따기 처리를 시행한다. 이에 따라, 실리콘 웨이퍼의 외주부는, 소정의 둥그스름함을 띤 형상으로 가공된다.
그 후, 실리콘 웨이퍼의 주면에 대하여 랩핑 처리가 시행된다. 여기에서는, 실리콘 웨이퍼를 서로 평행한 랩 정반(定盤)간에 배치하고, 그 후, 이 랩 정반간에, 알루미나 지립과 분산제와 물의 혼합물인 랩액을 흘려 넣는다. 그리고, 가압하에서 회전·접합(摺合)을 행함으로써, 실리콘 웨이퍼의 표리 양면을 기계적으로 랩핑한다. 그때, 실리콘 웨이퍼의 랩양은, 웨이퍼 표리 양면을 합쳐 40∼100㎛ 정도이다.
계속해서, 상기 랩핑 처리가 시행된 실리콘 웨이퍼의 외주부에 대하여, 마무리 모따기 처리를 시행한다. 이 마무리 모따기 처리는, #1500 정도의 메탈 본드 지석을 이용하여, 1차 모따기 처리가 시행된 실리콘 웨이퍼의 모따기면에 대하여 마무리 모따기 처리가 시행된다.
그 후, 마무리 모따기 처리가 시행된 실리콘 웨이퍼에 대하여, 에칭 처리를 시행한다. 구체적으로는, 불산, 질산, 아세트산, 인산 중 적어도 1개로 이루어지는 수용액을 이용한 산 에칭, 혹은 수산화 칼륨 수용액이나 수산화 나트륨 수용액 등을 이용한 알칼리 에칭 혹은 상기 산 에칭과 알칼리 에칭의 병용에 의해, 전(前)공정까지의 처리에 의해 발생한 웨이퍼의 왜곡을 제거한다.
계속해서, 연마 장치를 이용하여, 에칭 처리가 시행된 실리콘 웨이퍼에 대하여, 경면 연마 처리를 시행한다. 즉, 캐리어에 실리콘 웨이퍼를 끼워넣고, 웨이퍼를, 연마포를 부착한 상정반 및 하정반으로 사이에 끼우고, 상하 정반과 웨이퍼의 사이에, 예를 들면 콜로이달실리카 등의 슬러리를 흘려 넣고, 상하 정반 및 캐리어를 서로 반대 방향으로 회전시켜, 실리콘 웨이퍼의 양면에 대하여 경면 연마 처리를 시행한다. 이에 따라, 웨이퍼 표면의 요철을 저감하여 평탄도가 높은 웨이퍼를 얻을 수 있다.
다음으로, 양면 연마 처리가 시행된 실리콘 웨이퍼를 세정 공정에 반송하고, 예를 들면, 암모니아수, 과산화수소수 및 물의 혼합물인 SC-1 세정액이나, 염산, 과산화수소수 및 물의 혼합물인 SC-2 세정액을 이용하여, 웨이퍼 표면의 파티클이나 유기물, 금속 등을 제거한다.
마지막으로, 세정된 실리콘 웨이퍼를 검사 공정에 반송하고, 웨이퍼의 평탄도, 웨이퍼 표면의 LPD의 수, 대미지, 웨이퍼 표면의 오염 등을 검사한다. 이 검사공정의 1공정에 있어서, 전술의 본 발명에 의한 실리콘 웨이퍼의 품질 평가 방법에 의해, 노치의 단면에 존재하는 가공 대미지를 검출하고, 노치 단면상의 가공 대미지가 소정의 제품 품질을 충족하는 것을 선별할 수 있다. 이렇게 하여 검사 공정에 있어서, 소정의 제품 품질을 충족하는 웨이퍼만이 제품으로서 출하된다.
또한, 전술의 스텝에서 얻어진 웨이퍼에 대하여, 필요에 따라서 어닐 처리나 에피택셜막 성장 처리를 시행함으로써, 어닐 웨이퍼나 에피택셜 웨이퍼, 혹은 SOI(Silicon On Insulator) 웨이퍼 등을 얻을 수 있다.
(실리콘 웨이퍼)
이렇게 하여, 노치의 단면에 존재하는 가공 대미지를 OSF로서 검출하여, 노치 단면상의 가공 대미지가 소정의 제품 품질을 충족하는 실리콘 웨이퍼를 제조할 수 있고, 얻어진 본 발명에 의한 실리콘 웨이퍼는, 노치의 단면에 존재하는 가공 대미지가 제품 품질 기준을 충족하는 것이다. 여기에서, 「노치의 단면에 존재하는 가공 대미지가 제품 품질 기준을 충족한다」란, 노치의 단면에 존재하는 가공 대미지의 개수나 밀도 등이, 제품으로서 출하하기 위한 소정의 기준을 충족하고 있는 것을 의미하고 있다.
(실시예)
이하, 본 발명의 실시예에 대해서 설명하지만, 본 발명은 실시예로 한정되지 않는다.
<평가 대상의 실리콘 웨이퍼의 준비>
우선, 평가 대상의 실리콘 웨이퍼로서, 2수준의 샘플 웨이퍼를 준비했다. 구체적으로는, 실리콘 웨이퍼를 제품 출하 후의 디바이스 제작 공정에 있어서, 오버레이 불량이 발생하지 않은 로트로부터 제품 출하 전에 미리 뽑아 둔 실리콘 웨이퍼를 샘플 1로 했다. 이 샘플 1은, 노치의 단면상에 가공 대미지가 존재할 가능성이 매우 낮은 것이다. 한편, 실리콘 웨이퍼를 제품 출하 후의 디바이스 제작 공정에 있어서, 오버레이 불량이 발생한 로트로부터 제품 출하 전에 미리 뽑아 둔 실리콘 웨이퍼를 샘플 2로 했다. 이 샘플 2는, 오버레이 불량이 발생한 웨이퍼와 기본적으로 동일한 조건으로 가공되어 있다고 생각되기 때문에, 노치의 단면상에 가공 대미지가 존재할 가능성이 매우 높은 것이다. 이들 샘플 1 및 2를, 각각 10매 준비했다.
<실리콘 웨이퍼의 품질 평가>
(발명예 1)
우선, 종형 열처리로의 내부에 건조 산소 가스를 도입하고, 로 내를 건조 산소 가스 분위기로 한 후, 로 내의 온도를 700℃로 승온했다. 계속해서, 전술한 바와 같이 준비한 품질 대상의 실리콘 웨이퍼인 샘플 1을 열처리로 내에 투입하고, 승온 속도: 6℃/초로 제1 열처리 온도인 1000℃까지 승온한 후, 3시간 보존유지하고, 실리콘 웨이퍼에 대하여 제1 열처리를 시행했다. 이어서, 로 내의 분위기를 웨트 산소 가스 분위기로 전환하고, 승온 속도: 6℃/초로 제2 열처리 온도인 1150℃까지 승온한 후, 50분간 보존유지하고, 샘플 1에 대하여 제2 열처리를 시행했다. 마지막으로, 강온 속도: 2℃/초로 700℃까지 강온한 후, 열처리로로부터 샘플 1을 꺼내어, 실온으로 냉각했다.
이어서, 전술한 바와 같이 열처리를 시행한 샘플 1에 대하여, 라이트 에칭 처리를 시행했다. 구체적으로는, 샘플 1에 대하여, 에칭액으로서, HF를 30㎤, CH3COOH를 30㎤, Cu(NO3)2를 1g, CrO3(5M)을 15㎤, HNO3을 15㎤, 물을 30㎤의 비율로 혼합한 용액을 이용하여, 에칭 처리를 10초간 시행했다.
계속해서, 광학 현미경에 의해 상기 에칭 처리가 시행된 샘플 1의 노치의 단면을 관찰하고, OSF를 검출하여 개수를 셈으로써, 실리콘 웨이퍼의 품질을 평가했다.
마찬가지로, 상기 처리 및 평가를 샘플 2에 대해서도 행했다.
(발명예 2)
발명예 1과 동일하게 실리콘 웨이퍼의 품질을 평가했다. 단, 에칭액으로서 라이트 에칭액의 CH3COOH 첨가량을 9㎤로 줄인 것을 사용하고, 에칭 처리의 에칭 레이트를 1.3㎛/분으로 했다. 그 외의 조건은, 발명예 1과 모두 동일하다.
(비교예 1)
발명예 1과 동일하게 실리콘 웨이퍼의 품질을 평가했다. 단, 2단계의 열처리를 대신하여, 1단계의 열처리를 행했다. 구체적으로는, 로 내를 건조 산소 가스 분위기로 한 후, 로 내를 900℃로 승온하여 샘플 웨이퍼를 투입하고, 승온 속도: 10℃/초로 1140℃까지 승온한 후, 2시간 보존유지하여 샘플 웨이퍼를 열처리했다. 그 후, 강온 속도: 5℃/초로 900℃까지 강온한 후, 샘플 웨이퍼를 열처리로로부터 꺼냈다. 그 외의 조건은, 발명예 1과 모두 동일하다.
(비교예 2)
발명예 1과 동일하게 품질 평가용의 실리콘 웨이퍼의 노치부 단면상의 가공 대미지를 검출했다. 단, 제1 열처리는 투입 온도와 동일한 780℃로 하고, 또한 제2 열처리 온도를 1000℃로 하고, 열처리 시간을 16시간으로 했다. 그 외의 조건은, 발명예 1과 모두 동일하다.
(비교예 3)
발명예 1과 동일하게 품질 평가용의 실리콘 웨이퍼의 노치부 단면상의 가공 대미지를 검출했다. 단, 에칭 처리를 알칼리 에칭법에 의해 행했다. 구체적으로는, 48중량％의 KOH액을 60℃로 조정하고, 3분간 침지했다. 그 외의 조건은, 발명예 1과 모두 동일하다.
(비교예 4)
발명예 1과 동일하게 품질 평가용의 실리콘 웨이퍼의 노치부 단면상의 가공 대미지를 검출했다. 단, 에칭 처리를 세코 에칭법에 의해 행했다. 구체적으로는, K2Cr2O7(0.15M)을 50㎤, HF를 100㎤의 비율로 혼합한 용액을 이용하여 에칭 처리를 10초간 시행했다. 그 외의 조건은, 발명예 1과 모두 동일하다.
(비교예 5)
주사형 전자 현미경에 의해, 실리콘 웨이퍼의 품질 평가를 행했다. 구체적으로는, 노치부를 벽개(劈開)한 샘플에 대해서, 모따기부 전체를 관찰할 수 있도록 배율 조정, 대상물의 회전, 경사를 조정하여, 노치부 단면상의 가공 대미지를 관찰했다.
(비교예 6)
X선 장치에 의해, 실리콘 웨이퍼의 품질 평가를 행했다. 구체적으로는, 실리콘 웨이퍼 전면을 필름으로 촬영하여 토포그래프 화상을 얻었다. 추가로 해상도를 향상시키기 위해 노치부를 확대하여, 노치부 단면상의 가공 대미지를 확인했다.
(비교예 7)
웨이퍼 내의 왜곡이나 응력을 계측할 수 있는 SIRD 장치에 의해, 실리콘 웨이퍼의 품질 평가를 행했다. 구체적으로는, 웨이퍼의 외주 부분의 응력을 계측하여 응력 분포 화상을 얻었다. 추가로 노치부의 응력 분포 화상을 확대하여, 노치부 단면상의 가공 대미지를 관찰했다.
<노치 단면상의 가공 대미지의 평가>
발명예 1 및 2에 대해서는, 샘플 1에 대해서는 OSF의 개수는 0개였던 것에 비해, 샘플 2에 대해서는, OSF의 개수는 46개(발명예 1) 및 63개였다(발명예 2). 이 샘플 2와 동(同)수준의 실리콘 웨이퍼상에 디바이스를 제작한 결과, 노치 단면의 가공 대미지에 기인한 슬립 발생에 의한 것이라고 생각되는 오버레이 불량이 발생했다. 한편, 비교예 1∼7에 대해서는, 그 어느 것에 있어서도, 샘플 1 및 2의 관찰 결과에 차이가 보이지 않고, 노치 단면상의 가공 대미지를 검출하는 것 자체 행할 수 없었다.
본 발명에 의하면, 실리콘 웨이퍼의 노치의 단면상에 존재하는 미세한 가공 대미지를 검출하여 실리콘 웨이퍼의 품질을 평가할 수 있기 때문에, 반도체 산업에 유용하다.

Claims (7)

  1. 실리콘 웨이퍼의 노치의 단면(端面)에 상기 노치의 형성 시에 형성되어, 직접 관찰법에 의해 검출하는 것이 불가능한 가공 대미지를 평가하는 실리콘 웨이퍼의 품질 평가 방법으로서,
    외주부에 노치가 형성되고, 당해 노치에 모따기 가공 처리가 시행된 평가 대상의 실리콘 웨이퍼를 900℃ 이상 1150℃ 이하의 제1 온도까지 3℃/초 이상 6℃/초 이하의 속도로 승온하여 상기 제1 온도로 제1 열처리를 시행하고, 이어서 수증기를 포함하는 산소 가스 분위기 중에서 1100℃ 이상 1200℃ 이하 또한 상기 제1 온도보다도 고온의 제2 온도로 제2 열처리를 시행한 후, 에칭 레이트가 1.3㎛/분 이하인 선택 에칭 처리를 시행하고, 계속해서 상기 평가 대상의 실리콘 웨이퍼의 노치의 단면을 관찰하여 산화 유기 적층 결함을 검출함으로써, 상기 평가 대상의 실리콘 웨이퍼의 노치의 단면에 존재하는 가공 대미지를 평가하는 것을 특징으로 하는 실리콘 웨이퍼의 품질 평가 방법.
  2. 제1항에 있어서,
    상기 선택 에칭 처리는 라이트 에칭법에 의해 행하는 실리콘 웨이퍼의 품질 평가 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 선택 에칭 처리의 시간은 1초 이상 180초 이하인 실리콘 웨이퍼의 품질 평가 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 열처리는 30분 이상 300분 이하 동안 행하고, 상기 제2 열처리는 30분 이상 200분 이하 동안 행하는 실리콘 웨이퍼의 품질 평가 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 열처리는 건조한 산소 가스 분위기 중에서 행하는 실리콘 웨이퍼의 품질 평가 방법.
  6. 초크랄스키법으로 육성한 단결정 실리콘 잉곳의 외주부에 대하여 연삭 처리를 시행하고, 이어서 상기 외주부의 소정의 위치에 노치를 형성한 후, 상기 단결정 실리콘 잉곳에 대하여 웨이퍼 가공 처리를 시행하고, 얻어진 실리콘 웨이퍼의 외주부에 모따기 가공 처리를 시행한 후, 제1항 또는 제2항에 기재된 실리콘 웨이퍼의 품질 평가 방법에 의해, 상기 실리콘 웨이퍼의 노치의 단면상의 가공 대미지를 평가하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  7. 제1항 또는 제2항에 기재된 실리콘 웨이퍼의 품질 평가 방법에 의해, 노치 단면상에 현재화한 산화 유기 적층 결함의 개수가 0개인 것을 특징으로 하는 실리콘 웨이퍼.
KR1020210040603A 2015-11-16 2021-03-29 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 KR102373801B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-223807 2015-11-16
JP2015223807A JP6565624B2 (ja) 2015-11-16 2015-11-16 シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
KR1020180148235A KR20180128883A (ko) 2015-11-16 2018-11-27 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180148235A Division KR20180128883A (ko) 2015-11-16 2018-11-27 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼

Publications (2)

Publication Number Publication Date
KR20210037655A KR20210037655A (ko) 2021-04-06
KR102373801B1 true KR102373801B1 (ko) 2022-03-11

Family

ID=58771157

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020160119733A KR20170057124A (ko) 2015-11-16 2016-09-20 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR1020180148235A KR20180128883A (ko) 2015-11-16 2018-11-27 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR1020210040603A KR102373801B1 (ko) 2015-11-16 2021-03-29 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020160119733A KR20170057124A (ko) 2015-11-16 2016-09-20 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR1020180148235A KR20180128883A (ko) 2015-11-16 2018-11-27 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼

Country Status (4)

Country Link
JP (1) JP6565624B2 (ko)
KR (3) KR20170057124A (ko)
CN (1) CN107039300B (ko)
TW (1) TW201729313A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6773070B2 (ja) * 2017-09-06 2020-10-21 信越半導体株式会社 シリコンウェーハの評価方法及びシリコンウェーハの製造方法
JP6841202B2 (ja) * 2017-10-11 2021-03-10 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP6806098B2 (ja) * 2018-01-18 2021-01-06 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP7083699B2 (ja) * 2018-05-25 2022-06-13 信越半導体株式会社 評価方法
DE102019207433A1 (de) * 2019-05-21 2020-11-26 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN116642914B (zh) * 2023-05-29 2024-02-13 山东有研半导体材料有限公司 一种重掺砷低电阻率硅单晶微缺陷的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243404A (ja) 2002-02-21 2003-08-29 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
JP2010228925A (ja) 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521568A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp シリコン単結晶ウエハの評価試験方法
JP2936916B2 (ja) * 1992-09-10 1999-08-23 信越半導体株式会社 シリコン単結晶の品質評価方法
JPH07263429A (ja) * 1994-03-17 1995-10-13 Matsushita Electron Corp 選択エッチング液
JPH0942936A (ja) * 1995-07-31 1997-02-14 Komatsu Electron Metals Co Ltd 半導体ウェハ周縁部の測定方法及び測定補助具
KR100917087B1 (ko) * 2000-09-19 2009-09-15 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
JP4537643B2 (ja) * 2002-01-24 2010-09-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
KR20050059910A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 실리콘 웨이퍼의 결함을 검출하는 방법
JP4253643B2 (ja) 2005-03-22 2009-04-15 株式会社リガク 単結晶インゴットの位置決め用治具
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Ｓｕｍｃｏ シリコンウェーハの表面欠陥評価方法
JP4577320B2 (ja) * 2007-03-12 2010-11-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2008222505A (ja) * 2007-03-14 2008-09-25 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの評価方法およびシリコン単結晶の製造方法
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
JP2010275147A (ja) * 2009-05-28 2010-12-09 Sumco Corp シリコンウェーハの結晶欠陥評価方法
JP2011003773A (ja) * 2009-06-19 2011-01-06 Sumco Corp シリコンウェーハの製造方法
JP5542383B2 (ja) * 2009-07-27 2014-07-09 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2012204369A (ja) * 2011-03-23 2012-10-22 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243404A (ja) 2002-02-21 2003-08-29 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
JP2010228925A (ja) 2009-03-25 2010-10-14 Sumco Corp シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
KR20210037655A (ko) 2021-04-06
KR20180128883A (ko) 2018-12-04
JP6565624B2 (ja) 2019-08-28
KR20170057124A (ko) 2017-05-24
CN107039300B (zh) 2021-02-26
CN107039300A (zh) 2017-08-11
JP2017092372A (ja) 2017-05-25
TW201729313A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
KR102373801B1 (ko) 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
JP2010040587A (ja) シリコンウェーハの製造方法
JP5682471B2 (ja) シリコンウェーハの製造方法
JP2015501533A (ja) 結晶関連欠陥の位置を示す方法
JP2006269896A (ja) シリコンウェーハ及びシリコンウェーハの製造方法
TWI580826B (zh) Silicon wafer manufacturing method
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
US10192754B2 (en) Epitaxial silicon wafer and method for producing the epitaxial silicon wafer
JP2010275147A (ja) シリコンウェーハの結晶欠陥評価方法
JP2004153083A (ja) シリコンウエーハの評価方法及びｓｏｉウエーハの製造方法
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
KR20200094976A (ko) 웨이퍼의 평가 방법
JP6731161B2 (ja) シリコン単結晶の欠陥領域特定方法
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
JP4370571B2 (ja) アニールウエーハの評価方法及び品質保証方法
JP4380162B2 (ja) Ｓｏｉウエーハ及びその製造方法
WO2003091484A1 (fr) Procede de production d&#39;un cristal unique de silicium et plaquette de cristal unique de silicium
JP5565012B2 (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法
JP2002134521A (ja) シリコン半導体基板の熱処理方法
JP2003332344A (ja) シリコン単結晶層の製造方法及びシリコン単結晶層
JP2008306206A (ja) シリコンエピタキシャルウェーハとその製造方法
JP2019026537A (ja) シリコン単結晶のｏｓｆ評価方法、エピタキシャルウェーハの検査方法、およびシリコン単結晶の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant