KR20200094976A - 웨이퍼의 평가 방법 - Google Patents

웨이퍼의 평가 방법 Download PDF

Info

Publication number
KR20200094976A
KR20200094976A KR1020190012470A KR20190012470A KR20200094976A KR 20200094976 A KR20200094976 A KR 20200094976A KR 1020190012470 A KR1020190012470 A KR 1020190012470A KR 20190012470 A KR20190012470 A KR 20190012470A KR 20200094976 A KR20200094976 A KR 20200094976A
Authority
KR
South Korea
Prior art keywords
wafer
silicon
reactive ion
region
ion etching
Prior art date
Application number
KR1020190012470A
Other languages
English (en)
Inventor
이규형
Original Assignee
에스케이실트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이실트론 주식회사 filed Critical 에스케이실트론 주식회사
Priority to KR1020190012470A priority Critical patent/KR20200094976A/ko
Publication of KR20200094976A publication Critical patent/KR20200094976A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

실시예는 웨이퍼를 경면 연마하고 열처리하는 단계; 상기 열처리된 웨이퍼의 표면을 제1 세정하는 단계; 상기 웨이퍼를 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하는 단계; 상기 웨이퍼의 표면을 제2 세정하는 단계; 및 상기 웨이퍼 표면의 결함 분포를 확인하는 단계를 포함하는 웨이퍼의 평가 방법을 제공한다.

Description

웨이퍼의 평가 방법{METHOD FOR EVALUATING WAFER}
실시예는 웨이퍼의 평가 방법에 관한 것으로, 보다 상세하게는 실리콘 웨이퍼 표면의 결함 검출 방법에 관한 것이다.
웨이퍼(wafer)는 반도체 소자의 기초 재료로 사용되고, 실리콘 불순물이나 기타 결함은 반도체 제조 과정 또는 반도체에 치명적인 영향을 끼칠 수 있다. 실리콘 웨이퍼의 경우는 잉곳(ingot)의 성장 속도(V, pull speed)와 표면 근처의 잉곳의 축 방향의 온도 구배(G, axial temperature gradient)에 의해 점 결함(point defect)의 속성 및 농도가 다르게 되고, 상기 점 결함의 반응에 의해 웨이퍼에 결정 결함이 생성될 수 있다.
대표적인 결정 결함인 COP(crystal originated particle)나 LDP(large dislocation pit) 등은 반도체에 치명적인 영향을 주기 때문에, 이러한 결정 결함이 없는 무결함(결정결함 free) 실리콘 웨이퍼의 제조가 필요하다.
실리콘 단결정 잉곳의 점 결함 생성은 V/G에 의해 결정될 수 있고, V/G 값이 클수록 보이드(void) 결함인 COP의 발생이 증가하고 V/G가 작을수록 인터스티셜 점결함이 우세하여 과포화된 인터스티셜 실리콘이 응집된 결함을 갖는 LDP가 증가할 수 있다. 그리고, 상술한 결함 영역들의 상이에는 V/G가 높은 순으로 산화 유기 적층 결함(OSF:Oxidation Induced Stacking Fault)이 존재하는 O-band(Oxidation-induced defect Band) 영역과, 베이컨시형 점결함이 우세하나 응집된 결함이 없는 VDP 영역, 인터스티셜 점 결함이 우세하나 응집된 결함이 없는 IDP 영역 및 B-band 영역이 존재할 수 있다. 여기서 O-band 영역은 산소 석출물을 포함하고 고온의 산화 열처리시 OISF가 발생할 수 있고, VDP 영역은 산소 석출물이 존재하지만 O-band 영역보다는 그 크기가 작을 수 있다.
디자인 룰(design rule)이 미세해짐에 따라 기존에는 완제품의 성능에 영향을 주지 않았던 미소 결함이 반도체에 영향을 줄 수 있어서, 더 작은 결정 결함도 제어할 필요가 있다.
상세하게는, 과거의 반도체 소자에서는 상술한 COP나 LDP만 영향을 주었으나, 현재는 이보다 작은 결정 결함을 제어할 필요가 있으며, 상세하게는 COP와 VDP 사이의 영역의 결함을 확인하고 제어할 필요가 있다. 특히, 종래의 구리 데코레이션(Cu haze) 방법을 통하여 O-band와 VDP, IDP 영역을 구분하였으나, O-band와 VDP 영역 사이의 구분은 어렵다.
실시예는 실리콘 웨이퍼의 COP 영역과 LDP 영역 뿐만 아니라 그 사이의 영역의 결정 결함을 평가하는 방법을 제공하고자 한다.
실시예는 웨이퍼를 경면 연마하고 열처리하는 단계; 상기 열처리된 웨이퍼의 표면을 제1 세정하는 단계; 상기 웨이퍼를 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하는 단계; 상기 웨이퍼의 표면을 제2 세정하는 단계; 및 상기 웨이퍼 표면의 결함 분포를 확인하는 단계를 포함하는 웨이퍼의 평가 방법을 제공한다.
열처리는 공정 조건을 달리하여 적어도 2회 이상 이루어질 수 있다.
열처리는, 600℃ 내지 800℃의 온도에서 1시간 내지 4시간 진행되는 제1 열처리를 포함할 수 있다.
열처리는, 900℃ 내지 1100℃의 온도에서 1시간 내지 16시간 진행되는 제2 열처리를 포함할 수 있다.
반응성 이온 식각 단계는, 상기 실리콘의 식각 속도가 상기 실리콘 산소 석출물의 식각 속도의 80배 이상으로 진행될 수 있다.
웨이퍼의 표면에서 상기 실리콘 산소 석출물이 존재하는 영역은 반응성 이온 식각 이후 웨이퍼의 표면 위에 원뿔 형상의 결함으로 잔존할 수 있다.
반응성 이온 식각 단계는, 할로겐 계열의 혼합 가스를 사용할 수 있다.
반응성 이온 식각 단계는, Cl2와 HBr 및 O2의 혼합 가스를 사용할 수 있다.
웨이퍼를, 결함의 종류 및 분포에 따라, V-rich 영역과 O-band 영역과 VDP 영역, IDP 영역 및 B-band 영역으로 구분할 수 있다.
반응성 이온 식각 단계는, 상기 O-band 영역과 상기 VDP 영역에서 이루어질 수 있다.
웨이퍼를 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하는 단계는, 하나의 웨이퍼의 서로 다른 영역에 대하여 반응성 이온 식각과 결함 분포 확인 단계를 반복하여 이루어질 수 있다.
웨이퍼를 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하는 단계는, 하나의 실리콘 단결정 잉곳의 인접한 영역에서 얻어진 실리콘 웨이퍼에 대하여 이루어질 수 있다.
실시예에 따른 웨이퍼의 평가 방법은, 열처리를 통하여 웨이퍼의 실리콘 산소 석출물의 크기를 키우고, 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하여, 이때 실리콘 산소 석출물 대비 실리콘의 식각 속도가 커서 잔존하는 실리콘 산소 석출물이 원뿔 형태의 결함으로 변화된 영역을 확인함으로써 결정 결함을 뚜렷하게 구분할 수 있다.
도 1은 실시예에 따른 웨이퍼의 평가 방법의 흐름도이고,
도 2는 V/G 변화에 따른 웨이퍼의 베이컨시 및 산소 석출물 분포를 나타내고,
도 3은 웨이퍼의 반응성 이온 식각 깊이에 따른 베이컨시 및 산소 석출물 분포를 나타내고,
도 4는 반응성 이온 식각의 깊이를 달리하였을 때, 결함 영역의 변화 맵을 나타내고,
도 5는 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각한 후, 웨이퍼 표면의 파티클 맵을 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다.
그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 실시예에 따른 웨이퍼의 평가 방법의 흐름도이다.
먼저, 웨이퍼를 경면 연마한다(S110).
웨이퍼는 실리콘 단결정 기판을 가공하여 제조될 수 있다. 상세하게는 쵸크랄스키법 등으로 잉곳을 만들기 위한 단결정 성장 공정과, 단결정 잉곳을 슬라이싱(Slicing)하여 얇은 원판 모양의 웨이퍼를 얻는 슬라이싱 공정과, 상기 슬라이싱 공정에 의해 얻어진 웨이퍼의 깨짐, 일그러짐을 방지하기 위해 그 외주부를 가공하는 그라인딩(Grinding) 공정과, 상기 웨이퍼에 잔존하는 기계적 가공에 의한 손상(Damage)을 제거하는 랩핑(Lapping) 공정 후에, 웨이퍼를 경면화하는 연마(Polishing) 공정과, 후술하는 바와 같이 연마된 웨이퍼에 부착된 연마제나 이물질을 제거하는 세정 등을 통하여 제조될 수 있다.
경면 연마 공정을 진행한 웨이퍼는, 후술하는 공정 후에 웨이퍼의 결함 분포를 보다 정확하게 확인할 수 있다.
그리고, 웨이퍼를 열처리하는데, 열처리 공정은 공정 조건을 달리하여 적어도 2회 이상 실시될 수 있다. 여기서, 공정 조건이라 함은 열처리의 온도 내지 시간을 포함할 수 있다. 먼저, 웨이퍼를 600℃ 내지 800℃의 온도에서 1시간 내지 4시간 동안 열처리할 수 있는데, 이 때의 공정을 제1 열처리(S110)라 할 수 있다. 그리고, 웨이퍼를 900℃ 내지 1100℃의 온도에서 1시간 내지 16시간 동안 열처리할 수 있는데, 이 때의 공정을 제2 열처리(S120)이라 할 수 있다.
COP 영역과 LDP 영역을 제외하고는 결정 결함의 크기가 수 나노미터 이하로 매우 미세하므로, 상술한 미세 크기의 결정 결함을 검출하려면 후술하는 반응성 이온 식각을 깊게 진행해야 하는데, 이 경우 공정 시간이 증가하고 또한, 식각 깊이(etching depth)가 커지면 웨이퍼의 표면 거칠기(roughness) 문제로 인하여 레이저 산란 방식 검출 장치로 결함분포를 맵(map)으로 평가하기 어려울 수 있다. 상술한 열처리를 통하여 웨이퍼의 석출물의 크기를 키우면, 식각 깊이를 증가시키지 않고 결함 특히 원뿔 형상의 결함 검출을 진핸할 수 있다.
그리고, 웨이퍼의 표면을 제1 세정할 수 있다(S130). 세정 공정을 통하여, 웨이퍼 표면의 파티클(particle) 오염 및 산화물층(ooxide layer)를 제거할 수 있다.
그리고, 웨이퍼의 특히 표면을 반응성 이온 식각(S140)할 수 있는데, 이때 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 식각할 수 있다.
상세히 설명하면 다음과 같다. 상기의 반응성 이온 식각(RIE, reactive ion etching)은, 건식 식각(dry etching)의 한 종류로 화학적으로 반응성이 있는 플라즈마를 웨이퍼 표면에 입사시켜 플라즈마와 웨이퍼 표면의 물질을 반응시켜 웨이퍼를 식각할 수 있다. 이때 사용되는 이온의 종류에 따라 식각 속도를 다르게 하여 특정 물질만을 또는 특정 물질을 주로 식각할 수 있는데, 본 실시예에서는 실리콘(Si)은 빠르게 식각시키고, 실리콘 산소 석출물(SiO2)은 거의 식각되지 않도록 할 수 있다. 상세하게는, 할로겐 계열의 혼합 가스를 사용하여 웨이퍼를 반응성 이온 식각할 수 있으며, 보다 상세하게는, Cl2와 HBr 및 O2의 혼합 가스를 사용하여 웨이퍼를 반응성 이온 식각할 수 있다. 여기서, 실리콘 산소 석출물은 실리콘이 산화되어 웨이퍼의 표면에서 석출된 물질을 뜻하며, 반응성 이온 식각 공정 이전에 이미 성장된(as-grown) 물질일 수 있다.
상술한 반응성 이온 식각 공정을 진행할 때, 실리콘의 식각 속도가 실리콘 산소 석출물의 식각 속도의 80배 정도 이상으로 진행되는 것이 바람직하다. 그리고, 웨이퍼 표면의 결함인 실리콘 산소 석출물은 식각이 거의 진행되지 않아서, 식각이 진행된 실리콘의 영역에 비하여 돌출되어 잔존할 수 있고, 예를 들면 원뿔과 유사한 형상으로 잔존할 수 있다.
도 2는 V/G 변화에 따른 웨이퍼의 베이컨시 및 산소 석출물 분포를 나타내며, 산소 석출물 외에 COP분포도 나타낸다.
도 2와 도 3 등에서, 웨이퍼를 결함의 종류 및 분포에 따라, V-rich 영역과 O-band 영역과 VDP 영역 및 IDP 영역으로 구분할 수 있다.
가로축은 V/G를 나타내고, 세로축은 결함 농도의 개수 내지 빈도를 나타낸다. 쵸크랄스키법으로 성장시킨 실리콘 단결정을 가공한 웨이퍼는 점 결함 농도에 따라 그로잉(growing) 중 생성되는 결정 결함의 형태(as-growm 결함) 및 농도가 달라질 수 있다. V/G가 상대적으로 큰 V-rich 영역에서는 COP이 주로 생성되고, O-band와 VDP 영역에서는 as-grown 산소 석출물이 생성될 수 있다.
V-rich 영역은 단결정 잉곳의 성장 조건에 따라서 베이컨시형 점결함이 우세하여 과포화된 베이컨시가 응집된 결함을 가질 수 있다. 여기서, as-grown 석출물은 잉곳의 그로잉 중에 생성된 석출물을 뜻한다. 그리고, 베이컨시(vacancy) 점 결함 농도가 높은 O-band 영역에서는 as-grown 석출물의 농도가 높고, 베이컨시 농도가 낮아질수록 as-grown 석출물의 생성 빈도가 점차 감소할 수 있다.
도 2를 통하여 점 결함 농도에 따라서 as-grown 석출물의 농도가 변함을 파악하였고, 따라서 반응성 이온 식각의 식각 깊이를 변화시키면, 반응성 이온 식각 후 결함이 발현되는 영역의 분포를 조절할 수 있다.
도 3은 웨이퍼의 식각 깊이에 따른 베이컨시 및 산소 석출물 분포를 나타낸다.
도 3에 도시되 바와 같이 웨이퍼 표면의 식각 깊이를 조절하여, 반응성 이온 식각 후에 결함이 발견되는 결정 영역을 각각 COP를 포함한 O-band 영역(E1), O-band와 VDP 영역 사이의 영역(E2), VDP 전 영역(E3)까지 조절할 수 있다. 또한, IDP 영역과 I-rich(LDP 영역) 사이의 전이(transition)영역 (B-band)에서도 결함 패턴을 발견할 수 있다. 특히, 상기의 반응성 이온 식각 공정은, O-band 영역과 VDP 영역에서 이루어질 때, 결함 패턴 발견의 효과가 클 수 있다.
그리고, 웨이퍼의 표면을 제2 세정할 수 있다(S150). 이때, 반응성 이온 식각 공정 중에 웨이퍼에 발생한 불순물을 제거할 수 있다.
그리고, 웨이퍼 표면의 결함 분포를 확인할 수 있다(S160). 웨이퍼 표면의 결함 분포를 다양한 방법을 사용할 수 있으며, 예를 들면 레이저 산란 방식 검출 장치(particle counter, MAGICS)를 사용할 수도 있다.
도 4는 반응성 이온 식각의 깊이를 달리하였을 때, 결함 영역의 변화 맵을 나타내고, 도 5는 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각한 후, 웨이퍼 표면의 파티클 맵을 나타낸다.
도 4에서, 반응성 이온 식각을 1 마이크로 미터 깊이로 진행한 경우와, 1.5 마이크로 미터의 깊이로 진행한 경우에 발견된 결함 영역의 맵(map)을 Cu haze법으로 관측한 경우와 비교한 것이다.
도 5에서, 실리콘의 식각 속도와 실리콘 산소 석출물의 식각 속도의 비가 1대 30인 경우와 1대 65인 경우는 실리콘의 식각 속도가 비교적 작아서 잔존하는 실리콘에 대비하여 잔존한 원뿔 형태 등의 실리콘 산소 석출물의 형태가 크지 않아서 실리콘 산소 석출물 등의 결정 결함 발견이 적으나, 실리콘의 식각 속도와 실리콘 사나소 석출물의 식각 속도의 비가 1대 80을 넘어서 1대 100인 경우는 실리콘의 식각 속도가 비교적 커서 잔존한 원뿔 형태 등의 실리콘 산소 석출물의 형태가 크기 실리콘 산소 석출물 등의 결정 결함이 뚜렷하게 발견될 수 있다.
상술한 웨이퍼를 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하는 공정은, 하나의 웨이퍼에, 특히 인접 영역에, 반응성 이온 식각과 결함 분포 확인 단계를 반복하여 진행하거나 또는 하나의 실리콘 단결정 잉곳의 인접한 영역에서 얻어진 별개의 실리콘 웨이퍼를 반응성 이온 식각 깊이를 달리하여 진행될 수 있다.
실시예에 따른 웨이퍼의 평가 방법은, 열처리를 통하여 웨이퍼의 석출물의 크기를 키우고, 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하여, 이때 실리콘의 식각 속도가 비교적 커서 잔존하는 실리콘에 대비하여 잔존한 원뿔 형태 등의 실리콘 산소 석출물의 형태가 커서 실리콘 산소 석출물 등의 결정 결함을 뚜렷하게 발견할 수 있으며, 결함을 검출하고자 하는 영역을 미리 정하여 상술한 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각을 진행할 수도 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (12)

  1. 웨이퍼를 경면 연마하고 열처리하는 단계;
    상기 열처리된 웨이퍼의 표면을 제1 세정하는 단계;
    상기 웨이퍼를 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하는 단계;
    상기 웨이퍼의 표면을 제2 세정하는 단계; 및
    상기 웨이퍼 표면의 결함 분포를 확인하는 단계를 포함하는 웨이퍼의 평가 방법.
  2. 제1 항에 있어서,
    상기 열처리는 공정 조건을 달리하여 적어도 2회 이상 이루어지는 웨이퍼의 평가 방법.
  3. 제2 항에 있어서,
    상기 열처리는, 600℃ 내지 800℃의 온도에서 1시간 내지 4시간 진행되는 제1 열처리를 포함하는 웨이퍼의 평가 방법.
  4. 제2 항 또는 제3 항에 있어서,
    상기 열처리는, 900℃ 내지 1100℃의 온도에서 1시간 내지 16시간 진행되는 제1 열처리를 포함하는 웨이퍼의 평가 방법.
  5. 제1 항에 있어서,
    상기 반응성 이온 식각 단계는, 상기 실리콘의 식각 속도가 상기 실리콘 산소 석출물의 식각 속도의 80배 이상으로 진행되는 웨이퍼의 평가 방법.
  6. 제1 항 또는 제5 항에 있어서,
    상기 웨이퍼의 표면에서 상기 실리콘 산소 석출물이 존재하는 영역은 상기 실리콘이 존재하는 영역에 대하여 원뿔 형상으로 잔존하는 웨이퍼의 평가 방법.
  7. 제1 항에 있어서,
    상기 반응성 이온 식각 단계는, 할로겐 계열의 혼합 가스를 사용하는 웨이퍼의 평가 방법.
  8. 제1 항 또는 제7 항에 있어서,
    상기 반응성 이온 식각 단계는, Cl2와 HBr 및 O2의 혼합 가스를 사용하는 웨이퍼의 평가 방법.
  9. 제1 항에 있어서,
    상기 웨이퍼를, 결함의 종류 및 분포에 따라, V-rich 영역과 O-band 영역과 VDP 영역, IDP 영역 및 B-band 영역으로 구분하는 웨이퍼의 평가 방법.
  10. 제8 항에 있어서,
    상기 반응성 이온 식각 단계는, 상기 O-band 영역과 상기 VDP 영역에서 이루어지는 웨이퍼의 평가 방법.
  11. 제1 항에 있어서,
    상기 웨이퍼를 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하는 단계는, 하나의 웨이퍼에 반응성 이온 식각과 결함 분포 확인 단계를 반복하여 이루어지는 웨이퍼의 평가 방법.
  12. 제1 항에 있어서,
    상기 웨이퍼를 실리콘 산소 석출물과 실리콘의 식각 속도를 달리하여 반응성 이온 식각하는 단계는, 하나의 실리콘 단결정 잉곳의 인접한 영역에서 얻어진 실리콘 웨이퍼에 대하여 이루어지는 웨이퍼의 평가 방법.
KR1020190012470A 2019-01-31 2019-01-31 웨이퍼의 평가 방법 KR20200094976A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190012470A KR20200094976A (ko) 2019-01-31 2019-01-31 웨이퍼의 평가 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190012470A KR20200094976A (ko) 2019-01-31 2019-01-31 웨이퍼의 평가 방법

Publications (1)

Publication Number Publication Date
KR20200094976A true KR20200094976A (ko) 2020-08-10

Family

ID=72049116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190012470A KR20200094976A (ko) 2019-01-31 2019-01-31 웨이퍼의 평가 방법

Country Status (1)

Country Link
KR (1) KR20200094976A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220109056A (ko) * 2021-01-28 2022-08-04 에스케이실트론 주식회사 웨이퍼 또는 단결정 잉곳의 품질평가 방법 및 장치
KR20230053212A (ko) * 2021-10-14 2023-04-21 에스케이실트론 주식회사 웨이퍼의 결함 영역의 평가 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220109056A (ko) * 2021-01-28 2022-08-04 에스케이실트론 주식회사 웨이퍼 또는 단결정 잉곳의 품질평가 방법 및 장치
KR20230053212A (ko) * 2021-10-14 2023-04-21 에스케이실트론 주식회사 웨이퍼의 결함 영역의 평가 방법

Similar Documents

Publication Publication Date Title
US10513798B2 (en) Method for determining defect region
JP5998225B2 (ja) 結晶関連欠陥の位置を示す方法
KR102373801B1 (ko) 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
JP6388058B2 (ja) シリコンウェーハの製造方法
KR20200094976A (ko) 웨이퍼의 평가 방법
KR101653345B1 (ko) 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법
JP6802243B2 (ja) ウエハーの欠陥領域を評価する方法
JP6558308B2 (ja) シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
KR101246493B1 (ko) 웨이퍼의 결함 평가방법
TW201913129A (zh) 矽晶圓的評價方法以及矽晶圓的製造方法
US10020203B1 (en) Epitaxial silicon wafer
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
JP6731161B2 (ja) シリコン単結晶の欠陥領域特定方法
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
KR101238840B1 (ko) 웨이퍼의 결함 검출 방법
JP2008306206A (ja) シリコンエピタキシャルウェーハとその製造方法
JP2011049522A (ja) エピタキシャルウェーハの評価方法及びエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
E601 Decision to refuse application