JP5998225B2 - 結晶関連欠陥の位置を示す方法 - Google Patents
結晶関連欠陥の位置を示す方法 Download PDFInfo
- Publication number
- JP5998225B2 JP5998225B2 JP2014535705A JP2014535705A JP5998225B2 JP 5998225 B2 JP5998225 B2 JP 5998225B2 JP 2014535705 A JP2014535705 A JP 2014535705A JP 2014535705 A JP2014535705 A JP 2014535705A JP 5998225 B2 JP5998225 B2 JP 5998225B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- temperature
- defects
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007547 defect Effects 0.000 title claims description 107
- 238000000034 method Methods 0.000 title claims description 97
- 239000013078 crystal Substances 0.000 title description 17
- 235000012431 wafers Nutrition 0.000 claims description 135
- 239000004065 semiconductor Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 67
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 52
- 239000010703 silicon Substances 0.000 claims description 52
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 51
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 51
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 51
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 45
- 239000001301 oxygen Substances 0.000 claims description 45
- 229910052760 oxygen Inorganic materials 0.000 claims description 45
- 239000002244 precipitate Substances 0.000 claims description 38
- 239000007789 gas Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 5
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 claims description 5
- 229910000043 hydrogen iodide Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 1
- 229910002601 GaN Inorganic materials 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 description 21
- 238000007689 inspection Methods 0.000 description 14
- 238000000137 annealing Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000005382 thermal cycling Methods 0.000 description 5
- VJTAZCKMHINUKO-UHFFFAOYSA-M chloro(2-methoxyethyl)mercury Chemical compound [Cl-].COCC[Hg+] VJTAZCKMHINUKO-UHFFFAOYSA-M 0.000 description 4
- 239000012776 electronic material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000002109 crystal growth method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- TXUWMXQFNYDOEZ-UHFFFAOYSA-N 5-(1H-indol-3-ylmethyl)-3-methyl-2-sulfanylidene-4-imidazolidinone Chemical compound O=C1N(C)C(=S)NC1CC1=CNC2=CC=CC=C12 TXUWMXQFNYDOEZ-UHFFFAOYSA-N 0.000 description 2
- 101001128694 Homo sapiens Neuroendocrine convertase 1 Proteins 0.000 description 2
- 102100032132 Neuroendocrine convertase 1 Human genes 0.000 description 2
- 101000973669 Petunia hybrida Bidirectional sugar transporter NEC1 Proteins 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009643 growth defect Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- QVGXLLKOCUKJST-NJFSPNSNSA-N oxygen-18 atom Chemical compound [18O] QVGXLLKOCUKJST-NJFSPNSNSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004971 IR microspectroscopy Methods 0.000 description 1
- RBFDCQDDCJFGIK-UHFFFAOYSA-N arsenic germanium Chemical compound [Ge].[As] RBFDCQDDCJFGIK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- SAZXSKLZZOUTCH-UHFFFAOYSA-N germanium indium Chemical compound [Ge].[In] SAZXSKLZZOUTCH-UHFFFAOYSA-N 0.000 description 1
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000004816 latex Substances 0.000 description 1
- 229920000126 latex Polymers 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/32—Polishing; Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
Description
本発明は、概して、半導体基板の品質を評価するためのプロセスに関する。より詳細には、本発明は、半導体表面上において結晶関連欠陥の位置を示し及び結晶関連欠陥をカウントするための改良されたプロセスに関する。
半導体電子部品の製造のための大抵のプロセスの開始材料である単結晶シリコンは、一般的に、いわゆるチョクラルスキー（"Ｃｚ"）法により作製される。この方法において、多結晶シリコン（"ポリシリコン"）を坩堝に投入し、溶融し、種結晶(seed crystal)を溶融シリコンに接触させ、その後、ゆっくりと引き上げることにより単結晶を成長させる。ネックの形成が完了した後、所望の若しくは目的の直径に達するまで引き上げ速度及び／又は溶融温度を低下させることにより、結晶の直径を大きくする。その後、おおよそ一定の直径を有する結晶の円柱状本体部を、溶融面(melt level)が低下することを補償しつつ、引き上げ速度及び溶融温度を制御することにより成長させる。成長プロセスの終点近くであるが、溶融シリコンが坩堝から無くなる前において、シリコン直径は徐々に減少し、エンドコーンが形成される。典型的には、当該エンドコーンは、結晶引き上げ速度を速くし及び坩堝に供給される熱を増加させることにより作製される。直径が十分小さくなったとき、結晶は溶融液から分離される。
その後、チョクラルスキー成長インゴットは切断され、実質的にコーン形状の端部が除去される。当該インゴットの中央円柱状部分は複数のセグメントに分割され、各セグメントはスライスされて複数のウェハとされる。各ウェハを、例えば、その２つの反対側の面がフラットになるように研削及び研磨することにより仕上げ加工し、その後、ダスト、残留粒子、先行する材料除去工程の間ダメージを受けた領域が除去されるように、例えば、化学エッチング工程によりエッチングしてもよい。
最近、チョクラルスキー成長シリコンは、当該成長プロセスに関連する多数の様々な欠陥を含んでいる(host)であろうと理解されるようになってきた。これらの欠陥には、様々なサイズの空孔凝集体、様々なサイズの格子間凝集体、使用される特定の結晶化プロセスに依存したサイズを有する酸素沈殿物が含まれる。これらの欠陥の密度が典型的に比較的低いと、これらの欠陥は、複雑な高集積回路の製造において、材料の生産ポテンシャルに大きな影響を与えうる。結果として、そのような欠陥を正確で効率的に決定することは、品質保証及びプロセス制御の両方の目的にとって重要である。
空孔タイプの欠陥は、例えば、Ｄ欠陥等の観察可能な結晶欠陥の起源(origin)と認識されている。空孔タイプの欠陥は、通常、欠陥（以下に限定される訳ではないが、フローパターン欠陥（ＦＰＤ）、ゲート酸化物完全性(ＧＯＩ(Gate Oxide Integrity))欠陥、クリスタルオリジネーテッドパーティクル(ＣＯＰ)欠陥、クリスタルオリジネーテッドライトポイント(ＬＰＤ)欠陥、および、直接表面酸化欠陥（ＤＳＯＤとも称される）、並びに、赤外線散乱技術（例えば、走査型赤外線顕微鏡法）によって観察されるある種のバルク欠陥およびレーザー走査トモグラフィー欠陥（ＬＳＴＤ）を含む）を同定するために一般的に使用される１以上のテスト方法にしたがって命名される(referred to)。過剰な空孔領域には、リング状の酸化誘起積層欠陥(oxidation induced stacking faults)(ＯＩＳＦ)の核として機能する欠陥も存在する。この特定の欠陥は、過剰な空孔の存在によって引き起こされる高温核形成酸素凝集体(high temperature nucleated oxygen agglomerate)であると考えられる。
自己格子間原子に関連する欠陥は、あまり研究されていない。当該欠陥は、一般的に、低密度の格子間タイプの転位ループ若しくは転位ネットワークであると考えられている。そのような欠陥は、ゲート酸化物完全性欠陥（重要なウェハ性能基準）の原因となることはないが、しかしながら、それらは、電流リークの問題に通常関連する他のタイプのデバイス欠陥の原因であると広く認識されている。多くの欠陥は、比較的小さく、非常に低い密度を有しうるため、可能性として考えられる任意の結晶関連欠陥が結晶内の所定の位置に存在するか若しくは所定のウェハ上に存在するかを決定することは、面倒なプロセスとなり得る。より詳細には、大きな空孔凝集体が、研磨されたウェハの表面検査により検出されうるけれども、研磨されたウェハフォームにおいて、非常に小さな空孔凝集体、酸素析出物、格子間凝集体は容易には検出されない。そのようなケースにおいて、ＦＰＤ、ＤＳＯＤ、ＬＳＴＤ等の面倒な試験及び／又はさらされた表面を劈開及びエッチングすることと関連する熱サイクルは、欠陥密度の位置を示しカウントするために必要とされる。さらに、これらの方法の殆どは、密度を定量するためのマニュアル検査及びカウント手段を必要とする。
そのため、端的には、本発明は、半導体基板の表面において成長導入時欠陥（grown-in-defect）を検出するための方法を対象とする。当該方法は、半導体シリコン基板の表面をエッチングするのに十分であって且つ当該半導体シリコン基板に含まれる成長時導入欠陥の位置を示すのに十分な温度において及びそのような十分な期間に亘って、半導体基板の表面を、塩化水素、臭化水素、ヨウ化水素、及び、これらの組み合わせからなる群から選択された気体のエッチャントを含む還元性雰囲気にさらすこと、及び、半導体シリコン基板上において、位置が示された成長時導入欠陥を有する半導体シリコン基板の表面を光学検出装置によりスキャンすること、を含む。
本発明は、さらに、成長時導入欠陥を含む半導体基板を対象とする。当該半導体基板は、半導体シリコン基板の表面をエッチングするのに十分であって且つ半導体シリコン基板に含まれる成長時導入欠陥の位置を示すのに十分な温度において及びそのような十分な期間に亘って、半導体基板の表面を、気体の塩化水素を含む還元性雰囲気にさらすことを含むプロセスにより形成される。
本発明は、さらに、複数の半導体ウェハを分類する方法を対象とする。当該方法は、半導体シリコン基板の表面をエッチングするのに十分であって且つ当該半導体シリコン基板に含まれる成長時導入欠陥の位置を示すのに十分な温度において及びそのような十分な期間に亘って、当該複数の半導体ウェハを、塩化水素、臭化水素、ヨウ化水素、及び、これらの組み合わせからなる群から選択された気体のエッチャントを含む還元性雰囲気にさらすこと、及び、位置が示された成長時導入欠陥のため、ウェハの表面を光学検出装置によりスキャンすること、及び、検出された欠陥のタイプ、濃度、及び、サイズに基づいてウェハを分類することを含む。
本発明の他の対象物及び特徴を、以後、部分的に明らかにし、部分的に指摘する。
本発明は、概して、半導体基板の品質を評価するためのプロセスに関する。より詳細には、本発明は、半導体表面上の結晶関連欠陥の位置を示し及び結晶関連欠陥をカウントするための改良されたプロセスに関する。さらにより詳細には、本発明のプロセスは、半導体基板において成長時導入欠陥の位置を示すことを対象とする。”成長時導入欠陥”は、例えばチョクラルスキー結晶成長法等の結晶成長法に起因する欠陥を意味する。例示的な成長時導入欠陥には、ＣＯＰ、酸素析出物、Ａ欠陥、及びＡ欠陥と同様な他の転位関連欠陥（例えば、積層欠陥、ＯＩＳＦ、及び、スリップ欠陥）、及び、ＤＳＯＤが含まれる。
本発明の方法によれば、半導体基板の表面は、還元性雰囲気中において気体のエッチャントによりエッチングされ、半導体基板の表面において成長時導入欠陥の位置が示され(delineate)若しくはデコレートされる(decorate)。端的に言えば、本プロセスは、半導体シリコン基板の表面をエッチングするのに十分であって且つ半導体シリコン基板に含まれる成長時導入欠陥の位置を示すのに十分な時間において及びそのような十分な期間に亘って、半導体基板の表面を、気体のエッチャントを含む還元性雰囲気にさらすことを含む。位置が示された成長時導入欠陥を半導体シリコン基板の上に有する半導体シリコン基板の表面は、その後、光学検出装置によりスキャンされる。
半導体基板は、２つの主要な実質的に平行な表面を有する半導体を備え、そのうち一方は、基板のフロント表面であり、その他方は、基板のバック表面である。当該フロント表面とバック表面とを繋ぎ合わせる周縁端及び中央平面は、フロント表面とバック表面との間に位置する。本明細書において記載されたいずれかのオペレーションの前において、基板のフロント表面とバック表面とは実質的に同じであってもよい。単に簡便のため、及び、概して、本発明の方法に係るオペレーションが実行される表面を区別するため、表面を、”フロント表面”若しくは”バック表面”と称する。本発明のいくつかの実施の形態において、本発明のオペレーションは、半導体基板のフロント表面上において実行される。本発明のいくつかの実施の形態において、本発明のオペレーションは、半導体基板のフロント表面上及びバック表面上の両方において実行される。
いくつかの実施の形態において、半導体基板は、半導体ウェハを含む。好ましい実施の形態において、半導体ウェハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化珪素、砒化ゲルマニウム、窒化ゲルマニウム、リン化インジウム、砒化インジウムゲルマニウム、ゲルマニウムからなる群から選択された材料を含む。半導体ウェハは、例えば、多層構造において、そのような材料の組み合わせを含んでいてもよい。特定の好ましい実施の形態において、半導体ウェハは、単結晶シリコンウェハからスライスされたウェハを含んでいる。当該単結晶シリコンウェハは、従来のチョクラルスキー結晶成長法にしたがって成長させた単結晶インゴットからスライスされる。そのような方法、並びに、標準的なシリコンスライス技術、ラッピング技術、エッチング技術、研磨技術は、例えば、Ｆ．シムラ, 半導体シリコン結晶技術, アカデミックプレス, １９８９年、及び、シリコンケミカルエッチング,（Ｊ．グラブマイヤーｅｄ．）スプリンガー, Ｎ.Ｙ., １９８２年に開示されている（これらの文献は、引用することにより本明細書において援用する）。いくつかの実施の形態において、半導体シリコン基板は、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、若しくは、４５０ｍｍの公称直径を有する、ＣＺ法により成長させた研磨シリコンウェハである。典型的には、当該ウェハは、約１５０ｍｍ〜４５０ｍｍ、より典型的には約２００ｍｍ〜４５０ｍｍ、若しくは、約３００ｍｍ〜約４５０ｍｍの公称直径を有する。いくつかの実施の形態において、公称直径は、１５０ｍｍ、２００ｍｍ、３００ｍｍ若しくは４５０ｍｍである。
本発明の方法は、フロント表面を横断する、若しくは、当該エッチング工程により除去される表面層の量に依存して当該フロント表面からある深さの範囲に配置された成長時導入欠陥の位置を示す及び／又はデコレートするため、半導体基板のフロント表面をエッチングする工程が含まれる。当該エッチング工程は、気体のエッチャントを含む還元性雰囲気下実行される。気体のエッチャントには、シリコンをエッチングすることができ且つ結晶学的欠陥の位置を示すことができる任意の気体材料が含まれる。そのような気体のエッチャントには、例えば、塩化水素、臭化水素、及び／又は、ヨウ化水素が含まれる。好ましい実施の形態において、気体のエッチャントには塩化水素が含まれる。好ましい実施の形態において、エッチングは高温で行われる。
半導体基板のエッチング工程は、約１１００℃以下の温度、例えば、約８５０℃〜約１１００℃、好ましくは、約９００℃〜約１１００℃の温度を達成することができる反応炉において行ってもよい。さらに、当該反応炉は、ガス入口及びガス出口を備え、当該ガス入口は、反応炉チャンバ内の大気を調節することができる。本発明のいくつかの実施の形態において、本発明の方法を実行するに適した反応炉は、エピタキシャル反応炉である。それゆえ、いくつかの実施の形態において、エピタキシャル反応炉のチャンバ内に半導体基板を投入してもよい。本発明のプロセスに適した例示的なエピタキシャル反応炉は、ＡＳＭインターナショナルにより製造されたイプシロンＥ３０００シングルウェハエピタキシャルリアクションである。他の反応炉チャンバには、アプライドマテリアルにより商標名センチュラの名称の下、販売されたものが含まれる。
本発明の方法によれば、半導体基板は還元性雰囲気にさらされる。本発明の好ましい実施の形態において、当該還元性雰囲気にはＨ２が含まれる。当該還元性雰囲気は、塩化水素がウェハ表面と反応するようにウェハ表面から酸化物を除去するのに適している。好適には、当該還元性雰囲気は、ウェハ表面を滑らかにしてもよい。
本発明の方法のいくつかの実施の形態において、半導体基板は、還元性雰囲気にさらされている間加熱される。いくつかの実施の形態において、反応炉の温度は、還元性雰囲気にさらされる前に上昇させてもよい。いくつかの実施の形態において、当該温度は、還元性雰囲気が反応炉内に導入された後上昇させてもよい。一般的に、半導体シリコン基板は、少なくとも約８５０℃、典型的には、少なくとも約９００℃の温度まで加熱され、約５秒〜約１８０秒、例えば、約５秒〜約１２０秒、好ましくは、約１５秒〜約６０秒、例えば、約３０秒の間、そのような温度に保持される。事前加熱は、シリコン表面から酸化物を除去するのに十分な期間に亘って実行することが好ましい。半導体シリコン基板は、約９００℃〜約１２５０℃、例えば、約９００℃〜１１００℃、より好ましくは、約１１００℃の温度まで、約３０秒間加熱することが好ましい。
半導体基板を高温に保持した後、いくつかの実施の形態において、温度を、約８００℃〜約１１００℃、好ましくは、約９００℃〜約１０５０℃まで低下させる。好ましい実施の形態において、温度を１０００℃まで低下させる。温度低下は、エッチングステップが、所定のエッチング濃度に対して温度感受性を有するため、起こる。
反応炉チャンバにおいて所望の温度に達する前に若しくは所望の温度に達する際に、気体のエッチャントを還元性雰囲気中に導入する。好ましい実施の形態において、気体のエッチャントには塩化水素が含まれる。塩化水素は、所望のＨＣｌ濃度が達成されるように、Ｈ２フロー中に導入される。好ましくは、ＨＣｌ流速は、約０．０５体積％〜約５体積％、例えば、約０．２５体積％〜約１．５体積％、若しくは、約０．２５体積％〜約１体積％のＨＣｌ濃度が達成されるように調整される。その後、成長時導入欠陥を光学検出装置により検出することができるように成長時導入欠陥をデコレートするのに十分な期間に亘って、半導体シリコン基板は、気体の酸を含む還元性雰囲気中において低温に保持される。概して、そのような期間は、約３０秒〜約３００秒に亘ってもよい。気体の酸を含む還元性雰囲気に半導体基板をさらすことにより、概して、約１オングストローム／秒〜約２０オングストローム／秒、好ましくは、約３オングストローム／秒〜約１０オングストリーム／秒のエッチング速度で基板の表面がエッチングされる。全表面はエッチングプロセスによりエッチングされ、欠陥は優先的にエッチング除去される。
一の好ましい実施の形態において、半導体シリコン基板は、約１０００℃の温度において、０．５％の濃度で水素及び気体のＨＣｌを含む還元性雰囲気中において保持される。当該期間は、温度及びエッチングレートに依存する。このエッチングレートは、塩化水素の濃度の関数である。エッチングは、概して、表面の約５００オングストローム〜約１５００オングストロームがエッチング除去されるまで、好ましくは、約７００オングストローム〜約１０００オングストロームがエッチング除去されるまで行われる。今までに得られた経験的結果により、所定の温度において、エッチングは、ＨＣｌ濃度がより高くなると（エッチング速度が速くなると）より装飾的(decorating)になることが示された。所定のＨＣｌ濃度において、温度がより低くなると、エッチングはより装飾的になる傾向がある。
エッチングの後、当該基板をより容易に且つより安全に取り扱うことができるように、半導体基板の温度を約７００℃〜約９５０℃、好ましくは、約７００℃〜約９００℃まで低下させる。
本発明のプロセスに係るいくつかの実施の形態において、半導体基板は、気体のエッチャントに接触させる前に熱サイクルに供する。この熱サイクルは、独立型の熱サイクルであってもよい。この熱サイクルは、半導体シリコン基板内に存在する欠陥が、ＨＣｌエッチング（例えば、特に、酸素析出物、Ａ欠陥、及び、Ｂ欠陥等の欠陥を成長させること）により欠陥が処理される前に、より検出可能とすることができる。約８００℃未満の温度では、概して、酸素析出物の成長は、商業的実施にとってあまりにも遅いため、熱サイクル温度は約８００℃より大きい。一般的に、アニールの最高温度は、シリコンに対する酸素溶解度により制限される。すなわち、最大温度は、シリコンウェハ材料に酸素析出物が溶解し始める温度未満の温度に維持されることが好ましい。したがって、アニール温度は、比較的高い酸度濃度を有するウェハについては、１１５０℃程度であってもよく、より低い酸素濃度を有するウェハについては、概して、より低く、例えば、１１２５℃若しくは１１００℃である。この観点から、アニール温度は、概して、約８００℃〜約１１５０℃、好ましくは、約８００℃〜約１１２５℃、若しくは、約８００℃〜約１１００℃、若しくは、約９００℃〜約１０５０℃、若しくは、約９００℃〜約１０００℃である。欠陥（例えば、酸素析出物）の成長速度は、ウェハのアニール温度及び酸素濃度に依存する。欠陥（例えば、酸素析出物）を成長させるに十分な低温アニールは、概して、少なくとも約２時間、例えば、約２時間〜約２０時間である。高温アニールは、より短くてもよく、例えば、約３０分〜約１６時間である。アニーリングは、複数の温度で行ってもよい。当該複数の温度は、傾斜した、若しくは、段差が形成されたプロファイルを介して達成してもよい。酸素析出物を成長させるため、例えば、ＮＥＣ１等の従来のウェハ処理法の枠内で熱サイクルを実行してもよいし、若しくは、ＤＲＡＭ熱サイクルを実行してもよい。特定のＮＥＣ１サイクルには、８００℃で４時間アニールした後、１０００℃で１６時間熱処理することが含まれる。
半導体基板を、取り扱い可能な温度まで冷却した後、半導体基板を反応炉から取り出す。本発明の次の工程において、半導体シリコン基板の表面をスキャンし、表面欠陥の数及びタイプを決定する。いくつかの実施の形態において、半導体基板の表面を光学的検出装置によりスキャンしてもよい。適切な装置には、ＫＬＡ−テンカーにより製造されたサーフスキャンＳＰ１ＤＬＳ、ＳＰ２及びＳＰ３が含まれる。本発明のプロセスは、成長時導入欠陥が、そのような光学的検出装置により容易に検出可能となるように、成長時導入欠陥をデコレートすることができる。欠陥は、欠陥の周りからシリコンを除去し欠陥が光を直接散乱するように当該欠陥にさらすこと、又は、欠陥の周りに、欠陥を検出可能とする光を散乱させるファセットピット(faceted pit)を形成することのいずれかにより、より容易に検出可能としてもよい。今日までの結果から、ファセットピットの形成が、欠陥を検出可能とする支配的メカニズムであることが示された。
本発明の方法は、従来の方法により事前に検出可能ではなかった欠陥を検出することができる。例えば、直径が２０ｎｍ未満の酸素析出物を検出することが可能である。さらに、半導体シリコン基板の表面をスキャンすることにより、半導体シリコン基板の表面上に存在する欠陥を分類することができる。例えば、所定のエッチング速度及びエッチング期間について、様々なタイプの欠陥を、様々なラテックス球等価（ＬＳＥ）サイズのビンに散乱させる。今日までに得られた現在の経験的結果によれば、例えば、エッチングの後、非常に小さい空孔凝集体が、０．１６〜０．２マイクロメートルＬＳＥビンに散乱され、一方、酸素析出物が、典型的には、０．１２〜０．１４マイクロメートルのビンサイズとなることが示されている。同じエッチングでは、Ａ欠陥は、０．１４〜０．１６マイクロメートルサイズの範囲にある。この観点から、サイズは、当該ウェハにおける欠陥タイプについての信頼性のある指標を提供する。欠陥は、また、ワイド／ナロー散乱比率に基づいて分類してもよい。
欠陥の分類は、顕微鏡、例えば、ＳＥＭ、原子間力顕微鏡、及び、干渉微分コントラスト光学顕微鏡により確認してもよい。
さらに、各欠陥を検出及び分類するプロセスを打ち立てることにより、ウェハは、そのようなウェハの表面上に存在する欠陥のタイプ、濃度、及び、サイズにしたがって、より簡単に分類されうる。そのようなプロセスは、各ウェハの適切な目的を決定するための効果的な方法を可能とするであろう。
実施例１
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。当該ウェハは、ＣＯＰ欠陥及びＦＤＰ欠陥が存在しなかった。酸素濃度は約９ｐｐｍａであった。ウェハ直径は３００ｍｍであり、厚さは約７７５オングストロームであった。抵抗は５〜２０オームセンチメートルであった。当該ウェハを化学機械研磨工程により研磨し、その後、産業標準ＳＣ１、ＳＣ２クリーニングに供した。
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。当該ウェハは、ＣＯＰ欠陥及びＦＤＰ欠陥が存在しなかった。酸素濃度は約９ｐｐｍａであった。ウェハ直径は３００ｍｍであり、厚さは約７７５オングストロームであった。抵抗は５〜２０オームセンチメートルであった。当該ウェハを化学機械研磨工程により研磨し、その後、産業標準ＳＣ１、ＳＣ２クリーニングに供した。
洗浄されたウェハをＳＰ２において検査し、アプライドマテリアルにより製造された３００ｍｍのセンチュラエピ反応炉において熱サイクルに供した。ウェハをプロセスチャンバに投入し、１１３０℃の温度で、３０秒、Ｈ２焼成に供した。温度を１０００℃まで低下させ、ＨＣｌガスをＨ２ストリームに投入し、１％の濃度を達成した。このＨＣｌ／Ｈ２混合物中において１００秒間この温度に維持した。この１００秒の間に、およそ１０００オングストロームのＳＩを表面からエッチング除去した。ＨＣｌを停止させ、温度を９００℃まで低下させ、ウェハをプロセスチャンバから取り出した。
ウェハをＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。後のＨＣｌエッチング検査により、ウェハの中央において高い密度のＬＰＤカウントが示され、＞０．１２μｍのＬＰＤの全カウントは１４６９であった。
図１Ａ及び図１Ｂは、研磨されたシリコンウェハの表面上に存在する酸素析出物の位置を説明したものである。図１Ａは、ＨＣｌデコレート前の、研磨されたウェハ中における酸素析出物を示す。図１Ｂは、上述したプロセスにより処理されたウェハ表面上の酸素析出物を示す。図１Ｂから分かるように、この特定のウェハについて上述したプロセスを用いることにより、当該ウェハは、重酸素凝集コア(heavy oxygen precipitation core)を含むことを決定することができた。
実施例２
２つの研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。同じインゴットを互いに近接してスライスして２つのウェハとした。当該ウェハは、ＣＯＰ及びＦＰＤ欠陥が存在しなかった。酸素濃度は約９ｐｐｍａであった。ウェハは３００ｍｍの直径を有し、約７７５オングストロームの厚さを有していた。抵抗は５〜２０オームセンチメートルであった。研磨の前において、当該ウェハの一方を、８００℃の１５時間アニールに供した。第２ウェハはアニールしなかった。これらのウェハを化学機械的研磨工程により研磨し、その後、産業標準ＳＣ１、ＳＣ２クリーニングに供した。
２つの研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。同じインゴットを互いに近接してスライスして２つのウェハとした。当該ウェハは、ＣＯＰ及びＦＰＤ欠陥が存在しなかった。酸素濃度は約９ｐｐｍａであった。ウェハは３００ｍｍの直径を有し、約７７５オングストロームの厚さを有していた。抵抗は５〜２０オームセンチメートルであった。研磨の前において、当該ウェハの一方を、８００℃の１５時間アニールに供した。第２ウェハはアニールしなかった。これらのウェハを化学機械的研磨工程により研磨し、その後、産業標準ＳＣ１、ＳＣ２クリーニングに供した。
洗浄されたウェハをＳＰ２において検査し、アプライドマテリアルにより製造された３００ｍｍセンチュラエピ反応炉において熱サイクルに供した。ウェハをプロセスチャンバに投入し、１１３０℃の温度で、３０秒、Ｈ２焼成に供した。温度を１０００℃まで低下させ、ＨＣｌガスをＨ２ストリーム中に投入し、１％の濃度を達成した。ウェハをこのＨＣｌ／Ｈ２混合物中において１００秒間この温度に維持した。この１００秒の間に、およそ１０００オングストロームのＳＩを表面からエッチング除去した。ＨＣｌを停止させ、温度を９００℃まで低下させ、ウェハをプロセスチャンバから取り出した。
ＬＰＤについて、ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。図２Ａ、２Ｂ、及び２Ｃは、研磨されたシリコンウェハの表面上に存在する酸素析出物の位置の説明図である。図２Ａは、ＨＣｌデコレート前の、アニールされなかったウェハ上において検出された欠陥及び粒子を示す。結晶関連欠陥パターンは検出されず、ランダムに配置された数個の粒子のみ検出された。図２Ｂは、上述したＨＣｌエッチングプロセスにより処理された同じウェハ表面上における酸素析出物を示す。図２Ｂから分かるように、このアニールされていないウェハに関して述べたプロセスを用いることにより、酸素析出物がウェハ中心近くの小さな領域において検出された。図２Ｃは、上述したプロセスによりＨＣｌ処理されたアニールウェハのウェハ表面上における酸素析出物を示す。図２Ｃから分かるように、アニールウェハに関連して述べたプロセスを用いることにより、このウェハが重酸素析出コアを含むことを決定することができた。
実施例３
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させた。インゴットは、Ａ欠陥が形成された格子間優勢領域により囲まれたウェハ中心において空孔優勢な空孔領域が形成されるようにインゴットを成長させた。研磨の前に、ウェハを６５分間９３０℃のアニールに供した。ウェハを化学機械研磨工程により研磨し、その後、産業標準ＳＣ１、Ｓｃ２クリーニングに供した。
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させた。インゴットは、Ａ欠陥が形成された格子間優勢領域により囲まれたウェハ中心において空孔優勢な空孔領域が形成されるようにインゴットを成長させた。研磨の前に、ウェハを６５分間９３０℃のアニールに供した。ウェハを化学機械研磨工程により研磨し、その後、産業標準ＳＣ１、Ｓｃ２クリーニングに供した。
洗浄されたウェハをＳＰ２において検査し、アプライドマテリアルにより製造された３００ｍｍセンチュラエピ反応炉において熱サイクルに供した。ウェハをプロセスチャンバに投入し、１１３０℃の温度で、３０秒、Ｈ２焼成に供した。温度を１０００℃まで低下させ、ＨＣｌガスをＨ２ストリーム中に投入し、１％の濃度を達成した。このＨＣｌ／Ｈ２混合物中において１００秒間この温度に維持した。この１００秒の間に、およそ１０００オングストロームのＳＩを表面からエッチング除去した。ＨＣｌを停止させ、温度を９００℃まで低下させ、ウェハをプロセスチャンバから取り出した。
ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。後のＨＣｌエッチング検査により、ウェハ中央のより小さいサイズ領域ＬＰＤに沿ってＬＰＤ欠陥のバンドが存在することが明らかとなった。この領域における＞０．１２μｍの全ＬＰＤカウントは１４８０である。
図３は、上述のプロセスにより処理された研磨シリコンウェハの表面上に存在する格子間欠陥及び酸素析出物の位置を示している。図３から分かるように、この特定のウェハに関して上述したプロセスを用いることにより、このウェハが格子間バンド及び酸素析出物コアの両方を含むことを決定することができた。
実施例４
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。当該ウェハはＣＯＰ及びＦＰＤ欠陥が存在しなかった。酸素濃度は約９ｐｐｍａであった。ウェハの直径は３００ｍｍであり、厚さは７７５オングストロームであった。抵抗は５〜２０オームセンチメートルであった。研磨の前において、当該ウェハを、６５分間９３０℃のアニールに供した。当該ウェハを化学機械研磨工程により研磨しその後産業標準ＳＣ１、Ｓｃ２クリーニングに供した。
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。当該ウェハはＣＯＰ及びＦＰＤ欠陥が存在しなかった。酸素濃度は約９ｐｐｍａであった。ウェハの直径は３００ｍｍであり、厚さは７７５オングストロームであった。抵抗は５〜２０オームセンチメートルであった。研磨の前において、当該ウェハを、６５分間９３０℃のアニールに供した。当該ウェハを化学機械研磨工程により研磨しその後産業標準ＳＣ１、Ｓｃ２クリーニングに供した。
洗浄されたウェハをＳＰ２において検査し、アプライドマテリアルにより製造された３００ｎｍセンチュラエピ反応炉において熱サイクルに供した。ウェハをプロセスチャンバに投入し、１１３０℃の温度で、３０秒、Ｈ２焼成に供した。温度を１０００℃まで低下させ、ＨＣｌガスをＨ２ストリームに投入し、１％の濃度を達成した。ウェハをこのＨＣｌ／Ｈ２混合物中において１００秒間この温度において保持した。この１００秒の間に、およそ１０００オングストロームのＳＩを表面からエッチング除去した。ＨＣｌを停止させ、温度を９００℃まで低下させ、ウェハをプロセスチャンバから取り出した。
ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。後のＨＣｌエッチング検査により、ウェハの最外端部において、低い密度の欠陥バンドが明らかにされた。当該バンドにおける＞０．１２μｍのＬＰＤ全カウントは１３０である。
図４は、上述のプロセスにより処理された研磨されたシリコンウェハの表面上に存在する低密度酸素析出物の位置を示している。図４から分かるように、この特定のウェハについて上述したプロセスを用いることにより、当該ウェハは、低密度酸素析出物バンドを含むことを決定することができた。
実施例５
シリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させた。インゴットは、Ａ欠陥が形成された格子間優勢領域により囲まれたウェハ中心において空孔優勢な空孔領域が形成されるようにインゴットを成長させた。ウェハを化学エッチングにより処理し、ウェハ表面の物理的ダメージを除去した。当該ウェハを産業標準ＳＣ１、ＳＣ２クリーニングを用いて洗浄した。ウェハを６５分間９３０℃の熱サイクルに供し、その後、半導体の標準的な方法に従ってウェハを研磨及び再洗浄した。
シリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させた。インゴットは、Ａ欠陥が形成された格子間優勢領域により囲まれたウェハ中心において空孔優勢な空孔領域が形成されるようにインゴットを成長させた。ウェハを化学エッチングにより処理し、ウェハ表面の物理的ダメージを除去した。当該ウェハを産業標準ＳＣ１、ＳＣ２クリーニングを用いて洗浄した。ウェハを６５分間９３０℃の熱サイクルに供し、その後、半導体の標準的な方法に従ってウェハを研磨及び再洗浄した。
ウェハをＡＳＭインターナショナルにより製造されたイプシロンＥ３０００に投入した。ウェハを、Ｈ２ガス大気雰囲気において、大気圧で、約８０標準リットル／分（ｓｌｍ）の流速で加熱した。水素ガス接触の温度は、約３０秒間、約１１００℃であった。その後、温度を約１０００℃まで低下させた。塩化水素ガス（ＨＣｌ）を約０．４ｓｌｍの流速でＨ２フロー中に導入し、約０．５％のＨＣｌ濃度を達成した。当該ウェハをおよそ１６０秒間この温度及び流速において保持した。この温度及び大気にウェハを保持することにより、結果として、約３．４オングストローム／秒のエッチング速度について、約５５０オングストロームがエッチング除去された。この温度を一定の比率で７００〜９００℃まで低下させた。
ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。後のＨＣｌエッチング検査により、＞０．１２μｍＬＳＥを有する全ＬＰＤカウントが１０９９ＬＰＤであるＡ欠陥バンドに対応する欠陥のバンドが明らかにされた。
図５は、上述したプロセスにより処理された研磨されたシリコンウェハの表面上に存在する格子間欠陥の位置を示している。図５から分かるように、この特定のウェハに関して述べたプロセスを用いることにより、このウェハが、格子間バンドのみを含むことを決定することができた。図５の左上の四分の一の部分は、銅デコレーションによる欠陥を示す。
実施例６
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、僅かに空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。このウェハは、ウェハ中心において”ＤＳＯＤ”コアを含んでいた。当該コアは、ＦＰＤ等のＣＯＰについての典型的な試験により検出される程大きくない非常に小さな空孔凝集体であると考えられている。
研磨されたシリコンｐタイプ（ホウ素）ウェハをＣＺ法により成長させ、僅かに空孔優勢とした（ＭＥＭＣエレクトロニックマテリアルにより調製されたパーフェクトシリコン（登録商標））。このウェハは、ウェハ中心において”ＤＳＯＤ”コアを含んでいた。当該コアは、ＦＰＤ等のＣＯＰについての典型的な試験により検出される程大きくない非常に小さな空孔凝集体であると考えられている。
ウェハをＡＳＭインターナショナルにより製造されたイプシロンＥ３０００反応炉に投入した。当該ウェハをＨ２ガス大気雰囲気において、大気圧で、約８０標準リットル／分（ｓｌｍ）の流速で加熱した。水素ガス接触の温度は、約３０秒間、約１１００℃であった。その後、温度を約１０００℃まで低下させた。塩化水素ガス（ＨＣｌ）を約０．４ｓｌｍの流速でＨ２フロー中に導入し、約０．５％のＨＣｌ濃度を達成した。当該ウェハをおよそ約１６０秒間この温度及び流速において保持した。この温度及び大気にウェハを保持することにより、結果として、約３．４オングストローム／秒のエッチング速度について、約５５０オングストロームがエッチング除去された。この温度を一定の比率で７００〜９００℃まで低下させた。
ウェハを、ＳＰ１ ＤＬＳ検査装置において、暗視野ノーマルインシデントモードで検査した。このケースにおいて、ＬＰＤ検査を、通常の０．１２μｍ閾値ではなく、＞０．１６μｍのＬＳＥサイズを有するＬＰＤに制限した。これにより、０．１２μｍＬＰＤサイズにおいて検出されるこれらの欠陥と典型的な酸素析出物との区別が可能であった。後のＨＣｌエッチング検査により、＞０．１６μｍビンサイズのＬＰＤを有する、ウェハ中央において良好に規定された領域が示された。
図６は、上述のプロセスにより処理された研磨されたシリコンウェハの表面上におけるＤＳＯＤの位置を示す。図６から分かるように、この特定のウェハについて述べられたプロセスを用いることにより、このウェハがＤＳＯＤコアを含むことを決定することができた。
上記に鑑みて、本発明のいくつかの目的が達成されうることが分かるであろう。本発明の技術的範囲から逸脱することなく、上述のプロセスにおいて様々な変更を行うことができるため、上記説明に含まれる全ての事項は、例示と解釈されるべきであり、限定の意味に解釈されるべきではない。さらに、本発明若しくはその実施の形態の構成要素を導入する場合、冠詞”ａ（１つの）”、”ａｎ（１つの）”、”ｔｈｅ（その）”、及び、”ｓａｉｄ（前述の）”は、１以上の構成要素が存在することを意味することが意図されている。文言”ｃｏｍｐｒｉｓｉｎｇ（含む）”、”ｉｎｃｌｕｄｉｎｇ（含有する）”、及び、”ｈａｖｉｎｇ（有する）”は、包括的であることを意図するものではなく、列挙された構成要素以外の付加的な構成要素が存在してもよいことを意味することが意図されている。
この記載は、ベストモードを含め本発明を開示するために、及び、任意のデバイス及び任意のシステムを作製すること、これらを使用すること、及び、任意の組み込まれた方法を実行すること、を含め、本発明を当該技術分野における任意の当業者が実行することができるようにするため、実施例を用いている。本発明の特許可能な範囲は、クレームにより規定され、当業者にとって行うことができる他の実施例を含んでいてもよい。そのような他の実施例は、もし、それらがクレームの文言通りの言葉と異なる構造上の構成要素を有する場合、若しくは、それらがクレームの文言通りの言葉と異なる実質的な差異を有する構造上の等価要素を含む場合、クレームの範囲に含まれることが意図されている。
Claims (11)
- 半導体基板の表面において成長時導入欠陥を検出する方法であって、
９００℃〜１２５０℃の第１の温度で、半導体基板の表面から酸化物を除去するのに十分な期間に亘って、半導体基板の表面を、水素を含む第１の還元性雰囲気にさらすことと、
前記第１の温度より低い８００℃〜１１００℃の第２の温度で、半導体基板の表面をエッチングするのに十分であって且つ当該半導体基板に含まれる成長時導入欠陥の位置を示すのに十分な期間に亘って、半導体基板の表面を、塩化水素、臭化水素、ヨウ化水素、及び、これらの組み合わせからなる群から選択された気体のエッチャントと水素とを含む第２の還元性雰囲気にさらすことと、
位置が示された成長時導入欠陥をその上に有する半導体基板の表面を光学検出装置によりスキャンすることと、を有する方法。 - 前記半導体基板には、２つの主要な略平行な表面を有する半導体ウェハが含まれ、
当該表面の一方は、基板のフロント表面であり、当該表面の他方は、基板のバック面であり、
さらに、前記半導体基板が、
前記フロント表面と前記バック表面とを繋ぎ合わせる周縁端と、
前記フロント表面と前記バック表面との間に形成された中央面と、を備える請求項１記載の方法。 - 前記半導体ウェハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化珪素、砒化ガリウム、窒化ガリウム、リン化インジウム、砒化インジウムガリウム、ゲルマニウム、及び、これらの組み合わせからなる群から選択された材料を含む請求項２記載の方法。
- 前記半導体ウェハには、チョクラルスキー法により成長させた単結晶シリコンインゴットをスライスして得られたウェハが含まれる請求項２記載の方法。
- 前記成長時導入欠陥は、ＣＯＰ、酸素析出物、Ａ欠陥、及び、ＤＳＯＤからなる群から選択される請求項１記載の方法。
- 前記第２の還元性雰囲気には、水素及び約０．０５％〜約５％の濃度の気体の塩化水素が含まれる請求項１記載の方法。
- 前記第２の還元性雰囲気には、水素及び約０．２５％〜約１％の濃度の気体の塩化水素が含まれる請求項１記載の方法。
- 前記第２の温度は、９００℃〜１０５０℃である請求項１記載の方法。
- 前記半導体基板の表面を前記第１の還元性雰囲気にさらす前に、８００℃〜１１５０℃の第３の温度で少なくとも２時間、前記半導体基板を加熱することを含む熱サイクルに、前記半導体基板を供することをさらに有する請求項１記載の方法。
- 前記第３の温度は、９００℃〜１０００℃であり、前記熱サイクルの期間は、２時間〜２０時間である請求項９記載の方法。
- 複数の半導体ウェハを分類する方法であって、
９００℃〜１２５０℃の第１の温度で、半導体基板の表面から酸化物を除去するのに十分な期間に亘って、複数の半導体基板を、水素を含む第１の還元性雰囲気にさらすことと、
前記第１の温度より低い８００℃〜１１００℃の第２の温度で、複数の半導体基板の表面をエッチングするのに十分であって且つ当該複数の半導体基板に含まれる成長時導入欠陥の位置を示すのに十分な期間に亘って、前記複数の半導体ウェハを、塩化水素、臭化水素、ヨウ化水素、及び、これらの組み合わせからなる群から選択された気体のエッチャントと水素とを含む第２の還元性雰囲気にさらすことと、
位置が示された成長時導入欠陥のため、前記ウェハの表面を光学的検出装置によりスキャンすることと、
検出された欠陥のタイプ、濃度、及び、サイズに基づいて、前記ウェハを分類することと、を有する方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2011/056428 WO2013055368A1 (en) | 2011-10-14 | 2011-10-14 | Method to delineate crystal related defects |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015501533A JP2015501533A (ja) | 2015-01-15 |
| JP5998225B2 true JP5998225B2 (ja) | 2016-09-28 |
Family
ID=44863269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014535705A Active JP5998225B2 (ja) | 2011-10-14 | 2011-10-14 | 結晶関連欠陥の位置を示す方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9343379B2 (ja) |
| JP (1) | JP5998225B2 (ja) |
| DE (1) | DE112011105735B4 (ja) |
| WO (1) | WO2013055368A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2986106B1 (fr) * | 2012-01-20 | 2014-08-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats semi-conducteur, et substrats semi-conducteur |
| JP6327094B2 (ja) * | 2014-10-02 | 2018-05-23 | 株式会社Sumco | 気相成長装置の汚染管理方法、エピタキシャルシリコンウェーハの製造方法 |
| JP6402703B2 (ja) * | 2015-11-17 | 2018-10-10 | 信越半導体株式会社 | 欠陥領域の判定方法 |
| GB2580858B (en) | 2018-09-07 | 2021-07-21 | Memsstar Ltd | A method for detecting defects in thin film layers |
| CN109708944B (zh) * | 2019-02-19 | 2021-03-26 | 大连理工大学 | 一种硅的损伤层透射电镜原位纳米压痕方法 |
| CN111781204A (zh) * | 2020-06-16 | 2020-10-16 | 天津中环领先材料技术有限公司 | 一种半导体圆硅片环状层错的测试方法 |
| JP7405070B2 (ja) | 2020-12-17 | 2023-12-26 | 信越半導体株式会社 | エピタキシャルウェーハの欠陥評価方法 |
| KR102536835B1 (ko) * | 2021-02-01 | 2023-05-26 | 에스케이실트론 주식회사 | 실리콘 웨이퍼 결함 분석 방법 |
| CN113109363B (zh) * | 2021-03-10 | 2022-09-20 | 中国科学院上海微系统与信息技术研究所 | 一种表征硅晶体中缺陷的方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089441A (en) * | 1990-04-16 | 1992-02-18 | Texas Instruments Incorporated | Low-temperature in-situ dry cleaning process for semiconductor wafers |
| US5403434A (en) * | 1994-01-06 | 1995-04-04 | Texas Instruments Incorporated | Low-temperature in-situ dry cleaning process for semiconductor wafer |
| DE19983188T1 (de) * | 1998-05-01 | 2001-05-10 | Nippon Steel Corp | Siliziumhalbleitersubstrat und Verfahren zu dessen Herstellung |
| US6221168B1 (en) * | 1998-06-16 | 2001-04-24 | Fsi International, Inc. | HF/IPA based process for removing undesired oxides form a substrate |
| JP3451955B2 (ja) * | 1998-08-13 | 2003-09-29 | 株式会社豊田中央研究所 | 結晶欠陥の評価方法及び結晶欠陥評価装置 |
| JP2000100730A (ja) * | 1998-09-18 | 2000-04-07 | Sumitomo Metal Ind Ltd | 半導体基板の評価方法及び製造方法 |
| EP1133590B1 (en) | 1998-10-14 | 2003-12-17 | MEMC Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| JP2001000730A (ja) | 2000-01-01 | 2001-01-09 | Konami Co Ltd | ゲーム機のメダル選別機構およびそれを用いたゲーム機 |
| JP2002255692A (ja) * | 2001-03-02 | 2002-09-11 | Nippon Steel Corp | 炭化珪素エピタキシャル基板およびその製造方法 |
| US6743495B2 (en) | 2001-03-30 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing silicon wafers with improved surface characteristics |
| US20080011332A1 (en) * | 2002-04-26 | 2008-01-17 | Accretech Usa, Inc. | Method and apparatus for cleaning a wafer substrate |
| JP4089354B2 (ja) | 2002-08-30 | 2008-05-28 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハとその製造方法 |
| US20040060899A1 (en) | 2002-10-01 | 2004-04-01 | Applied Materials, Inc. | Apparatuses and methods for treating a silicon film |
| GB2409340B (en) * | 2002-10-04 | 2006-05-10 | Silicon Genesis Corp | Method for treating semiconductor material |
| US6955718B2 (en) * | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
| US7396743B2 (en) * | 2004-06-10 | 2008-07-08 | Singh Kaushal K | Low temperature epitaxial growth of silicon-containing films using UV radiation |
| ATE459979T1 (de) * | 2004-06-30 | 2010-03-15 | Xycarb Ceramics Bv | Verfahren zur oberflächenbehandlung eines metallcarbid-substrates zur verwendung in halbleiterherstellungverfahren und ein metallcarbid-substrat an sich |
| US7888685B2 (en) * | 2004-07-27 | 2011-02-15 | Memc Electronic Materials, Inc. | High purity silicon carbide structures |
| US8293646B2 (en) * | 2004-11-08 | 2012-10-23 | Hitachi Kokusai Electric Inc. | Semiconductor device manufacturing method and substrate processing apparatus |
| DE102004062356A1 (de) * | 2004-12-23 | 2006-07-13 | Siltronic Ag | Halbleiterscheibe mit einer Halbleiterschicht und einer darunter liegenden elektrisch isolierenden Schicht sowie Verfahren zu deren Herstellung |
| FR2899380B1 (fr) * | 2006-03-31 | 2008-08-29 | Soitec Sa | Procede de revelation de defauts cristallins dans un substrat massif. |
| WO2008082920A1 (en) * | 2006-12-28 | 2008-07-10 | Memc Electronic Materials, Inc. | Methods for producing smooth wafers |
| EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
| DE102009004557B4 (de) * | 2009-01-14 | 2018-03-08 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102009011622B4 (de) * | 2009-03-04 | 2018-10-25 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe |
| DE102009022224B4 (de) * | 2009-05-20 | 2012-09-13 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| KR101104635B1 (ko) * | 2009-09-25 | 2012-01-12 | 가부시키가이샤 사무코 | 에피택셜 실리콘 웨이퍼의 제조 방법 |
| US8143078B2 (en) * | 2009-12-23 | 2012-03-27 | Memc Electronic Materials, Inc. | Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing |
| US8080464B2 (en) * | 2009-12-29 | 2011-12-20 | MEMC Electronics Materials, Inc, | Methods for processing silicon on insulator wafers |
| JP5439305B2 (ja) * | 2010-07-14 | 2014-03-12 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
-
2011
- 2011-10-04 US US14/350,899 patent/US9343379B2/en active Active
- 2011-10-14 WO PCT/US2011/056428 patent/WO2013055368A1/en active Application Filing
- 2011-10-14 JP JP2014535705A patent/JP5998225B2/ja active Active
- 2011-10-14 DE DE112011105735.0T patent/DE112011105735B4/de active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9343379B2 (en) | 2016-05-17 |
| JP2015501533A (ja) | 2015-01-15 |
| DE112011105735T8 (de) | 2014-09-11 |
| WO2013055368A1 (en) | 2013-04-18 |
| DE112011105735T5 (de) | 2014-07-31 |
| US20140327112A1 (en) | 2014-11-06 |
| DE112011105735B4 (de) | 2020-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5998225B2 (ja) | 結晶関連欠陥の位置を示す方法 | |
| JP5682471B2 (ja) | シリコンウェーハの製造方法 | |
| JP6388058B2 (ja) | シリコンウェーハの製造方法 | |
| JP2017092372A (ja) | シリコンウェーハの品質評価方法、シリコンウェーハの製造方法およびシリコンウェーハ | |
| WO2013112779A1 (en) | Qualitative crystal defect evaluation method | |
| KR101653345B1 (ko) | 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법 | |
| US10634622B2 (en) | Method of identifying defect regions in wafer | |
| KR100818670B1 (ko) | 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법 | |
| US11955386B2 (en) | Method for evaluating defective region of wafer | |
| US10020203B1 (en) | Epitaxial silicon wafer | |
| JP6558308B2 (ja) | シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法 | |
| JP5565079B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5521775B2 (ja) | 単結晶シリコンウェーハの評価方法 | |
| CN115985794A (zh) | 评估晶片上的缺陷区域的方法 | |
| JP2004119446A (ja) | アニールウエーハの製造方法及びアニールウエーハ | |
| TWI694183B (zh) | 由單晶矽製成的半導體晶圓 | |
| JP4675542B2 (ja) | ゲッタリング能力の評価方法 | |
| KR100384680B1 (ko) | 반도체 웨이퍼 결함 검출 방법 | |
| JP4449842B2 (ja) | 半導体基板の測定方法 | |
| JP4888632B2 (ja) | 結晶欠陥の評価方法 | |
| JP6493105B2 (ja) | エピタキシャルシリコンウェーハ | |
| KR102661941B1 (ko) | 웨이퍼의 결함 영역의 평가 방법 | |
| WO2021259588A1 (en) | Semiconductor wafer made of single-crystal silicon and process for the production thereof | |
| JP2006005017A (ja) | アニールウエーハの評価方法及び品質保証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141014 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160829 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5998225 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |