JP4089354B2 - エピタキシャルウェーハとその製造方法 - Google Patents

エピタキシャルウェーハとその製造方法 Download PDF

Info

Publication number
JP4089354B2
JP4089354B2 JP2002252463A JP2002252463A JP4089354B2 JP 4089354 B2 JP4089354 B2 JP 4089354B2 JP 2002252463 A JP2002252463 A JP 2002252463A JP 2002252463 A JP2002252463 A JP 2002252463A JP 4089354 B2 JP4089354 B2 JP 4089354B2
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
angle
film formation
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002252463A
Other languages
English (en)
Other versions
JP2004091234A (ja
JP2004091234A5 (ja
Inventor
繁 梅野
賢史 村上
弘毅 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002252463A priority Critical patent/JP4089354B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to US10/488,335 priority patent/US7288791B2/en
Priority to DE60336481T priority patent/DE60336481D1/de
Priority to PCT/JP2003/010390 priority patent/WO2004020705A1/ja
Priority to EP03791221A priority patent/EP1533402B1/en
Priority to AU2003262239A priority patent/AU2003262239A1/en
Publication of JP2004091234A publication Critical patent/JP2004091234A/ja
Publication of JP2004091234A5 publication Critical patent/JP2004091234A5/ja
Application granted granted Critical
Publication of JP4089354B2 publication Critical patent/JP4089354B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、エピタキシャル層のピット欠陥を低減したエピタキシャルウェーハに関し、特に、エピタキシャル成膜前にガスエッチングが施されてピット欠陥が発生し易くなっているヒ素（Ａｓ）をドープしたシリコン単結晶ウェーハにおいて、該インゴットより特定面方位に切り出して作製したウェーハを用いることで、前記ピット欠陥を低減したエピタキシャルウェーハとその製造方法に関する。
【０００２】
【従来の技術】
従来、シリコンエピタキシャルウェーハの製造において、（１００）面基板のオフアングル、すなわち、傾斜角度は、ＳＥＭＩスタンダード（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｑｕｉｐｍｅｎｔ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ ）で２°以下と規定されている（ＳＥＭＩ Ｍ２−８７）。
【０００３】
また、最近では基板の加工精度の向上により傾斜角度1°以下の基板が通常用いられている。例えば、特公平3-61634号公報には、エピタキシャル成長時の微小欠陥、すなわちティアドロップの低減を図ることを目的として、結晶軸の傾斜角度を、[100]軸に対して[011]方向または[011]方向の角度θ、[011]方向または[011]方向の角度φを、5'≦θ≦2°かつφ≦10'、または5'≦φ≦2°かつθ≦10'とする技術が開示されている。
なお、方向を示す数字の下線は、結晶学の表記で本来数字の上に位置する線を意味するものであり、表記の都合上、下線として補助している。
【０００４】
しかしながら、この数値範囲のシリコン（１００）基板ウェーハをエピタキシャル成長したときに、そのエピタキシャルウェーハ表面が基板ウェーハ表面より粗れてしまうことがあり、エピタキシャルウェーハ表面のマイクロラフネスを制御することが困難であった。
【０００５】
そこで、上記マイクロラフネスを改善する方法として、特許第３０８１７０６号には、前記の切断方位の角度範囲を、３０’≦θ≦２°、かつ３０’≦φ≦２°に規定する技術が開示されている。
【０００６】
【発明が解決しようとする課題】
発明者らは、エピタキシャルウェーハの製造に際して一般的な、ｎ型で３〜５ｍΩ・ｃｍ程度の低抵抗のシリコン単結晶ウェーハを用い、一般的な製造工程でウェーハ表面に鏡面研磨を施し、さらにエピタキシャル成長前に清浄化のためにＨＣｌガスエッチングを施すと、エピタキシャル成長後の成膜層にピットを生じる問題があることを知見した。
【０００７】
この発明は、エピタキシャル層のピット欠陥を低減したエピタキシャルウェーハの提供を目的とし、特に、エピタキシャル成膜前にガスエッチングが施されるとピット欠陥が発生し易くなる、ヒ素（Ａｓ）をドープしたシリコン単結晶ウェーハに対して、エピタキシャル成膜を施しても前記ピット欠陥の発生を抑制し、健全なエピタキシャル層が得られるエピタキシャルウェーハとその製造方法の提供を目的としている。
【０００８】
【課題を解決するための手段】
発明者らは、エピタキシャル層のピット欠陥の低減を目的にウェーハの面方位、結晶軸の傾きについて鋭意検討した結果、前述した従来のティアドロップやマイクロラフネスの改善のために規定した傾斜角とは異なる方位の傾斜角を特定することで健全なエピタキシャル層が得られることを知見し、この発明を完成した。
【０００９】
すなわち、この発明は、ヒ素をドープし比抵抗値が 2.5m Ω・ cm 以上のシリコン単結晶インゴットより切り出された面方位が(100)のウェーハであり、[100]軸に対して[001]方向または[001]方向に角度θ、[010]方向または[010]方向に角度φが、0.2°≦θかつφ≦0.1°、または0.2°≦φかつθ≦0.1°だけ傾斜した範囲に切り出され、エピタキシャル成膜前にガスエッチングが施されたウェーハ表面にエピタキシャル成膜を有し、エピタキシャル成膜後に見られるピットを低減したことを特徴とするエピタキシャルウェーハである。
【００１０】
また、この発明は、ウェーハの面方位が（１００）であり、角度θ、角度φが特定範囲（０．２°≦θかつφ≦０．１°、または０．２°≦φかつθ≦０．１°）となるようにシリコン単結晶インゴットより切り出す工程と、エピタキシャル成膜する前のウェーハ表面にガスエッチングを施す工程と、ウェーハ表面にエピタキシャル成膜する工程を含み、エピタキシャル成膜後に見られるピットを低減したことを特徴とするエピタキシャルウェーハの製造方法である。
【００１１】
【発明の実施の形態】
この発明において、シリコン単結晶インゴット並びにウェーハは、エピタキシャルウェーハの製造に使用するため、ヒ素をドープし比抵抗値が２．５ｍΩ・ｃｍ以上である性状のものを対象としている。なお、比抵抗値に上限を設ける必要はない。
【００１２】
この発明において、ウェーハの面方位は(100)であり、ウェーハの(100)面において、ウェーハ中心を通って結晶方向、[001]、[001]、[010]、[010]があり、(100)面法線とウェーハ表面の面法線とのなす角度で、[100]軸に対して[001]方向または[001]方向の角度成分を角度θ、[010]方向または[010]方向の角度成分を角度φとする。
【００１３】
この発明は、前記傾斜角度θとφを、０．２°≦θでかつφ≦０．１°の範囲、または０．２°≦φでかつθ≦０．１°の範囲に制御することを特徴とし、θが０．２°以上である場合に、他方のφに比べて相対的に大きいことが好ましく、０．１以上の差異があることが好ましい。また同様に、φが０．２°以上である場合、他方のθに比べて大きいことが必要である。
【００１４】
発明者らは、エピタキシャル層のピット欠陥は、ＣＯＰに起因するものであり、このピット欠陥が発生（残留）するか否かは、前記傾斜角に依存するものと推測するもので、傾斜角θとφが前記範囲に制御されると、エピタキシャル成膜後の表面にピット欠陥を生じないことを確認している。
【００１５】
この発明において、シリコン単結晶インゴットよりウェーハに切り出す工程は、当該結晶軸方向や特定方向への傾き等を正確に把握、制御できることができれば、公知の内周刃やワイヤーソーなどを用いるいずれのスライス方法も採用できる。
【００１６】
ウェーハに切り出された後の製造工程は、各種の研磨工程、鏡面研摩工程、面取り工程、洗浄工程など、目的や要求される性状や清浄度などに応じて、公知のいずれの工法、工程をも採用することができ、選択する工程種とその実施順序なども適宜選定することが可能である。
【００１７】
この発明において、ウェーハ表面にエピタキシャル成膜する工程は、特に限定されるものでなく、半導体デバイスの製造用基板として要求されるシリコンエピタキシャル層を気相成長できるよう、公知のいずれの気相成膜方法並びに気相成長装置をも用いることができ、選択した方法や装置等に応じてソースガスや成膜条件を適宜選定するとよい。なお、処理温度しては１０５０℃から１１５０℃が好ましい。
【００１８】
また、この発明において、エピタキシャル成膜する前のウェーハ表面にガスエッチングを施す工程を採用する。具体的には、実施例に示すごとくエピタキシャル成膜するための準備段階、すなわちチャンバー内で昇温しながら水素ガス置換し、例えば所要温度で水素ベークし、続いてＨＣｌガスエッチングを行い、その後所要の成膜雰囲気、温度となしてソースガスを導入して、所要膜厚みとなるよう気相成長を行い、シリコンエピタキシャル層を形成する。
【００１９】
水素ベーク条件としては、温度が１０５０℃から１２００℃が好ましく、エッチングガスには、ＨＣｌガスの他塩素化合物ガスが採用でき、エッチング量としては、表面から０．５μｍ以下の深さが好ましい。
【００２０】
【実施例】
実施例１
チョクラルスキー法で引き上げた外径６インチのヒ素をドープしたシリコン単結晶インゴットからワイヤーソー装置（日平トヤマ製）を用いて、シリコン単結晶ウェーハとして、比抵抗値が４ｍΩ・ｃｍ、ｎ型、（１００）面からの傾斜角がθ＝０．２４°、φ＝０．０２°である性状のウェーハを得た。
【００２１】
前記ウェーハに鏡面研磨を施し、洗浄した後、気相成長装置で、１１５０℃の水素雰囲気で１分保持する水素ベークを施し、その後、ＨＣｌガスを流して約０．１μｍ深さのガスエッチングを行った。次いで、ソースガスを供給し、１１００℃に保持して気相成長を行い、４μｍ厚みのエピタキシャル層を成膜した。
【００２２】
以上の工程に際し、気相成長装置に投入する前（Ａ）、ガスエッチング後（Ｂ）、エピタキシャル層成膜後（Ｃ）におけるウェーハ表面の性状を、光散乱法にて観察し、欠陥数を調べた。その結果を表１に示す。
【００２３】
なお、気相成長装置に投入する前（Ａ）の欠陥（ＣＯＰ）数測定には、三井金属鉱業製のＭＯ６０１を用いた。ガスエッチング後（Ｂ）及びエピタキシヤル層成膜後（Ｃ）の欠陥（ピット）数測定には、ＫＬＡテンコール製のＳｕｒｆｓｃａｎ６２２０を用いた。
【００２４】
表1に示す欠陥数を説明すると、気相成長装置に投入する前(A)のCOP数は26035個、ガスエッチング後(B)のピット数は2621個で、エピタキシャル層成膜後(C)のピット数は22個であった。
【００２５】
比較例３
チョクラルスキー法で引き上げた外径６インチのヒ素をドープしたシリコン単結晶インゴットからワイヤーソー装置を用いて、シリコン単結晶ウェーハとして、比抵抗値が４．８ｍΩ・ｃｍ、ｎ型、（１００）面からの傾斜角がθ＝０．２０°、φ＝０．１０°である性状のウェーハを得た。
【００２６】
得られたウェーハを用いて実施例１と同条件で、４μｍ厚みのエピタキシャル層を成膜した。また、実施例１と同様、同条件で測定観察した結果、すなわち気相成長装置に投入する前（Ａ）、ガスエッチング後（Ｂ）、エピタキシヤル層成膜後（Ｃ）の各欠陥数を表１に示す。
【００２７】
表１に示す欠陥数を説明すると、気相成長装置に投入する前（Ａ）のＣＯＰ数は２５３０３個、ガスエッチング後（Ｂ）のビット数は２７５４個、エピタキシャル層成膜後（Ｃ）のピット数は３４個であった。
【００２８】
比較例１
チョクラルスキー法で引き上げた外径６インチのヒ素をドープしたシリコン単結晶インゴットからワイヤーソー装置を用いて、シリコン単結晶ウェーハとして、比抵抗値が４．２ｍΩ・ｃｍ、ｎ型、（１００）面からの傾斜角がθ＝０．１８°、φ＝０．１３°である性状のウェーハを得た。
【００２９】
得られたウェーハを用いて実施例１と同様条件で、４μｍ厚みのエピタキシャル層を成膜した。また、実施例１と同様、同条件で測定観察した結果、すなわち気相成長装置に投入する前（Ａ）、ガスエッチング後（Ｂ）、エピタキシャル層成膜後（Ｃ）の各欠陥数を表１に示す。
【００３０】
表１に示す欠陥数を説明すると、気組成長装置に搬入する前（Ａ）のＣＯＰ数は２８９０２個、ガスエッチング後（Ｂ）のピット数は１５２５３個、エピタキシャル層成膜後（Ｃ）のピット数は７５４６個であった。
【００３１】
比較例２
チョクラルスキー法で引き上げた外径６インチのヒ素をドープしたシリコン単結晶インゴットからワイヤーソー装置を用いて、シリコン単結晶ウェーハとして、比抵抗値が３．６ｍΩ・ｃｍ、ｎ型、（１００）面からの傾斜角がθ＝０．２２°、φ＝０．２１°である性状のウェーハを得た。
【００３２】
得られたウェーハを用いて実施例１と同様条件で、４μｍ厚みのエピタキシャル層を成膜した。また、実施例１と同様、同条件で測定観察した結果、すなわち気相成長装置に投入する前（Ａ）、ガスエッチング後（Ｂ）、エピタキシャル層成膜後（Ｃ）の各欠陥数を表１に示す。
【００３３】
表１に示す欠陥数を説明すると、気相成長装置に投入する前（Ａ）のＣＯＰ数は２８２２個、ガスエッチング後（Ｂ）のビット数は２１２５個、エピタキシャル層成膜後（Ｃ）のピット数は２５２個であった。
【００３４】
以上の実施例と比較例を対比すると、この発明の場合は、基板のＣＯＰ数が多くてもエピタキシヤル層成膜後の欠陥数を低減できることが分る。
【００３５】
【表１】
Figure 0004089354
【００３６】
【発明の効果】
この発明によると、実施例に明らかなように、シリコン単結晶の切断において特別な工程、作業の追加がなく、切断時に面方位傾斜角を特定することにより、エピタキシャル層のピット欠陥を低減したエピタキシャルウェーハを提供でき、特に、エピタキシャル成膜前にガスエッチングが施されてピット欠陥が発生し易くなっているヒ素（Ａｓ）をドープしたシリコン単結晶ウェーハに対し、エピタキシャル成膜を施しても、前記ピット欠陥の発生を抑制し、健全なエピタキシャル層が得られる。

Claims (4)

  1. 面方位が（１００）であり、［１００］軸に対して［００１］方向または［００１］方向に角度θ、［０１０］方向または［０１０］方向に角度φだけ傾斜した範囲（０．２°≦θかつφ≦０．１°、または０．２°≦φかつθ≦０．１°。ただし、［０１１］方向または［０１１］方向の傾斜角が１０´以下の範囲および［０１１］方向または［０１１］方向の傾斜角が１０´以下の範囲を除く。）に、ヒ素をドープし比抵抗値が２．５ｍΩ・ｃｍ以上のシリコン単結晶インゴットより切り出されたウェーハであり、エピタキシャル成膜前にガスエッチングが施されたウェーハ表面にエピタキシャル成膜を有し、ＣＯＰに起因する、エピタキシャル成膜後に見られるピットを低減したエピタキシャルウェーハ。
  2. シリコン単結晶インゴットより、ウェーハの面方位が（１００）であり、［１００］軸に対して［００１］方向または［００１］方向に角度θ、［０１０］方向または［０１０］方向に角度φだけ傾斜した範囲（０．２°≦θかつφ≦０．１°、または０．２°≦φかつθ≦０．１°。ただし、［０１１］方向または［０１１］方向の傾斜角が１０´以下の範囲および［０１１］方向または［０１１］方向の傾斜角が１０´以下の範囲を除く。）に切り出す工程と、エピタキシャル成膜する前のウェーハ表面にガスエッチングを施す工程と、ウェーハ表面にエピタキシャル成膜する工程を含み、ＣＯＰに起因する、エピタキシャル成膜後に見られるピットを低減したエピタキシャルウェーハの製造方法。
  3. シリコン単結晶インゴットが、ヒ素をドープし比抵抗値が２．５ｍΩ・ｃｍ以上である請求項２に記載のエピタキシャルウェーハの製造方法。
  4. ガスエッチングが、ＨＣｌガスである請求項２に記載のエピタキシャルウェーハの製造方法。
JP2002252463A 2002-08-30 2002-08-30 エピタキシャルウェーハとその製造方法 Expired - Lifetime JP4089354B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002252463A JP4089354B2 (ja) 2002-08-30 2002-08-30 エピタキシャルウェーハとその製造方法
DE60336481T DE60336481D1 (de) 2002-08-30 2003-08-15 Epitaktischer wafer und herstellungsverfahren dafür
PCT/JP2003/010390 WO2004020705A1 (ja) 2002-08-30 2003-08-15 エピタキシャルウｴーハとその製造方法
EP03791221A EP1533402B1 (en) 2002-08-30 2003-08-15 Epitaxial wafer and its manufacturing method
US10/488,335 US7288791B2 (en) 2002-08-30 2003-08-15 Epitaxial wafer and method for manufacturing method
AU2003262239A AU2003262239A1 (en) 2002-08-30 2003-08-15 Epitaxial wafer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002252463A JP4089354B2 (ja) 2002-08-30 2002-08-30 エピタキシャルウェーハとその製造方法

Publications (3)

Publication Number Publication Date
JP2004091234A JP2004091234A (ja) 2004-03-25
JP2004091234A5 JP2004091234A5 (ja) 2004-12-16
JP4089354B2 true JP4089354B2 (ja) 2008-05-28

Family

ID=31972748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002252463A Expired - Lifetime JP4089354B2 (ja) 2002-08-30 2002-08-30 エピタキシャルウェーハとその製造方法

Country Status (6)

Country Link
US (1) US7288791B2 (ja)
EP (1) EP1533402B1 (ja)
JP (1) JP4089354B2 (ja)
AU (1) AU2003262239A1 (ja)
DE (1) DE60336481D1 (ja)
WO (1) WO2004020705A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004339003A (ja) * 2003-05-15 2004-12-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
JP4508000B2 (ja) * 2005-06-22 2010-07-21 株式会社Ｓｕｍｃｏ エピタキシャル膜の製造方法
WO2011030697A1 (en) 2009-09-11 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Power storage device and method for manufacturing the same
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
JP5544986B2 (ja) * 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
JP5917027B2 (ja) 2010-06-30 2016-05-11 株式会社半導体エネルギー研究所 電極用材料の作製方法
US9343379B2 (en) 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
JP6477210B2 (ja) * 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6474048B2 (ja) * 2015-12-25 2019-02-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR102181277B1 (ko) * 2016-08-10 2020-11-20 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
KR102279113B1 (ko) * 2017-04-06 2021-07-16 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
DE102017215332A1 (de) * 2017-09-01 2019-03-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Einkristall aus Silizium mit <100>-Orientierung, der mit Dotierstoff vom n-Typ dotiert ist, und Verfahren zur Herstellung eines solchen Einkristalls

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226891A (ja) 1986-03-28 1987-10-05 Shin Etsu Handotai Co Ltd 半導体装置用基板
JPS63226918A (ja) * 1987-03-16 1988-09-21 Shin Etsu Handotai Co Ltd 燐化砒化ガリウム混晶エピタキシヤルウエ−ハ
JP3081706B2 (ja) * 1992-06-12 2000-08-28 株式会社東芝 半導体装置用基板
JPH08236458A (ja) * 1995-02-24 1996-09-13 Sumitomo Sitix Corp 半導体基板の製造方法
US5904768A (en) * 1996-10-15 1999-05-18 Memc Electronic Materials, Inc. Process for controlling the oxygen content in silicon wafers heavily doped with antimony or arsenic
JP4726272B2 (ja) * 1998-06-16 2011-07-20 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェハの製造方法
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics

Also Published As

Publication number Publication date
DE60336481D1 (de) 2011-05-05
JP2004091234A (ja) 2004-03-25
EP1533402A4 (en) 2007-07-11
EP1533402A1 (en) 2005-05-25
AU2003262239A1 (en) 2004-03-19
US7288791B2 (en) 2007-10-30
WO2004020705A1 (ja) 2004-03-11
EP1533402B1 (en) 2011-03-23
US20050035349A1 (en) 2005-02-17

Similar Documents

Publication Publication Date Title
JP4089354B2 (ja) エピタキシャルウェーハとその製造方法
JPWO2009150896A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP4567251B2 (ja) シリコン半導体基板およびその製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JPH1050715A (ja) シリコンウェーハとその製造方法
WO2003060965A1 (fr) Plaquette a semi-conducteurs et son procede de fabrication
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2003086597A (ja) シリコン半導体基板およびその製造方法
JP2018163951A (ja) 半導体単結晶基板の結晶欠陥検出方法
JP2021147264A (ja) 窒化物結晶基板の製造方法、積層構造体の製造方法、窒化物結晶基板および積層構造体
US6261362B1 (en) Silicon epitaxial wafer manufacturing method
JP6822375B2 (ja) シリコンエピタキシャルウエーハの製造方法
KR101524913B1 (ko) 실리콘 웨이퍼
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法
JP4603677B2 (ja) アニールウェーハの製造方法及びアニールウェーハ
JP4092993B2 (ja) 単結晶育成方法
JP4653948B2 (ja) エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP2001237247A (ja) エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ
JP2009302140A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
JPH11283987A (ja) シリコンエピタキシャルウェーハとその製造方法
WO2001016410A1 (fr) Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2003073191A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040114

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4089354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140307

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term