JP2004339003A - シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 - Google Patents
シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP2004339003A JP2004339003A JP2003137727A JP2003137727A JP2004339003A JP 2004339003 A JP2004339003 A JP 2004339003A JP 2003137727 A JP2003137727 A JP 2003137727A JP 2003137727 A JP2003137727 A JP 2003137727A JP 2004339003 A JP2004339003 A JP 2004339003A
- Authority
- JP
- Japan
- Prior art keywords
- angle
- single crystal
- main surface
- silicon epitaxial
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 140
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 139
- 239000010703 silicon Substances 0.000 title claims abstract description 139
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000012808 vapor phase Substances 0.000 claims abstract description 12
- 235000012431 wafers Nutrition 0.000 description 23
- 238000010586 diagram Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
Abstract
【課題】ＣＯＰに起因するＬＰＤの発生を抑制する。
【解決手段】シリコンエピタキシャルウェーハＷは、主表面１１にＣＯＰを有するシリコン単結晶基板１と、該シリコン単結晶基板１の主表面１１に気相成長されたシリコンエピタキシャル層２とを備えている。主表面１１は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜している。これらオフアングル角度θ及びオフアングル角度φの少なくとも一方は、０°以上１５′以下である。
【選択図】 図４
【解決手段】シリコンエピタキシャルウェーハＷは、主表面１１にＣＯＰを有するシリコン単結晶基板１と、該シリコン単結晶基板１の主表面１１に気相成長されたシリコンエピタキシャル層２とを備えている。主表面１１は、［１００］軸に対し（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜している。これらオフアングル角度θ及びオフアングル角度φの少なくとも一方は、０°以上１５′以下である。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン単結晶基板の主表面にシリコンエピタキシャル層が形成されたシリコンエピタキシャルウェーハと、その製造方法とに関する。
【０００２】
【従来の技術】
従来、シリコンエピタキシャルウェーハを製造するには、例えばＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶インゴットに対して、面取り、スライス、ラッピング、エッチング、鏡面研磨などを施し、シリコン単結晶基板を準備する。そして、高温条件下でシリコン単結晶基板の主表面にシリコン原料を供給することにより、該主表面にシリコンエピタキシャル層を気相成長させる。
【０００３】
このようなシリコンエピタキシャルウェーハの製造方法において、シリコン単結晶インゴットをＣＺ法によって引き上げると、ボイドと呼ばれる微小な空隙がシリコン単結晶中に生じる場合がある。そして、ボイドがシリコン単結晶基板の主表面に表れると、図６に示すように、該主表面１１に直径０．２μｍ程度の微小なピット、いわゆるＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）１００が形成される。このようにＣＯＰ１００が形成されたシリコン単結晶基板１の主表面１１にシリコンエピタキシャル層２を気相成長させると、気相成長の条件によりシリコンエピタキシャル層２の表面に、図７（ａ）〜（ｃ）に示すように、ＣＯＰ１００に起因する直径数μｍ、深さ数ｎｍ程度のピット１０１が形成されることがある（例えば、特許文献１参照）。このピット１０１は、レーザーシリコン表面検査装置により、ＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔ）として検出される。以下、ピット１０１をＬＰＤ１０１として記載する。なお、図７（ｃ）に示されるＬＰＤ１０１の幅と深さは、図７（ｂ）の点線に沿って測定した値である。
【０００４】
一方、シリコン単結晶基板の主表面に水分や重金属が付着した状態でシリコンエピタキシャル層が気相成長されると、シリコンエピタキシャルウェーハの主表面に直径１０μｍ程度の大きさのピット、いわゆるティアドロップが発生する場合がある。このティアドロップの発生を抑制する技術として、主表面が（１００）面から所定方向に所定角度だけオフアングルしたシリコン単結晶基板を用いてシリコンエピタキシャルウェーハを製造する技術がある（例えば、特許文献２参照）。ただし、特許文献２は、ティアドロップの発生の抑制については開示しているものの、ＣＯＰに起因するＬＰＤの発生の抑制については何ら開示していない。
【０００５】
【特許文献１】
特開２００１−６８４２０号公報
【特許文献２】
特開昭６２−２２６８９１号公報
【０００６】
【発明が解決しようとする課題】
上記のように、シリコンエピタキシャル層の表面にＣＯＰに起因したピットが発生すると、そのピットは結晶欠陥やパーティクルと同様にレーザーシリコン表面検査装置によりＬＰＤとしてカウントされてしまう。
本発明の課題は、ＣＯＰに起因するＬＰＤの発生が抑制されたシリコンエピタキシャルウェーハと、ＣＯＰに起因するＬＰＤの発生を抑制することができるシリコンエピタキシャルウェーハの製造方法とを提供することである。
【０００７】
【課題を解決するための手段】
主表面が［１００］軸に対して（１００）面から［０１１］方向及び［０−１１］方向に２３′傾斜し、かつ、ＣＯＰ１００を有するシリコン単結晶基板１の主表面１１に、シリコンエピタキシャル層２を気相成長させた場合のＬＰＤ１０１の発生位置を図８に示す。この図より、ＬＰＤ１０１の発生位置はＣＯＰ１００の位置と高い相関を示しており、シリコンエピタキシャル層２の表面にＣＯＰ１００が転写されることによってＬＰＤ１０１が形成されることが分かる。
ところが、シリコン単結晶基板の主表面が［１００］軸に対して（１００）面から［０１１］方向及び［０−１１］方向に傾斜する角度が１５′以下の場合には、その主表面にＣＯＰを有しているにも関わらず、ＣＯＰに起因するＬＰＤがシリコンエピタキシャル層の表面に形成され難い。
本発明者らが種々検討した結果、シリコン単結晶基板の主表面を（１００）面から実質的に特定の方向にのみ一定の傾きをもつように調整することによって、シリコンエピタキシャル層の表面へのＣＯＰの転写を防止することができ、その結果、ＬＰＤの発生を抑制できることを見出した。
【０００８】
すなわち、本発明のシリコンエピタキシャルウェーハは、
主表面にＣＯＰを有するシリコン単結晶基板と、該シリコン単結晶基板の主表面に気相成長されたシリコンエピタキシャル層とを備え、
主表面は、［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、
角度θ及び角度φの少なくとも一方が０°以上１５′以下であることを特徴とする。
ここで、［０−１−１］方向、［０１−１］方向、［０−１１］方向とは、図１（ａ）〜（ｃ）に示す方向のことである。
【０００９】
本発明によれば、シリコン単結晶基板の主表面を［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけオフアングルさせるとともに、［０１−１］方向または［０−１１］方向に角度φだけオフアングルさせ、かつ、
オフアングル角度θ及びオフアングル角度φの少なくとも一方が０°以上１５′以下にしておくことにより、シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させる際に、該主表面のＣＯＰがシリコンエピタキシャル層の表面へ転写されることを防止することができる。従って、ＣＯＰに起因するＬＰＤの発生が抑制された状態とすることができる。
ここで、オフアングル角度θ，φの少なくとも一方を０°以上１５′以下としたのは、シリコン単結晶基板の主表面にＣＯＰを有し、かつ、（１００）面に対するオフアングル角度θ及びオフアングル角度φの両方が１５′よりも大きい場合、シリコンエピタキシャル層の表面にＣＯＰが転写されやすくなり、ＣＯＰに起因するＬＰＤの発生が顕著になるためである。
【００１０】
また、本発明のシリコンエピタキシャルウェーハは、角度θ及び角度φが
０°≦θ≦５°、０°≦φ≦１５′
または０°≦φ≦５°、０°≦θ≦１５′
を満たすことが好ましく、更に
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
を満たすことがより好ましい。この場合には、ＣＯＰに起因するＬＰＤの発生を確実に抑制することができる。
【００１１】
本発明のシリコンエピタキシャルウェーハの製造方法は、
シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させる工程を有するシリコンエピタキシャルウェーハの製造方法において、
主表面にＣＯＰを有するシリコン単結晶基板を用いる場合、該主表面が［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、
角度θ及び角度φの少なくとも一方が０°以上１５′以下であるシリコン単結晶基板を用いることを特徴とする。
【００１２】
本発明によれば、シリコン単結晶基板の主表面が［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、
オフアングル角度θ及びオフアングル角度φの少なくとも一方が０°以上１５′以下であるシリコン単結晶基板を用いることにより、該シリコン単結晶基板の主表面にＣＯＰが形成されている場合、シリコンエピタキシャル層を気相成長させる際に、該主表面のＣＯＰがシリコンエピタキシャル層の表面へ転写されることを防止することができる。従って、ＣＯＰに起因するＬＰＤの発生を抑制することができる。
【００１３】
また、本発明のシリコンエピタキシャルウェーハの製造方法は、気相成長の際に、角度θ及び角度φが、
０°≦θ≦５°、０°≦φ≦１５′
または０°≦φ≦５°、０°≦θ≦１５′
を満たすシリコン単結晶基板を用いることが好ましく、更に
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
を満たすシリコン単結晶基板を用いることがより好ましい。この場合には、ＣＯＰに起因するＬＰＤの発生を確実に抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明に係るシリコンエピタキシャルウェーハの実施の形態について、図面を参照して説明する。
図２は、シリコンエピタキシャルウェーハＷを示す縦断面図である。
この図に示すように、シリコンエピタキシャルウェーハＷは、主表面１１にシリコンエピタキシャル層２が気相成長されたシリコン単結晶基板１を備えている。
【００１５】
シリコン単結晶基板１の主表面１１には、ＣＯＰ１００が形成されている。また、シリコン単結晶基板１の主表面１１は、（１００）面から実質的に特定の方向にのみ一定の傾き（オフアングル）をもつように調整されている。ここで、シリコン単結晶基板１の主表面１１のオフアングルについて図３を参照して説明する。
【００１６】
今、（１００）面３内の一点をＯ点とする。また、（１００）面３内に、Ｏ点を通る結晶軸［０１１］、［０−１−１］、［０１−１］及び［０−１１］をとる。更に、（１００）面３上に直方体４を配置する。より詳細には、直方体４の一つの頂点をＯ点に置き、この頂点に集まる３辺を［０１１］、［０１−１］及び［１００］軸に一致させて直方体４を配置する。
【００１７】
このとき、直方体４の側面５，６の対角線ＯＡ，ＯＢが［１００］軸となす傾斜角度（オフアングル角度）を角度θ、角度φとすると、直方体４の対角線ＯＣを法線とするシリコン単結晶基板１は、その主表面１１が［１００］軸に対して（１００）面から［０１１］方向に角度θだけ傾斜し、かつ［０１−１］方向に角度φだけ傾斜したものとなる。これら角度θ及び角度φは、図４に示すように、少なくとも一方が０°以上１５′以下となっている。そのため、図２に示すように、シリコンエピタキシャル層２の表面には、ＣＯＰ１００が転写されることによるＬＰＤ１０１が発生していない。
【００１８】
次に、本発明に係るシリコンエピタキシャルウェーハＷの製造方法について説明する。
まず、ＣＺ法によってシリコン単結晶インゴット（図示せず）を引き上げる。このとき、シリコン単結晶インゴットの内部にはボイドが発生する。
【００１９】
次に、シリコン単結晶インゴットに対して、ブロック切断及び面取りを行う。続いて、シリコン単結晶インゴットをスライスする。より詳細には、生成されるべきシリコン単結晶基板１の主表面１１が［１００］軸に対して（１００）面から［０１１］方向に角度θだけ傾斜するとともに、［０１−１］方向に角度φだけ傾斜し、かつ、これら角度θ及び角度φの少なくとも一方が０°以上１５′以下になるように、シリコン単結晶インゴットをスライスする。更に、ラッピング、エッチング、鏡面研磨及び洗浄などの表面処理を行い、シリコン単結晶基板１を準備する。このとき、シリコン単結晶基板１の主表面１１にボイドが表れることにより、該主表面１１にはＣＯＰ１００が形成される。
【００２０】
そして、シリコン単結晶基板１の主表面１１にシリコンエピタキシャル層２を気相成長させる。すると、シリコン単結晶基板１の主表面１１のＣＯＰ１００はシリコンエピタキシャル層２の表面に転写されないので、ＣＯＰに起因するＬＰＤ１０１の発生を抑制することができる。
【００２１】
なお、上記の実施の形態においては、シリコン単結晶基板１の主表面１１は、［１００］軸に対して（１００）面から［０１１］方向及び［０１−１］方向に傾斜するものとして説明したが、［０１１］方向及び［０−１１］方向に傾斜しても良いし、［０−１−１］方向及び［０−１１］方向に傾斜しても良いし、［０−１−１］方向及び［０１−１］方向に傾斜しても良い。
【００２２】
【実施例】
以下に、実施例および比較例を挙げることにより、本発明をさらに具体的に説明する。
【００２３】
＜実施例１＞
実施例１では、上記の角度θ及び角度φが
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
を満たし、かつ、ＣＯＰを有するシリコン単結晶基板の主表面に、シリコンエピタキシャル層を気相成長させた。なお、用いたシリコン単結晶基板の直径は２００ｍｍである。
【００２４】
＜比較例＞
比較例では、上記の角度θ及び角度φが
１５′＜θ≦４０′、１５′＜φ≦４０′
を満たし、かつ、ＣＯＰを有するシリコン単結晶基板の主表面に、シリコンエピタキシャル層を気相成長させた。なお、用いたシリコン単結晶基板の直径は２００ｍｍである。
【００２５】
以上の実施例１及び比較例によって製造されたシリコンエピタキシャルウェーハの主表面、すなわちシリコンエピタキシャル層の表面で検出されたＬＰＤの個数を図５に示す。
この図に示されるように、実施例では、１枚のシリコンエピタキシャルウェーハの主表面で検出されたＬＰＤの個数が全て１００個以下であり、ＬＰＤの個数が全て１００個を越えている比較例と比べて少なかった。つまり、シリコン単結晶基板の主表面のＣＯＰに起因するＬＰＤの発生を抑制することができた。
【００２６】
＜実施例２＞
主表面が［１００］軸に対して（１００）面から［０１１］方向に角度θ、［０−１１］方向に角度φだけ傾斜した３枚のシリコン単結晶基板（Ｎｏ．１〜Ｎｏ．３）を用意した。これら３枚のシリコン単結晶基板の角度θ及び角度φの値を表１に示す。
【００２７】
【表１】
【００２８】
上記シリコン単結晶基板においてＣＯＰを観察したところ、何れのシリコン単結晶基板にも１枚あたり１０００個以上のＣＯＰが発生していた。
これらシリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させてシリコンエピタキシャルウェーハを製造したところ、何れのシリコンエピタキシャルウェーハの主表面にも、ＣＯＰに起因するＬＰＤは全く発生しなかった。
【００２９】
ここで、角度θと角度φとは等価であるので、上記の実施例１，２の結果から、角度θ及び角度φが
０°≦θ≦５°、０°≦φ≦１５′
または０°≦φ≦５°、０°≦θ≦１５′
より好ましくは、
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
である場合に、シリコン単結晶基板の主表面のＣＯＰに起因するＬＰＤの発生が大幅に抑制されることが分かる。
【００３０】
【発明の効果】
本発明によれば、シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させる際に、該主表面のＣＯＰがシリコンエピタキシャル層の表面へ転写されることを防止することができる。従って、ＣＯＰに起因するＬＰＤの発生を抑制することができる。
【図面の簡単な説明】
【図１】（ａ）は［０−１−１］方向を示す図であり、（ｂ）は［０１−１］方向を示す図であり、（ｃ）は［０−１１］方向を示す図である。
【図２】本発明に係るシリコンエピタキシャルウェーハを示す縦断面図である。
【図３】シリコン単結晶基板の主表面の傾き（オフアングル）を説明するための図である。
【図４】シリコン単結晶基板の主表面の傾斜範囲を示す図である。
【図５】シリコン単結晶基板の主表面のオフアングル角度と、１枚のシリコンエピタキシャルウェーハの主表面で検出されるＬＰＤの個数との関係を示す図である。
【図６】ＣＯＰとＬＰＤとの関係を示す縦断面図である。
【図７】ＬＰＤとして検出されるピットを示す図であり、（ａ）はＬＰＤの平面図であり、（ｂ）はＬＰＤの斜視図であり、（ｃ）はＬＰＤの縦断面図である。
【図８】ＣＯＰの位置とＬＰＤの位置との相関を示す図である。
【符号の説明】
１ シリコン単結晶基板
２ シリコンエピタキシャル層
１１ シリコン単結晶基板の主表面
１００ ＣＯＰ
１０１ ＬＰＤ
Ｗ シリコンエピタキシャルウェーハ
【発明の属する技術分野】
本発明は、シリコン単結晶基板の主表面にシリコンエピタキシャル層が形成されたシリコンエピタキシャルウェーハと、その製造方法とに関する。
【０００２】
【従来の技術】
従来、シリコンエピタキシャルウェーハを製造するには、例えばＣＺ（Ｃｚｏｃｈｒａｌｓｋｉ）法により引き上げられたシリコン単結晶インゴットに対して、面取り、スライス、ラッピング、エッチング、鏡面研磨などを施し、シリコン単結晶基板を準備する。そして、高温条件下でシリコン単結晶基板の主表面にシリコン原料を供給することにより、該主表面にシリコンエピタキシャル層を気相成長させる。
【０００３】
このようなシリコンエピタキシャルウェーハの製造方法において、シリコン単結晶インゴットをＣＺ法によって引き上げると、ボイドと呼ばれる微小な空隙がシリコン単結晶中に生じる場合がある。そして、ボイドがシリコン単結晶基板の主表面に表れると、図６に示すように、該主表面１１に直径０．２μｍ程度の微小なピット、いわゆるＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）１００が形成される。このようにＣＯＰ１００が形成されたシリコン単結晶基板１の主表面１１にシリコンエピタキシャル層２を気相成長させると、気相成長の条件によりシリコンエピタキシャル層２の表面に、図７（ａ）〜（ｃ）に示すように、ＣＯＰ１００に起因する直径数μｍ、深さ数ｎｍ程度のピット１０１が形成されることがある（例えば、特許文献１参照）。このピット１０１は、レーザーシリコン表面検査装置により、ＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔ）として検出される。以下、ピット１０１をＬＰＤ１０１として記載する。なお、図７（ｃ）に示されるＬＰＤ１０１の幅と深さは、図７（ｂ）の点線に沿って測定した値である。
【０００４】
一方、シリコン単結晶基板の主表面に水分や重金属が付着した状態でシリコンエピタキシャル層が気相成長されると、シリコンエピタキシャルウェーハの主表面に直径１０μｍ程度の大きさのピット、いわゆるティアドロップが発生する場合がある。このティアドロップの発生を抑制する技術として、主表面が（１００）面から所定方向に所定角度だけオフアングルしたシリコン単結晶基板を用いてシリコンエピタキシャルウェーハを製造する技術がある（例えば、特許文献２参照）。ただし、特許文献２は、ティアドロップの発生の抑制については開示しているものの、ＣＯＰに起因するＬＰＤの発生の抑制については何ら開示していない。
【０００５】
【特許文献１】
特開２００１−６８４２０号公報
【特許文献２】
特開昭６２−２２６８９１号公報
【０００６】
【発明が解決しようとする課題】
上記のように、シリコンエピタキシャル層の表面にＣＯＰに起因したピットが発生すると、そのピットは結晶欠陥やパーティクルと同様にレーザーシリコン表面検査装置によりＬＰＤとしてカウントされてしまう。
本発明の課題は、ＣＯＰに起因するＬＰＤの発生が抑制されたシリコンエピタキシャルウェーハと、ＣＯＰに起因するＬＰＤの発生を抑制することができるシリコンエピタキシャルウェーハの製造方法とを提供することである。
【０００７】
【課題を解決するための手段】
主表面が［１００］軸に対して（１００）面から［０１１］方向及び［０−１１］方向に２３′傾斜し、かつ、ＣＯＰ１００を有するシリコン単結晶基板１の主表面１１に、シリコンエピタキシャル層２を気相成長させた場合のＬＰＤ１０１の発生位置を図８に示す。この図より、ＬＰＤ１０１の発生位置はＣＯＰ１００の位置と高い相関を示しており、シリコンエピタキシャル層２の表面にＣＯＰ１００が転写されることによってＬＰＤ１０１が形成されることが分かる。
ところが、シリコン単結晶基板の主表面が［１００］軸に対して（１００）面から［０１１］方向及び［０−１１］方向に傾斜する角度が１５′以下の場合には、その主表面にＣＯＰを有しているにも関わらず、ＣＯＰに起因するＬＰＤがシリコンエピタキシャル層の表面に形成され難い。
本発明者らが種々検討した結果、シリコン単結晶基板の主表面を（１００）面から実質的に特定の方向にのみ一定の傾きをもつように調整することによって、シリコンエピタキシャル層の表面へのＣＯＰの転写を防止することができ、その結果、ＬＰＤの発生を抑制できることを見出した。
【０００８】
すなわち、本発明のシリコンエピタキシャルウェーハは、
主表面にＣＯＰを有するシリコン単結晶基板と、該シリコン単結晶基板の主表面に気相成長されたシリコンエピタキシャル層とを備え、
主表面は、［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、
角度θ及び角度φの少なくとも一方が０°以上１５′以下であることを特徴とする。
ここで、［０−１−１］方向、［０１−１］方向、［０−１１］方向とは、図１（ａ）〜（ｃ）に示す方向のことである。
【０００９】
本発明によれば、シリコン単結晶基板の主表面を［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけオフアングルさせるとともに、［０１−１］方向または［０−１１］方向に角度φだけオフアングルさせ、かつ、
オフアングル角度θ及びオフアングル角度φの少なくとも一方が０°以上１５′以下にしておくことにより、シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させる際に、該主表面のＣＯＰがシリコンエピタキシャル層の表面へ転写されることを防止することができる。従って、ＣＯＰに起因するＬＰＤの発生が抑制された状態とすることができる。
ここで、オフアングル角度θ，φの少なくとも一方を０°以上１５′以下としたのは、シリコン単結晶基板の主表面にＣＯＰを有し、かつ、（１００）面に対するオフアングル角度θ及びオフアングル角度φの両方が１５′よりも大きい場合、シリコンエピタキシャル層の表面にＣＯＰが転写されやすくなり、ＣＯＰに起因するＬＰＤの発生が顕著になるためである。
【００１０】
また、本発明のシリコンエピタキシャルウェーハは、角度θ及び角度φが
０°≦θ≦５°、０°≦φ≦１５′
または０°≦φ≦５°、０°≦θ≦１５′
を満たすことが好ましく、更に
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
を満たすことがより好ましい。この場合には、ＣＯＰに起因するＬＰＤの発生を確実に抑制することができる。
【００１１】
本発明のシリコンエピタキシャルウェーハの製造方法は、
シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させる工程を有するシリコンエピタキシャルウェーハの製造方法において、
主表面にＣＯＰを有するシリコン単結晶基板を用いる場合、該主表面が［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、
角度θ及び角度φの少なくとも一方が０°以上１５′以下であるシリコン単結晶基板を用いることを特徴とする。
【００１２】
本発明によれば、シリコン単結晶基板の主表面が［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、
オフアングル角度θ及びオフアングル角度φの少なくとも一方が０°以上１５′以下であるシリコン単結晶基板を用いることにより、該シリコン単結晶基板の主表面にＣＯＰが形成されている場合、シリコンエピタキシャル層を気相成長させる際に、該主表面のＣＯＰがシリコンエピタキシャル層の表面へ転写されることを防止することができる。従って、ＣＯＰに起因するＬＰＤの発生を抑制することができる。
【００１３】
また、本発明のシリコンエピタキシャルウェーハの製造方法は、気相成長の際に、角度θ及び角度φが、
０°≦θ≦５°、０°≦φ≦１５′
または０°≦φ≦５°、０°≦θ≦１５′
を満たすシリコン単結晶基板を用いることが好ましく、更に
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
を満たすシリコン単結晶基板を用いることがより好ましい。この場合には、ＣＯＰに起因するＬＰＤの発生を確実に抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明に係るシリコンエピタキシャルウェーハの実施の形態について、図面を参照して説明する。
図２は、シリコンエピタキシャルウェーハＷを示す縦断面図である。
この図に示すように、シリコンエピタキシャルウェーハＷは、主表面１１にシリコンエピタキシャル層２が気相成長されたシリコン単結晶基板１を備えている。
【００１５】
シリコン単結晶基板１の主表面１１には、ＣＯＰ１００が形成されている。また、シリコン単結晶基板１の主表面１１は、（１００）面から実質的に特定の方向にのみ一定の傾き（オフアングル）をもつように調整されている。ここで、シリコン単結晶基板１の主表面１１のオフアングルについて図３を参照して説明する。
【００１６】
今、（１００）面３内の一点をＯ点とする。また、（１００）面３内に、Ｏ点を通る結晶軸［０１１］、［０−１−１］、［０１−１］及び［０−１１］をとる。更に、（１００）面３上に直方体４を配置する。より詳細には、直方体４の一つの頂点をＯ点に置き、この頂点に集まる３辺を［０１１］、［０１−１］及び［１００］軸に一致させて直方体４を配置する。
【００１７】
このとき、直方体４の側面５，６の対角線ＯＡ，ＯＢが［１００］軸となす傾斜角度（オフアングル角度）を角度θ、角度φとすると、直方体４の対角線ＯＣを法線とするシリコン単結晶基板１は、その主表面１１が［１００］軸に対して（１００）面から［０１１］方向に角度θだけ傾斜し、かつ［０１−１］方向に角度φだけ傾斜したものとなる。これら角度θ及び角度φは、図４に示すように、少なくとも一方が０°以上１５′以下となっている。そのため、図２に示すように、シリコンエピタキシャル層２の表面には、ＣＯＰ１００が転写されることによるＬＰＤ１０１が発生していない。
【００１８】
次に、本発明に係るシリコンエピタキシャルウェーハＷの製造方法について説明する。
まず、ＣＺ法によってシリコン単結晶インゴット（図示せず）を引き上げる。このとき、シリコン単結晶インゴットの内部にはボイドが発生する。
【００１９】
次に、シリコン単結晶インゴットに対して、ブロック切断及び面取りを行う。続いて、シリコン単結晶インゴットをスライスする。より詳細には、生成されるべきシリコン単結晶基板１の主表面１１が［１００］軸に対して（１００）面から［０１１］方向に角度θだけ傾斜するとともに、［０１−１］方向に角度φだけ傾斜し、かつ、これら角度θ及び角度φの少なくとも一方が０°以上１５′以下になるように、シリコン単結晶インゴットをスライスする。更に、ラッピング、エッチング、鏡面研磨及び洗浄などの表面処理を行い、シリコン単結晶基板１を準備する。このとき、シリコン単結晶基板１の主表面１１にボイドが表れることにより、該主表面１１にはＣＯＰ１００が形成される。
【００２０】
そして、シリコン単結晶基板１の主表面１１にシリコンエピタキシャル層２を気相成長させる。すると、シリコン単結晶基板１の主表面１１のＣＯＰ１００はシリコンエピタキシャル層２の表面に転写されないので、ＣＯＰに起因するＬＰＤ１０１の発生を抑制することができる。
【００２１】
なお、上記の実施の形態においては、シリコン単結晶基板１の主表面１１は、［１００］軸に対して（１００）面から［０１１］方向及び［０１−１］方向に傾斜するものとして説明したが、［０１１］方向及び［０−１１］方向に傾斜しても良いし、［０−１−１］方向及び［０−１１］方向に傾斜しても良いし、［０−１−１］方向及び［０１−１］方向に傾斜しても良い。
【００２２】
【実施例】
以下に、実施例および比較例を挙げることにより、本発明をさらに具体的に説明する。
【００２３】
＜実施例１＞
実施例１では、上記の角度θ及び角度φが
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
を満たし、かつ、ＣＯＰを有するシリコン単結晶基板の主表面に、シリコンエピタキシャル層を気相成長させた。なお、用いたシリコン単結晶基板の直径は２００ｍｍである。
【００２４】
＜比較例＞
比較例では、上記の角度θ及び角度φが
１５′＜θ≦４０′、１５′＜φ≦４０′
を満たし、かつ、ＣＯＰを有するシリコン単結晶基板の主表面に、シリコンエピタキシャル層を気相成長させた。なお、用いたシリコン単結晶基板の直径は２００ｍｍである。
【００２５】
以上の実施例１及び比較例によって製造されたシリコンエピタキシャルウェーハの主表面、すなわちシリコンエピタキシャル層の表面で検出されたＬＰＤの個数を図５に示す。
この図に示されるように、実施例では、１枚のシリコンエピタキシャルウェーハの主表面で検出されたＬＰＤの個数が全て１００個以下であり、ＬＰＤの個数が全て１００個を越えている比較例と比べて少なかった。つまり、シリコン単結晶基板の主表面のＣＯＰに起因するＬＰＤの発生を抑制することができた。
【００２６】
＜実施例２＞
主表面が［１００］軸に対して（１００）面から［０１１］方向に角度θ、［０−１１］方向に角度φだけ傾斜した３枚のシリコン単結晶基板（Ｎｏ．１〜Ｎｏ．３）を用意した。これら３枚のシリコン単結晶基板の角度θ及び角度φの値を表１に示す。
【００２７】
【表１】
上記シリコン単結晶基板においてＣＯＰを観察したところ、何れのシリコン単結晶基板にも１枚あたり１０００個以上のＣＯＰが発生していた。
これらシリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させてシリコンエピタキシャルウェーハを製造したところ、何れのシリコンエピタキシャルウェーハの主表面にも、ＣＯＰに起因するＬＰＤは全く発生しなかった。
【００２９】
ここで、角度θと角度φとは等価であるので、上記の実施例１，２の結果から、角度θ及び角度φが
０°≦θ≦５°、０°≦φ≦１５′
または０°≦φ≦５°、０°≦θ≦１５′
より好ましくは、
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
である場合に、シリコン単結晶基板の主表面のＣＯＰに起因するＬＰＤの発生が大幅に抑制されることが分かる。
【００３０】
【発明の効果】
本発明によれば、シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させる際に、該主表面のＣＯＰがシリコンエピタキシャル層の表面へ転写されることを防止することができる。従って、ＣＯＰに起因するＬＰＤの発生を抑制することができる。
【図面の簡単な説明】
【図１】（ａ）は［０−１−１］方向を示す図であり、（ｂ）は［０１−１］方向を示す図であり、（ｃ）は［０−１１］方向を示す図である。
【図２】本発明に係るシリコンエピタキシャルウェーハを示す縦断面図である。
【図３】シリコン単結晶基板の主表面の傾き（オフアングル）を説明するための図である。
【図４】シリコン単結晶基板の主表面の傾斜範囲を示す図である。
【図５】シリコン単結晶基板の主表面のオフアングル角度と、１枚のシリコンエピタキシャルウェーハの主表面で検出されるＬＰＤの個数との関係を示す図である。
【図６】ＣＯＰとＬＰＤとの関係を示す縦断面図である。
【図７】ＬＰＤとして検出されるピットを示す図であり、（ａ）はＬＰＤの平面図であり、（ｂ）はＬＰＤの斜視図であり、（ｃ）はＬＰＤの縦断面図である。
【図８】ＣＯＰの位置とＬＰＤの位置との相関を示す図である。
【符号の説明】
１ シリコン単結晶基板
２ シリコンエピタキシャル層
１１ シリコン単結晶基板の主表面
１００ ＣＯＰ
１０１ ＬＰＤ
Ｗ シリコンエピタキシャルウェーハ
Claims (6)
- 主表面にＣＯＰを有するシリコン単結晶基板と、該シリコン単結晶基板の主表面に気相成長されたシリコンエピタキシャル層とを備え、
前記主表面は、［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、
前記角度θ及び前記角度φの少なくとも一方が０°以上１５′以下であることを特徴とするシリコンエピタキシャルウェーハ。 - 前記角度θ及び前記角度φは、
０°≦θ≦５°、０°≦φ≦１５′
または０°≦φ≦５°、０°≦θ≦１５′
を満たすことを特徴とする請求項１記載のシリコンエピタキシャルウェーハ。 - 前記角度θ及び前記角度φは、
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
を満たすことを特徴とする請求項２記載のシリコンエピタキシャルウェーハ。 - シリコン単結晶基板の主表面にシリコンエピタキシャル層を気相成長させる工程を有するシリコンエピタキシャルウェーハの製造方法において、
前記主表面にＣＯＰを有するシリコン単結晶基板を用いる場合、該主表面が［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、
前記角度θ及び前記角度φの少なくとも一方が０°以上１５′以下であるシリコン単結晶基板を用いることを特徴とするシリコンエピタキシャルウェーハの製造方法。 - 前記シリコン単結晶基板として、前記角度θ及び前記角度φが、
０°≦θ≦５°、０°≦φ≦１５′
または０°≦φ≦５°、０°≦θ≦１５′
を満たすシリコン単結晶基板を用いることを特徴とする請求項４記載のシリコンエピタキシャルウェーハの製造方法。 - 前記シリコン単結晶基板として、前記角度θ及び前記角度φが、
３′≦θ≦３０′、０°≦φ≦１５′
または３′≦φ≦３０′、０°≦θ≦１５′
を満たすシリコン単結晶基板を用いることを特徴とする請求項５記載のシリコンエピタキシャルウェーハの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003137727A JP2004339003A (ja) | 2003-05-15 | 2003-05-15 | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| KR1020057021363A KR20060016777A (ko) | 2003-05-15 | 2004-04-02 | 실리콘 에피택셜 웨이퍼 및 실리콘 에피택셜 웨이퍼 제조방법 |
| US10/556,429 US20060281283A1 (en) | 2003-05-15 | 2004-04-02 | Silicon epitaxial wafer, and silicon epitaxial wafer manufacturing method |
| EP04725526A EP1632591A1 (en) | 2003-05-15 | 2004-04-02 | Silicon epitaxial wafer, and silicon epitaxial wafer producing method |
| PCT/JP2004/004872 WO2004101867A1 (ja) | 2003-05-15 | 2004-04-02 | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| CNA2004800132518A CN1791705A (zh) | 2003-05-15 | 2004-04-02 | 硅外延晶片以及生产硅外延晶片的方法 |
| TW093110127A TW200500508A (en) | 2003-05-15 | 2004-04-12 | Silicon epitaxial wafer and silicon epitaxial wafer producing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003137727A JP2004339003A (ja) | 2003-05-15 | 2003-05-15 | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004339003A true JP2004339003A (ja) | 2004-12-02 |
Family
ID=33447264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003137727A Pending JP2004339003A (ja) | 2003-05-15 | 2003-05-15 | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20060281283A1 (ja) |
| EP (1) | EP1632591A1 (ja) |
| JP (1) | JP2004339003A (ja) |
| KR (1) | KR20060016777A (ja) |
| CN (1) | CN1791705A (ja) |
| TW (1) | TW200500508A (ja) |
| WO (1) | WO2004101867A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005433A (ja) * | 2005-06-22 | 2007-01-11 | Sumco Corp | エピタキシャル膜の製造方法 |
| WO2007088958A1 (ja) | 2006-02-02 | 2007-08-09 | Nippon Mining & Metals Co., Ltd. | 化合物半導体成長用基板およびエピタキシャル成長方法 |
| WO2011125282A1 (ja) | 2010-04-01 | 2011-10-13 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法、並びに貼り合わせｓｏｉウェーハ及びその製造方法 |
| JP2017117974A (ja) * | 2015-12-25 | 2017-06-29 | 信越半導体株式会社 | エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI298209B (en) * | 2006-03-27 | 2008-06-21 | Epistar Corp | Semiconductor light-emitting device and method for fabricating the same |
| JP5023900B2 (ja) * | 2006-09-05 | 2012-09-12 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハ |
| JP4928494B2 (ja) * | 2008-05-02 | 2012-05-09 | 信越化学工業株式会社 | ペリクルおよびペリクルの製造方法 |
| JP4934099B2 (ja) * | 2008-05-22 | 2012-05-16 | 信越化学工業株式会社 | ペリクルおよびペリクルの製造方法 |
| US9129823B2 (en) * | 2013-03-15 | 2015-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI) |
| JP7063259B2 (ja) * | 2018-12-27 | 2022-05-09 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法 |
| JP7103210B2 (ja) * | 2018-12-27 | 2022-07-20 | 株式会社Sumco | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| DE102020000701A1 (de) * | 2020-02-03 | 2021-08-05 | Siltronic Ag | Quarzglastiegel zur Herstellung von Siliciumkristallen und Verfahren zur Herstellung von Quarzglastiegel |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226891A (ja) * | 1986-03-28 | 1987-10-05 | Shin Etsu Handotai Co Ltd | 半導体装置用基板 |
| JP3081706B2 (ja) * | 1992-06-12 | 2000-08-28 | 株式会社東芝 | 半導体装置用基板 |
| JP3145851B2 (ja) * | 1993-12-20 | 2001-03-12 | 日本電気株式会社 | 半導体基板及び半導体装置 |
| JP4089354B2 (ja) * | 2002-08-30 | 2008-05-28 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハとその製造方法 |
-
2003
- 2003-05-15 JP JP2003137727A patent/JP2004339003A/ja active Pending
-
2004
- 2004-04-02 WO PCT/JP2004/004872 patent/WO2004101867A1/ja not_active Application Discontinuation
- 2004-04-02 KR KR1020057021363A patent/KR20060016777A/ko not_active Application Discontinuation
- 2004-04-02 CN CNA2004800132518A patent/CN1791705A/zh active Pending
- 2004-04-02 EP EP04725526A patent/EP1632591A1/en not_active Withdrawn
- 2004-04-02 US US10/556,429 patent/US20060281283A1/en not_active Abandoned
- 2004-04-12 TW TW093110127A patent/TW200500508A/zh unknown
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005433A (ja) * | 2005-06-22 | 2007-01-11 | Sumco Corp | エピタキシャル膜の製造方法 |
| JP4508000B2 (ja) * | 2005-06-22 | 2010-07-21 | 株式会社Ｓｕｍｃｏ | エピタキシャル膜の製造方法 |
| WO2007088958A1 (ja) | 2006-02-02 | 2007-08-09 | Nippon Mining & Metals Co., Ltd. | 化合物半導体成長用基板およびエピタキシャル成長方法 |
| US7745854B2 (en) | 2006-02-02 | 2010-06-29 | Nippon Mining & Metals Co., Ltd. | Substrate for growing compound semiconductor and epitaxial growth method |
| WO2011125282A1 (ja) | 2010-04-01 | 2011-10-13 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法、並びに貼り合わせｓｏｉウェーハ及びその製造方法 |
| JP2011216780A (ja) * | 2010-04-01 | 2011-10-27 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ、シリコンエピタキシャルウェーハの製造方法、貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ |
| US8823130B2 (en) | 2010-04-01 | 2014-09-02 | Shin-Etsu Handotai Co., Ltd. | Silicon epitaxial wafer, method for manufacturing the same, bonded SOI wafer and method for manufacturing the same |
| JP2017117974A (ja) * | 2015-12-25 | 2017-06-29 | 信越半導体株式会社 | エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1632591A1 (en) | 2006-03-08 |
| US20060281283A1 (en) | 2006-12-14 |
| WO2004101867A1 (ja) | 2004-11-25 |
| TW200500508A (en) | 2005-01-01 |
| CN1791705A (zh) | 2006-06-21 |
| KR20060016777A (ko) | 2006-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102576666B (zh) | SiC外延晶片及其制造方法 | |
| JP2007204286A (ja) | エピタキシャルウェーハの製造方法 | |
| KR20050041988A (ko) | 질화물 반도체 기판의 제조 방법과 질화물 반도체 기판 | |
| KR101088953B1 (ko) | 〈110〉 배향을 가지며 에피택셜 방식으로 코팅된 실리콘 웨이퍼 및 그 제작 방법 | |
| JP2004339003A (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
| JP2008044078A (ja) | サファイア基板の研磨方法 | |
| JP5212472B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| TWI291724B (en) | Semiconductor wafer and method of manufacturing the same | |
| JP4089354B2 (ja) | エピタキシャルウェーハとその製造方法 | |
| JP6013410B2 (ja) | Ｇａ２Ｏ３系単結晶基板 | |
| WO2021132491A1 (ja) | Ｉｉｉ族窒化物単結晶基板およびその製造方法 | |
| JP3888416B2 (ja) | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| JPWO2016136552A1 (ja) | Ｃ面ＧａＮ基板 | |
| WO2017216997A1 (ja) | 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法 | |
| JP4423903B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JP2010171330A (ja) | エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ | |
| JP2010040876A (ja) | 半導体ウェーハの製造方法 | |
| JP2009302140A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JP6319598B2 (ja) | Ｒａｍｏ４基板およびその製造方法 | |
| US20080166891A1 (en) | Heat treatment method for silicon wafer | |
| JP2019147726A (ja) | 窒化物結晶基板の製造方法、窒化物結晶基板および結晶成長用基板 | |
| JP6319597B2 (ja) | Ｒａｍｏ４基板およびその製造方法 | |
| EP3098839B1 (en) | Method for transferring a layer from a single-crystal substrate | |
| JP6505995B2 (ja) | Ｇａ２Ｏ３系単結晶基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |