WO2004101867A1 - シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
WO2004101867A1
WO2004101867A1 PCT/JP2004/004872 JP2004004872W WO2004101867A1 WO 2004101867 A1 WO2004101867 A1 WO 2004101867A1 JP 2004004872 W JP2004004872 W JP 2004004872W WO 2004101867 A1 WO2004101867 A1 WO 2004101867A1
Authority
WO
WIPO (PCT)
Prior art keywords
angle
silicon
single crystal
main surface
crystal substrate
Prior art date
Application number
PCT/JP2004/004872
Other languages
English (en)
French (fr)
Inventor
Tomosuke Yoshida
Hitoshi Tsunoda
Masahiro Kato
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US10/556,429 priority Critical patent/US20060281283A1/en
Priority to EP04725526A priority patent/EP1632591A1/en
Publication of WO2004101867A1 publication Critical patent/WO2004101867A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Definitions

  • the present invention relates to a silicon epitaxy wafer in which a silicon epitaxy layer is formed on a main surface of a silicon single crystal substrate, and a method of manufacturing the same.
  • silicon epitaxial wafers have been manufactured by, for example, chamfering, slicing, lapping, etching, mirror polishing, etc. on a silicon single crystal ingot pulled up by the CZ (Czochralski) method to obtain a silicon single crystal substrate.
  • CZ Czochralski
  • a silicon epitaxy layer is vapor-phase grown on the main surface.
  • voids minute voids
  • COP Crystal Originated Particle
  • the silicon epitaxial layer 2 is vapor-phase grown on the main surface 11 of the silicon single crystal substrate 1 on which the COP 100 has been formed, the surface of the silicon epitaxial layer 2 is As shown in FIGS.
  • a pit 101 having a diameter of several ⁇ and a depth of several nm due to COP 100 may be formed (see, for example, JP-A-2001-684). 20 publication).
  • the pit 101 is detected as an LPD (Light Point Defect) by a laser silicon surface inspection device.
  • LPD 101 Light Point Defect
  • FIG. 7C The width and depth of the LPD 101 are measured along the dotted line in FIG. 7B.
  • Japanese Patent Application Laid-Open No. 62-226891 discloses suppression of the occurrence of tear drops, but does not disclose suppression of the occurrence of LPD caused by COP.
  • the pits due to COP are generated on the surface of the silicon epitaxial layer, the pits are counted as LPD by the laser surface inspection system like crystal defects and particles.
  • An object of the present invention is to provide a silicon epitaxy wafer in which generation of LPD caused by COP is suppressed, and a method of manufacturing a silicon epitaxy wafer capable of suppressing generation of LPD caused by COP. That is.
  • FIG. 8 shows a position where the LPD 101 is generated when the silicon epitaxial layer 2 is grown by vapor phase. From this figure, it can be seen that the LPD 101 generation position has a high correlation with the COP 100 position, and that the LPD 101 is formed by transferring the COP 100 to the surface of the silicon epitaxial layer 2.
  • the main surface of the silicon single crystal substrate was From this, it was found that by adjusting the inclination to be substantially constant only in a specific direction, it is possible to prevent the transfer of COP to the surface of the silicon epitaxial layer and, as a result, to suppress the occurrence of LPD.
  • the inclination was substantially constant only in a specific direction, it is possible to prevent the transfer of COP to the surface of the silicon epitaxial layer and, as a result, to suppress the occurrence of LPD.
  • the silicon epitaxial wafer of the present invention comprises:
  • the main surface is inclined at an angle 0 from the (100) plane in the [011] or [0 -1-1] direction with respect to the [100] axis, and in the [01_1] or [0—11] direction. Inclined by an angle ⁇ , and
  • At least one of the angle 0 and the angle 0 is not less than 0 ° and not more than 15 ′.
  • the [0-1-1] direction, the [01-1] direction, and the [0-11] direction are the directions shown in FIGS. 1A to 1C.
  • the main surface of the silicon single crystal substrate is off-angled by an angle of 0 from the (100) plane in the [011] direction or the [0-11] direction with respect to the [100] axis. 01 °] direction or [0—11] direction by angle ⁇ , and
  • the COP of the main surface can be reduced when the silicon epitaxial layer is vapor-phase grown on the main surface of the silicon single crystal substrate. Can be prevented from being transferred to the surface of the silicon epitaxial layer. Therefore, it is possible to suppress the generation of LPD due to COP.
  • the reason why at least one of the off-angle angles 0 and ⁇ is 0 ° or more and 15 or less is that the off-angle angle with respect to the (100) plane has a COP on the main surface of the silicon single crystal substrate. If both 0 and the off-angle angle ⁇ are larger than 15 ', COP is likely to be transferred to the surface of the silicon epitaxial layer, and LPD caused by COP becomes remarkable.
  • the silicon epitaxial wafer of the present invention has an angle 0 ° ⁇ ⁇ 5 °, 0 ° ⁇ ⁇ 15 f
  • a method for producing a silicon epitaxial wafer of the present invention comprises:
  • the main surface is angled from the (100) plane in the [0 1 1] or [0—1 1] direction with respect to the [100] axis. Incline by ⁇ degrees, and incline by an angle ⁇ in the [0 1—1] or [0—1 1] direction, and
  • the main surface of the silicon single crystal substrate is inclined at an angle of 0 from the (100) plane to the [011] direction or the [0-11] direction with respect to the [100] axis.
  • a silicon unit that is inclined at an angle 1 in the [0 1—1] or [0—1 1] direction and at least one of the off-angle 0 and the off-angle ⁇ is 0 ° or more and 15 ′ or less.
  • FIG. 1A is a diagram showing the [0—1-1] direction.
  • FIG. 1B is a diagram showing the [01-1] direction.
  • FIG. 1C is a diagram showing the [0-11] direction.
  • FIG. 2 is a longitudinal sectional view showing a silicon epitaxial wafer according to the present invention.
  • FIG. 3 is a diagram for explaining the inclination (off-angle) of the main surface of the silicon single crystal substrate.
  • FIG. 4 is a diagram showing a tilt range of a main surface of a silicon single crystal substrate.
  • FIG. 5 is a diagram showing the relationship between the off-angle of the main surface of the silicon single crystal substrate and the number of LPDs detected on the main surface of one silicon epitaxial wafer.
  • FIG. 6 is a longitudinal sectional view showing the relationship between COP and LPD.
  • FIG. 7A to 7C are diagrams showing pits detected as LPD
  • FIG. 7A is a plan view of the LPD
  • FIG. 7B is a perspective view of the LPD
  • FIG. 7C is a longitudinal sectional view of the LPD. is there.
  • FIG. 8 is a diagram showing the correlation between the position of the COP and the position of the LPD.
  • FIG. 2 is a longitudinal sectional view showing the silicon epitaxial wafer W.
  • silicon epitaxial wafer A A silicon single crystal substrate 1 on which a reconepitaxial layer 2 is vapor-phase grown is provided.
  • COP 100 is formed on main surface 11 of silicon single crystal substrate 1.
  • the main surface 11 of the silicon single crystal substrate 1 is adjusted to have a constant inclination (off-angle) substantially only in a specific direction from the (100) plane.
  • off-angle the off-angle of the main surface 11 of the silicon single crystal substrate 1 will be described with reference to FIG.
  • (100) plane 3 be point O.
  • the crystal axes [01 1], [0-1-1], [01-1] and [0-11] passing through the O point are taken in the (100) plane 3.
  • the rectangular parallelepiped 4 is arranged on the (100) plane 3. More specifically, one of the vertices of the rectangular parallelepiped 4 is placed at the point O, and the three sides gathering at this vertex are aligned with the [01 1], [01-1], and [100] axes, and the rectangular parallelepiped 4 is arranged.
  • the diagonal lines OA and OB of the side surfaces 5 and 6 of the rectangular parallelepiped 4 are inclined at angles ⁇ and ⁇ with respect to the [100] axis, and the diagonal OC of the rectangular parallelepiped 4 is assumed to be silicon.
  • the single crystal substrate 1 has its main surface 11 inclined at an angle of 0 from the (100) plane in the [011] direction with respect to the [100] axis and at an angle ⁇ in the [01-1] direction. Become. As shown in FIG. 4, at least one of these angles ⁇ and ⁇ is between 0 ° and 15 ′. Therefore, as shown in FIG. 2, the LPD 101 due to the transfer of the COP 100 is not generated on the surface of the silicon epitaxial layer 2.
  • a silicon single crystal ingot (not shown) is pulled up by the CZ method. At this time, voids are generated in the ⁇ portion of the silicon single crystal ingot.
  • the silicon single crystal ingot is sliced. More specifically, while the main surface 11 of the silicon single crystal substrate 1 to be formed is inclined at an angle 0 from the (100) plane to the [01 1] direction with respect to the [100] axis, the [01-1] Direction at an angle ⁇ , and at least one of these angles 0 and ⁇ is 0 ° or more 15 ' Slice the silicon single crystal ingot as follows. Further, surface treatment such as lapping, etching, mirror polishing and cleaning is performed to prepare a silicon single crystal substrate 1. At this time, voids appear on the main surface 11 of the silicon single crystal substrate 1, so that COP 100 is formed on the main surface 11.
  • a silicon epitaxy layer 2 is vapor-phase grown on the main surface 11 of the silicon single crystal substrate 1. Then, since COP 100 on main surface 11 of silicon single crystal substrate 1 is not transferred to the surface of silicon epitaxial layer 2, it is possible to suppress the generation of LPD 101 due to COP.
  • the main surface 11 of the silicon single crystal substrate 1 is in the [01 1] direction and the [01-1] direction from the (100) plane with respect to the [100] axis. Although described as being inclined, it may be inclined in the [0 1 1] and [0—1 1] directions, or in the [0—1—1] and [0—1 1] directions. It may be tilted in the [0-1-1] and [0 1-1] directions.
  • a silicon epitaxial layer was vapor-phase grown on the main surface of a silicon single crystal substrate having COP and satisfying the above conditions.
  • the diameter of the silicon single crystal substrate used was 200 mm.
  • a silicon epitaxial layer was vapor-phase grown on the main surface of a silicon single crystal substrate having COP and satisfying the above conditions.
  • the diameter of the silicon single crystal substrate used was 200 mm.
  • FIG. 5 shows the number of LPDs detected on the main surface of the silicon epitaxial wafer manufactured according to the above Example 1 and Comparative Example, that is, the surface of the silicon epitaxial layer.
  • the number of LPDs detected on the main surface of one silicon epitaxy laser is 100 or less, and the number of LPDs is 100 It was less than the comparative example which exceeded. In other words, generation of LPD due to COP on the main surface of the silicon single crystal substrate could be suppressed.
  • Three silicon single crystal substrates (No. 1 to No. 1) whose main surface is inclined by an angle ⁇ in the [011] direction and an angle ⁇ in the [0-11] direction from the (100) plane with respect to the [100] axis. 3) was prepared.
  • Table 1 shows the values of the angle 0 and the angle ⁇ of these three silicon single crystal substrates.
  • the silicon epitaxial wafer and the method of manufacturing the silicon epitaxial wafer according to the present invention are suitable for suppressing the generation of LPD due to COP.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　主表面（１１）にＣＯＰ（１００）を有するシリコン単結晶基板（１）と、該シリコン単結晶基板（１）の主表面（１１）に気相成長されたシリコンエピタキシャル層（２）とを備え、前記主表面（１１）は、［１００］軸に対して（１００）面から［０１１］方向または［０−１−１］方向に角度θだけ傾斜するとともに、［０１−１］方向または［０−１１］方向に角度φだけ傾斜し、かつ、前記角度θ及び前記角度φの少なくとも一方が０゜以上１５′以下であることを特徴とするシリコンエピタキシャルウェーハ（Ｗ）。

Description

明 細 書 シリコンェピタキシヤノレゥエーハ及ぴシリコンェピタキシャルゥエー/、の製造 方法 技術分野
本発明は、シリコン単結晶基板の主表面にシリコンェピタキシャル層が形成さ れたシリコンェピタキシャルゥエーハと、 その製造方法とに関する。 背景技術
従来、 シリ コンェピタキシャルゥエーハを製造するには、 例えば C Z (Czochralski) 法により引き上げられたシリコン単結晶ィンゴットに対して、 面取り、 スライス、 ラッピング、 エッチング、 鏡面研磨などを施し、 シリコン単 結晶基板を準備する。 そして、 高温条件下でシリコン単結晶基板の主表面にシリ コン原料を供給することにより、該主表面にシリコンェピタキシャル層を気相成. 長させる。
このようなシリコンェピタキシャルゥエーハの製造方法において、 シリコン単 結晶インゴットを C Z法によって引き上げると、ボイドと呼ばれる微小な空隙が シリコン単結晶中に生じる場合がある。 そして、 ボイドがシリコン単結晶基板の 主表面に表れると、 図 6に示すように、 該主表面 1 1に直径 0. 2 μ m程度の微 小なピット、 いわゆる COP (Crystal Originated Particle) 1 00が形成され る。 このように COP 1 00が形成されたシリコン単結晶基板 1の主表面 1 1に シリコンェピタキシャル層 2を気相成長させると、気相成長の条件によりシリコ ンェピタキシャル層 2の表面に、 図 7 A〜図 7 Cに示すように、 COP 1 00に 起因する直径数 μ πι、 深さ数 nm程度のピット 1 0 1が形成されることがある (例えば、 特開 2 0 0 1— 6 84 2 0号公報参照）。 このピット 1 0 1は、 レー ザーシリコン表面検査装置により、 L P D (Light Point Defect) として検出さ れる。 以下、 ピット 1 0 1を LPD 1 0 1として記載する。 なお、 図 7 Cに示さ れる LPD101の幅と深さは、 図 7 Bの点線に沿って測定した値である。
—方、シリコン単結晶基板の主表面に水分や重金属が付着した状態でシリコン ェピタキシャル層が気相成長されると、シリコンェピタキシャルゥエーハの主表 面に直径 10 μπι程度の大きさのピット、いわゆるティアドロップが発生する場 合がある。 このティアドロップの発生を抑制する技術として、主表面が (100) 面から所定方向に所定角度だけオフアングルしたシリコン単結晶基板を用いて シリコンェピタキシャルゥエーハを製造する技術がある （例えば、 特開昭 62—
226891号公報参照）。 ただし、 特開昭 62-226891号公報は、 ティ ァドロップの発生の抑制については開示しているものの、 COPに起因する LP Dの発生の抑制については何ら開示していない。
上記のように、シリコンェピタキシャル層の表面に COPに起因したピットが 発生すると、そのピットは結晶欠陥やパーティクルと同様にレ^"ザ一シリコン表 面検査装置により LPDとしてカウントされてしまう。
本発明の課題は、 COPに起因する LPDの発生が抑制されたシリコンェピタ キシャルゥヱーハと、 COPに起因する LP Dの発生を抑制することができるシ リコンェピタキシャルゥヱーハの製造方法とを提供することである。
発明の開示
主表面が [100] 軸に対して （100) 面から [011] 方向及ぴ [0— 1 1]方向に 23' 傾斜し、 かつ、 COP 100を有するシリコン単結晶基板 1の 主表面 11に、シリコンェピタキシャル層 2を気相成長させた場合の LPD 10 1の発生位置を図 8に示す。 この図より、 LPD 101の発生位置は COP 10 0の位置と高い相関を示しており、シリコンェピタキシャル層 2の表面に COP 100が転写されることによって LPD 101が形成されることが分かる。 ところが、 シリコン単結晶基板の主表面が [100] 軸に対して （100) 面 から [011]方向及び [0— 11] 方向にィ頃斜する角度が 15' 以下の場合に は、 その主表面に COPを有しているにも関わらず、 COPに起因する LPDが シリコンェピタキシャル脣の表面に形成され難い。
本発明者らが種々検討した結果、 シリコン単結晶基板の主表面を （100) 面 から実質的に特定の方向にのみ一定の傾きをもつように調整することによって、 シリコンェピタキシャル層の表面への COPの転写を防止することができ、その 結果、 LPDの発生を抑制できることを見出した。
すなわち、本発明の第 1の側面によれば、本発明のシリコンェピタキシャルゥ エーハは、
主表面に COPを有するシリコン単結晶基板と、該シリコン単結晶基板の主表 面に気相成長されたシリコンェピタキシャル層とを備え、
主表面は、 [100] 軸に対して （100) 面から [011] 方向または [0 -1-1] 方向に角度 0だけ傾斜するとともに、 [01_1] 方向または [0— 1 1] 方向に角度 Ψだけ傾斜し、 かつ、
角度 0及び角度 0の少なくとも一方が 0° 以上 15' 以下であることを特徴 とする。
ここで、 [0— 1— 1] 方向、 [01— 1] 方向、 [0— 11] 方向とは、 図 1 A〜図 1 Cに示す方向のことである。
本発明によれば、 シリコン単結晶基板の主表面を [100] 軸に対して （10 0) 面から [011] 方向または [0— 1一 1]方向に角度 0だけオフアングル させるとともに、 [01— 1] 方向または [0— 11] 方向に角度 φだけオファ ングルさせ、 かつ、
オフアングル角度 0及びオフアングル角度 Φの少なくとも一方が 0° 以上 1 5 '以下にしておくことにより、シリコン単結晶基板の主表面にシリコンェピタ キシャル層を気相成長させる際に、該主表面の COPがシリコンェピタキシャル 層の表面へ転写されることを防止することができる。 従って、 COPに起因する LPDの発生が抑制された状態とすることができる。
ここで、 オフアングル角度 0， φの少なくとも一方を 0° 以上 15, 以下とし たのは、' シリコン単結晶基板の主表面に COPを有し、 かつ、 （100) 面に対 するオフアングル角度 0及ぴオフアングル角度 Φの両方が 15' よりも大きい 場合、 シリコンェピタキシャル層の表面に COPが転写されやすくなり、 COP に起因する LPDの発生が顕著になるためである。
また、 本発明のシリコンェピタキシャルゥエーハは、 角度 Θ及ぴ角度 が 0° ≤ θ≤ 5° 、 0° ≤ φ≤ 1 5f
または 0° ≤ ( ≤ 5° 、 0° 0≤ 1 5'
を満たすことが好ましく、 更に
3' ≤ Θ≤ 30' 、 0° ≤ ≤ 1 5f
または 3 ≤ φ≤ 30' 、 0° ≤ Θ≤ 1 5'
を満たすことがより好ましい。 この場合には、 COPに起因する LPDの発生を 確実に抑制することができる。
本発明の第 2の側面によれば、本発明のシリコンェピタキシャルゥエーハの製 造方法は、
シリコン単結晶基板の主表面にシリコンェピタキシャル層を気相成長させる 工程を有するシリコンェピタキシャルゥエーハの製造方法において、
主表面に COPを有するシリコン単結晶基板を用いる場合、該主表面が [1 0 0] 軸に対して （1 00) 面から [0 1 1] 方向または [0— 1一 1] 方向に角. 度 Θだけ傾^ fするとともに、 [0 1— 1] 方向または [0— 1 1] 方向に角度 φ だけ傾斜し、 かつ、
角度 Θ及び角度 φの少なくとも一方が 0° 以上 1 5' 以下であるシリコン単 結晶基板を用いることを特徴とする。
本発明によれば、 シリコン単結晶基板の主表面が [100] 軸に対して （1 0 0) 面から [01 1] 方向または [0— 1一 1] 方向に角度 0だけ傾斜するとと もに、 [0 1— 1] 方向または [0— 1 1] 方向に角度 ψだけ傾斜し、 かつ、 オフアングル角度 0及びオフアングル角度 φの少なくとも一方が 0° 以上 1 5' 以下であるシリコン単結晶基板を用いることにより、該シリコン単結晶基板 の主表面に COPが形成されている場合、シリコンェピタキシャル層を気相成長 させる際に、該主表面の COPがシリコンェピタキシャル層の表面へ転写される ことを防止することができる。 従って、 COPに起因する LPDの発生を抑制す ることができる。
また、本発明のシリコンェピタキシャルゥエーハの製造方法は、気相成長の際 に、 角度 0及び角度 が、
0° ≤ Θ≤ 5° 、 0° ≤ ≤ 1 5^ または 0° ≤φ≤5° 、 0° ≤ θ≤ 15'
を満たすシリコン単結晶基板を用いることが好ましく、 更に
3' ≤ Θ≤ 30' 、 0° ^φ^ΐ δ
または 3 ≤ φ≤ 30; 、 0° ≤ θ≤ 15;
を満たすシリコン単結晶基板を用いることがより好ましい。 この場合には、 CO Pに起因する L P Dの発生を確実に抑制することができる。 図面の簡単な説明
図 1Aは、 [0— 1一 1] 方向を示す図である。
図 1 Bは、 [01— 1] 方向を示す図である。
図 1 Cは、 [0— 11] 方向を示す図である。
図 2は、本発明に係るシリコンェピタキシャルゥエーハを示す縦断面図である。 図 3は、 シリコン単結晶基板の主表面の傾き （オフアングル） を説明するため の図である。
図 4は、 シリコン単結晶基板の主表面の傾斜範囲を示す図である。
図 5は、 シリコン単結晶基板の主表面のオフアングル角度と、 1枚のシリコン ェピタキシャルゥェ一ハの主表面で検出される L P Dの個数との関係を示す図 である。
図 6は、 COPと LPDとの関係を示す縦断面図である。
図 7 A〜図 7 Cは、 LPDとして検出されるピットを示す図であり、図 7 Aは、 LPDの平面図、 図 7Bは、 LPDの斜視図、 図 7Cは、 LPDの縦断面図であ る。
図 8は、 COPの位置と LPDの位置との相関を示す図である。 発明を実施するための最良の形態
以下、 本発明に係るシリコンェピタキシャルゥエーハの実施の形態について、 図面を参照して説明する。
図 2は、 シリコンェピタキシャルゥヱーハ Wを示す縦断面図である。
この図に示すように、 シリコンェピタキシャルゥエーハ Wは、 主表面 11にシ リコンェピタキシャル層 2が気相成長されたシリコン単結晶基板 1を備えてい る。
シリコン単結晶基板 1の主表面 11には、 COP 100が形成されている。 ま た、 シリコン単結晶基板 1の主表面 11は、 （100) 面から実質的に特定の方 向にのみ一定の傾き (オフアングル) をもつように調整されている。 ここで、 シ リコン単結晶基板 1の主表面 1 1のオフアングルについて図 3を参照して説明 する。
今、 （100) 面 3内の一点を O点とする。 また、 （100) 面 3内に、 O点を 通る結晶軸 [01 1]、 [0-1-1], [01— 1] 及び [0— 11] をとる。 更 に、 （100) 面 3上に直方体 4を配置する。 より詳細には、 直方体 4の一つの 頂点を O点に置き、 この頂点に集まる 3辺を [01 1]、 [01—1]及び [10 0] 軸に一致させて直方体 4を配置する。
このとき、 直方体 4の側面 5， 6の対角線 OA， OBが [100]軸となす傾 斜角度 （オフアングル角度） を角度 θ、 角度 φとすると、 直方体 4の対角線 OC を法線とするシリコン単結晶基板 1は、 その主表面 1 1が [100]軸に対して (100) 面から [011] 方向に角度 0だけ傾斜し、 かつ [01— 1] 方向に 角度 φだけ傾斜したものとなる。これら角度 Θ及び角度 Φは、図 4に示すように、 少なくとも一方が 0° 以上 15' 以下となっている。 そのため、 図 2に示すよう に、 シリコンェピタキシャル層 2の表面には、 COP 100が転写されることに よる LPD 101が発生していない。
次に、本発明に係るシリコンェピタキシャルゥエーノ、 Wの製造方法について説 明する。
まず、 CZ法によってシリコン単結晶インゴット （図示せず） を引き上げる。 このとき、 シリコン単結晶インゴットの內部にはボイドが発生する。
次に、 シリコン単結晶ィンゴットに対して、 ブロック切断及ぴ面取りを行う。 続いて、 シリコン単結晶インゴットをスライスする。 より詳細には、 生成され るべきシリコン単結晶基板 1の主表面 1 1が [100] 軸に対して （100) 面 から [01 1] 方向に角度 0だけ傾斜するとともに、 [01— 1] 方向に角度 φ だけィ頃斜し、 かつ、 これら角度 0及び角度 Ψの少なくとも一方が 0° 以上 1 5' 以下になるように、 シリコン単結晶インゴットをスライスする。 更に、 ラッピン グ、 エッチング、 鏡面研磨及ぴ洗浄などの表面処理を行い、 シリコン単結晶基板 1を準備する。 このとき、 シリコン単結晶基板 1の主表面 1 1にボイドが表れる ことにより、 該主表面 1 1には COP 1 00が形成される。
そして、シリコン単結晶基板 1の主表面 1 1にシリコンェピタキシャル層 2を 気相成長させる。 すると、 シリコン単結晶基板 1の主表面 1 1の COP 1 00は シリコンェピタキシャル層 2の表面に転写されないので、 COPに起因する LP D 1 0 1の発生を抑制することができる。
なお、 上記の実施の形態においては、 シリコン単結晶基板 1の主表面 1 1は、 [1 00] 軸に対して （1 00) 面から [01 1] 方向及び [0 1— 1] 方向に 傾斜するものとして説明したが、 [0 1 1] 方向及び [0— 1 1] 方向に傾斜し ても良いし、 [0— 1— 1]方向及ぴ [0— 1 1]方向に傾斜しても良いし、 [0 - 1 - 1] 方向及び [0 1— 1] 方向に傾斜しても良い。
<実施例 >
以下に、 実施例および比較例を挙げることにより、本発明をさらに具体的に説 明する。
<実施例 1 >
実施例 1では、 上記の角度 Θ及び角度 が
3' ≤ Θ≤ 3 0' 、 0° ≤φ≤ 1 5'
または 3 ≤ φ≤ 30' 、 0° ≤ θ≤ 1 5'
を満たし、 かつ、 COPを有するシリコン単結晶基板の主表面に、 シリコンェピ タキシャル層を気相成長させた。 なお、 用いたシリコン単結晶基板の直径は 20 0 mmである。
<比較例 >
比較例では、 上記の角度 0及ぴ角度 が
1 5' < θ≤40' 、 1 5' < ≤40'
を満たし、 かつ、 COPを有するシリコン単結晶基板の主表面に、 シリコンェピ タキシャル層を気相成長させた。 なお、 用いたシリコン単結晶基板の直径は 20 0 mmである。 以上の実施例 1及び比較例によつて製造されたシリコンェピタキシャルゥヱ 一ハの主表面、すなわちシリコンェピタキシャル層の表面で検出された LPDの 個数を図 5に示す。
この図に示されるように、 実施例では、 1枚のシリコンェピタキシャノレゥエー ハの主表面で検出された LP Dの個数が全て 100個以下であり、 LPDの個数 が全て 100個を越えている比較例と比べて少なかった。 つまり、 シリコン単結 晶基板の主表面の COPに起因する L P Dの発生を抑制することができた。 <実施例 2 >
主表面が [100]軸に対して （100) 面から [011]方向に角度 θ、 [0 — 11]方向に角度 φだけ傾斜した 3枚のシリコン単結晶基板 (No. 1〜N o . 3) を用意した。 これら 3枚のシリコン単結晶基板の角度 0及び角度 φの値を表 1に示す。
表 1
Figure imgf000010_0001
上記シリコン単結晶基板において COPを観察したところ、何れのシリコン単 結晶基板にも 1枚あたり 1000個以上の COPが発生していた。
これらシリコン単結晶基板の主表面にシリコンェピタキシャル層を気相成長 させてシリコンェピタキシャルゥエーハを製造したところ、何れのシリコンェピ タキシャルゥヱーハの主表面にも、 COPに起因する L P Dは全く発生しなかつ た。
ここで、角度 Θと角度 φとは等価であるので、上記の実施例 1， 2の結果から、 角度 Θ及び角度 が
0。，≤ 0≤ 5° 、 0° ≤φ≤15' または 0° ≤φ≤5° 、 0° ≤ θ≤ 15'
より好ましくは、
3' ≤ θ≤ 30 、 0° ≤ φ≤ 15
または 3' ≤ φ≤ 3 Ο' 、 0°
である場合に、シリコン単結晶基板の主表面の COPに起因する LPDの発生が 大幅に抑制されることが分かる。 産業上の利用可能性
本発明によれば、シリコン単結晶基板の主表面にシリコンェピタキシャル層を 気相成長させる際に、該主表面の COPがシリコンェピタキシャル層の表面へ転 写されることを防止することができる。 従って、 COPに起因する LPDの発生 を抑制することができる。 よって、本発明に係るシリコンェピタキシャルゥエー ハおよぴシリコンェピタキシャルゥエーハの製造方法は、 COPに起因する LP Dの発生を抑制する場合に適している。

Claims

請 求 の 範 囲
1. - 主表面に COPを有するシリコン単結晶基板と、該シリコン単結晶基板 の主表面に気相成長されたシリコンェピタキシャル層とを備え、
前記主表面は、 [1 00] 軸に対して （1 00) 面から [01 1] 方向または [0— 1一 1]方向に角度 0だけ傾斜するとともに、 [0 1— 1]方向または [0 — 1 1] 方向に角度 Φだけ傾斜し、 かつ、
前記角度 Θ及び前記角度 φの少なくとも一方が 0° 以上 1 5' 以下であるこ とを特徴とするシリコンェピタキシャルゥエーハ。
2. 前記角度 0及び前記角度 Φは、
0° ≤ 0≤ 5° 、 0° ≤φ≤ 1 5
または 0° ≤ φ≤ 5° 、 0° ≤ θ≤ 1 5'
を満たすことを特徴とする請求の範囲第 1項に記載のシリコンェピタキシャル ゥェーハ。
3. 前記角度 0及び前記角度 Φは、
3' ≤ Θ≤ 30' 、 0° ≤ φ≤ 1 5'
または 3' ≤ φ≤ 30' 、 0° ≤ 0 ^ 1 5'
を満たすことを特徴とする請求の範囲第 2項に記載のシリコンェピタキシャル ゥエーノヽ。
4. シリコン単結晶基板の主表面にシリコンェピタキシャル層を気相成長さ せる工程を有するシリコンェピタキシャルゥエーハの製造方法において、 前記主表面に COPを有するシリコン単結晶基板を用いる場合、 該主表面が [1 00] 軸に対して （1 00) 面から [01 1] 方向または [0— 1— 1] 方 向に角度 0だけ傾斜するとともに、 [0 1— 1] 方向または [0— 1 1] 方向に 角度 φだけ ί頃斜し、 かつ、
前記角度 0及び前記角度 Ψの少なくとも一方が 0° 以上 1 5' 以下であるシ リコン単結晶基板を用いることを特徴とするシリコンェピタキシャノレゥエーノ、 の製造方法。
5. 前記シリコン単結晶基板として、 前記角度 Θ及び前記角度 ψが、 0° ≤ 0≤5° 、 0° ≤φ≤15'
または 0° ≤φ≤5° 、 0°
を満たすシリコン単結晶基板を用いることを特徴とする請求項 4記載のシリコ ンェピタキシャルゥェーハの製造方法。
6. 前記シリコン単結晶基板として、 前記角度 Θ及ぴ前記角度 φが、
3/ ≤ Θ≤30' 、 0° ^φ^ΐ δ
または 3 ≤φ≤30' 、 0° ≤0≤ 1 5'
を満たすシリコン単結晶基板を用いることを特徴とする請求の範囲第 5項に記 載のシリコンェピタキシャルゥエーハの製造方法。
PCT/JP2004/004872 2003-05-15 2004-04-02 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 WO2004101867A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/556,429 US20060281283A1 (en) 2003-05-15 2004-04-02 Silicon epitaxial wafer, and silicon epitaxial wafer manufacturing method
EP04725526A EP1632591A1 (en) 2003-05-15 2004-04-02 Silicon epitaxial wafer, and silicon epitaxial wafer producing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-137727 2003-05-15
JP2003137727A JP2004339003A (ja) 2003-05-15 2003-05-15 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2004101867A1 true WO2004101867A1 (ja) 2004-11-25

Family

ID=33447264

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/004872 WO2004101867A1 (ja) 2003-05-15 2004-04-02 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Country Status (7)

Country Link
US (1) US20060281283A1 (ja)
EP (1) EP1632591A1 (ja)
JP (1) JP2004339003A (ja)
KR (1) KR20060016777A (ja)
CN (1) CN1791705A (ja)
TW (1) TW200500508A (ja)
WO (1) WO2004101867A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4508000B2 (ja) * 2005-06-22 2010-07-21 株式会社Ｓｕｍｃｏ エピタキシャル膜の製造方法
TWI402896B (zh) 2006-02-02 2013-07-21 Nippon Mining Co Substrate semiconductor growth substrate and epitaxial growth method
TWI298209B (en) * 2006-03-27 2008-06-21 Epistar Corp Semiconductor light-emitting device and method for fabricating the same
JP5023900B2 (ja) * 2006-09-05 2012-09-12 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ
JP4928494B2 (ja) * 2008-05-02 2012-05-09 信越化学工業株式会社 ペリクルおよびペリクルの製造方法
JP4934099B2 (ja) * 2008-05-22 2012-05-16 信越化学工業株式会社 ペリクルおよびペリクルの製造方法
JP5544986B2 (ja) 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法、及び貼り合わせｓｏｉウェーハ
US9129823B2 (en) * 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI)
JP6474048B2 (ja) * 2015-12-25 2019-02-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
DE102020000701A1 (de) * 2020-02-03 2021-08-05 Siltronic Ag Quarzglastiegel zur Herstellung von Siliciumkristallen und Verfahren zur Herstellung von Quarzglastiegel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226891A (ja) * 1986-03-28 1987-10-05 Shin Etsu Handotai Co Ltd 半導体装置用基板
JPH05347256A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 半導体装置用基板
JPH07172990A (ja) * 1993-12-20 1995-07-11 Nec Corp 半導体基板及び半導体装置
JP2004091234A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハとその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226891A (ja) * 1986-03-28 1987-10-05 Shin Etsu Handotai Co Ltd 半導体装置用基板
JPH05347256A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 半導体装置用基板
JPH07172990A (ja) * 1993-12-20 1995-07-11 Nec Corp 半導体基板及び半導体装置
JP2004091234A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハとその製造方法

Also Published As

Publication number Publication date
JP2004339003A (ja) 2004-12-02
CN1791705A (zh) 2006-06-21
TW200500508A (en) 2005-01-01
EP1632591A1 (en) 2006-03-08
US20060281283A1 (en) 2006-12-14
KR20060016777A (ko) 2006-02-22

Similar Documents

Publication Publication Date Title
JP5496007B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
WO2004101867A1 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US9145622B2 (en) Manufacturing method of silicon carbide single crystal
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP2006054428A (ja) ウェーハの製造方法
JP2008044078A (ja) サファイア基板の研磨方法
JP5212472B2 (ja) シリコンエピタキシャルウェーハの製造方法
TWI291724B (en) Semiconductor wafer and method of manufacturing the same
JP3888416B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JPWO2016136552A1 (ja) Ｃ面ＧａＮ基板
JP6722578B2 (ja) ＳｉＣウェハの製造方法
JPWO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
US20210062362A1 (en) Diamond crystal substrate, method for producing diamond crystal substrate, and method for homo-epitaxially growing diamond crystal
JP2009302140A (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP6319598B2 (ja) Ｒａｍｏ４基板およびその製造方法
US10350725B2 (en) RAMO4 substrate and manufacturing method thereof
WO2007088958A1 (ja) 化合物半導体成長用基板およびエピタキシャル成長方法
JP6647040B2 (ja) 種結晶、種結晶の製造方法、ＳｉＣインゴットの製造方法及びＳｉＣウェハの製造方法
US20200406420A1 (en) Method for polishing diamond crystal, and diamond crystal
US20080166891A1 (en) Heat treatment method for silicon wafer
JP2019147726A (ja) 窒化物結晶基板の製造方法、窒化物結晶基板および結晶成長用基板
EP3098839B1 (en) Method for transferring a layer from a single-crystal substrate
JP6319597B2 (ja) Ｒａｍｏ４基板およびその製造方法
JP5810762B2 (ja) Ｉｉｉ族窒化物結晶の成長方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006281283

Country of ref document: US

Ref document number: 10556429

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057021363

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048132518

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004725526

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057021363

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004725526

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10556429

Country of ref document: US

WWW Wipo information: withdrawn in national office

Ref document number: 2004725526

Country of ref document: EP