KR20190126076A - Ⅲ족 질화물 반도체 기판의 제조방법, ⅲ족 질화물 반도체 기판 및 벌크 결정 - Google Patents

Ⅲ족 질화물 반도체 기판의 제조방법, ⅲ족 질화물 반도체 기판 및 벌크 결정 Download PDF

Info

Publication number
KR20190126076A
KR20190126076A KR1020197025829A KR20197025829A KR20190126076A KR 20190126076 A KR20190126076 A KR 20190126076A KR 1020197025829 A KR1020197025829 A KR 1020197025829A KR 20197025829 A KR20197025829 A KR 20197025829A KR 20190126076 A KR20190126076 A KR 20190126076A
Authority
KR
South Korea
Prior art keywords
group iii
nitride semiconductor
iii nitride
layer
growth
Prior art date
Application number
KR1020197025829A
Other languages
English (en)
Other versions
KR102432065B1 (ko
Inventor
유지로 이시하라
히로키 고토
쇼이치 후다
도모히로 고바야시
히토시 사사키
Original Assignee
후루카와 기카이 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 기카이 긴조쿠 가부시키가이샤 filed Critical 후루카와 기카이 긴조쿠 가부시키가이샤
Publication of KR20190126076A publication Critical patent/KR20190126076A/ko
Application granted granted Critical
Publication of KR102432065B1 publication Critical patent/KR102432065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/06—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y10T428/219—Edge structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 포함하는 하지 기판을 서셉터에 고착시키는 고착공정(S10), 서셉터에 하지 기판을 고착시킨 상태에서, Ⅲ족 질화물 반도체층의 주면 상에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시켜 제1 성장층을 형성하는 제1 성장공정(S11), 서셉터, 하지 기판 및 제1 성장층을 포함하는 적층체를 냉각하는 냉각공정(S12), 및 서셉터에 하지 기판을 고착시킨 상태에서, 제1 성장층 위에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시켜 제2 성장층을 형성하는 제2 성장공정(S13)을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법을 제공한다.

Description

Ⅲ족 질화물 반도체 기판의 제조방법, Ⅲ족 질화물 반도체 기판 및 벌크 결정{METHOD FOR MANUFACTURING GROUP Ⅲ-NITRIDE SEMICONDUCTOR SUBSTRATE, GROUP Ⅲ-NITRIDE SEMICONDUCTOR SUBSTRATE, AND BULK CRYSTAL}
본 발명은 Ⅲ족 질화물 반도체 기판의 제조방법, Ⅲ족 질화물 반도체 기판 및 벌크 결정에 관한 것이다.
반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 포함하는 기판의 개발이 이루어지고 있다. 관련된 기술이 특허문헌 1에 개시되어 있다.
특허문헌 1에는 Ⅲ족 질화물 반도체로 구성된 층으로서, 주면의 법선이 [11－22]축으로부터 ＋c축방향으로 5도 이상 17도 이하의 범위에서 경사진 층을 갖는 기판이 개시되어 있다.
그의 제조방법으로서는, 주면이 소정의 면방위가 된 하지 기판(사파이어 기판, Ⅲ족 질화물 반도체 기판 등) 위에, MOCVD(metal organic chemical vapor deposition)법, 분자선 에피택시법, HVPE(Hydride Vapor Phase Epitaxy)법 등으로 Ⅲ족 질화물 반도체를 에피택셜 성장시킴으로써, 전술한 바와 같은 층을 형성하는 방법이 개시되어 있다. 그리고, HVPE법을 사용하면 후막 성장 가능하여 바람직한 것이 개시되어 있다.
그러나, 특허문헌 1은 MOCVD법을 사용하여 Ⅲ족 질화물 반도체를 성장시키는 실시예만을 개시하고 있고, HVPE법으로 Ⅲ족 질화물 반도체를 후막 성장시키는 실시예를 개시하고 있지 않다.
일본국 특허공개 제2016－12717호 공보
제조효율 향상 등을 위해, 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체를 후막(厚膜) 성장시키는 것이 요망된다. 성장속도가 충분하지 않은 MOCVD법의 경우, 이를 실현하는 것은 어렵다. 또한, 본 발명자들은 HVPE법을 사용하는 수단을 검토한 결과, 다음과 같은 과제를 새롭게 발견하였다.
HVPE법으로 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체를 연속적으로 성장시켜 후막화한 경우, 성장시킨 Ⅲ족 질화물 반도체의 층이 깨어지기 쉽다. 이러한 경우, 충분한 크기의 구경을 확보할 수 없는 등의 문제가 발생한다.
본 발명은 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체를 성장시키기 위한 새로운 기술을 제공하는 것을 과제로 한다.
본 발명에 의하면,
반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 포함하는 하지(下地) 기판을 서셉터에 고착시키는 고착공정,
상기 서셉터에 상기 하지 기판을 고착시킨 상태에서, 상기 Ⅲ족 질화물 반도체층의 상기 주면 상에 HVPE(Hydride Vapor Phase Epitaxy)법으로 Ⅲ족 질화물 반도체를 성장시켜서 제1 성장층을 형성하는 제1 성장공정,
상기 제1 성장공정 후, 상기 서셉터, 상기 하지 기판 및 상기 제1 성장층을 포함하는 적층체를 냉각하는 냉각공정, 및
상기 냉각공정 후, 상기 서셉터에 상기 하지 기판을 고착시킨 상태에서, 상기 제1 성장층 위에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시켜 제2 성장층을 형성하는 제2 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법이 제공된다.
또한, 본 발명에 의하면,
반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 포함하고,
상기 Ⅲ족 질화물 반도체층의 최대 직경은 Φ50 ㎜ 이상이고, 상기 Ⅲ족 질화물 반도체층의 두께는 100 ㎛ 이상인 Ⅲ족 질화물 반도체 기판이 제공된다.
또한, 본 발명에 의하면,
Ⅲ족 질화물 반도체의 단결정으로 구성되고, 반극성면을 주면으로 하며, 최대 직경은 Φ50 ㎜ 이상이고, 두께가 600 ㎛ 이상인 층을 포함하는 벌크 결정이 제공된다.
본 발명에 의하면, 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체를 성장시키기 위한 새로운 기술이 실현된다.
전술한 목적 및 기타 목적, 특징 및 이점은 아래에 기술하는 바람직한 실시형태, 및 그것에 부수되는 아래의 도면에 의해 더욱 명확해진다.
도 1은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 플로차트이다.
도 2는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 다른 일례를 나타내는 플로차트이다.
도 3은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 플로차트이다.
도 4는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 특징을 설명하기 위한 모식도이다.
도 5는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 특징을 설명하기 위한 모식도이다.
도 6은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 특징을 설명하기 위한 모식도이다.
도 7은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 얻어지는 구조체 일례의 화상이다.
도 8은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 얻어지는 구조체 일례의 화상이다.
도 9는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 얻어지는 구조체 일례의 화상이다.
도 10은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 얻어지는 구조체 일례의 화상이다.
도 11은 제1 성장층의 표면을 실체 현미경으로 관찰한 화상이다.
도 12는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 얻어지는 구조체 일례의 화상이다.
아래에 본 발명의 Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법의 실시형태에 대해서 도면을 사용해서 설명한다. 또한, 도면은 어디까지나 발명의 구성을 설명하기 위한 개략도로, 각 부재의 크기, 형상, 수, 다른 부재의 크기의 비율 등은 도시하는 것에 한정되지 않는다.
도 1의 플로차트는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타낸다. 도시하는 바와 같이, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법은 고착공정(S10), 제1 성장공정(S11), 냉각공정(S12) 및 제2 성장공정(S13)을 이 순서로 행한다.
도 2의 플로차트는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 다른 일례를 나타낸다. 당해 예는 제2 성장공정(S13) 후에 분리공정(S14)을 행하는 점에서, 도 1의 예와 다르다.
아래에 도 1 및 도 2의 플로차트와 도 3의 공정도를 사용하여 각 공정을 설명한다.
도 1 및 도 2에 나타내는 고착공정(S10)에서는, 하지 기판을 서셉터에 고착시킨다. 예를 들면 도 3(1)에 나타내는 바와 같은 하지 기판(10)을, 도 3(2)에 나타내는 바와 같이 서셉터(20)에 고착시킨다.
먼저, 하지 기판(10)에 대해서 설명한다. 하지 기판(10)은 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층(12)을 포함한다. Ⅲ족 질화물 반도체층(12)은 예를 들면 GaN층이다.
하지 기판(10)은 Ⅲ족 질화물 반도체층(12) 이외의 층을 포함하는 적층체여도 되고, Ⅲ족 질화물 반도체층(12)만의 단층이어도 된다. 적층체의 예로서는, 예를 들면 도 3(1)에 나타내는 바와 같이, 사파이어 기판(11), 버퍼층(도면 중, 생략) 및 Ⅲ족 질화물 반도체층(12)을 이 순서로 적층한 적층체가 예시되는데, 이것에 한정되지 않는다. 예를 들면 사파이어 기판(11)을 다른 이종 기판으로 변경해도 된다. 또한, 버퍼층을 포함하지 않아도 된다. 또한, 그 밖의 층을 포함해도 된다.
반극성면은 극성면 및 무극성면 이외의 면이다. Ⅲ족 질화물 반도체층(12)의 주면(도면 중, 노출되어 있는 면)은 ＋c 측의 반극성면(Ga극성 측의 반극성면：밀러 지수(hkml)로 표시되며, l이 0보다 큰 반극성면)이어도 되고, －c 측의 반극성면(N극성 측의 반극성면：밀러 지수(hkml)로 표시되며, l이 0 미만인 반극성면)이어도 된다.
하지 기판(10)의 제조방법은 특별히 제한되지 않고, 모든 기술을 채용할 수 있다. 예를 들면 소정의 면방위가 된 사파이어 기판(11) 상에 버퍼층을 매개로 MOCVD법으로 Ⅲ족 질화물 반도체를 에피택셜 성장시킴으로써 Ⅲ족 질화물 반도체층(12)을 형성해도 된다. 이 경우, 사파이어 기판(11) 주면의 면방위나, 버퍼층을 형성하기 전의 사파이어 기판(11)에 대해 행하는 열처리 시의 질화처리 유무나, 버퍼층을 형성할 때의 성장 조건이나, Ⅲ족 질화물 반도체층(12)을 형성할 때의 성장 조건이나, 사파이어 기판(11)의 주면 상에 금속 함유 가스(예：트리메틸알루미늄, 트리에틸알루미늄)를 공급하여 금속막 및 탄화 금속막을 형성하는 처리나, 버퍼층이나 Ⅲ족 질화물 반도체층(12)을 형성할 때의 성장 조건 등을 조정함으로써, 주면이 N극성 측 및 Ga극성 측 중 어느 하나의 목적하는 반극성면을 노출시킬지를 조정할 수 있다.
하지 기판(10)의 제조방법의 그 밖의 예로서, c면 성장시켜 얻어진 Ⅲ족 질화물 반도체층을 가공하여(예：슬라이스 등), 목적하는 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층(하지 기판(10))을 얻어도 된다. 그 밖에, 특허문헌 1에 개시된 기술을 채용해도 된다.
Ⅲ족 질화물 반도체층(12)의 최대 직경은 예를 들면 Φ50 ㎜ 이상 Φ6인치 이하이다. Ⅲ족 질화물 반도체층(12)의 두께는 예를 들면 50 ㎚ 이상 500 ㎛ 이하이다. 사파이어 기판(11)의 직경은 예를 들면 Φ50 ㎜ 이상 Φ6인치 이하이다. 사파이어 기판(11)의 두께는 예를 들면 100 ㎛ 이상 10 ㎜ 이하이다.
다음으로, 서셉터(20)에 대해서 설명한다. 서셉터(20)는 제1 성장공정(S11)이나 제2 성장공정(S13)에서의 가열로 휠 수 있는 하지 기판(10)의 당해 휘는 힘으로 변형되지 않는 특성 등을 갖는다. 이러한 서셉터(20)의 예로서, 카본 서셉터, 실리콘 카바이드 코트 카본 서셉터, 보론 나이트라이드 코트 카본 서셉터, 석영 서셉터 등이 예시되는데 이들에 한정되지 않는다.
다음으로, 하지 기판(10)을 서셉터(20)에 고착시키는 방법에 대해서 설명한다. 본 실시형태에서는 도 3(2)에 나타내는 바와 같이, 하지 기판(10)의 이면(사파이어 기판(11)의 이면)을 서셉터(20)의 면에 고착한다. 이것에 의해, 하지 기판(10)의 변형을 억제한다. 고착하는 방법으로서는, 제1 성장공정(S11)이나 제2 성장공정(S13)에서의 가열이나, 당해 가열로 휠 수 있는 하지 기판(10)의 당해 휘는 힘 등에 의해 박리되지 않는 방법이 요구된다. 예를 들면 알루미나계, 카본계, 지르코니아계, 실리카계, 나이트라이드계 등의 접착제를 사용하여 고착하는 방법이 예시된다.
도 1 및 도 2로 돌아가, 고착공정(S10) 후의 제1 성장공정(S11)에서는, 도 3(3)에 나타내는 바와 같이, 서셉터(20)에 하지 기판(10)을 고착시킨 상태에서, Ⅲ족 질화물 반도체층(12)의 주면 상에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시킨다. 이것에 의해, 단결정의 Ⅲ족 질화물 반도체로 구성된 제1 성장층(30)을 형성한다. 예를 들면 아래의 성장 조건에서 GaN을 에피택셜 성장시켜 GaN층(제1 성장층(30))을 형성한다.
성장온도：900℃~1100℃
성장시간：1 h~50 h
V／Ⅲ비：1~20
성장 막두께：100 ㎛~10 ㎜
제1 성장공정(S11)에서는, 서셉터(20), 하지 기판(10) 및 제1 성장층(30)을 포함하는 적층체의 측면을 따라, 다결정의 Ⅲ족 질화물 반도체가 형성된다. 다결정의 Ⅲ족 질화물 반도체는 상기 적층체 측면의 전부 또는 대부분에 부착된다. 부착된 다결정의 Ⅲ족 질화물 반도체는 서로 연결되어 고리 형상이 된다. 그리고, 상기 적층체는 고리 형상 다결정의 Ⅲ족 질화물 반도체의 내부에서 홀드된다.
또한, 제1 성장공정(S11)에서는, 상기 적층체의 측면에 더하여 서셉터(20)의 이면에도 다결정의 Ⅲ족 질화물 반도체가 형성될 수 있다. 다결정의 Ⅲ족 질화물 반도체는 상기 적층체의 측면 및 서셉터(20) 이면의 전부 또는 대부분에 부착된다. 부착된 다결정의 Ⅲ족 질화물 반도체는 서로 연결되어 컵 형상이 된다. 그리고, 상기 적층체는 컵 형상의 다결정의 Ⅲ족 질화물 반도체의 내부에서 홀드된다.
도 1 및 도 2로 돌아가, 제1 성장공정(S11) 후의 냉각공정(S12)에서는, 서셉터(20), 하지 기판(10) 및 제1 성장층(30)을 포함하는 적층체를 냉각한다. 여기에서의 냉각의 목적은, 제1 성장층(30)과 사파이어 기판(11)의 선팽창계수 차에 기인하여 발생하는 변형(응력)을 이용하여 제1 성장층(30)에 크랙을 발생시킴으로써 응력을 완화시키는 것이다. 제2 성장공정(S13) 전에 응력을 완화시키고 있는 것이 요망된다. 당해 목적을 달성할 수 있으면, 그 냉각의 방법은 특별히 제한되지 않는다. 예를 들면 제1 성장공정(S11) 후, 상기 적층체를 HVPE장치 밖으로 일단 꺼내 실온까지 냉각해도 된다.
도 3(3)에 나타내는 바와 같이, 냉각공정(S12) 후의 제1 성장층(30)에는 크랙(금, 균열 등)(31)이 존재한다. 크랙(31)은 도시하는 바와 같이, 제1 성장층(30)의 표면에 존재해도 된다. 또한, 크랙(31)은 제1 성장공정(S11) 사이에 발생한 것이어도 되고, 냉각공정(S12) 사이에 발생한 것이어도 된다.
도 1 및 도 2로 돌아가, 냉각공정(S12) 후의 제2 성장공정(S13)에서는 도 3(4)에 나타내는 바와 같이, 서셉터(20)에 하지 기판(10)을 고착시킨 상태에서, 제1 성장층(30) 위에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시킨다. 이것에 의해, 단결정의 Ⅲ족 질화물 반도체로 구성된 제2 성장층(40)을 형성한다. 예를 들면 아래의 성장 조건에서 GaN을 에피택셜 성장시켜 GaN층(제2 성장층(40))을 형성한다. 제1 성장층(30)을 형성하기 위한 성장 조건과 제2 성장층(40)을 형성하기 위한 성장 조건은 동일해도 되고, 상이해도 된다.
성장온도：900℃~1100℃
성장시간：1 h~50 h
V／Ⅲ비：1~20
성장 막두께：100 ㎛~10 ㎜
제2 성장공정(S13)에서는, 제1 성장공정(S11)에서 형성된 고리 형상의 다결정의 Ⅲ족 질화물 반도체를 남긴 상태에서, 제1 성장층(30) 위에 제2 성장층(40)을 형성한다. 고리 형상의 다결정의 Ⅲ족 질화물 반도체를 남기는 목적은, 크랙(31)에 기인하여 복수의 부분으로 분리할 수 있는 제1 성장층(30)을 바깥쪽 둘레로부터 홀드함으로써, 당해 분리를 억제하는 것이다. 제1 성장층(30)이 복수의 부분으로 분리되어 버리면, 복수의 부분마다의 면방위 어긋남이나, 핸들링성, 작업성 등이 나빠진다. 또한, 일부 부품이 없어지거나, 산산조각이 되거나 함으로써, 원래의 형상을 재현할 수 없게 될 우려도 있다. 본 실시형태에 의하면 면방위 어긋남이나 분리를 억제할 수 있기 때문에, 당해 문제를 억제할 수 있다.
또한, 제1 성장공정(S11)에서 형성된 다결정의 Ⅲ족 질화물 반도체 전부를 그대로 남겨도 되는데, 상기 목적을 실현할 수 있으면 되고, 반드시 제1 성장공정(S11)에서 형성된 다결정의 Ⅲ족 질화물 반도체 전부를 남기지 않아도 된다. 즉, 다결정의 Ⅲ족 질화물 반도체 일부를 제거해도 된다.
제2 성장공정(S13)에 있어서도, 다결정의 Ⅲ족 질화물 반도체가 형성된다. 다결정의 Ⅲ족 질화물 반도체는 서셉터(20), 하지 기판(10), 제1 성장층(30) 및 제2 성장층(40)을 포함하는 적층체의 측면이나, 서셉터(20)의 이면을 따라 형성될 수 있다.
또한, 제2 성장공정(S13)에서는, 크랙(31)이 존재하는 제1 성장층(30)의 표면 상에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시켜 제2 성장층(40)을 형성한다. 이 경우, 성장면(제1 성장층(30)의 표면)은 크랙(31) 부분에 있어서 불연속이 된다. 크랙(31)을 경계로 서로 나뉜 제1 표면 영역 및 제2 표면 영역 각각으로부터 성장된 Ⅲ족 질화물 반도체는 성장이 진행되면 서로 접합하여 일체화된다.
도 2로 돌아가, 제2 성장공정(S13) 후의 분리공정(S14)에서는, 제1 성장층(30) 및 제2 성장층(40) 중 적어도 한쪽을 갖는 Ⅲ족 질화물 반도체 기판을 서셉터(20)로부터 분리한다. 예를 들면 서셉터(20), 하지 기판(10), 제1 성장층(30) 및 제2 성장층(40)을 포함하는 적층체를 슬라이스하여, 제1 성장층(30) 및 제2 성장층(40) 중 적어도 한쪽을 갖는 Ⅲ족 질화물 반도체 기판을 꺼내도 된다. 그 밖에, 서셉터(20) 측으로부터의 연삭, 연마나, 서셉터(20)의 연소, 분해, 용해 등의 방법으로 Ⅲ족 질화물 반도체 기판을 꺼내도 된다.
Ⅲ족 질화물 반도체 기판은 제1 성장층(30)의 일부 또는 전부로만 이루어져도 되고, 제2 성장층(40)의 일부 또는 전부로만 이루어져도 되며, 제1 성장층(30)의 일부 또는 전부와 제2 성장층(40)의 일부 또는 전부로만 이루어져도 된다.
이상 설명한 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 갖는 Ⅲ족 질화물 반도체 기판을 제조할 수 있다. Ⅲ족 질화물 반도체 기판은 분리공정(S14)에서 꺼내진 Ⅲ족 질화물 반도체 기판이어도 되고, 제2 성장공정(S13) 후, 분리공정(S14) 전의 서셉터(20), 하지 기판(10), 제1 성장층(30) 및 제2 성장층(40)을 포함하는 적층체여도 된다.
다음으로, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 효과, 및 당해 제조방법으로 제조된 본 실시형태의 Ⅲ족 질화물 반도체 기판의 특징을 설명한다.
본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 응력을 완화시킨 제1 성장층(30) 위에 반도체를 에피택셜 성장시켜 제2 성장층(40)을 형성할 수 있다(제2 성장공정(S13)). 이 때문에, 응력을 완화시키지 않고 제1 성장층(30)을 후막화하여 동등한 두께로 한 경우에 비해 제2 성장층(40)에 크랙이나 깨어짐이 발생하기 어렵다.
이 때문에, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 반극성면을 주면으로 하고, 또한 충분한 구경의 Ⅲ족 질화물 반도체를 후막 성장시키는 것이 가능해진다. 결과, 제1 성장층(30) 및 제2 성장층(40)을 포함하는 벌크 결정이 얻어진다. 예를 들면 제2 성장층(40)의 막두께는 500 ㎛ 이상 20 ㎜ 이하이고, 그의 최대 구경은 Φ50 ㎜ 이상 Φ6인치 이하이다. 또한, 제1 성장층(30)의 막두께는 100 ㎛ 이상 10 ㎜ 이하이다. 제1 성장층(30)과 제2 성장층(40)을 합하면, 그 막두께는 600 ㎛ 이상 30 ㎜ 이하가 된다. 제2 성장층(40)의 표면은 요철이 되어 있으며, m면계 패싯(facet)이 존재한다.
전술한 바와 같이 충분한 구경 및 충분한 막두께의 벌크 결정을 제조할 수 있는 본 실시형태에 의하면, 당해 벌크 결정으로부터 일부(Ⅲ족 질화물 반도체층)를 잘라내거나 함으로써(분리공정(S14)), 반극성면을 주면으로 하고, 또한 충분한 구경 및 두께를 갖는 Ⅲ족 질화물 반도체 기판을 효율적으로 제조할 수 있다. 예를 들면 Ⅲ족 질화물 반도체층의 최대 직경은 Φ50 ㎜ 이상 Φ6인치 이하이고, Ⅲ족 질화물 반도체층의 두께는 100 ㎛ 이상 10 ㎜ 이하이다.
또한, 응력을 완화시킬 때 제1 성장층(30)에는 크랙(31)이 발생한다. 그리고, 이러한 제1 성장층(30) 위에 성장되는 제2 성장층(40)은 크랙(31)을 경계로 서로 나뉜 제1 성장층(30)의 제1 표면 영역 및 제2 표면 영역 각각으로부터 성장된 결정이 서로 접합함으로써 형성된다. 여기서, 제1 표면 영역 및 제2 표면 영역의 계면 상에는 전위가 생길 수 있다. 그리고, 제1 표면 영역 및 제2 표면 영역의 면방위가 어긋나 있으면, 상기 계면 상의 전위가 증가한다. 본 실시형태에서는 고리 형상의 다결정의 Ⅲ족 질화물 반도체에 의해 제1 성장층(30)을 바깥쪽 둘레로부터 홀드한다. 이 때문에, 상기 면방위의 어긋남을 억제할 수 있다. 결과, 상기 계면 상에 있어서의 전위 증가를 억제할 수 있다.
또한, 하지 기판(10)을 서셉터(20)로 구속한 상태에서 제1 성장공정(S11), 냉각공정(S12)을 행하는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 당해 구속이 없는 상태에서 동일한 처리를 행하는 경우에 비해, 제1 성장층(30)에 발생하는 크랙(31)의 수를 줄일 수 있다.
또한, 하지 기판(10) 및 제1 성장층(30)을 포함하는 적층체를 서셉터(20)로 구속한 상태에서 제2 성장공정(S13)을 행하는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 당해 구속이 없는 상태에서 동일한 처리를 행하는 경우에 비해, 제1 성장층(30)이나 제2 성장층(40)에 발생하는 크랙의 수를 줄이는 것, 분리되는 것을 억제할 수 있다.
이상으로부터, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 반극성면을 주면으로 하고, 대구경의 Ⅲ족 질화물 반도체 기판이 실현된다.
또한, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 도 4(1) 및 (2)에 나타내는 바와 같이, 단결정으로 구성된 제1 부분(51)과, 다결정으로 구성된 제2 부분(52)으로 구성된 Ⅲ족 질화물 반도체층을 갖는 Ⅲ족 질화물 반도체 기판(50)을 제조할 수 있다. 도 4(1) 및 (2)는 Ⅲ족 질화물 반도체 기판(50)의 평면도로, 주면이 나타내어져 있다.
제2 부분(52)은 제1 부분(51)의 바깥쪽 둘레에 부착되어 있다. 제2 부분(52)은 고리 형상이 되어, 그 내부에 제1 부분(51)을 홀드한다. 제2 부분(52)은 도 4(1)에 나타내는 바와 같이 랜덤으로 부착된 상태 그대로여도 되고, 도 4(2)에 나타내는 바와 같이 연마나 연삭 등에 의해 정리되어도 된다.
이러한 본 실시형태의 Ⅲ족 질화물 반도체 기판(50)에 의하면, 제2 부분(52)에 의해 직경을 늘릴 수 있다. 결과, 핸들링성과 작업성이 향상되고, 또한, Ⅲ족 질화물 반도체 기판(50)을 종(種)기판으로서 이용할 때, 단결정으로 구성된 제1 부분(51)의 성장면적을 크게 확보할 수 있다. 예를 들면 제1 부분(51)의 최대 직경은 Φ50 ㎜ 이상 Φ6인치 이하이고, 제1 부분(51) 및 제2 부분(52)을 갖는 Ⅲ족 질화물 반도체층의 최대 직경은 Φ51 ㎜ 이상 Φ6.5인치 이하이다.
또한, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 도 5 및 도 6에 나타내는 바와 같이, 결정축의 방향이 서로 다른 복수의 부분을 포함하는 Ⅲ족 질화물 반도체층을 갖는 Ⅲ족 질화물 반도체 기판(50)이 제조된다. 도 6은 도 5의 A－A'의 단면도이다. 도시하는 영역 A 및 영역 B 각각은 크랙(31)을 경계로 서로 나뉜 제1 성장층(30)의 제1 표면 영역 및 제2 표면 영역 각각으로부터 성장된 부분이다.
영역 A 및 영역 B의 결정은 제1 성장층(30)의 제1 표면 영역 및 제2 표면 영역 사이의 결정축의 어긋남(크랙(31)에 기인하는 어긋남) 등에 기인하여 결정축의 방향이 서로 다르다. 도시하는 영역 A의 결정축의 방향 Y와 영역 B의 결정축의 방향 Z는 동일한 결정축의 방향을 나타내고 있다. 당해 특징은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 제조된 Ⅲ족 질화물 반도체 기판(50)에 나타나는 특징이다. 또한, 전술한 바와 같이, 본 실시형태에서는 제1 성장층(30)을 바깥쪽 둘레로부터 홀드하는 고리 형상의 다결정의 Ⅲ족 질화물 반도체의 존재에 의해 면방위의 어긋남을 억제할 수 있다. 결과, 영역 A의 결정축의 방향 Y와 영역 B의 결정축의 방향 Z가 이루는 각을 2°이하로 억제할 수 있다.
또한, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 분리공정(S14)에서의 분리 방법을 조정함으로써, 제1 성장공정(S11)에서 형성된 제1 성장층(30)의 일부 또는 전부와, 제2 성장공정(S13)에서 형성된 제2 성장층(40)의 일부 또는 전부를 포함하는 Ⅲ족 질화물 반도체 기판(50)을 제조할 수 있다.
당해 Ⅲ족 질화물 반도체 기판(50)은 제1 성장층(30)의 일부 또는 전부와, 제2 성장층(40)의 일부 또는 전부가 적층된 상태가 되어 있다. 그리고, 제1 성장층(30)과 제2 성장층(40)의 계면은 요철이 되어 있으며, 계면에는 m면계 패싯이 존재한다. 당해 특징은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 제조된 Ⅲ족 질화물 반도체 기판(50)에 나타나는 특징이다.
또한, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 분리공정(S14)에 있어서 제2 성장층(40)의 표면을 남기고 Ⅲ족 질화물 반도체 기판(50)을 잘라냄으로써, 제2 성장층(40)의 표면의 특징을 구비하는 Ⅲ족 질화물 반도체 기판(50)을 얻을 수 있다. 전술한 바와 같이, 제2 성장층(40)의 표면은 요철이 되어 있으며, m면계 패싯이 존재한다. 이 때문에, 당해 Ⅲ족 질화물 반도체 기판(50)의 표면도 요철이 되어 있으며, m면계 패싯이 존재한다.
＜실시예＞
다음으로 실시예를 나타낸다. 먼저, 직경이 Φ4인치이고, 주면의 면방위가 m면의 사파이어 기판(11) 위에 버퍼층을 매개로 MOCVD법으로 Ⅲ족 질화물 반도체층(GaN층)(12)을 형성한 하지 기판(10)을 준비하였다. Ⅲ족 질화물 반도체층(12) 주면의 면방위는 (－1－12－3), 최대 직경은 Φ4인치, 두께는 15 ㎛였다.
다음으로, 당해 하지 기판(10)을 카본 서셉터(서셉터(20))에 고착하였다(고착공정(S10)). 구체적으로는, 알루미나계 접착제를 사용하여 사파이어 기판(11)의 이면을 카본 서셉터의 주면에 첩합하였다. 카본 서셉터에 고착한 하지 기판(10)을 Ⅲ족 질화물 반도체층(12) 측에서 관찰한 모습을 도 7에 나타낸다.
다음으로, 카본 서셉터에 하지 기판(10)을 고착시킨 상태에서, Ⅲ족 질화물 반도체층(12)의 주면 상에 HVPE법으로 Ⅲ족 질화물 반도체(GaN)를 성장시켰다(제1 성장공정(S11)). 이것에 의해, 단결정의 Ⅲ족 질화물 반도체로 구성된 제1 성장층(GaN층)(30)을 형성하였다. 성장 조건은 아래와 같다.
성장온도：1040℃
성장시간：15시간
V／Ⅲ비：10
성장 막두께：4.4 ㎜
다음으로, 카본 서셉터, 하지 기판(10) 및 제1 성장층(30)을 포함하는 적층체를 HVPE장치에서 꺼내 실온까지 냉각하였다(냉각공정(S12)). 냉각 후의 적층체를 제1 성장층(30) 측에서 관찰한 모습을 도 8에 나타낸다. 바깥쪽 둘레를 따라 다결정의 Ⅲ족 질화물 반도체가 부착되어 있는 것, 또한 이들이 서로 연결되어 고리 형상이 되고, 그 내부에 상기 적층체를 홀드하고 있는 것을 알 수 있다. 흰 점선은 화상에 추기한 것으로, 하지 기판(10)의 위치를 나타내고 있다. 또한, 도면으로는 알기 어려우나, 제1 성장층(30)의 표면에는 크랙(31)이 존재하였다. 크랙(31)의 존재는 별도로 나타낸다.
다음으로, 카본 서셉터에 하지 기판(10)을 고착시키고, 또한 다결정의 Ⅲ족 질화물 반도체를 남긴 상태에서, 크랙(31)이 존재하는 제1 성장층(30)의 주면 상에 HVPE법으로 Ⅲ족 질화물 반도체(GaN)를 성장시켰다(제2 성장공정(S13)). 이것에 의해, 단결정의 Ⅲ족 질화물 반도체로 구성된 제2 성장층(GaN층)(40)을 형성하였다. 성장 조건은 아래와 같다.
성장온도：1040℃
성장시간：14시간
V／Ⅲ비：10
성장 막두께：3.0 ㎜(제1 성장층(30)과 제2 성장층(40)의 합계 막두께는 7.4 ㎜)
카본 서셉터, 하지 기판(10), 제1 성장층(30) 및 제2 성장층(40)을 포함하는 적층체를 제2 성장층(40) 측에서 관찰한 모습을 도 9에 나타낸다. 또한, 도 12에 당해 적층체를 비스듬하게 위쪽방향에서 관찰한 모습을 나타낸다.
바깥쪽 둘레를 따라 다결정의 Ⅲ족 질화물 반도체가 부착되어 있는 것, 또한, 이들이 서로 연결되어 고리 형상이 되고, 그 내부에 상기 적층체를 홀드하고 있는 것을 알 수 있다. 또한, 도 8과 비교하면, 다결정의 Ⅲ족 질화물 반도체가 증가해 있는 것을 알 수 있다. 또한, 다결정의 Ⅲ족 질화물 반도체가 당해 적층체의 이면 측까지 연결되어 컵 형상이 되어 있는 것, 또한, 그 내부에 상기 적층체를 홀드하고 있는 것을 알 수 있다. 또한, 도시하고 있지 않지만, 제1 성장공정(S11) 후에 있어서도, 도 12와 같이, 다결정의 Ⅲ족 질화물 반도체는 컵 형상이 되고, 그 내부에 상기 적층체를 홀드하고 있었다.
제2 성장층(40)의 최대 직경은 대략 Φ4인치였다. 또한, 제2 성장층(40)과, 그의 바깥쪽 둘레를 따른 다결정의 Ⅲ족 질화물 반도체를 포함하는 면의 최대 직경은 대략 130 ㎜였다. 또한, 제2 성장층(40)에 깨어짐은 발생해 있지 않았다.
다음으로, 제2 성장층(40)을 슬라이스하여 복수의 Ⅲ족 질화물 반도체 기판(50)을 꺼냈다. 도 10에 꺼낸 복수의 Ⅲ족 질화물 반도체 기판(50) 각각을 주면(반극성면) 측에서 관찰한 모습을 나타낸다. 「No.4」가 가장 제1 성장층(30) 측에서 꺼낸 Ⅲ족 질화물 반도체 기판(50)이고, No.3, No.2, No.1의 순으로 제1 성장층(30)에서 멀어진다. 도면 중 세로방향으로 전술한 접합선(크랙)이 존재하는 것을 알 수 있다. 그리고, No.1 내지 4를 관찰하면, 제1 성장층(30)에서 멀어짐에 따라, 당해 접합선이 감소하고, 또한 작아지는 것을 알 수 있다. 또한, No.1에 있어서는 크랙을 명시하기 위해 크렉을 따라 선을 긋는 가공을 행하고 있다.
다음으로, 도 11에 냉각공정(S12) 후에 제1 성장층(30)의 표면을 실체 현미경으로 관찰한 모습을 나타낸다. 도면에는 도면 중 아래에서 위를 향하여 뻗는 복수의 요철 형상물이 나타내어져 있다. 요철 형상물이 갖는 복수의 노출면 중, 도면 중 아래에서 위를 향하여 뻗는 측면이 주로 (0－11－2)면 및 (－101－2)면을 포함하는, m면계 패싯(m면으로부터 c축방향으로 0부터 ±90°의 범위에서 형성되는 면방위의 패싯)으로 구성되는 패싯면이다. 당해 화상으로부터, 제1 성장층(30)의 표면에는 m면계 패싯면이 존재하는 것, 즉 제1 성장층(30)과 제2 성장층(40)의 계면에 m면계 패싯면이 존재하는 것을 확인할 수 있었다.
아래에 참고형태의 예를 부기한다.
1. 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 포함하는 하지 기판을 서셉터에 고착시키는 고착공정,
상기 서셉터에 상기 하지 기판을 고착시킨 상태에서, 상기 Ⅲ족 질화물 반도체층의 상기 주면 상에 HVPE(Hydride Vapor Phase Epitaxy)법으로 Ⅲ족 질화물 반도체를 성장시켜 제1 성장층을 형성하는 제1 성장공정,
상기 제1 성장공정 후, 상기 서셉터, 상기 하지 기판 및 상기 제1 성장층을 포함하는 적층체를 냉각하는 냉각공정, 및
상기 냉각공정 후, 상기 서셉터에 상기 하지 기판을 고착시킨 상태에서, 상기 제1 성장층 위에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시켜 제2 성장층을 형성하는 제2 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
2. 1에 기재된 Ⅲ족 질화물 반도체 기판층의 제조방법에 있어서,
상기 제2 성장공정 후, 상기 제1 성장층 및 상기 제2 성장층의 적어도 한쪽을 갖는 Ⅲ족 질화물 반도체 기판을 상기 서셉터로부터 분리하는 분리공정을 추가로 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
3. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판층의 제조방법에 있어서,
상기 냉각공정 후의 상기 제1 성장층에는 크랙이 존재하고,
상기 제2 성장공정에서는 크랙이 존재하는 상기 제1 성장층의 표면 상에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시켜 상기 제2 성장층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
4. 1 내지 3 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 고착공정에서는 접착제를 사용하여 상기 하지 기판을 상기 서셉터에 고착시키는 Ⅲ족 질화물 반도체 기판의 제조방법.
5. 1 내지 4 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 제1 성장공정에서는 상기 서셉터, 상기 하지 기판 및 상기 제1 성장층을 포함하는 적층체의 측면을 따라 고리 형상의 다결정의 Ⅲ족 질화물 반도체가 형성되고,
상기 제2 성장공정에서는 상기 고리 형상의 다결정의 Ⅲ족 질화물 반도체를 남긴 상태에서, 상기 제1 성장층 위에 상기 제2 성장층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
6. 1 내지 5 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 하지 기판은 사파이어 기판과 상기 Ⅲ족 질화물 반도체층을 포함하는 Ⅲ족 질화물 반도체 기판의 제조방법.
7. 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 포함하고,
상기 Ⅲ족 질화물 반도체층의 최대 직경은 Φ50 ㎜ 이상이며, 상기 Ⅲ족 질화물 반도체층의 두께는 100 ㎛ 이상인 Ⅲ족 질화물 반도체 기판.
8. 7에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 Ⅲ족 질화물 반도체층은 결정축의 방향이 서로 다른 복수의 부분을 포함하는 Ⅲ족 질화물 반도체 기판.
9. 7 또는 8에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 Ⅲ족 질화물 반도체층은 단결정으로 구성된 제1 부분과, 다결정으로 구성되어 상기 제1 부분의 바깥쪽 둘레에 부착되어 있는 제2 부분을 갖는 Ⅲ족 질화물 반도체 기판.
10. 7 내지 9 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 Ⅲ족 질화물 반도체층은 제1 Ⅲ족 질화물 반도체층과 제2 Ⅲ족 질화물 반도체층이 적층되어 있고,
상기 제1 Ⅲ족 질화물 반도체층과 상기 제2 Ⅲ족 질화물 반도체층의 계면은 요철이 되어 있으며, 상기 계면에 m면계 패싯이 존재하는 Ⅲ족 질화물 반도체 기판.
11. 7 내지 9 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 Ⅲ족 질화물 반도체층의 표면은 요철이 되어 있으며, 상기 표면에 m면계 패싯이 존재하는 Ⅲ족 질화물 반도체 기판.
12. Ⅲ족 질화물 반도체의 단결정으로 구성되고, 반극성면을 주면으로 하며, 최대 직경은 Φ50 ㎜ 이상이고, 두께가 600 ㎛ 이상인 층을 포함하는 벌크 결정.
이 출원은 2017년 3월 28일에 출원된 일본 특허출원 제2017－062361호를 기초로 하는 우선권을 주장하고, 그 개시 전부를 여기에 포함시킨다.

Claims (12)

  1. 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 포함하는 하지 기판을 서셉터에 고착시키는 고착공정,
    상기 서셉터에 상기 하지 기판을 고착시킨 상태에서, 상기 Ⅲ족 질화물 반도체층의 상기 주면 상에 HVPE(Hydride Vapor Phase Epitaxy)법으로 Ⅲ족 질화물 반도체를 성장시켜 제1 성장층을 형성하는 제1 성장공정,
    상기 제1 성장공정 후, 상기 서셉터, 상기 하지 기판 및 상기 제1 성장층을 포함하는 적층체를 냉각하는 냉각공정, 및
    상기 냉각공정 후, 상기 서셉터에 상기 하지 기판을 고착시킨 상태에서, 상기 제1 성장층 위에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시켜 제2 성장층을 형성하는 제2 성장공정
    을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  2. 제1항에 기재된 Ⅲ족 질화물 반도체 기판층의 제조방법에 있어서,
    상기 제2 성장공정 후, 상기 제1 성장층 및 상기 제2 성장층의 적어도 한쪽을 갖는 Ⅲ족 질화물 반도체 기판을 상기 서셉터로부터 분리하는 분리공정을 추가로 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  3. 제1항 또는 제2항에 기재된 Ⅲ족 질화물 반도체 기판층의 제조방법에 있어서,
    상기 냉각공정 후의 상기 제1 성장층에는 크랙이 존재하고,
    상기 제2 성장공정에서는 크랙이 존재하는 상기 제1 성장층의 표면 상에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시켜 상기 제2 성장층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 Ⅲ족 질화물 반도체 기판층의 제조방법에 있어서,
    상기 고착공정에서는 접착제를 사용하여 상기 하지 기판을 상기 서셉터에 고착시키는 Ⅲ족 질화물 반도체 기판의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 Ⅲ족 질화물 반도체 기판층의 제조방법에 있어서,
    상기 제1 성장공정에서는 상기 서셉터, 상기 하지 기판 및 상기 제1 성장층을 포함하는 적층체의 측면을 따라 고리 형상의 다결정의 Ⅲ족 질화물 반도체가 형성되고,
    상기 제2 성장공정에서는 상기 고리 형상의 다결정의 Ⅲ족 질화물 반도체를 남긴 상태에서, 상기 제1 성장층 위에 상기 제2 성장층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 Ⅲ족 질화물 반도체 기판층의 제조방법에 있어서,
    상기 하지 기판은 사파이어 기판과 상기 Ⅲ족 질화물 반도체층을 포함하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  7. 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 포함하고,
    상기 Ⅲ족 질화물 반도체층의 최대 직경은 Φ50 ㎜ 이상이며, 상기 Ⅲ족 질화물 반도체층의 두께는 100 ㎛ 이상인 Ⅲ족 질화물 반도체 기판.
  8. 제7항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 Ⅲ족 질화물 반도체층은 결정축의 방향이 서로 다른 복수의 부분을 포함하는 Ⅲ족 질화물 반도체 기판.
  9. 제7항 또는 제8항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 Ⅲ족 질화물 반도체층은 단결정으로 구성된 제1 부분과, 다결정으로 구성되어 상기 제1 부분의 바깥쪽 둘레에 부착되어 있는 제2 부분을 갖는 Ⅲ족 질화물 반도체 기판.
  10. 제7항 내지 제9항 중 어느 한 항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 Ⅲ족 질화물 반도체층은 제1 Ⅲ족 질화물 반도체층과 제2 Ⅲ족 질화물 반도체층이 적층되어 있고,
    상기 제1 Ⅲ족 질화물 반도체층과 상기 제2 Ⅲ족 질화물 반도체층의 계면은 요철이 되어 있으며, 상기 계면에 m면계 패싯이 존재하는 Ⅲ족 질화물 반도체 기판.
  11. 제7항 내지 제9항 중 어느 한 항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 Ⅲ족 질화물 반도체층의 표면은 요철이 되어 있으며, 상기 표면에 m면계 패싯이 존재하는 Ⅲ족 질화물 반도체 기판.
  12. Ⅲ족 질화물 반도체의 단결정으로 구성되고, 반극성면을 주면으로 하며, 최대 직경은 Φ50 ㎜ 이상이고, 두께가 600 ㎛ 이상인 층을 포함하는 벌크 결정.
KR1020197025829A 2017-03-28 2018-03-19 Ⅲ족 질화물 반도체 기판의 제조방법, ⅲ족 질화물 반도체 기판 및 벌크 결정 KR102432065B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-062361 2017-03-28
JP2017062361A JP7046496B2 (ja) 2017-03-28 2017-03-28 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶
PCT/JP2018/010717 WO2018180673A1 (ja) 2017-03-28 2018-03-19 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶

Publications (2)

Publication Number Publication Date
KR20190126076A true KR20190126076A (ko) 2019-11-08
KR102432065B1 KR102432065B1 (ko) 2022-08-11

Family

ID=63677321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025829A KR102432065B1 (ko) 2017-03-28 2018-03-19 Ⅲ족 질화물 반도체 기판의 제조방법, ⅲ족 질화물 반도체 기판 및 벌크 결정

Country Status (7)

Country Link
US (1) US11680339B2 (ko)
EP (1) EP3604631A4 (ko)
JP (1) JP7046496B2 (ko)
KR (1) KR102432065B1 (ko)
CN (1) CN110462114A (ko)
TW (1) TWI755507B (ko)
WO (1) WO2018180673A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013040059A (ja) * 2011-08-11 2013-02-28 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶の製造方法、及び該製造方法により製造されるｉｉｉ族窒化物半導体結晶
JP2014520748A (ja) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438277B2 (ja) * 2002-09-27 2010-03-24 日亜化学工業株式会社 窒化物半導体結晶の成長方法及びそれを用いた素子
KR100728533B1 (ko) 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
KR101204029B1 (ko) * 2005-09-14 2012-11-27 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
JP4696935B2 (ja) 2006-01-27 2011-06-08 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
WO2008143166A1 (ja) 2007-05-17 2008-11-27 Mitsubishi Chemical Corporation Ｉｉｉ族窒化物半導体結晶の製造方法、ｉｉｉ族窒化物半導体基板および半導体発光デバイス
JP2009046382A (ja) * 2007-07-20 2009-03-05 Mitsubishi Chemicals Corp 窒化物半導体結晶とその成長方法、材料、および窒化ガリウム単結晶基板
KR100969812B1 (ko) * 2007-12-12 2010-07-13 주식회사 실트론 자가 분리를 이용한 질화갈륨 단결정 기판의 제조 방법
JP5560528B2 (ja) * 2008-01-28 2014-07-30 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶インゴットの製造方法、及びｉｉｉ族窒化物単結晶基板の製造方法
JP5830973B2 (ja) * 2010-12-01 2015-12-09 三菱化学株式会社 ＧａＮ自立基板および半導体発光デバイスの製造方法
JP2013035696A (ja) * 2011-08-03 2013-02-21 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体単結晶の製造方法
JP5141809B2 (ja) * 2011-09-16 2013-02-13 住友電気工業株式会社 半導体レーザ
US10145026B2 (en) * 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
JP2017062361A (ja) 2015-09-25 2017-03-30 大日本印刷株式会社 調光フィルム及び調光フィルムの製造方法
JP6831276B2 (ja) * 2017-03-17 2021-02-17 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014520748A (ja) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール 半導体基板及び製造方法
JP2013040059A (ja) * 2011-08-11 2013-02-28 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶の製造方法、及び該製造方法により製造されるｉｉｉ族窒化物半導体結晶
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法

Also Published As

Publication number Publication date
KR102432065B1 (ko) 2022-08-11
CN110462114A (zh) 2019-11-15
WO2018180673A1 (ja) 2018-10-04
US20200024770A1 (en) 2020-01-23
TWI755507B (zh) 2022-02-21
JP2018165226A (ja) 2018-10-25
EP3604631A4 (en) 2020-12-23
TW201903189A (zh) 2019-01-16
JP7046496B2 (ja) 2022-04-04
EP3604631A1 (en) 2020-02-05
US11680339B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
KR20090062157A (ko) 자가 분리를 이용한 질화갈륨 단결정 기판의 제조 방법
US10100434B2 (en) Nitride semiconductor single crystal substrate manufacturing method
TW201538812A (zh) 半導體磊晶晶圓的製造方法及半導體磊晶晶圓
US11705330B2 (en) Substrate for electronic device and method for producing the same
JP2012006794A (ja) ＧａＮ結晶の成長方法
JP5845730B2 (ja) 結晶基板の製造方法及び基板保持具
KR102425366B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
KR102432065B1 (ko) Ⅲ족 질화물 반도체 기판의 제조방법, ⅲ족 질화물 반도체 기판 및 벌크 결정
JP2011093803A (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
JP6778579B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
KR102262063B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 성장용 실리콘계 기판
JP7328230B2 (ja) 半極性自立基板の製造方法
WO2020162346A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6547506B2 (ja) 窒化物半導体結晶の製造方法
WO2020066544A1 (ja) エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
JP5729221B2 (ja) 結晶基板の製造方法
JP6982469B2 (ja) Ｉｉｉ族窒化物半導体基板及びｉｉｉ族窒化物半導体基板の製造方法
JP2007161535A (ja) 半導体結晶基板の製造方法
JP2020050573A (ja) Ｉｉｉ族窒化物半導体基板の製造方法、及び、ｉｉｉ族窒化物半導体基板
JP2014214035A (ja) 窒化物半導体自立基板の製造方法
KR20190129854A (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant