KR20190129854A - Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 - Google Patents

Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 Download PDF

Info

Publication number
KR20190129854A
KR20190129854A KR1020197025830A KR20197025830A KR20190129854A KR 20190129854 A KR20190129854 A KR 20190129854A KR 1020197025830 A KR1020197025830 A KR 1020197025830A KR 20197025830 A KR20197025830 A KR 20197025830A KR 20190129854 A KR20190129854 A KR 20190129854A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
iii nitride
growth
semiconductor substrate
Prior art date
Application number
KR1020197025830A
Other languages
English (en)
Other versions
KR102605845B1 (ko
Inventor
히로키 고토
유지로 이시하라
Original Assignee
후루카와 기카이 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 기카이 긴조쿠 가부시키가이샤 filed Critical 후루카와 기카이 긴조쿠 가부시키가이샤
Publication of KR20190129854A publication Critical patent/KR20190129854A/ko
Application granted granted Critical
Publication of KR102605845B1 publication Critical patent/KR102605845B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2683—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using X-ray lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 Ⅲ족 질화물 반도체 결정으로 구성되고, 두께가 300 ㎛ 이상 1000 ㎛ 이하이며, 표리의 관계에 있는 노출된 제1 및 제2 주면은 모두 반극성면이고, 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC(X-ray Rocking Curve)의 반치폭의 차가 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판(자립 기판(30))을 제공한다.

Description

Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법{Ⅲ-NITRIDE SEMICONDUCTOR SUBSTRATE, AND METHOD FOR PRODUCING Ⅲ-NITRIDE SEMICONDUCTOR SUBSTRATE}
본 발명은 Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법에 관한 것이다.
반극성면을 주면으로 하는 Ⅲ족 질화물 반도체층을 포함하는 기판의 개발이 이루어지고 있다. 관련된 기술이 특허문헌 1에 개시되어 있다.
특허문헌 1에는 Ⅲ족 질화물 반도체로 구성된 층으로서, 주면의 법선이 [11－22]축으로부터 ＋c축방향으로 5도 이상 17도 이하의 범위에서 경사진 층을 갖는 기판이 개시되어 있다.
그의 제조방법으로서는, 주면이 소정의 면방위가 된 하지 기판(사파이어 기판, Ⅲ족 질화물 반도체 기판 등) 위에, MOCVD(metal organic chemical vapor deposition)법, 분자선 에피택시법, HVPE(Hydride Vapor Phase Epitaxy)법 등으로, Ga극성 성분을 갖는 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 에피택셜 성장시킴으로써, 전술한 바와 같은 층을 형성하는 방법이 개시되어 있다.
일본국 특허공개 제2016－12717호 공보
특허문헌 1에 개시된 기술과 같이 Ga극성 성분을 갖는 반극성면을 성장면으로 한 성장에서는, 성장의 두께가 증가함에 따라(구체적으로는 1 ㎜ 이상), 결정성 평가의 지표 중 하나인 X선 로킹 커브(XRC)의 반치폭이 악화된다. 이 때문에, 결정성이 우수한 벌크 결정을 얻는 것이 곤란하였다.
본 발명은 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체를 성장시키기 위한 새로운 기술을 제공하는 것을 과제로 한다.
본 발명에 의하면,
Ⅲ족 질화물 반도체 결정으로 구성되고, 두께가 300 ㎛ 이상 1000 ㎛ 이하이며, 표리의 관계에 있는 노출된 제1 및 제2 주면은 모두 반극성면이고, 상기 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC(X-ray Rocking Curve)의 반치폭의 차가 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판이 제공된다.
또한, 본 발명에 의하면,
사파이어 기판을 준비하는 기판 준비공정,
상기 기판 준비공정 후, 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
상기 열처리공정 후, 상기 사파이어 기판 상에 금속 함유 가스를 공급하는 프리-플로우공정,
상기 프리-플로우공정 후, 상기 사파이어 기판 상에 성장온도：800℃ 이상 950℃ 이하, 압력：30 torr 이상 200 torr 이하의 성장 조건엔서 버퍼층을 형성하는 버퍼층 형성공정,
상기 버퍼층 형성공정 후, 상기 버퍼층 위에 MOCVD법으로 성장온도：800℃ 이상 1025℃ 이하, 압력：30 torr 이상 200 torr 이하, 성장속도：10 ㎛／h 이상의 성장 조건에서 Ⅲ족 질화물 반도체를 성장시킴으로써 제1 성장층을 형성하는 제1 성장공정, 및
상기 제1 성장공정 후, 상기 제1 성장층 위에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시킴으로써 제2 성장층을 형성하는 제2 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법이 제공된다.
본 발명에 의하면, 반극성면을 주면으로 하는 Ⅲ족 질화물 반도체를 성장시키기 위한 새로운 기술이 실현된다.
전술한 목적 및 기타 목적, 특징 및 이점은 아래에 기술하는 바람직한 실시형태, 및 그것에 부수되는 아래의 도면에 의해 더욱 명확해진다.
도 1은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 플로차트이다.
도 2는 본 실시형태의 템플레이트 기판(20)의 일례를 모식적으로 나타내는 측면도이다.
도 3은 본 실시형태의 자립 기판(10)의 일례를 모식적으로 나타내는 측면도이다.
도 4는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 얻어지는 구조체의 일례를 모식적으로 나타내는 측면도이다.
도 5는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 얻어지는 구조체의 일례를 모식적으로 나타내는 측면도이다.
도 6은 본 실시형태의 자립 기판(30)의 일례를 모식적으로 나타내는 측면도이다.
도 7은 본 실시형태의 자립 기판(10) 및 템플레이트 기판(20)의 특성을 나타내는 도면이다.
도 8은 본 실시형태의 자립 기판(30)의 특성을 나타내는 도면이다.
도 9는 비교예의 기판의 특성을 나타내는 도면이다.
도 10은 비교예의 기판의 특성을 나타내는 도면이다.
아래에 본 실시형태의 Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법의 실시형태에 대해서 도면을 사용해서 설명한다. 또한, 도면은 어디까지나 발명의 구성을 설명하기 위한 개략도로, 각 부재의 크기, 형상, 수, 다른 부재의 크기의 비율 등은 도시하는 것에 한정되지 않는다.
먼저, 본 실시형태의 개요에 대해서 설명한다. 특징적인 복수의 공정을 포함하는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, MOCVD법으로 사파이어 기판 상에 N극성 측의 반극성면(밀러 지수(hkml)로 표시되며, l이 0 미만인 반극성면)을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킬 수 있다. 결과, 노출면이 N극성 측의 반극성면이 된 Ⅲ족 질화물 반도체층이 사파이어 기판 상에 위치하는 템플레이트 기판이나, 당해 템플레이트 기판으로부터 사파이어 기판을 제거하여 얻어지는 Ⅲ족 질화물 반도체의 자립 기판이 얻어진다.
그리고, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 상기 템플레이트 기판이나 자립 기판 상에 HVPE법으로 N극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 후막 성장시킬 수 있다. 결과, 노출면이 N극성 측의 반극성면이 된 Ⅲ족 질화물 반도체의 벌크 결정이 얻어진다.
아래에서 상세를 나타내는데, 당해 제조방법에 의하면, Ⅲ족 질화물 반도체를 후막 성장시키면, 성장의 두께가 증가함에 따라, 결정성 평가의 지표 중 하나인 XRC의 반치폭이 거의 변화되지 않거나, 또는 양호해지는 경향이 있다. 이 때문에, 결정성이 우수한 벌크 결정을 얻을 수 있다. 그리고, 벌크 결정을 슬라이스하거나 함으로써 Ⅲ족 질화물 반도체의 자립 기판이 다수 얻어진다.
다음으로, 본 실시형태를 상세하게 설명한다. 도 1에 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타낸다. 도시하는 바와 같이, 기판 준비공정(S10), 열처리공정(S20), 프리-플로우공정(S30), 버퍼층 형성공정(S40), 제1 성장공정(S50) 및 제2 성장공정(S60)을 갖는다. 도시하지 않으나, 제2 성장공정(S60) 후에 절제공정을 가져도 된다.
기판 준비공정(S10)에서는 사파이어 기판을 준비한다. 사파이어 기판(10)의 직경은 예를 들면 1인치 이상이다. 또한, 사파이어 기판(10)의 두께는 예를 들면 250 ㎛ 이상이다.
사파이어 기판 주면의 면방위는 그 위에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 컨트롤하는 복수의 요소 중 하나이다. 당해 요소와 Ⅲ족 질화물 반도체층 성장면의 면방위의 관계는 아래의 실시예에서 나타낸다. 기판 준비공정(S10)에서는 주면이 목적하는 면방위인 사파이어 기판을 준비한다.
사파이어 기판의 주면은 예를 들면 {10－10}면, 또는 {10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면이다.
{10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, 예를 들면 {10－10}면을 임의의 방향으로 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다.
또한, {10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면은 {10－10}면을 a면과 평행이 되는 방향으로 0°보다 크고 10.5°미만 중 어느 하나의 각도로 경사지게 한 면이어도 된다. 또는, {10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10－10}면을 a면과 평행이 되는 방향으로 0°보다 크고 10.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다. 예를 들면 {10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10－10}면을 a면과 평행이 되는 방향으로 0.5°이상 1.5°이하, 1.5°이상 2.5°이하, 4.5°이상 5.5°이하, 6.5°이상 7.5°이하, 9.5°이상 10.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다.
열처리공정(S20)은 기판 준비공정(S10) 후에 행하여진다. 열처리공정(S20)에서는 사파이어 기판에 대해 아래의 조건에서 열처리를 행한다.
온도：800℃ 이상 1200℃ 이하
압력：30 torr 이상 760 torr 이하
열처리시간：5분 이상 20분 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하(단, 성장장치의 사이즈에 따라 공급량은 변동되기 때문에, 이것에 한정되지 않는다.)
또한, 사파이어 기판에 대한 열처리는 질화처리를 행하면서 행하는 경우와, 질화처리를 행하지 않고 행하는 경우가 있다. 질화처리를 행하면서 열처리를 행하는 경우, 열처리 시에 0.5 slm 이상 20 slm 이하의 NH3가 사파이어 기판 상에 공급된다(단, 성장장치의 사이즈에 따라 공급량은 변동되기 때문에, 이것에 한정되지 않는다.). 또한, 질화처리를 행하지 않고 열처리를 행하는 경우, 열처리 시에 NH3가 공급되지 않는다.
열처리 시의 질화처리 유무는 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 컨트롤하는 복수의 요소 중 하나가 되는 경우가 있다. 당해 요소와 Ⅲ족 질화물 반도체층 성장면의 면방위의 관계는 아래의 실시예에서 나타낸다.
프리-플로우공정(S30)은 열처리공정(S20) 후에 행하여진다. 프리-플로우공정(S30)에서는 사파이어 기판의 주면 상에 아래의 조건에서 금속 함유 가스를 공급한다. 프리-플로우공정(S30)은 예를 들면 MOCVD 장치 내에서 행하여져도 된다.
온도：500℃ 이상 1000℃ 이하
압력：30 torr 이상 200 torr 이하
트리메틸알루미늄 공급량, 공급시간：20 ccm 이상 500 ccm 이하, 1초 이상 60초 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하(단 가스의 공급량은 성장장치의 사이즈나 구성에 따라 변동되기 때문에, 이것에 한정되지 않는다.)
상기 조건은 금속 함유 가스로서 유기 금속 원료인 트리메틸알루미늄, 트리에틸알루미늄을 공급하는 경우의 것이다. 당해 공정에서는 트리메틸알루미늄, 트리에틸알루미늄 대신에 다른 금속을 함유하는 금속 함유 가스를 공급하고, 알루미늄막 대신에 티탄막, 바나듐막이나 동막 등의 다른 금속막을 사파이어 기판의 주면 상에 형성해도 된다. 또한, 유기 금속 원료로부터 생성되는 메탄, 에틸렌, 에탄 등의 탄화수소 화합물과의 반응막인 탄화알루미늄, 탄화티탄, 탄화바나듐이나 탄화구리 등의 다른 탄화금속막을 사파이어 기판의 주면 상에 형성해도 된다.
프리-플로우공정(S30)에 의해 사파이어 기판의 주면 상에 금속막이나 탄화금속막이 형성된다. 당해 금속막의 존재가 그 위에 성장시키는 결정의 극성을 반전시키기 위한 조건이 된다. 즉, 프리-플로우공정(S30)의 실시는 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소 중 하나이다.
버퍼층 형성공정(S40)은 프리-플로우공정(S30) 후에 행하여진다. 버퍼층 형성공정(S40)에서는 사파이어 기판의 주면 상에 버퍼층을 형성한다. 버퍼층의 두께는 예를 들면 20 ㎚ 이상 300 ㎚ 이하이다.
버퍼층은 예를 들면 AlN층이다. 예를 들면 아래의 조건에서 AlN 결정을 에피택셜 성장시켜서 버퍼층을 형성해도 된다.
성장방법：MOCVD법
성장온도：800℃ 이상 950℃ 이하
압력：30 torr 이상 200 torr 이하
트리메틸알루미늄 공급량：20 ccm 이상 500 ccm 이하
NH3 공급량：0.5 slm 이상 10 slm 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하(단 가스의 공급량은 성장장치의 사이즈나 구성에 따라 변동되기 때문에, 이것에 한정되지 않는다.)
버퍼층 형성공정(S40)의 성장 조건은, 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 컨트롤하는 복수의 요소 중 하나가 되는 경우가 있다. 당해 요소와 Ⅲ족 질화물 반도체층 성장면의 면방위의 관계는 아래의 실시예에서 나타낸다.
또한, 버퍼층 형성공정(S40)에 있어서의 성장 조건(비교적 낮은 소정의 성장온도, 구체적으로는 800~950℃ 및 비교적 낮은 압력)은 N극성을 유지하면서 AlN을 성장시키기 위한 조건이 된다. 즉, 버퍼층 형성공정(S40)에 있어서의 성장 조건은, 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소 중 하나이다.
제1 성장공정(S50)은 버퍼층 형성공정(S40) 후에 행하여진다. 제1 성장공정(S50)에서는 버퍼층 위에 아래의 성장 조건에서 Ⅲ족 질화물 반도체 결정(예：GaN 결정)을 에피택셜 성장시켜서, 성장면이 소정의 면방위(N극성 측의 반극성면)가 되어 있는 Ⅲ족 질화물 반도체층을 형성한다. 제1 성장층의 두께는 예를 들면 1 ㎛ 이상 20 ㎛ 이하이다.
성장방법：MOCVD법
성장온도：800℃ 이상 1025℃ 이하
압력：30 torr 이상 200 torr 이하
TMGa 공급량：25 sccm 이상 1000 sccm 이하
NH3 공급량：1 slm 이상 20 slm 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하(단 가스의 공급량은 성장장치의 사이즈나 구성에 따라 변동되기 때문에, 이것에 한정되지 않는다.)
성장속도：10 ㎛／h 이상
제1 성장공정(S50)에 있어서의 성장 조건(비교적 낮은 성장온도, 비교적 낮은 압력, 비교적 빠른 성장속도)은 N극성을 유지하면서 GaN을 성장시키기 위한 조건이 된다. 즉, 제1 성장공정(S50)에 있어서의 성장 조건은, 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소 중 하나이다.
이상으로부터, 도 2에 나타내는 바와 같은 사파이어 기판(21), 버퍼층(22) 및 Ⅲ족 질화물 반도체층(제1 성장층(23))이 이 순서로 적층되고, 제1 성장층(23) 성장면(24)의 면방위가 N극성 측의 반극성면이 되어 있는 템플레이트 기판(20)을 제조할 수 있다. 또한, 제조 조건을 상기 조건의 범위에서 조정함으로써, 성장면(24)의 면방위를 목적하는 반극성면으로 할 수 있다.
도 2에 나타내는 바와 같은 사파이어 기판(21), 버퍼층(22) 및 Ⅲ족 질화물 반도체층(제1 성장층(23))이 이 순서로 적층된 적층체를 얻은 후, 사파이어 기판(21) 및 버퍼층(22)을 제거함으로써, 도 3에 나타내는 바와 같은 제1 성장층(23)으로 이루어지는 자립 기판(10)을 제조할 수 있다.
사파이어 기판(21) 및 버퍼층(22)을 제거하는 수단은 특별히 제한되지 않는다. 예를 들면 사파이어 기판(21)과 제1 성장층(23) 사이의 선팽창계수 차에 기인하는 응력을 이용하여 이들을 분리해도 된다. 그리고, 버퍼층(22)을 연마나 에칭 등으로 제거해도 된다.
기타 제거예로서, 사파이어 기판(21)과 버퍼층(22) 사이에 박리층을 형성해도 된다. 예를 들면 탄화물(탄화알루미늄, 탄화티탄, 탄화지르코늄, 탄화하프늄, 탄화바나듐 또는 탄화탄탈)이 분산된 탄소층 및 탄화물(탄화알루미늄, 탄화티탄, 탄화지르코늄, 탄화하프늄, 탄화바나듐 또는 탄화탄탈) 층의 적층체를 사파이어 기판(21) 상에 형성한 후에, 질화처리를 행한 층을 박리층으로서 형성해도 된다.
이러한 박리층 위에 버퍼층(22) 및 제1 성장층(23)을 형성한 후, 당해 적층체를 제1 성장층(23)을 형성할 때의 가열온도보다도 높은 온도에서 가열하면, 박리층의 부분을 경계로 하여 사파이어 기판(21) 측 부분과, 제1 성장층(23) 측 부분으로 분리할 수 있다. 제1 성장층(23) 측 부분으로부터 버퍼층(22) 등을 연마나 에칭 등으로 제거함으로써, 도 3에 나타내는 바와 같은 제1 성장층(23)으로 이루어지는 자립 기판(10)을 얻을 수 있다.
제2 성장공정(S60)은 제1 성장공정(S50) 후에 행하여진다. 제2 성장공정(S60)에서는, 전술한 템플레이트 기판(20)(도 2 참조)의 제1 성장층(23) 또는 자립 기판(10)(도 3 참조)의 제1 성장층(23)의 주면(N극성 측의 반극성면) 상에, 아래의 성장 조건에서 Ⅲ족 질화물 반도체 결정(예：GaN 결정)을 에피택셜 성장시켜, 성장면이 소정의 면방위(N극성 측의 반극성면)가 되어 있는 Ⅲ족 질화물 반도체층(제2 성장층)을 형성한다. 제2 성장층의 두께는, 예를 들면 1.0 ㎜ 이상이다.
성장방법：HVPE법
성장온도：900℃ 이상 1100℃ 이하
성장시간：1시간 이상
V／Ⅲ비：1 이상 20 이하
성장 막두께：1.0 ㎜ 이상
또한, 제2 성장공정(S60)은 연속적으로 행하는 것이 아니라, 복수의 스텝으로 나누어 행해도 된다. 예를 들면 HVPE법으로 소정 막두께까지 성장시킨 후, 일단 냉각하고, 그 후 재차 HVPE법으로 소정 막두께까지 성장시켜도 된다. 제1 스텝에서 Ⅲ족 질화물 반도체층을 형성 후, 일단 냉각하면, 당해 Ⅲ족 질화물 반도체층에 크랙이 발생한다. 이로써 내부응력이 완화된다. 그 후, 크랙을 갖는 Ⅲ족 질화물 반도체층 위에 Ⅲ족 질화물 반도체를 에피택셜 성장시키면, 크랙을 사이에 두고 나뉜 결정끼리는 성장하기 어려워 서로 회합한다. 그리고, 상기 냉각에 의해 내부응력이 완화되어 있기 때문에, 후막화해도 벌크 결정에 깨어짐이 발생하기 어렵다.
또한, 제2 성장공정(S60)은 템플레이트 기판(20)이나 자립 기판(10)을 카본 서셉터 등의 서셉터에 고착시킨 상태 그대로 행하여져도 된다. 이것에 의해, 제2 성장공정(S60)에서의 가열에 의한 템플레이트 기판(20)이나 자립 기판(10)의 변형을 억제할 수 있다. 또한, 고착시키는 방법으로서는, 알루미나계의 접착제를 사용하는 방법 등이 예시되는데, 이것에 한정되지 않는다. 이들의 특징적인 방법에 의해, 최대 직경이 50 ㎜ 이상 4인치 이하로 큰 대구경의 벌크 결정이 실현된다.
이상에 의해, 템플레이트 기판(20)과 제2 성장층(25)을 갖는 적층체(도 4 참조), 또는 자립 기판(10)과 제2 성장층(25)을 갖는 적층체(도 5 참조)가 얻어진다.
제2 성장공정(S60) 후에 행하여지는 절제공정에서는, 제1 성장층(23) 및 제2 성장층(25)을 포함하는 벌크 결정으로부터 슬라이스 등으로 Ⅲ족 질화물 반도체층을 잘라냄으로써, Ⅲ족 질화물 반도체층으로 이루어지는 자립 기판(30)(도 6 참조)을 얻는다. 슬라이스 등으로 잘라내어지는 Ⅲ족 질화물 반도체층은 제2 성장층(25)만으로 이루어져도 되고, 제1 성장층(23)과 제2 성장층(25)을 포함해도 되며, 제1 성장층(23)만으로 이루어져도 된다.
그러나, 슬라이스 등으로 잘라내어지는 Ⅲ족 질화물 반도체층은 제1 성장층(23)과 제2 성장층(25)을 포함하는 벌크 결정 내의 성장 두께(제1 성장층(23)의 성장 개시 시점을 0으로 하여 셈한 두께) 3 ㎜ 이상의 부분인 것이 바람직하다. 그 이유는 결정 내의 전위 결함 밀도가 대략 1×107 ㎝-2나 그 미만이 되어, 디바이스용 기판으로서 적절한 품질이 되기 때문이다.
다음으로, 상기 제조방법으로 얻어진 자립 기판(30)의 구성 및 특징을 설명한다.
N극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 후막 성장시키는 본 실시형태의 제조방법에 의하면, 성장의 두께가 증가함에 따라, 결정성 평가의 지표 중 하나인 XRC의 반치폭이 거의 변화되지 않거나, 또는 완만하게 양호해지는 경향을 나타낸다. 본 실시형태의 자립 기판(30)에는 당해 경향에 기인한 특징이 나타난다. 또한, 당해 경향은 Ga극성 측의 반극성면(밀러 지수(hkml)로 표시되며, l이 0보다 큰 반극성면)을 성장면으로 하여 Ⅲ족 질화물 반도체를 후막 성장시키는 경우와 다른 경향이다.
먼저, 본 실시형태의 자립 기판(30)은 Ⅲ족 질화물 반도체 결정으로 구성되고, 표리의 관계에 있는 노출된 제1 및 제2 주면은 모두 반극성면이다.
그리고, 아래의 실시예에서 나타내는데, 제1 성장층(23)과 제2 성장층(25)을 포함하는 벌크 결정 내의 성장 두께 3 ㎜ 이상의 부분으로부터 얻어진 자립 기판(30)은 두께를 300 ㎛ 이상 1000 ㎛ 이하로 하더라도, 제1 및 제2 주면 각각에 대해 X선을 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC의 반치폭의 차를 500 arcsec 이하로 할 수 있다.
또한, 제1 및 제2 주면은 모두 m축에 평행하게 입사하여 측정한 XRC의 반치폭은 500 arcsec 이하로 양호한 수치를 나타낸다.
또한, 아래의 실시예에서 나타내는데, 제1 성장층(23)과 제2 성장층(25)을 포함하는 벌크 결정 내의 성장 두께 3 ㎜ 이상의 부분으로부터 얻어진 자립 기판(30)은 두께를 300 ㎛ 이상 1000 ㎛ 이하로 하더라도, 제1 및 제2 주면 각각에 대해 X선을 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭의 차를 500 arcsec 이하로 할 수 있다.
또한, 제1 및 제2 주면은 모두 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭은 500 arcsec 이하로 양호한 수치를 나타낸다.
이와 같이, 본 실시형태의 자립 기판(30)은 「c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭」 및 「m축에 평행하게 입사하여 측정한 XRC의 반치폭」 양쪽에 있어서 양호한 수치를 나타낸다.
또한, 아래의 실시예에서 나타내는데, Ga극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 후막 성장시키는 경우, 성장의 두께가 증가함에 따라, 결정성 평가의 지표 중 하나인 XRC의 반치폭이 나빠진다. 특히, 성장 두께 1 ㎜ 이상의 부분에서 이 경향이 현저히 나타나기 시작하여, 성장 두께 3 ㎜ 이상의 부분에서는 현저히 결정성이 나빠져, 상기 XRC의 반치폭의 산출이 곤란한 상태가 된다. 그 이유 중 하나로서, Ga극성 측의 반극성면을 성장면으로 하여 성장시킨 경우, 의도하지 않은 산소원자의 흡수량이 많아져, 결정의 격자상수가 변화되고, 전위 결함이 증가하는 것을 생각할 수 있다.
또한, 전술한 바와 같이, 상기 특징적인 제조방법으로 제조된 벌크 결정은 최대 직경이 50 ㎜ 이상 4인치 이하로 크다. 이러한 대구경의 벌크 결정으로부터 잘라냄으로써 얻어지는 본 실시형태의 자립 기판(30)도, 최대 직경이 50 ㎜ 이상 4인치 이하로 대구경이 된다.
실시예
＜제1 평가＞
제1 평가에서는, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 모두를 만족시킴으로써, Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 할 수 있는 것을 확인하였다. 또한, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 중 하나 이상을 만족시키지 않은 경우, Ⅲ족 질화물 반도체층 성장면의 면방위가 Ga극성 측의 면이 되는 것을 확인한다.
먼저, 주면의 면방위가 m면((10－10)면)으로부터 a면과 평행이 되는 방향으로 2°경사진 면인 사파이어 기판을 준비하였다. 사파이어 기판의 두께는 430 ㎛이고, 직경은 2인치였다.
그리고, 준비한 사파이어 기판에 대해 아래의 조건에서 열처리공정(S20)을 실시하였다.
온도：1000~1050℃
압력：100 torr
캐리어 가스：H2, N2
열처리시간：10분 또는 15분
캐리어 가스 공급량：15 slm
또한, 열처리공정(S20) 시에 20 slm의 NH3를 공급하여 질화처리를 행하였다.
그 후, 아래의 조건에서 프리-플로우공정(S30)을 행하였다.
온도：800~930℃
압력：100 torr
트리메틸알루미늄 공급량, 공급시간：90 sccm, 10초
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
그 후, 아래의 조건에서 버퍼층 형성공정(S40)을 행하여 AlN층을 형성하였다.
성장방법：MOCVD법
성장온도：800~930℃
압력：100 torr
트리메틸알루미늄 공급량：90 sccm
NH3 공급량：5 slm
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
그 후, 아래의 조건에서 성장공정(S50)을 행하여 Ⅲ족 질화물 반도체층을 형성하였다.
성장방법：MOCVD법
압력：100 torr
TMGa 공급량：50~500 sccm(연속 변화)
NH3 공급량：5~10 slm(연속 변화)
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
성장속도：10 ㎛／h 이상
또한, 제1 샘플의 성장온도는 900℃±25℃로 제어하고, 제2 샘플의 성장온도는 1050℃±25℃로 제어하였다. 즉, 제1 샘플은 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 모두를 만족시키는 샘플이다. 제2 샘플은 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 중 일부(성장공정(S50)에 있어서의 성장온도)를 만족시키지 않는 샘플이다.
제1 샘플의 Ⅲ족 질화물 반도체층 성장면의 면방위는 (－1－12－4)면으로부터 －a면방향 5.0°경사, m면과 평행이 되는 방향으로 8.5°이하 경사진 면이었다. 한편, 제2 샘플의 Ⅲ족 질화물 반도체층 성장면의 면방위는 (11－24)면으로부터 a면방향 5.0°경사, m면과 평행이 되는 방향으로 8.5°이하 경사진 면이었다. 즉, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」를 만족시키는지 여부에 따라, 성장면의 면방위가 Ga극성으로 되는지 N극성으로 되는지를 조정할 수 있는 것을 알 수 있다.
도 7에 제1 샘플에 있어서의 (－1－12－4)면, 또는 (11－24)면의 XRD 극점 측정결과를 나타낸다. 회절 피크는 극점의 중심점으로부터 몇도 어긋난 위치인 것을 확인할 수 있다. 각도의 어긋남을 상세하게 측정하면 －a면방향 5.0°, m면과 평행이 되는 방향으로 8.5°또는 a면방향 5.0°, m면과 평행이 되는 방향으로 8.5°의 위치인 것을 확인할 수 있다.
또한, 본 발명자들은 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 중 기타 일부를 만족시키지 않는 경우, 또한, 전부를 만족시키지 않는 경우에 있어서도 성장면의 면방위가 Ga극성으로 되는 것을 확인하고 있다.
＜제2 평가＞
제2 평가에서는, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 복수의 요소」를 조정함으로써, Ⅲ족 질화물 반도체층 성장면의 면방위를 조정할 수 있는 것을 확인한다.
먼저, 주면의 면방위가 다양한 사파이어 기판을 복수 준비하였다. 사파이어 기판의 두께는 430 ㎛이고, 직경은 2인치였다.
그리고, 준비한 사파이어 기판 각각에 대해 아래의 조건에서 열처리공정(S20)을 행하였다.
온도：1000~1050℃
압력：200 torr
열처리시간：10분
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
또한, 열처리 시 질화처리 유무를 상이하게 한 샘플을 제작하였다. 구체적으로는, 열처리 시에 20 slm의 NH3를 공급하고, 질화처리를 행하는 샘플과, 열처리 시에 NH3를 공급하지 않고, 질화처리를 행하지 않는 샘플 양쪽을 제작하였다.
그 후, 아래의 조건에서 프리-플로우공정(S30)을 행하였다.
온도：880~930℃
압력：100 torr
트리메틸알루미늄 공급량, 공급시간：90 sccm, 10초
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
또한, 프리-플로우공정(S30)을 행하는 샘플과 행하지 않는 샘플 양쪽을 제작하였다.
그 후, 사파이어 기판의 주면(노출면) 상에 아래의 조건에서 약 150 ㎚ 두께의 버퍼층(AlN 버퍼층)을 형성하였다.
성장방법：MOCVD법
압력：100 torr
V／Ⅲ비：5184
TMAl 공급량：90 ccm
NH3 공급량：5 slm
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
또한, 성장온도는 샘플별로 700℃ 이상 1110℃ 이하의 범위에서 상이하게 하였다.
그 후, 버퍼층 위에 아래의 조건에서 약 15 ㎛ 두께의 Ⅲ족 질화물 반도체층(GaN층)을 형성하였다.
성장방법：MOCVD법
성장온도：900~1100℃
압력：100 torr
V／Ⅲ비：321
TMGa 공급량：50~500 ccm(램프업)
NH3 공급량：5~10 slm(램프업)
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
이상과 같이 하여, 사파이어 기판, 버퍼층 및 Ⅲ족 질화물 반도체층이 이 순서로 적층된 Ⅲ족 질화물 반도체 기판(1)을 제조하였다.
표 1 내지 7에, 「Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 복수의 요소」와, Ⅲ족 질화물 반도체층 성장면의 면방위의 관계를 나타낸다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
Figure pct00005
Figure pct00006
Figure pct00007
표 중 「사파이어 주면」란에는, 사파이어 기판 주면의 면방위가 나타내어져 있다. 「승온 시 질화처리」란에는, 열처리공정(S20) 시의 승온 시 질화처리 유무(「있음」 또는 「없음」)이 나타내어져 있다. 「트리메틸알루미늄 프리-플로우공정 유무」란에는, 트리메틸알루미늄 프리-플로우공정 유무(「있음」 또는 「없음」)이 나타내어져 있다. 「AlN 버퍼 성장온도」란에는, 버퍼층 형성공정에 있어서의 성장온도가 나타내어져 있다. 「GaN 성장온도」란에는, GaN층 형성공정에 있어서의 성장온도가 나타내어져 있다. 「Ⅲ족 질화물 반도체층의 성장면」란에는, Ⅲ족 질화물 반도체층 성장면의 면방위가 나타내어져 있다.
당해 결과에 의하면, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 복수의 요소」를 조정함으로써, Ⅲ족 질화물 반도체층 성장면의 면방위를 반극성이며 Ga극성 중에서 조정할 수 있는 것을 알 수 있다. 그리고, 제1 평가의 결과와 제2 평가의 결과에 기초하면, 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 모두를 만족시키면서, 「Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 복수의 요소」를 조정함으로써, Ⅲ족 질화물 반도체층 성장면의 면방위를 반극성이며 N극성 중에서 조정할 수 있는 것을 알 수 있다.
＜제3 평가＞
제3 평가에서는 XRC의 반치폭으로 자립 기판(30)의 결정성을 평가한다.
「실시예 1」
먼저, MOCVD법으로 a면방향으로 2°의 오프각을 갖는 m면 사파이어 기판 상에, 버퍼층을 매개로 GaN층(제1 성장층(23))을 형성하였다. 제1 성장층(23)의 주면(노출면)은 N극성 측의 반극성면({－1－12－4}면(오프각＋α°))이었다. 또한, 제1 성장층(23)의 두께는 약 15 ㎛였다.
그 후, 제1 성장층(23) 위에 HVPE법으로 GaN 결정을 성장시켜 두께 약 11 ㎜의 GaN층(제2 성장층(25))을 형성하였다. 그 후, 제1 성장층(23) 및 제2 성장층(25)으로 이루어지는 벌크 결정 내의 성장 두께 3 ㎜ 이상의 부분을 성장방향에 수직으로 슬라이스하여 복수 장의 반극성 기판을 얻었다.
그리고, 각각에 대해 GaN(11－22)면 회절 XRC 측정을 실시하였다. X선을 m축에 평행하게 입사한 패턴과, c축의 투영축에 평행하게 입사한 패턴의 2가지 패턴으로 측정을 행하였다.
도 8에 GaN(11－22)면 회절 XRC 측정 결과를 나타낸다. 도면의 가로축은 성장 막두께(슬라이스하여 얻어진 반극성 기판의 벌크 결정으로부터의 잘라내기 위치)를 나타낸다. 도면의 세로축은 GaN(11－22) XRC 반치폭을 나타낸다.
실시예 1에서는, X선을 m축에 평행하게 입사하여 측정한 XRC의 반치폭, 및 X선을 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭 모두 성장 막두께가 증가함에 따라 거의 변화되지 않거나, 또는 완만하게 양호해지는 경향을 알 수 있다.
그리고, 성장 막두께 3000 ㎛~10000 ㎛의 범위에서, m축에 평행하게 입사하여 측정한 XRC의 반치폭을 500 arcsec 이하, 바람직하게는 300 arcsec 이하, 더욱 바람직하게는 250 arcsec 이하로 할 수 있는 것을 알 수 있다. 마찬가지로, 동일 범위에서, c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭을 500 arcsec 이하, 바람직하게는 300 arcsec 이하, 더욱 바람직하게는 200 arcsec 이하, 더욱 바람직하게는 150 arcsec 이하로 할 수 있는 것을 알 수 있다.
또한, 도면으로부터 벌크 결정 내의 성장 두께 3 ㎜ 이상의 부분을 성장방향에 수직으로 슬라이스하여 얻어진 두께 300 ㎛ 이상 1000 ㎛ 이하의 반극성 기판은, 제1 및 제2 주면(표면 및 이면) 각각에 대해 X선을 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC의 반치폭의 차가 500 arcsec 이하, 바람직하게는 300 arcsec 이하, 보다 바람직하게는 250 arcsec 이하, 더욱 바람직하게는 150 arcsec 이하가 되는 것을 알 수 있다.
또한, 도면으로부터, 벌크 결정 내의 성장 두께 3 ㎜ 이상의 부분을 성장방향에 수직으로 슬라이스하여 얻어진 두께 300 ㎛ 이상 1000 ㎛ 이하의 반극성 기판은, 제1 및 제2 주면(표면 및 이면) 각각에 대해 X선을 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭의 차가 500 arcsec 이하, 바람직하게는 300 arcsec 이하, 보다 바람직하게는 200 arcsec 이하, 더욱 바람직하게는 150 arcsec 이하, 특히 바람직하게는 100 arcsec 이하가 되는 것을 알 수 있다.
또한, 두께를 300 ㎛ 이상 500 ㎛ 이하로 하면, 제1 및 제2 주면(표면 및 이면) 각각에 대해 X선을 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC의 반치폭의 차, 및 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭의 차 모두 200 arcsec 이하가 되는 것을 알 수 있다.
「비교예 1」
MOCVD법으로 just m면 사파이어 기판 상에 버퍼층을 매개로 GaN층을 형성하였다. GaN층의 주면(노출면)은 Ga극성 측의 반극성면((11－22)면)이었다. 또한, GaN층의 두께는 약 1 ㎛였다.
그리고, 상기 GaN층 위에 HVPE법으로 두께 약 15 ㎛의 GaN층을 형성하였다. 이때, X선을 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 GaN(11－22) XRC의 반치폭은 955 arcsec였다. 또한, X선을 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 GaN(11－22) XRC의 반치폭은 461 arcsec였다.
또한, 상기 GaN층 위에 두께 약 1.5 ㎜의 GaN층을 형성하였다. 그 후, MOCVD법 및 HVPE법으로 얻어진 GaN층으로 이루어지는 벌크 결정을 연삭 연마 가공하여 반극성 기판을 얻었다.
여기서, 도 9에 비교예 1의 반극성 기판에 있어서의 X선을 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 GaN(11－22) XRC의 측정결과를 나타낸다. 도 10에 비교예 1의 반극성 기판에 있어서의 X선을 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 GaN(11－22) XRC의 측정결과를 나타낸다. 이들 도면에 나타내는 바와 같이, 모두 결정축이 다양한 방향을 향하여, 멀티 피크로 되어 있다. 즉, (11－22)면 GaN층의 결정 성장에서는, GaN층의 막두께가 커지면, 결정의 배향이 무너지는 경향이 있는 것을 알 수 있다. 또한, 이러한 결정으로부터 잘라낸 기판에 대해서, 제1 및 제2 주면 사이의 XRC 반치폭의 차는 정의할 수 없거나, 그 차가 실시예 1보다도 커지는 것을 알 수 있다.
＜제4 평가＞
다음으로, 본 실시형태의 제조방법에 의해, 반극성면을 주면으로 하고, 최대 직경이 50 ㎜ 이상 4인치 이하로 대구경의 자립 기판(30)을 얻을 수 있는 것을 확인한다.
먼저, 직경이 Φ4인치이고, 주면의 면방위가 m면인 사파이어 기판(21) 위에, 버퍼층(22)을 매개로 MOCVD법으로 GaN층(제1 성장층(23))을 형성한 템플레이트 기판(20)을 준비하였다. 제1 성장층(23) 주면의 면방위는 (－1－12－3), 최대 직경은 Φ4인치였다.
다음으로, 당해 템플레이트 기판(20)을 카본 서셉터에 고착하였다. 구체적으로는, 알루미나계의 접착제를 사용하여 사파이어 기판(21)의 이면을 카본 서셉터의 주면에 첩합하였다.
다음으로, 카본 서셉터에 템플레이트 기판(20)을 고착시킨 상태에서, 제1 성장층(23)의 주면 상에 HVPE법으로 Ⅲ족 질화물 반도체(GaN)를 성장시켰다. 이것에 의해, 단결정의 Ⅲ족 질화물 반도체로 구성된 GaN층(제2 성장층(25)의 일부)을 형성하였다. 성장 조건은 아래와 같다.
성장온도：1040℃
성장시간：15시간
V／Ⅲ비：10
성장 막두께：4.4 ㎜
다음으로, 카본 서셉터, 템플레이트 기판(20) 및 제2 성장층(25)의 일부를 포함하는 적층체를 HVPE장치로부터 꺼내고, 실온까지 냉각하였다. 냉각 후의 적층체를 관찰하면, 표면에 크랙이 존재하였다. 또한, 상기 적층체의 바깥쪽 둘레를 따라 다결정의 Ⅲ족 질화물 반도체가 부착되고, 이들이 서로 연결되어 고리 형상이 되어, 그 내부에 상기 적층체를 홀드하고 있었다.
다음으로, 다결정의 Ⅲ족 질화물 반도체를 남긴 상태에서, 크랙이 존재하는 GaN층(제2 성장층(25)의 일부)의 주면 상에 HVPE법으로 Ⅲ족 질화물 반도체(GaN)를 성장시켰다. 이것에 의해, 단결정의 Ⅲ족 질화물 반도체로 구성된 GaN층(제2 성장층(25)의 다른 일부)을 형성하였다. 성장 조건은 아래와 같다.
성장온도：1040℃
성장시간：14시간
V／Ⅲ비：10
성장 막두께：3.0 ㎜(제2 성장층(25)의 베이스 막두께는 7.4 ㎜)
제2 성장층(25)의 최대 직경은 대략 Φ4인치였다. 또한, 제2 성장층(25)과, 그의 바깥쪽 둘레를 따른 다결정의 Ⅲ족 질화물 반도체를 포함하는 면의 최대 직경은 대략 130 ㎜였다. 또한, 제2 성장층(25)에 깨어짐은 발생해 있지 않았다.
다음으로, 제2 성장층(25)을 슬라이스하여 복수의 자립 기판(30)을 얻었다. 자립 기판(30)에는 깨어짐이 발생해 있지 않고, 최대 직경은 대략 Φ4인치였다.
아래에 참고형태의 예를 부기한다.
1. Ⅲ족 질화물 반도체 결정으로 구성되고, 두께가 300 ㎛ 이상 1000 ㎛ 이하이며, 표리의 관계에 있는 노출된 제1 및 제2 주면은 모두 반극성면이고, 상기 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC의 반치폭의 차가 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
2. 1에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC의 반치폭의 차가 300 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
3. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 제1 및 제2 주면은 모두 X선을 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC의 반치폭이 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
4. 1 내지 3 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭의 차가 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
5. 4에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭의 차가 300 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
6. 4 또는 5에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 제1 및 제2 주면은 모두 X선을 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭이 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
7. 사파이어 기판을 준비하는 기판 준비공정,
상기 기판 준비공정 후, 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
상기 열처리공정 후, 상기 사파이어 기판 상에 금속 함유 가스를 공급하는 프리-플로우공정,
상기 프리-플로우공정 후, 상기 사파이어 기판 상에 성장온도：800℃ 이상 950℃ 이하, 압력：30 torr 이상 200 torr 이하의 성장 조건에서 버퍼층을 형성하는 버퍼층 형성공정,
상기 버퍼층 형성공정 후, 상기 버퍼층 위에 MOCVD법으로 성장온도：800℃ 이상 1025℃ 이하, 압력：30 torr 이상 200 torr 이하, 성장속도：10 ㎛／h 이상의 성장 조건에서 Ⅲ족 질화물 반도체를 성장시킴으로써 제1 성장층을 형성하는 제1 성장공정, 및
상기 제1 성장공정 후, 상기 제1 성장층 위에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시킴으로써 제2 성장층을 형성하는 제2 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
8. 7에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 제1 성장층 및 상기 제2 성장층을 포함하는 벌크 결정으로부터 Ⅲ족 질화물 반도체 기판을 잘라내는 절제공정을 추가로 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
9. 8에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 절제공정에서는, 상기 벌크 결정 중 성장 두께 3 ㎜ 이상의 부분으로부터 상기 Ⅲ족 질화물 반도체 기판을 잘라내는 Ⅲ족 질화물 반도체 기판의 제조방법.
이 출원은 2017년 3월 29일에 출원된 일본 특허출원 제2017－064486호를 기초로 하는 우선권을 주장하고, 그 개시 전부를 여기에 포함시킨다.

Claims (9)

  1. Ⅲ족 질화물 반도체 결정으로 구성되고, 두께가 300 ㎛ 이상 1000 ㎛ 이하이며, 표리의 관계에 있는 노출된 제1 및 제2 주면은 모두 반극성면이고, 상기 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC(X-ray Rocking Curve)의 반치폭의 차가 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
  2. 제1항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC의 반치폭의 차가 300 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
  3. 제1항 또는 제2항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 제1 및 제2 주면은 모두 X선을 Ⅲ족 질화물 반도체 결정의 m축에 평행하게 입사하여 측정한 XRC의 반치폭이 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
  4. 제1항 내지 제3항 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭의 차가 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
  5. 제4항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 제1 및 제2 주면 각각에 대해 X선을 상기 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭의 차가 300 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
  6. 제4항 또는 제5항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 제1 및 제2 주면은 모두 X선을 Ⅲ족 질화물 반도체 결정의 c축의 투영축에 평행하게 입사하여 측정한 XRC의 반치폭이 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
  7. 사파이어 기판을 준비하는 기판 준비공정,
    상기 기판 준비공정 후, 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리공정 후, 상기 사파이어 기판 상에 금속 함유 가스를 공급하는 프리-플로우공정,
    상기 프리-플로우공정 후, 상기 사파이어 기판 상에 성장온도：800℃ 이상 950℃ 이하, 압력：30 torr 이상 200 torr 이하의 성장 조건에서 버퍼층을 형성하는 버퍼층 형성공정,
    상기 버퍼층 형성공정 후, 상기 버퍼층 위에 MOCVD(metal organic chemical vapor deposition)법으로 성장온도：800℃ 이상 1025℃ 이하, 압력：30 torr 이상 200 torr 이하, 성장속도：10 ㎛／h 이상의 성장 조건에서 Ⅲ족 질화물 반도체를 성장시킴으로써 제1 성장층을 형성하는 제1 성장공정, 및
    상기 제1 성장공정 후, 상기 제1 성장층 위에 HVPE법으로 Ⅲ족 질화물 반도체를 성장시킴으로써 제2 성장층을 형성하는 제2 성장공정
    을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  8. 제7항에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
    상기 제1 성장층 및 상기 제2 성장층을 포함하는 벌크 결정으로부터 Ⅲ족 질화물 반도체 기판을 잘라내는 절제공정을 추가로 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  9. 제8항에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
    상기 절제공정에서는, 상기 벌크 결정 중 성장 두께 3 ㎜ 이상의 부분으로부터 상기 Ⅲ족 질화물 반도체 기판을 잘라내는 Ⅲ족 질화물 반도체 기판의 제조방법.
KR1020197025830A 2017-03-29 2018-03-19 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 KR102605845B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-064486 2017-03-29
JP2017064486A JP7055595B2 (ja) 2017-03-29 2017-03-29 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
PCT/JP2018/010716 WO2018180672A1 (ja) 2017-03-29 2018-03-19 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR20190129854A true KR20190129854A (ko) 2019-11-20
KR102605845B1 KR102605845B1 (ko) 2023-11-23

Family

ID=63675722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025830A KR102605845B1 (ko) 2017-03-29 2018-03-19 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Country Status (7)

Country Link
US (1) US10947641B2 (ko)
EP (1) EP3604632A4 (ko)
JP (1) JP7055595B2 (ko)
KR (1) KR102605845B1 (ko)
CN (1) CN110462113A (ko)
TW (1) TWI755508B (ko)
WO (1) WO2018180672A1 (ko)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100017917A (ko) * 2007-07-04 2010-02-16 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프
KR20100116685A (ko) * 2008-03-13 2010-11-01 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
KR20110130502A (ko) * 2009-03-27 2011-12-05 도와 홀딩스 가부시키가이샤 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
KR20120088691A (ko) * 2009-09-28 2012-08-08 가부시키가이샤 도쿠야마 적층체의 제조방법
KR20140021715A (ko) * 2011-07-05 2014-02-20 파나소닉 주식회사 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
JP2014196230A (ja) * 2013-03-08 2014-10-16 株式会社トクヤマ 窒化ガリウム結晶自立基板の製造方法
WO2015160903A1 (en) * 2014-04-16 2015-10-22 Yale University Nitrogen-polar semipolar gan layers and devices on sapphire substrates
KR20150140202A (ko) * 2013-03-29 2015-12-15 엔지케이 인슐레이터 엘티디 Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
JP2017030984A (ja) * 2015-07-29 2017-02-09 国立大学法人山口大学 半導体基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP2006193348A (ja) 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP2011026168A (ja) * 2009-07-24 2011-02-10 Furukawa Co Ltd 基板、積層体、積層体の製造方法、基板の製造方法
US9214336B2 (en) 2012-09-27 2015-12-15 Toyoda Gosei Co., Ltd. Method for producing a group III nitride semiconductor
US9489955B2 (en) * 2014-01-30 2016-11-08 Qualcomm Incorporated Indicating frame parameter reusability for coding vectors
JP6743709B2 (ja) 2015-02-06 2020-08-19 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP2017064486A (ja) 2017-01-13 2017-04-06 株式会社オリンピア 遊技機
JP6831276B2 (ja) * 2017-03-17 2021-02-17 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100017917A (ko) * 2007-07-04 2010-02-16 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프
KR20100116685A (ko) * 2008-03-13 2010-11-01 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
KR20110130502A (ko) * 2009-03-27 2011-12-05 도와 홀딩스 가부시키가이샤 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
KR20120088691A (ko) * 2009-09-28 2012-08-08 가부시키가이샤 도쿠야마 적층체의 제조방법
KR20140021715A (ko) * 2011-07-05 2014-02-20 파나소닉 주식회사 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
JP2014196230A (ja) * 2013-03-08 2014-10-16 株式会社トクヤマ 窒化ガリウム結晶自立基板の製造方法
KR20150140202A (ko) * 2013-03-29 2015-12-15 엔지케이 인슐레이터 엘티디 Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법
WO2015160903A1 (en) * 2014-04-16 2015-10-22 Yale University Nitrogen-polar semipolar gan layers and devices on sapphire substrates
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
JP2017030984A (ja) * 2015-07-29 2017-02-09 国立大学法人山口大学 半導体基板の製造方法

Also Published As

Publication number Publication date
JP7055595B2 (ja) 2022-04-18
KR102605845B1 (ko) 2023-11-23
US10947641B2 (en) 2021-03-16
CN110462113A (zh) 2019-11-15
WO2018180672A1 (ja) 2018-10-04
TW201903183A (zh) 2019-01-16
EP3604632A4 (en) 2020-12-23
JP2018168001A (ja) 2018-11-01
EP3604632A1 (en) 2020-02-05
US20200032418A1 (en) 2020-01-30
TWI755508B (zh) 2022-02-21

Similar Documents

Publication Publication Date Title
EP2037012A1 (en) PROCESS FOR PRODUCING SUBSTRATE OF AlN CRYSTAL, METHOD OF GROWING AlN CRYSTAL, AND SUBSTRATE OF AlN CRYSTAL
KR102464462B1 (ko) Ⅲ족 질화물 반도체 기판
KR102415252B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
KR102425366B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
JP6778579B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
KR20190129854A (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
JP7084123B2 (ja) Ｉｉｉ族窒化物半導体基板
JP6934802B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6894825B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
WO2020162346A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6865669B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6982469B2 (ja) Ｉｉｉ族窒化物半導体基板及びｉｉｉ族窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant