KR102425366B1 - Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 - Google Patents

Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 Download PDF

Info

Publication number
KR102425366B1
KR102425366B1 KR1020197018823A KR20197018823A KR102425366B1 KR 102425366 B1 KR102425366 B1 KR 102425366B1 KR 1020197018823 A KR1020197018823 A KR 1020197018823A KR 20197018823 A KR20197018823 A KR 20197018823A KR 102425366 B1 KR102425366 B1 KR 102425366B1
Authority
KR
South Korea
Prior art keywords
plane
sapphire substrate
nitride semiconductor
iii nitride
heat treatment
Prior art date
Application number
KR1020197018823A
Other languages
English (en)
Other versions
KR20190100216A (ko
Inventor
야스노부 스미다
야스하루 후지야마
Original Assignee
후루카와 기카이 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 기카이 긴조쿠 가부시키가이샤 filed Critical 후루카와 기카이 긴조쿠 가부시키가이샤
Publication of KR20190100216A publication Critical patent/KR20190100216A/ko
Application granted granted Critical
Publication of KR102425366B1 publication Critical patent/KR102425366B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

{10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정(S10), 질화처리를 행하면서 또는 질화처리를 행하지 않고, 사파이어 기판에 대해 열처리를 행하는 열처리공정(S20), 열처리 후의 사파이어 기판의 주면 위에 버퍼층을 형성하는 버퍼층 형성공정(S30), 및 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정(S40)을 갖고, 사파이어 기판 주면의 면방위, 열처리 시의 질화처리 유무 및 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, Ⅲ족 질화물 반도체층의 성장면을 소정의 면방위가 되도록 조정되어 있는 Ⅲ족 질화물 반도체 기판의 제조방법.

Description

Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법{GROUP Ⅲ-NITRIDE SEMICONDUCTOR SUBSTRATE, AND METHOD FOR MANUFACTURING GROUP Ⅲ-NITRIDE SEMICONDUCTOR SUBSTRATE}
본 발명은 Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법에 관한 것이다.
관련된 기술이 특허문헌 1에 개시되어 있다. 특허문헌 1에 개시되어 있는 바와 같이, Ⅲ족 질화물 반도체 결정의 c면 상에 디바이스(예：광 디바이스, 전자 디바이스 등)을 형성한 경우, 피에조 전계에 기인하여 내부 양자 효율이 저하된다. 이에, 소위 반극성면(극성면 및 무극성면과 상이한 면) 상에 디바이스를 형성하는 시도가 이루어져 있다.
일본국 특허공개 제2012-160755호 공보
반극성면 상에 디바이스를 형성하면, c면 상에 디바이스를 형성하는 것보다도 내부 양자 효율을 올릴 수 있다. 본 발명은 목적하는 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 에피택셜 성장시키는 새로운 기술을 제공하는 것을 과제로 한다.
본 발명에 의하면,
{10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면(主面)으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
을 갖고,
상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있는 Ⅲ족 질화물 반도체 기판의 제조방법이 제공된다.
또한, 본 발명에 의하면,
{10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
상기 사파이어 기판에 대해 질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 1060℃ 이상 1120℃ 이하의 온도에서 열처리를 행하는 열처리공정,
상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 800℃ 이상 1125℃ 이하의 성장온도에서 버퍼층을 형성하는 버퍼층 형성공정, 및
상기 버퍼층 위에 Ⅲ족 질화물 반도체층을 형성하는 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법이 제공된다.
또한, 본 발명에 의하면,
Ⅲ족 질화물 반도체 결정으로 구성되고, 성장면의 면방위가 {10-15}면, 및 {10-15}면을 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면 중 어느 하나인 Ⅲ족 질화물 반도체층을 갖는 Ⅲ족 질화물 반도체 기판이 제공된다.
본 발명에 의하면, 목적으로 하는 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 에피택셜 성장시키는 새로운 기술이 실현된다.
전술한 목적 및 그 밖의 목적, 특징 및 이점은 아래에 기술하는 바람직한 실시형태, 및 그것에 부수되는 아래의 도면에 의해 더욱 명확해진다.
도 1은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 플로 차트이다.
도 2는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 공정도이다.
도 3은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 플로 차트이다.
도 4는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 일례를 나타내는 측면 모식도이다.
도 5는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 공정도이다.
아래에 본 발명의 Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법의 실시형태에 대해서 도면을 사용해서 설명한다. 또한, 도면은 어디까지나 발명의 구성을 설명하기 위한 개략도로, 각 부재의 크기, 형상, 수, 상이한 부재의 크기의 비율 등은 도시하는 것에 한정되지 않는다.
＜제1 실시형태＞
먼저, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 일례를 설명한다. 도 1은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 플로 차트이다. 도시하는 바와 같이, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법은 사파이어 기판 준비공정(S10), 열처리공정(S20), 버퍼층 형성공정(S30) 및 성장공정(S40)을 갖는다.
사파이어 기판 준비공정(S10)에서는, {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비한다. 도 2(1)에 당해 공정에서 준비한 사파이어 기판(10)의 측면 모식도의 일례를 나타낸다. 사파이어 기판(10)의 직경은 예를 들면 1 인치 이상이다. 또한, 사파이어 기판(10)의 두께는 예를 들면 300 ㎛ 이상이다.
주면(11)은 {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면이다.
{10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, 예를 들면 {10-10}면을 임의의 방향으로 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다.
또한, {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10-10}면을 a면과 평행이 되는 방향으로 0°보다 크고 30°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다. 또는, {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10-10}면을 a면과 평행이 되는 방향으로 12.5°보다 크고 22.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다. 예를 들면 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10-10}면을 a면과 평행이 되는 방향으로 1.5°이상 2.5°이하, 4.5°이상 5.5°이하, 9.5°이상 10.5°이하, 14.5°이상 15.5°이하, 및 19.5°이상 20.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다.
또한, {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10-10}면을 c면과 평행이 되는 방향으로 0°보다 크고 60°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다. 또는, {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10-10}면을 c면과 평행이 되는 방향으로 12.5°보다 크고 22.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다. 예를 들면 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10-10}면을 c면과 평행이 되는 방향으로 1.5°이상 2.5°이하, 4.5°이상 5.5°이하, 9.5°이상 10.5°이하, 14.5°이상 15.5°이하, 및 19.5°이상 20.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다.
또한, {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10-10}면을 c면과 평행이 되는 방향 및 a면과 평행이 되는 방향 양쪽으로, 각각 상기 예시한 것 중 어느 하나의 각도로 경사지게 한 면이어도 된다.
또한, {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10-10}면을 제1 면과 평행이 되는 방향으로 9.5°이상 10.5°이하, 14.5°이상 15.5°이하, 및 19.5°이상 20.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다. 제1 면은 c면을 a면과 평행이 되는 방향으로 44.5°이상 45.5°이하 경사지게 한 면이다.
또한, {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10-10}면을 a면과 평행이 되는 방향으로 29.5°이상 30.5°이하 중 어느 하나의 각도로 경사지게 한 면을, 추가로 c면과 평행이 되는 방향으로 27.5°이상 30.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다.
사파이어 기판(10) 주면(11)의 면방위는 그 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 하나의 인자(제1 인자)가 된다. 즉, 사파이어 기판(10) 주면(11)의 면방위를 조정함으로써, 그 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 조정할 수 있다.
또한, 사파이어 기판(10) 주면(11)의 면방위는 그 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 표면 상태를 조정하기 위한 인자도 된다. 즉, 사파이어 기판(10) 주면(11)의 면방위를 조정함으로써, 그 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 표면 상태를 조정할 수 있다.
제1 인자와 Ⅲ족 질화물 반도체층 성장면의 면방위 및 표면 상태의 관계는 아래에서 설명한다.
도 1로 돌아가서, 열처리공정(S20)에서는 질화처리를 행하면서 또는 질화처리를 행하지 않고 사파이어 기판(10)에 대해 열처리를 행한다. 열처리의 조건은 아래와 같다.
온도：800℃ 이상 1120℃ 이하
압력：50 torr 이상 250 torr 이하
열처리시간：10~15분
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：3.0 slm 이상 12.0 slm 이하
N2(캐리어 가스) 공급량：1.0 slm 이상 4.5 slm 이하
또한, 질화처리를 행하면서 열처리를 행하는 경우, 열처리 시에 30 slm 이하의 NH3가 공급된다. 질화처리를 행하지 않고 열처리를 행하는 경우, 열처리 시에 NH3가 공급되지 않는다.
상기 조건에서 열처리 시의 질화처리 유무는 사파이어 기판(10) 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 하나의 인자(제2 인자)가 되는 경우가 있다. 즉, 상기 조건에서 열처리 시의 질화처리 유무를 조정함으로써, 사파이어 기판(10) 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 조정할 수 있는 경우가 있다.
또한, 상기 조건에서 열처리 시의 질화처리 유무는 사파이어 기판(10) 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 표면 상태를 조정하기 위한 인자가 되는 경우가 있다. 즉, 상기 조건에서 열처리 시의 질화처리 유무를 조정함으로써, 그 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 표면 상태를 조정할 수 있는 경우가 있다.
제2 인자와 Ⅲ족 질화물 반도체층 성장면의 면방위 및 표면 상태의 관계는 아래에서 설명한다.
도 1로 돌아가서, 버퍼층 형성공정(S30)에서는 도 2(2)에 나타내는 바와 같이, 열처리 후의 사파이어 기판(10) 주면(11) 위에 버퍼층(20)을 형성한다. 형성하는 버퍼층(20)의 두께는 예를 들면 50 ㎚ 이상 300 ㎚ 이하이다.
버퍼층(20)은 예를 들면 AlN층이다. 예를 들면 아래의 조건에서 AlN 결정을 에피택셜 성장시켜서 버퍼층(20)을 형성해도 된다.
성장방법：MOCVD법
성장온도：800℃ 이상 1125℃ 이하
압력：90 torr 이상 110 torr 이하
V／Ⅲ비：3000 이상 6000 이하
TMAl 공급량：40 ccm 이상 100 ccm 이하
NH3 공급량：1 slm 이상 10 slm 이하
캐리어 가스：H2
H2(캐리어 가스) 공급량：3.0 slm 이상 12.0 slm 이하
상기 조건에서 버퍼층(20)을 형성할 때의 성장온도는 사파이어 기판(10) 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 하나의 인자(제3 인자)가 되는 경우가 있다. 즉, 상기 조건에서 버퍼층(20)을 형성할 때의 성장온도를 조정함으로써, 사파이어 기판(10) 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 조정할 수 있는 경우가 있다.
또한, 상기 조건에서 버퍼층(20)을 형성할 때의 성장온도는, 사파이어 기판(10) 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 표면 상태를 조정하기 위한 인자가 되는 경우가 있다. 즉, 상기 조건에서 버퍼층(20)을 형성할 때의 성장온도를 조정함으로써, 그 위에 에피 성장되는 Ⅲ족 질화물 반도체층 성장면의 표면 상태를 조정할 수 있는 경우가 있다.
제3 인자와 Ⅲ족 질화물 반도체층 성장면의 면방위 및 표면 상태의 관계는 아래에서 설명한다.
도 1로 돌아가서, 성장공정(S40)에서는 도 2(3)에 나타내는 바와 같이, 버퍼층(20) 위에 아래의 성장 조건에서 Ⅲ족 질화물 반도체 결정(예：GaN 결정)을 에피택셜 성장시켜서, 성장면(31)이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층(30)을 형성한다. Ⅲ족 질화물 반도체층(30)의 두께는 예를 들면 1 ㎛ 이상 20 ㎛ 이하이다.
아래의 성장 조건에서 버퍼층(20) 위에 Ⅲ족 질화물 반도체 결정을 에피택셜 성장시키는 본 실시형태의 경우, 성장면(31)의 면방위는 전술한 제1 내지 제3 인자에 의해 조정할 수 있다. 또한, 성장면(31)의 표면 상태도 전술한 제1 내지 제3 인자에 의해 조정할 수 있다. 제1 내지 제3 인자와 Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위 및 표면 상태의 관계는 아래에서 설명한다.
성장방법：MOCVD(Metal Organic Chemical Vapor Deposition)법
성장온도：950℃ 이상 1110℃ 이하
압력：100 torr 이상 500 torr 이하
V／Ⅲ비：500 이상 2000 이하
TMGa 공급량：200 ccm 이상 750 ccm 이하
NH3 공급량：2 slm 이상 25 slm 이하
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：13.0 slm 이상 14.0 slm 이하
N2(캐리어 가스) 공급량：1.0 slm 이상 2.0 slm 이하
이상에 의해, 도 2(3)에 나타내는 바와 같은 사파이어 기판(10), 버퍼층(20) 및 Ⅲ족 질화물 반도체층(30)을 갖는 Ⅲ족 질화물 반도체 기판(1)을 제조할 수 있다. 도시하는 예의 경우, Ⅲ족 질화물 반도체층(30)의 성장면(31)이 Ⅲ족 질화물 반도체 기판(1)의 표면(노출면)의 일부로 되어 있다.
또한, 도 3에 나타내는 바와 같이, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법은, 사파이어 기판 준비공정(S10), 열처리공정(S20), 버퍼층 형성공정(S30) 및 성장공정(S40)에 더하여, 제거공정(S50)을 가져도 된다.
제거공정(S50)에서는 성장공정(S40) 후에 사파이어 기판(10)을 제거한다. 예를 들면 도 2(3)의 적층체로부터 연마, 슬라이스 등에 의해 사파이어 기판(10)을 제거한다. 제거공정(S50)에서는, 추가로 버퍼층(20)을 제거해도 된다. 결과, 도 4에 나타내는 바와 같은, Ⅲ족 질화물 반도체층(30)으로 이루어지는 Ⅲ족 질화물 반도체 기판(1)이 얻어진다. 도시하는 예의 경우, Ⅲ족 질화물 반도체층(30)의 성장면(31)이 Ⅲ족 질화물 반도체 기판(1)의 표면(노출면)의 일부로 되어 있다.
본 실시형태의 Ⅲ족 질화물 반도체 기판(1)은 Ⅲ족 질화물 반도체층(30) 위에 전자 디바이스나 광 디바이스 등의 디바이스를 형성하기 위한 기판으로서 이용되어도 된다. 또한, Ⅲ족 질화물 반도체층(30)으로부터 일부를 슬라이스 등으로 잘라냄으로써 복수의 기판을 얻어도 된다.
본 실시형태의 Ⅲ족 질화물 반도체 기판(1)의 제조방법의 경우, 사파이어 기판(10) 주면(11)의 면방위(제1 인자), 열처리 시의 질화처리 유무(제2 인자) 및 버퍼층 형성공정(S30)에 있어서의 성장온도(제3 인자) 중 하나 이상은, Ⅲ족 질화물 반도체층(30)의 성장면(31)이 소정의 면방위가 되도록 조정되어 있다.
바꿔 말하면, 본 실시형태의 Ⅲ족 질화물 반도체 기판(1)의 제조방법으로 제조된 Ⅲ족 질화물 반도체 기판(1)은, Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위와 제1 내지 제3 인자 중 하나 이상이 소정의 관계로 되어 있다.
또한, 본 실시형태의 Ⅲ족 질화물 반도체 기판(1)의 제조방법의 경우, 제1 내지 제3 인자 중 하나 이상은, Ⅲ족 질화물 반도체층(30)의 성장면(31)이 소정의 표면 상태가 되도록 조정되어 있다.
바꿔 말하면, 본 실시형태의 Ⅲ족 질화물 반도체 기판(1)의 제조방법으로 제조된 Ⅲ족 질화물 반도체 기판(1)은, Ⅲ족 질화물 반도체층(30) 성장면(31)의 표면 상태와 제1 내지 제3 인자 중 하나 이상이 소정의 관계로 되어 있다.
표 1 내지 표 6에, 제1 내지 제3 인자와 Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위 및 표면 상태 사이의 상기 소정의 관계의 일례를 나타낸다.
Figure 112019066484080-pct00001
Figure 112019066484080-pct00002
Figure 112019066484080-pct00003
Figure 112019066484080-pct00004
Figure 112019066484080-pct00005
Figure 112019066484080-pct00006
표 1 내지 표 6에 있어서는, 「사파이어 주면」, 「승온 시 질화처리」, 「버퍼층 성장온도」, 「Ⅲ족 질화물 반도체층의 성장면」 및 「표면 상태」가 서로 대응되어 있다.
표 중 「사파이어 주면」란에, 제1 인자의 상세, 즉 사파이어 기판(10) 주면(11)의 면방위가 나타내어져 있다. 「승온 시 질화처리」란에, 제2 인자의 상세, 즉 열처리 시의 질화처리 유무(「있음」또는「없음」)가 나타내어져 있다. 「버퍼층 성장온도」란에, 제3 인자의 상세, 즉 버퍼층 형성공정(S30)에 있어서의 성장온도가 나타내어져 있다.
「Ⅲ족 질화물 반도체층의 성장면」란에, Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위가 나타내어져 있다. 「표면 상태」란에, Ⅲ족 질화물 반도체층(30) 성장면(31)의 표면 상태가 나타내어져 있다.
표면 상태「○」는 미분 간섭 현미경 관찰하에 있어서, 표면이 경면구조를 가지고 있고, 또한 그레인(결정립)의 경계가 명확하게 관찰되지 않는 상태를 의미한다. 표면 상태「△」는 미분 간섭 현미경 관찰하에 있어서, 표면이 경면구조를 가지고 있으나, 그레인(결정립)의 경계가 관찰되는 상태를 의미한다. 표면 상태「×」는 표면이 경면으로는 인정되지 않는 상태를 의미한다.
표 1 내지 표 6으로부터, 제1 내지 제3 인자를 조정함으로써, Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위 및 표면 상태를 조정할 수 있는 것을 알 수 있다. 그리고, 표 1 내지 표 6에 나타내어지는 제1 내지 제3 인자와 Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위 및 표면 상태 사이의 관계로부터, 예를 들면 아래와 같은 관계를 읽어낼 수 있다.
표 1 및 표 2로부터, 사파이어 기판(10)의 주면(11)을 {10-10}면으로부터 a면과 평행이 되는 방향으로 0°보다 크고 12.5°이하 경사지게 한 면으로 한 경우, 열처리 시에 질화처리를 행하면, {11-22}면 성분의 성장이 지배적이 되는 것을 알 수 있다. 그리고, Ⅲ족 질화물 반도체층(30)의 성장면(31)은 {11-22}면을 m면과 평행이 되는 방향으로 사파이어 기판(10) 주면(11)의 {10-10}면으로부터의 경사각도와 거의 동일한 각도 경사지게 한 면이 되는 것을 알 수 있다.
또한, 표 2로부터, 사파이어 기판(10)의 주면(11)을 {10-10}면으로부터 a면과 평행이 되는 방향으로 12.5°보다 크고 22.5°이하 경사지게 한 면으로 한 경우, 열처리 시의 질화처리 유무에 상관없이, {10-1X}면, 또는 {20-2X}면 성분의 성장이 지배적이 되는 것을 알 수 있다.
또한, 표 3으로부터, 사파이어 기판(10)의 주면(11)을 {10-10}면으로부터 c면과 평행이 되는 방향으로 0°보다 크고 12.5°이하 경사지게 한 면으로 한 경우, 열처리 시에 질화처리를 행하지 않으면, {11-22}면 성분의 성장이 지배적이 되는 것을 알 수 있다. 그리고, Ⅲ족 질화물 반도체층(30)의 성장면(31)은, {11-22}면을 a면과 평행이 되는 방향으로 사파이어 기판(10) 주면(11)의 {10-10}면으로부터의 경사각도와 거의 동일한 각도 경사지게 한 면이 되는 것을 알 수 있다.
또한, 표 4로부터, 사파이어 기판(10)의 주면(11)을 {10-10}면으로부터 c면과 평행이 되는 방향으로 12.5°보다 크고 22.5°이하 경사지게 한 면으로 한 경우, 열처리 시의 질화처리 유무에 상관없이, {10-1X}면, 또는 {20-2X}면 성분의 성장이 지배적이 되는 것을 알 수 있다.
또한, 표 5로부터, 사파이어 기판(10)의 주면(11)을 제1 면과 평행이 되는 방향으로 경사지게 한 면으로 한 경우, 열처리 시에 질화처리를 행하고, 또한 비교적 고온에서 버퍼층(20)을 형성하면, {11-22}면 성분의 성장이 지배적이 되는 것을 알 수 있다.
또한, 표 6으로부터, 사파이어 기판(10)의 주면(11)을 {10-10}면을 a면과 평행이 되는 방향으로 29.5°이상 30.5°이하 중 어느 하나의 각도로 경사지게 한 면을, 추가로 c면과 평행이 되는 방향으로 27.5°이상 30.5°이하 중 어느 하나의 각도로 경사지게 한 면으로 한 경우, 열처리 시에 질화처리를 행하면, {11-23}면 성분의 성장이 지배적이 되는 것을 알 수 있다.
본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 얻어진 Ⅲ족 질화물 반도체 기판(1)은, 제1 내지 제3 인자와 Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위가, 예를 들면 전술한 바와 같은 소정의 관계를 충족시키고 있다.
또한, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법으로 얻어진 Ⅲ족 질화물 반도체 기판(1)은, 제1 내지 제3 인자와 Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위 및 표면 상태가, 예를 들면 표 1 내지 표 6에 나타내어지는 소정의 관계를 충족시키고 있다. 즉, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에서는, 제1 내지 제3 인자가, 예를 들면 표 1 내지 표 6에 있어서 서로 대응된 복수의 조합 중 어느 하나를 충족시키도록 조정되어 있다. 그리고, 표 1 내지 표 6에 있어서 그 조합에 대응된 면방위 및 표면 상태의 성장면(31)을 갖는 Ⅲ족 질화물 반도체층(30)이 형성된다.
여기서, 성장면(31)이 소정의 면방위가 되고, 또한 성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층(30)을 형성하는 조건을 예시한다.
예를 들면 표 1 및 표 2를 참조하면, 사파이어 기판 준비공정(S10)에서, {10-10}면을 a면과 평행이 되는 방향으로 4.5°이상 5.5°이하, 9.5°이상 10.5°이하, 14.5°이상 15.5°이하, 및 19.5°이상 20.5°이하 중 어느 하나의 각도로 경사지게 한 면을 주면(11)으로서 갖는 사파이어 기판(10)을 준비하고, 버퍼층 형성공정(S30)에서는 성장온도를 1060℃ 이상 1120℃ 이하로 한 경우, 성장면(31)이 소정의 면방위가 되고, 또한 성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다.
또한, 표 2를 참조하면, 사파이어 기판 준비공정(S10)에서, {10-10}면을 a면과 평행이 되는 방향으로 9.5°이상 10.5°이하 중 어느 하나의 각도로 경사지게 한 면을 주면(11)으로서 갖는 사파이어 기판(10)을 준비하고, 열처리공정(S20)에서는 질화처리를 행하지 않고 열처리를 행하며, 버퍼층 형성공정(S30)에서는 성장온도를 1060℃ 이상 1120℃ 이하로 한 경우, 성장면(31)이 {10-15}면, 및 {10-15}면을 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면 중 어느 하나이고, 또한 성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다.
또한, 표 1을 참조하면, 사파이어 기판 준비공정(S10)에서, {10-10}면을 a면과 평행이 되는 방향으로 1.5°이상 2.5°이하 중 어느 하나의 각도로 경사지게 한 면을 주면(11)으로서 갖는 사파이어 기판(10)을 준비하고, 열처리공정(S20)에서는 질화처리를 행하면서 열처리를 행하고, 버퍼층 형성공정(S30)에서는 성장온도를 1055℃ 이상 1120℃ 이하로 한 경우, 성장면(31)이 소정의 면방위가 되고, 또한 성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다.
또한, 표 1을 참조하면, 사파이어 기판 준비공정(S10)에서 {10-10}면, 또는 {10-10}면을 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면을 주면(11)으로서 갖는 사파이어 기판(10)을 준비하고, 열처리공정(S20)에서는 질화처리를 행하지 않고 열처리를 행하며, 버퍼층 형성공정(S30)에서는 성장온도를 1060℃ 이상 1120℃ 이하로 한 경우, 성장면(31)이 소정의 면방위가 되고, 또한 성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다.
또한, 표 3을 참조하면, 사파이어 기판 준비공정(S10)에서, {10-10}면을 c면과 평행이 되는 방향으로 1.5°이상 2.5°이하 중 어느 하나의 각도로 경사지게 한 면을 주면(11)으로서 갖는 사파이어 기판(10)을 준비하고, 버퍼층 형성공정(S30)에서는 성장온도를 800℃ 이상 1120℃ 이하로 한 경우, 성장면(31)이 소정의 면방위가 되고, 또한 성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다.
또한, 표 3을 참조하면, 사파이어 기판 준비공정(S10)에서, {10-10}면을 c면과 평행이 되는 방향으로 4.5°이상 5.5°이하 중 어느 하나의 각도로 경사지게 한 면을 주면(11)으로서 갖는 사파이어 기판(10)을 준비하고, 열처리공정(S20)에서는 질화처리를 행하지 않고 열처리를 행하며, 버퍼층 형성공정(S30)에서는 성장온도를 1060℃ 이상 1120℃ 이하로 한 경우, 성장면(31)이 소정의 면방위가 되고, 또한 성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다.
또한, 표 5를 참조하면, 사파이어 기판 준비공정(S10)에서, {10-10}면을 제1 면(c면을 a면과 평행이 되는 방향으로 44.5°이상 45.5°이하 경사지게 한 면)과 평행이 되는 방향으로 9.5°이상 10.5°이하 중 어느 하나의 각도로 경사지게 한 면을 주면(11)으로서 갖는 사파이어 기판(10)을 준비하고, 열처리공정(S20)에서는 질화처리를 행하면서 열처리를 행하고, 버퍼층 형성공정(S30)에서는 성장온도를 1075℃ 이상 1125℃ 이하로 한 경우, 성장면(31)이 소정의 면방위가 되고, 또한 성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다.
또한, 표 5를 참조하면, 사파이어 기판 준비공정(S10)에서, {10-10}면을 제1 면(c면을 a면과 평행이 되는 방향으로 44.5°이상 45.5°이하 경사지게 한 면)과 평행이 되는 방향으로 19.5°이상 20.5°이하 중 어느 하나의 각도로 경사지게 한 면을 주면(11)으로서 갖는 사파이어 기판(10)을 준비하고, 열처리공정(S20)에서는 질화처리를 행하면서 열처리를 행하고, 버퍼층 형성공정(S30)에서는 성장온도를 1075℃ 이상 1125℃ 이하로 한 경우, 성장면(31)이 소정의 면방위가 되고, 또한 성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다.
이상 설명한 바와 같이, 본 실시형태에 의하면 목적하는 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 에피택셜 성장시키는 새로운 기술이 실현된다.
본 실시형태에 의하면, 사파이어 기판(10) 주면(11)의 면방위(제1 인자), 열처리 시의 질화처리 유무(제2 인자) 및 버퍼층 형성공정(S30)에 있어서의 성장온도(제3 인자) 중 하나 이상을 조정함으로써, Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위를 조정할 수 있다.
본 실시형태의 Ⅲ족 질화물 반도체 기판(1)의 제조방법으로 제조된 Ⅲ족 질화물 반도체 기판(1)은, Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위와 제1 내지 제3 인자 중 하나 이상이 소정의 관계(예：표 1 내지 표 6에 나타내는 관계)로 되어 있다.
또한, ＋c면을 성장면으로 하여 에피택셜 성장시킨 Ⅲ족 질화물 반도체 결정으로부터, 반극성면이 절단면이 되도록 잘라내어진 기판(이하, 「비교 대상 기판」)은 본 실시형태의 Ⅲ족 질화물 반도체 기판(1)과 상이하다. 비교 대상 기판은 성장면이 ＋c면이고, 반극성면은 아니기 때문에, 본 실시형태의 Ⅲ족 질화물 반도체 기판(1)과는 명확하게 상이하다.
＋c면을 성장면으로 한 에피택셜 성장과 {X0-XY}면(X 및 Y는 0 이외의 양의 정수)을 성장면으로 한 에피택셜 성장에서는, 표면 모르폴로지가 상이하다. 이 때문에, 미분 간섭 현미경을 사용하여 표면을 관찰하면, 비교 대상 기판과 본 실시형태의 Ⅲ족 질화물 반도체 기판(1)을 분별할 수 있다.
구체적으로는, ＋c면을 성장면으로 한 에피택셜 성장을 토대로 얻어진 비교 대상 기판은 표면이 특유의 구조를 갖지 않는 경면구조인 것에 대해, {X0-XY}면(X 및 Y는 0 이외의 양의 정수)을 성장면으로 한 본 실시형태의 Ⅲ족 질화물 반도체 기판(1)은 표면이 a축방향으로 연신(延伸)되는 스트라이프 형상 구조를 수반하는 경면구조나, 또는 요철을 갖는 비경면구조가 된다.
반극성면이 노출된 본 실시형태의 Ⅲ족 질화물 반도체 기판(1) 상에 전자 디바이스나 광 디바이스 등의 디바이스를 형성함으로써, c면 상에 디바이스를 형성하는 경우보다도 내부 양자 효율을 올릴 수 있다.
또한, 본 실시형태에 의하면, 사파이어 기판(10) 주면(11)의 면방위(제1 인자), 열처리 시의 질화처리 유무(제2 인자) 및 버퍼층 형성공정(S30)에 있어서의 성장온도(제3 인자) 중 하나 이상을 조정함으로써, Ⅲ족 질화물 반도체층(30) 성장면(31)의 표면 상태를 조정할 수 있다.
본 실시형태의 Ⅲ족 질화물 반도체 기판(1)의 제조방법으로 제조된 Ⅲ족 질화물 반도체 기판(1)은, Ⅲ족 질화물 반도체층(30) 성장면(31)의 표면 상태와 제1 내지 제3 인자 중 하나 이상이 소정의 관계(예：표 1 내지 표 6에 나타내는 관계)로 되어 있다.
성장면(31)의 표면 상태가 양호한 Ⅲ족 질화물 반도체층에 의하면, 이 위에 제작한 Ⅲ족 질화물 반도체 디바이스의 결정성, 전기 특성이 손상되지 않고, 특성이 양호해진다.
또한, 본 실시형태에 의하면, 사파이어 기판(10) 주면(11)의 면방위(제1 인자), 열처리 시의 질화처리 유무(제2 인자) 및 버퍼층 형성공정(S30)에 있어서의 성장온도(제3 인자) 중 하나 이상을 조정함으로써, 성장면(31)이 소정의 면방위가 된 Ⅲ족 질화물 반도체층(30)을 갖는 Ⅲ족 질화물 반도체 기판(1)이 얻어진다.
예를 들면 성장면(31)의 면방위가 {10-15}면, 및 {10-15}면을 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면 중 어느 하나인 Ⅲ족 질화물 반도체층(30)을 갖는 Ⅲ족 질화물 반도체 기판(1)(도 2(3) 및 도 4 참조)이 얻어진다.
본 발명자들은 본 실시형태의 제조방법으로 얻어진 「성장면(31)의 면방위가 {10-15}면, 및 {10-15}면을 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면 중 어느 하나인 Ⅲ족 질화물 반도체층(30)을 갖는 Ⅲ족 질화물 반도체 기판(1)」은, 표면 모르폴로지가 평탄하고, 또한 Ⅲ족 질화물 반도체층(30)을 구성하는 Ⅲ족 질화물 반도체의 결정성이 양호(c면 성장한 Ⅲ족 질화물 반도체와 동등)한 것을 확인하고 있다.
이러한 Ⅲ족 질화물 반도체 기판(1)에 의하면, 내부 양자 효율이 높고, 또한 고품질의 디바이스를 제조하는 것이 가능해진다.
그 밖에, 성장면(31)의 면방위가 {11-22}면 또는 {11-23}면인 Ⅲ족 질화물 반도체층(30)을 갖는 Ⅲ족 질화물 반도체 기판(1)(도 2(3) 및 도 4 참조)이 얻어진다. 이러한 Ⅲ족 질화물 반도체 기판(1)은 표면 평탄성에 있어서 떨어지나, 측면부 또는 그의 경사면이 m면이 되기 때문에, 이 면에서 벽개하여 광학 미러 구조를 제작함으로써, 레이저 디바이스를 비교적 간편하게 제작할 수 있다.
＜제1 실시예＞
주면(11)의 면방위(제1 인자)가 다양한 사파이어 기판(10)을 복수 준비하였다. 사파이어 기판(10)의 두께는 430 ㎛이고, 직경은 2 인치였다.
그리고, 준비한 사파이어 기판(10) 각각에 대해, 아래의 조건에서 열처리를 행하였다.
온도：950℃~1100℃
압력：200 torr
열처리시간：10분 또는 15분
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：4.0 slm~9.0 slm
N2(캐리어 가스) 공급량：1.5 slm
또한, 열처리 시의 질화처리 유무(제2 인자)를 상이하게 한 샘플을 제작하였다. 구체적으로는, 열처리 시에 30 slm 이하의 NH3를 공급하고 질화처리를 행하는 샘플과, 열처리 시에 NH3를 공급하지 않고 질화처리를 행하지 않는 샘플 양쪽을 제작하였다.
열처리 후, 사파이어 기판(10)의 주면(11)(노출면) 상에 아래의 조건에서 약 150 ㎚ 두께의 버퍼층(20)(AlN 버퍼층)을 형성하였다.
성장방법：MOCVD법
압력：100 torr
V／Ⅲ비：5184
TMAl 공급량：50 sccm~100 sccm
NH3 공급량：1~5 slm
캐리어 가스：H2
H2(캐리어 가스) 공급량：4.0 slm~9.0 slm
N2(캐리어 가스) 공급량：1.5 slm
또한, 성장온도(제3 인자)는 샘플별로 800℃ 이상 1120℃ 이하의 범위에서 상이하게 하였다.
그 후, 버퍼층(20) 위에 아래의 조건에서 약 15 ㎛ 두께의 Ⅲ족 질화물 반도체층(30)(GaN층)을 형성하였다.
성장방법：MOCVD법
성장온도：1000℃~1080℃
압력：100~500 torr
V／Ⅲ비：200~900
TMGa 공급량：50~500 ccm(연속 변화)
NH3 공급량：2~16 slm(연속 변화)
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：13.5 slm
N2(캐리어 가스) 공급량：1.5 slm
이상과 같이 하여, 사파이어 기판(10), 버퍼층(20) 및 Ⅲ족 질화물 반도체층(30)이 이 순서로 적층된 Ⅲ족 질화물 반도체 기판(1)을 제조하였다.
표 7 내지 표 12에, 사파이어 기판(10) 주면(11)의 면방위(제1 인자), 열처리 시의 질화처리 유무(제2 인자), 버퍼층(20) 형성 시 성장온도(제3 인자), 및 얻어진 Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위 및 표면 상태의 관계를 나타낸다.
Figure 112019066484080-pct00007
Figure 112019066484080-pct00008
Figure 112019066484080-pct00009
Figure 112019066484080-pct00010
Figure 112019066484080-pct00011
Figure 112019066484080-pct00012
표면 상태「○」는 미분 간섭 현미경 관찰하에 있어서, 표면이 경면구조를 가지고 있고, 또한 그레인(결정립)의 경계가 명확하게 관찰되지 않는 상태를 의미한다. 표면 상태「△」는 미분 간섭 현미경 관찰하에 있어서, 표면이 경면구조를 가지고 있으나, 그레인(결정립)의 경계가 관찰되는 상태를 의미한다. 표면 상태「×」는 표면이 경면으로는 인정되지 않는 상태를 의미한다.
표 7 내지 표 12에 표 1 내지 표 6과 동일한 대응관계가 나타내어져 있다. 이 결과로부터, 사파이어 기판(10) 주면(11)의 면방위(제1 인자), 열처리 시의 질화처리 유무(제2 인자) 및 버퍼층 형성공정(S30)에 있어서의 성장온도(제3 인자) 중 하나 이상을 조정하면, 표 1 내지 표 6에 나타내어지는 바와 같은 관계성으로, Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위 및 표면 상태를 조정할 수 있는 것이 확인되었다.
＜제2 실시형태＞
도 5는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 플로 차트이다. 도시하는 바와 같이, 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법은 사파이어 기판 준비공정(S10), 열처리공정(S20), 프리-플로우공정(S25), 버퍼층 형성공정(S30) 및 성장공정(S40)을 갖는다. 추가로 제거공정(S50)을 가져도 된다. 본 실시형태에 의하면, 목적하는 N 극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 에피택셜 성장시켜서 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다. 이하, 각 공정에 대해서 설명한다.
사파이어 기판 준비공정(S10)은 제1 실시형태와 동일하다.
열처리공정(S20)에서는, 질화처리를 행하면서 또는 질화처리를 행하지 않고 사파이어 기판(10)에 대해 열처리를 행한다. 열처리의 조건은 아래와 같다.
온도：800℃ 이상 1200℃ 이하
압력：30 torr 이상 760 torr 이하
열처리시간：5분 이상 20분 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하
또한, 질화처리를 행하면서 열처리를 행하는 경우, 열처리 시에 30 slm 이하의 NH3가 공급된다. 질화처리를 행하지 않고 열처리를 행하는 경우, 열처리 시에 NH3가 공급되지 않는다.
프리-플로우공정(S25)에서는, 버퍼층 형성공정(S30) 전에 트리메틸알루미늄을 사파이어 기판(10) 상에 아래의 조건에서 공급한다.
온도：500℃ 이상 1000℃ 이하
압력：30 torr 이상 200 torr 이하
트리메틸알루미늄 공급량, 공급시간：20 ccm 이상 500 ccm 이하, 1초 이상 60초 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하
상기 조건은 금속 함유 가스로서 유기 금속 원료인 트리메틸알루미늄, 트리에틸알루미늄을 공급하는 경우의 것이다. 당해 공정에서는, 트리메틸알루미늄 트리에틸알루미늄 대신에 다른 금속을 함유하는 금속 함유 가스를 공급하고, 알루미늄막 대신에 티탄막, 바나듐막이나 구리막 등의 다른 금속막을 사파이어 기판의 주면 상에 형성해도 된다. 또한, 유기 금속 원료로부터 생성되는 메탄, 에틸렌, 에탄 등의 탄화수소 화합물과의 반응막인 탄화알루미늄, 탄화티탄, 탄화바나듐이나 탄화구리 등의 다른 탄화금속막을 사파이어 기판의 주면 상에 형성해도 된다.
버퍼층 형성공정(S30)에서는, 도 2(2)에 나타내는 바와 같이, 열처리 후의 사파이어 기판(10)의 주면(11) 위에 버퍼층(20)을 형성한다. 형성하는 버퍼층(20)의 두께는 예를 들면 20 ㎚ 이상 300 ㎚ 이하이다.
버퍼층(20)은 예를 들면 AlN층이다. 예를 들면 아래의 조건에서 AlN 결정을 에피택셜 성장시켜서 버퍼층(20)을 형성해도 된다.
성장방법：MOCVD법
성장온도：800℃ 이상 1000℃ 이하
압력：30 torr 이상 200 torr 이하
V／Ⅲ비：3000 이상 6000 이하
TMAl 공급량：20 ccm 이상 500 ccm 이하
NH3 공급량：0.5 slm 이상 10 slm 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：50 slm 이하
버퍼층 형성공정(S30)에 있어서의 성장 조건(비교적 낮은 성장온도, 비교적 낮은 압력)은 N 극성을 유지하면서 AlN을 성장시키기 위한 조건이 된다. 즉, 버퍼층 형성공정(S30)에 있어서의 성장 조건은, 성장공정(S40)에서 성장시키는 Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위를 N 극성 측의 면으로 하기 위한 복수의 요소 중 하나이다.
성장공정(S40)에서는, 도 2(3)에 나타내는 바와 같이, 버퍼층(20) 위에 아래의 성장 조건에서 Ⅲ족 질화물 반도체 결정(예：GaN 결정)을 에피택셜 성장시켜서 성장면(31)이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층(30)을 형성한다. Ⅲ족 질화물 반도체층(30)의 두께는 예를 들면 1 ㎛ 이상 20 ㎛ 이하이다.
성장방법：MOCVD법
성장온도：800℃ 이상 1050℃ 이하
압력：30 torr 이상 200 torr 이하
V／Ⅲ비：200 이상 900 이하
TMGa 공급량：50 ccm 이상 1000 ccm 이하
NH3 공급량：1 slm 이상 20 slm 이하
성장속도(growth rate)：10 ㎛／h 이상
캐리어 가스：H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：50 slm 이하
성장공정(S40)에 있어서의 성장 조건(비교적 낮은 성장온도, 비교적 낮은 압력, 비교적 빠른 성장속도)은 N 극성을 유지하면서 GaN을 성장시키기 위한 조건이 된다. 즉, 성장공정(S40)에 있어서의 성장 조건은 성장공정(S40)에서 성장시키는 Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위를 N 극성 측의 면으로 하기 위한 복수의 요소 중 하나이다.
제거공정(S50)은 제1 실시형태와 동일하다.
이상 설명한 본 실시형태에 의하면, 프리-플로우공정(S25)의 실시 및 성장공정(S40)에 있어서의 성장 조건의 조정 등에 의해, Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위를 N 극성 측의 면으로 할 수 있다. 또한, 전술한 제1 내지 제3 인자의 조정에 의해, Ⅲ족 질화물 반도체층(30) 성장면(31)의 면방위를 목적으로 하는 면방위로 조정할 수 있다.
또한, 본 실시형태에 의하면, N 극성 측의 반극성면을 성장면(31)으로 하는 Ⅲ족 질화물 반도체층(30)을 형성할 수 있다. 이러한 경우, 피에조 분극의 저감뿐 아니라, 자발 분극도 저감시킬 수 있다. 결과, 내부 전계에 의해 일어나는 슈타르크 효과(Stark effect)를 억제할 수 있다.
＜제2 실시예＞
주면(11)의 면방위(제1 인자)가 m면을 a면방향과 평행이 되는 방향으로 2°경사지게 한 면인 사파이어 기판(10)을 준비하였다. 사파이어 기판(10)의 두께는 430 ㎛이고, 직경은 2 인치였다.
그리고, 준비한 사파이어 기판(10) 각각에 대해 아래의 조건에서 열처리를 행하였다.
온도：800℃ 이상 1120℃ 이하
압력：200 torr
열처리시간：10분 또는 15분
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：4.0 slm~20 slm
NH3 공급량：20 slm 이하
열처리 후, 아래의 조건에서 사파이어 기판(10)의 주면(11)(노출면) 상에 트리메틸알루미늄을 공급하였다.
온도：900~930℃
압력：100 torr
트리메틸알루미늄 공급량, 공급시간：90 sccm, 10초
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
트리메틸알루미늄 공급 후, 사파이어 기판(10)의 주면(11)(노출면) 상에 아래의 조건에서 약 150 ㎚ 두께의 버퍼층(20)(AlN 버퍼층)을 형성하였다.
성장방법：MOCVD법
압력：100 torr
V／Ⅲ비：5184
TMAl 공급량：50 ccm
NH3 공급량：1~5 slm
캐리어 가스：H2
H2(캐리어 가스) 공급량：4.0 slm~15 slm
성장온도：800℃ 이상 930℃ 이하
그 후, 버퍼층(20) 위에 아래의 조건에서 약 15 ㎛ 두께의 Ⅲ족 질화물 반도체층(30)(GaN층)을 형성하였다.
성장방법：MOCVD법
압력：100 torr
V／Ⅲ비：321
TMGa 공급량：50 sccm~500 sccm(연속 변화)
NH3 공급량：5 slm~10 slm(연속 변화)
캐리어 가스：H2, N2
H2(캐리어 가스) 공급량：13.5 slm
N2(캐리어 가스) 공급량：1.5 slm
성장온도 1050℃ 이하에서 Ⅲ족 질화물 반도체층(30)을 형성한 샘플 1과, 성장온도 1050℃보다 큰 온도에서 Ⅲ족 질화물 반도체층(30)을 형성한 샘플 2를 제작하였다.
샘플 1의 Ⅲ족 질화물 반도체층(30) 성장면의 면방위는 (-1-12-3)면을 m면과 평행이 되는 방향으로 10°이하 경사지게 한 면이었다. 한편, 샘플 2의 Ⅲ족 질화물 반도체층(30) 성장면의 면방위는 (11-23)면을 m면과 평행이 되는 방향으로 10°이하 경사지게 한 면이었다. 즉, 프리-플로우공정(S25)의 실시 및 성장공정(S40)에 있어서의 성장 조건(특히 성장온도)의 조정 등에 의해, 질화물 반도체층(30) 성장면(31)의 면방위를 N 극성 측의 면으로 할 수 있는 것을 확인할 수 있었다.
아래에 참고형태의 예를 부기한다.
1. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
을 갖고,
상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있는 Ⅲ족 질화물 반도체 기판의 제조방법.
2. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
상기 사파이어 기판에 대해, 질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 1060℃ 이상 1120℃ 이하의 온도에서 열처리를 행하는 열처리공정,
상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 800℃ 이상 1125℃ 이하의 성장온도에서 버퍼층을 형성하는 버퍼층 형성공정, 및
상기 버퍼층 위에 Ⅲ족 질화물 반도체층을 형성하는 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
3. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 사파이어 기판 준비공정에서는, {10-10}면을 a면과 평행이 되는 방향으로 4.5°이상 5.5°이하, 9.5°이상 10.5°이하, 14.5°이상 15.5°이하, 및 19.5°이상 20.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
상기 버퍼층 형성공정에서는, 상기 성장온도를 1060℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
4. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 사파이어 기판 준비공정에서는, {10-10}면을 a면과 평행이 되는 방향으로 1.5°이상 2.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
상기 열처리공정에서는, 상기 질화처리를 행하면서 상기 열처리를 행하고,
상기 버퍼층 형성공정에서는, 상기 성장온도를 1055℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
5. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 사파이어 기판 준비공정에서는, {10-10}면, 또는 {10-10}면을 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
상기 열처리공정에서는, 상기 질화처리를 행하지 않고 상기 열처리를 행하며,
상기 버퍼층 형성공정에서는, 상기 성장온도를 1060℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
6. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 사파이어 기판 준비공정에서는, {10-10}면을 c면과 평행이 되는 방향으로 1.5°이상 2.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
상기 버퍼층 형성공정에서는, 상기 성장온도를 800℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
7. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 사파이어 기판 준비공정에서는, {10-10}면을 c면과 평행이 되는 방향으로 4.5°이상 5.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
상기 열처리공정에서는, 상기 질화처리를 행하지 않고 상기 열처리를 행하며,
상기 버퍼층 형성공정에서는, 상기 성장온도를 1060℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
8. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 사파이어 기판 준비공정에서는, {10-10}면을 제1 면과 평행이 되는 방향으로 9.5°이상 10.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
상기 열처리공정에서는, 상기 질화처리를 행하면서 상기 열처리를 행하며,
상기 버퍼층 형성공정에서는, 상기 성장온도를 1075℃ 이상 1125℃ 이하로 하고,
상기 제1 면은 c면을 a면과 평행이 되는 방향으로 44.5°이상 45.5°이하 경사지게 한 면인 Ⅲ족 질화물 반도체 기판의 제조방법.
9. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 사파이어 기판 준비공정에서는, {10-10}면을 제1 면과 평행이 되는 방향으로 19.5°이상 20.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
상기 열처리공정에서는, 상기 질화처리를 행하면서 상기 열처리를 행하며,
상기 버퍼층 형성공정에서는, 상기 성장온도를 1075℃ 이상 1125℃ 이하로 하고,
상기 제1 면은 c면을 a면과 평행이 되는 방향으로 44.5°이상 45.5°이하 경사지게 한 면인 Ⅲ족 질화물 반도체 기판의 제조방법.
10. 1 또는 2에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 사파이어 기판 준비공정에서는, {10-10}면을 a면과 평행이 되는 방향으로 29.5°이상 30.5°이하 중 어느 하나의 각도로 경사지게 한 면을, 추가로 c면과 평행이 되는 방향으로 27.5°이상 30.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
상기 열처리공정에서는, 상기 질화처리를 행하면서 상기 열처리를 행하며,
상기 버퍼층 형성공정에서는, 상기 성장온도를 800℃ 이상 950℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
11. 1 내지 10 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 성장공정 후에, 상기 사파이어 기판을 제거하는 제거공정을 추가로 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
12. 1에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 열처리공정 후 상기 버퍼층 형성공정 전에, 상기 사파이어 기판 상에 금속 함유 가스를 공급하는 프리-플로우공정을 추가로 갖고,
상기 성장공정에서는, 800℃ 이상 1050℃ 이하의 성장온도에서 Ⅲ족 질화물 반도체층을 형성하는 Ⅲ족 질화물 반도체 기판의 제조방법.
13. Ⅲ족 질화물 반도체 결정으로 구성되고, 성장면의 면방위가 {10-15}면, 및 {10-15}면을 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면 중 어느 하나인 Ⅲ족 질화물 반도체층을 갖는 Ⅲ족 질화물 반도체 기판.
14. 13에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 성장면은 상기 Ⅲ족 질화물 반도체층 표면의 일부가 되어 있고,
상기 성장면과 반대의 표면 측에 위치하고, 상기 Ⅲ족 질화물 반도체층과 일체가 되어 있는 사파이어 기판을 추가로 갖는 Ⅲ족 질화물 반도체 기판.
15. 14에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 사파이어 기판은 {10-10}면을 a면과 평행이 되는 방향으로 9.5°이상 10.5°이하 중 어느 하나의 각도로 경사지게 한 면인 주면을 갖고,
상기 주면 위에 상기 Ⅲ족 질화물 반도체층이 위치하는 Ⅲ족 질화물 반도체 기판.
이 출원은 2017년 1월 10일에 출원된 일본 특허출원 제2017-1758호를 기초로 하는 우선권을 주장하고, 그 개시 전부를 여기에 포함시킨다.

Claims (15)

  1. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖고,
    상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있고,
    상기 사파이어 기판 준비공정에서는, {10-10}면을 a면과 평행이 되는 방향으로 4.5°이상 5.5°이하, 9.5°이상 10.5°이하, 14.5°이상 15.5°이하, 및 19.5°이상 20.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
    상기 버퍼층 형성공정에서는, 상기 성장온도를 1060℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  2. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖고,
    상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있고,
    상기 사파이어 기판 준비공정에서는, {10-10}면을 a면과 평행이 되는 방향으로 1.5°이상 2.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
    상기 열처리공정에서는, 상기 질화처리를 행하면서 상기 열처리를 행하고,
    상기 버퍼층 형성공정에서는, 상기 성장온도를 1055℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  3. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖고,
    상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있고,
    상기 사파이어 기판 준비공정에서는, {10-10}면, 또는 {10-10}면을 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
    상기 열처리공정에서는, 상기 질화처리를 행하지 않고 상기 열처리를 행하며,
    상기 버퍼층 형성공정에서는, 상기 성장온도를 1060℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  4. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖고,
    상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있고,
    상기 사파이어 기판 준비공정에서는, {10-10}면을 c면과 평행이 되는 방향으로 1.5°이상 2.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
    상기 버퍼층 형성공정에서는, 상기 성장온도를 800℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  5. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖고,
    상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있고,
    상기 사파이어 기판 준비공정에서는, {10-10}면을 c면과 평행이 되는 방향으로 4.5°이상 5.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
    상기 열처리공정에서는, 상기 질화처리를 행하지 않고 상기 열처리를 행하며,
    상기 버퍼층 형성공정에서는, 상기 성장온도를 1060℃ 이상 1120℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  6. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖고,
    상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있고,
    상기 사파이어 기판 준비공정에서는, {10-10}면을 제1 면과 평행이 되는 방향으로 9.5°이상 10.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
    상기 열처리공정에서는, 상기 질화처리를 행하면서 상기 열처리를 행하며,
    상기 버퍼층 형성공정에서는, 상기 성장온도를 1075℃ 이상 1125℃ 이하로 하고,
    상기 제1 면은 c면을 a면과 평행이 되는 방향으로 44.5°이상 45.5°이하 경사지게 한 면인 Ⅲ족 질화물 반도체 기판의 제조방법.
  7. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖고,
    상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있고,
    상기 사파이어 기판 준비공정에서는, {10-10}면을 제1 면과 평행이 되는 방향으로 19.5°이상 20.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
    상기 열처리공정에서는, 상기 질화처리를 행하면서 상기 열처리를 행하며,
    상기 버퍼층 형성공정에서는, 상기 성장온도를 1075℃ 이상 1125℃ 이하로 하고,
    상기 제1 면은 c면을 a면과 평행이 되는 방향으로 44.5°이상 45.5°이하 경사지게 한 면인 Ⅲ족 질화물 반도체 기판의 제조방법.
  8. {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 성장면이 소정의 면방위로 되어 있는 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖고,
    상기 사파이어 기판의 상기 주면의 면방위, 상기 열처리 시의 상기 질화처리 유무 및 상기 버퍼층 형성공정에 있어서의 성장온도 중 하나 이상은, 상기 Ⅲ족 질화물 반도체층의 상기 성장면이 상기 소정의 면방위가 되도록 조정되어 있고,
    상기 사파이어 기판 준비공정에서는, {10-10}면을 a면과 평행이 되는 방향으로 29.5°이상 30.5°이하 중 어느 하나의 각도로 경사지게 한 면을, 추가로 c면과 평행이 되는 방향으로 27.5°이상 30.5°이하 중 어느 하나의 각도로 경사지게 한 면을 상기 주면으로서 갖는 상기 사파이어 기판을 준비하고,
    상기 열처리공정에서는, 상기 질화처리를 행하면서 상기 열처리를 행하며,
    상기 버퍼층 형성공정에서는, 상기 성장온도를 800℃ 이상 950℃ 이하로 하는 Ⅲ족 질화물 반도체 기판의 제조방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    {10-10}면, 또는 {10-10}면을 소정의 방향으로 소정 각도 경사지게 한 면을 주면으로서 갖는 사파이어 기판을 준비하는 사파이어 기판 준비공정,
    상기 사파이어 기판에 대해, 질화처리를 행하면서 또는 상기 질화처리를 행하지 않고 1060℃ 이상 1120℃ 이하의 온도에서 열처리를 행하는 열처리공정,
    상기 열처리 후의 상기 사파이어 기판의 상기 주면 위에 800℃ 이상 1125℃ 이하의 성장온도에서 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 위에 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  10. 제1항 내지 제8항 중 어느 한 항에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
    상기 성장공정 후에, 상기 사파이어 기판을 제거하는 제거공정을 추가로 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  11. Ⅲ족 질화물 반도체 결정으로 구성되고, 성장면의 면방위가 {10-15}면, 및 {10-15}면을 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면 중 어느 하나인 Ⅲ족 질화물 반도체층을 갖는 Ⅲ족 질화물 반도체 기판.
  12. 제11항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 성장면은 상기 Ⅲ족 질화물 반도체층 표면의 일부가 되어 있고,
    상기 성장면과 반대의 표면 측에 위치하고, 상기 Ⅲ족 질화물 반도체층과 일체가 되어 있는 사파이어 기판을 추가로 갖는 Ⅲ족 질화물 반도체 기판.
  13. 제12항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 사파이어 기판은 {10-10}면을 a면과 평행이 되는 방향으로 9.5°이상 10.5°이하 중 어느 하나의 각도로 경사지게 한 면인 주면을 갖고,
    상기 주면 위에 상기 Ⅲ족 질화물 반도체층이 위치하는 Ⅲ족 질화물 반도체 기판.
  14. 삭제
  15. 삭제
KR1020197018823A 2017-01-10 2017-12-25 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 KR102425366B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017001758A JP6232150B1 (ja) 2017-01-10 2017-01-10 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JPJP-P-2017-001758 2017-01-10
PCT/JP2017/046460 WO2018131455A1 (ja) 2017-01-10 2017-12-25 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR20190100216A KR20190100216A (ko) 2019-08-28
KR102425366B1 true KR102425366B1 (ko) 2022-07-25

Family

ID=60321132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197018823A KR102425366B1 (ko) 2017-01-10 2017-12-25 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Country Status (7)

Country Link
US (1) US11011374B2 (ko)
EP (1) EP3570316A4 (ko)
JP (1) JP6232150B1 (ko)
KR (1) KR102425366B1 (ko)
CN (1) CN110168701B (ko)
TW (1) TWI743284B (ko)
WO (1) WO2018131455A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6831276B2 (ja) 2017-03-17 2021-02-17 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板
JP7044161B2 (ja) * 2018-08-09 2022-03-30 信越化学工業株式会社 ＧａＮ積層基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP2011042542A (ja) * 2009-08-24 2011-03-03 Furukawa Co Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479706B2 (ja) * 2004-03-17 2010-06-09 住友電気工業株式会社 ＧａＮ自立基板の製造方法
JP4581490B2 (ja) 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
US20090026488A1 (en) 2005-02-21 2009-01-29 Mitsubishi Chemical Corporation Nitride semiconductor material and production process of nitride semiconductor crystal
JP5024722B2 (ja) * 2005-06-06 2012-09-12 住友電気工業株式会社 窒化物半導体基板とその製造方法
KR20060127743A (ko) 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
KR20080098039A (ko) 2006-01-20 2008-11-06 더 리전츠 오브 더 유니버시티 오브 캘리포니아 금속유기 화학 기상 증착을 통한 준극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 성장을 향상시키기 위한 방법
JP2007214251A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 窒化物系半導体素子の製造方法
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US8878345B2 (en) * 2010-02-10 2014-11-04 Aetech Corporation Structural body and method for manufacturing semiconductor substrate
CN102971875A (zh) 2010-08-09 2013-03-13 松下电器产业株式会社 半导体发光器件
JP6346457B2 (ja) * 2013-03-08 2018-06-20 国立大学法人山口大学 窒化ガリウム結晶自立基板の製造方法
JP2014172797A (ja) * 2013-03-11 2014-09-22 Aetech Corp 窒化ガリウム（ＧａＮ）自立基板の製造方法及び製造装置
EP3255181A4 (en) * 2015-02-06 2018-01-10 Mitsubishi Chemical Corporation GaN SINGLE CRYSTAL AND METHOD FOR MANUFACTURING GaN SINGLE CRYSTAL
JP2017001758A (ja) 2015-06-04 2017-01-05 三菱電機株式会社 エレベーターかご室
EP3349238B1 (en) * 2015-09-11 2021-09-01 Mie University Method for manufacturing nitride semiconductor substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP2011042542A (ja) * 2009-08-24 2011-03-03 Furukawa Co Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板

Also Published As

Publication number Publication date
JP6232150B1 (ja) 2017-11-15
TWI743284B (zh) 2021-10-21
WO2018131455A1 (ja) 2018-07-19
US20200058490A1 (en) 2020-02-20
EP3570316A4 (en) 2021-01-20
CN110168701A (zh) 2019-08-23
KR20190100216A (ko) 2019-08-28
CN110168701B (zh) 2023-10-20
TW201840882A (zh) 2018-11-16
JP2018113297A (ja) 2018-07-19
US11011374B2 (en) 2021-05-18
EP3570316A1 (en) 2019-11-20

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
KR102425366B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
KR102464462B1 (ko) Ⅲ족 질화물 반도체 기판
CN110100304B (zh) Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
JP6871878B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP6778579B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
KR102605845B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
KR102535767B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
JP6934802B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
WO2020162346A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6865669B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7084123B2 (ja) Ｉｉｉ族窒化物半導体基板
JP6894825B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6982469B2 (ja) Ｉｉｉ族窒化物半導体基板及びｉｉｉ族窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant