JP2018113297A - Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JP2018113297A
JP2018113297A JP2017001758A JP2017001758A JP2018113297A JP 2018113297 A JP2018113297 A JP 2018113297A JP 2017001758 A JP2017001758 A JP 2017001758A JP 2017001758 A JP2017001758 A JP 2017001758A JP 2018113297 A JP2018113297 A JP 2018113297A
Authority
JP
Japan
Prior art keywords
plane
nitride semiconductor
group iii
iii nitride
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017001758A
Other languages
English (en)
Other versions
JP6232150B1 (ja
Inventor
行常 住田
Yukitsune Sumida
行常 住田
泰治 藤山
Taiji Fujiyama
泰治 藤山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Co Ltd
Original Assignee
Furukawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017001758A priority Critical patent/JP6232150B1/ja
Application filed by Furukawa Co Ltd filed Critical Furukawa Co Ltd
Publication of JP6232150B1 publication Critical patent/JP6232150B1/ja
Application granted granted Critical
Priority to CN201780082768.XA priority patent/CN110168701B/zh
Priority to EP17891174.9A priority patent/EP3570316A4/en
Priority to PCT/JP2017/046460 priority patent/WO2018131455A1/ja
Priority to KR1020197018823A priority patent/KR102425366B1/ko
Priority to US16/476,506 priority patent/US11011374B2/en
Priority to TW106146467A priority patent/TWI743284B/zh
Publication of JP2018113297A publication Critical patent/JP2018113297A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】III族窒化物半導体基板上に、内部量子効率が高いデバイスを形成する。
【解決手段】｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備するサファイア基板準備工程Ｓ１０と、窒化処理を行いながら、又は、窒化処理を行わずに、サファイア基板に対して熱処理を行う熱処理工程Ｓ２０と、熱処理後のサファイア基板の主面の上に、バッファ層を形成するバッファ層形成工程Ｓ３０と、バッファ層の上に、成長面が所定の面方位となっているIII族窒化物半導体層を形成する成長工程Ｓ４０と、を有し、サファイア基板の主面の面方位、熱処理時の窒化処理の有無、及び、バッファ層形成工程における成長温度の中の少なくとも１つは、III族窒化物半導体層の成長面を所定の面方位になるよう調整されているIII族窒化物半導体基板の製造方法。
【選択図】図１

Description

本発明は、III族窒化物半導体基板、及び、III族窒化物半導体基板の製造方法に関する。
関連する技術が特許文献１に開示されている。特許文献１に開示されているように、III族窒化物半導体結晶のｃ面上にデバイス（例：光デバイス、電子デバイス等）を形成した場合、ピエゾ電界に起因して内部量子効率が低下する。そこで、いわゆる半極性面（極性面及び無極性面と異なる面）上にデバイスを形成する試みがなされている。
特開２０１２−１６０７５５号公報
半極性面上にデバイスを形成すれば、ｃ面上にデバイスを形成するよりも、内部量子効率を上げることができる。本発明は、所望の半極性面を成長面としてIII族窒化物半導体をエピタキシャル成長させる新たな技術を提供することを課題とする。
本発明によれば、
｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備するサファイア基板準備工程と、
窒化処理を行いながら、又は、前記窒化処理を行わずに、前記サファイア基板に対して熱処理を行う熱処理工程と、
前記熱処理後の前記サファイア基板の前記主面の上に、バッファ層を形成するバッファ層形成工程と、
前記バッファ層の上に、成長面が所定の面方位となっているIII族窒化物半導体層を形成する成長工程と、
を有し、
前記サファイア基板の前記主面の面方位、前記熱処理時の前記窒化処理の有無、及び、前記バッファ層形成工程における成長温度の中の少なくとも１つは、前記III族窒化物半導体層の前記成長面が前記所定の面方位になるよう調整されているIII族窒化物半導体基板の製造方法が提供される。
また、本発明によれば、
｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備するサファイア基板準備工程と、
前記サファイア基板に対して、窒化処理を行いながら、又は、前記窒化処理を行わずに、１０６０℃以上１１２０℃以下の温度で熱処理を行う熱処理工程と、
前記熱処理後の前記サファイア基板の前記主面の上に、８００℃以上１１２５℃以下の成長温度でバッファ層を形成するバッファ層形成工程と、
前記バッファ層の上に、III族窒化物半導体層を形成する成長工程と、
を有するIII族窒化物半導体基板の製造方法が提供される。
また、本発明によれば、
III族窒化物半導体結晶で構成され、成長面の面方位が｛１０−１５｝面、及び、｛１０−１５｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面の中のいずれかであるIII族窒化物半導体層を有するIII族窒化物半導体基板が提供される。
本発明によれば、所望の半極性面を成長面としてIII族窒化物半導体をエピタキシャル成長させる新たな技術が実現される。
本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示す工程図である。 本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態のIII族窒化物半導体基板の一例を示す側面模式図である。 本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示す工程図である。
以下、本発明のIII族窒化物半導体基板、及び、III族窒化物半導体基板の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。
＜第１の実施形態＞
まず、本実施形態のIII族窒化物半導体基板の製造方法の一例を説明する。図１は、本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示すフローチャートである。図示するように、本実施形態のIII族窒化物半導体基板の製造方法は、サファイア基板準備工程Ｓ１０と、熱処理工程Ｓ２０と、バッファ層形成工程Ｓ３０と、成長工程Ｓ４０と、を有する。
サファイア基板準備工程Ｓ１０では、｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備する。図２（１）に、当該工程で準備したサファイア基板１０の側面模式図の一例を示す。サファイア基板１０の直径は、例えば、１インチ以上である。また、サファイア基板１０の厚さは、例えば、３００μｍ以上である。
主面１１は、｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面である。
｛１０−１０｝面を所定の方向に所定角度傾斜した面は、例えば、｛１０−１０｝面を任意の方向に０°より大０．５°以下の中の何れかの角度で傾斜した面であってもよい。
また、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をａ面と平行になる方向に０°より大３０°以下の中のいずれかの角度で傾斜した面であってもよい。または、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をａ面と平行になる方向に１２．５°より大２２．５°以下の中のいずれかの角度で傾斜した面であってもよい。例えば、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をａ面と平行になる方向に１．５°以上２．５°以下、４．５°以上５．５°以下、９．５°以上１０．５°以下、１４．５°以上１５．５°以下、及び、１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面であってもよい。
また、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をｃ面と平行になる方向に０°より大６０°以下の中のいずれかの角度で傾斜した面であってもよい。または、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をｃ面と平行になる方向に１２．５°より大２２．５°以下の中のいずれかの角度で傾斜した面であってもよい。例えば、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をｃ面と平行になる方向に１．５°以上２．５°以下、４．５°以上５．５°以下、９．５°以上１０．５°以下、１４．５°以上１５．５°以下、及び、１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面であってもよい。
また、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をｃ面と平行になる方向、及び、ａ面と平行になる方向の両方に、各々、上記例示した中の何れかの角度で傾斜した面であってもよい。
また、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面を第１の面と平行になる方向に９．５°以上１０．５°以下、１４．５°以上１５．５°以下、及び、１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面であってもよい。第１の面は、ｃ面をａ面と平行になる方向に４４．５°以上４５．５°以下傾斜した面である。
また、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をａ面と平行になる方向に２９．５°以上３０．５°以下のいずれかの角度で傾斜した面を、更にｃ面と平行になる方向に２７．５°以上３０．５°以下のいずれかの角度で傾斜した面であってもよい。
サファイア基板１０の主面１１の面方位は、その上にエピ成長されるIII族窒化物半導体層の成長面の面方位を調整するための１つの因子（第１の因子）となる。すなわち、サファイア基板１０の主面１１の面方位を調整することで、その上にエピ成長されるIII族窒化物半導体層の成長面の面方位を調整できる。
また、サファイア基板１０の主面１１の面方位は、その上にエピ成長されるIII族窒化物半導体層の成長面の表面状態を調整するための因子にもなる。すなわち、サファイア基板１０の主面１１の面方位を調整することで、その上にエピ成長されるIII族窒化物半導体層の成長面の表面状態を調整できる。
第１の因子と、III族窒化物半導体層の成長面の面方位及び表面状態との関係は以下で説明する。
図１に戻り、熱処理工程Ｓ２０では、窒化処理を行いながら、又は、窒化処理を行わずに、サファイア基板１０に対して熱処理を行う。熱処理の条件は以下の通りである。
温度：８００℃以上１１２０℃以下
圧力：５０ｔｏｒｒ以上２５０ｔｏｒｒ以下
熱処理時間：１０〜１５分
キャリアガス：Ｈ２、Ｎ２
Ｈ２（キャリアガス）供給量：３．０ｓｌｍ以上１２．０ｓｌｍ以下
Ｎ２（キャリアガス）供給量：１．０ｓｌｍ以上４．５ｓｌｍ以下
なお、窒化処理を行いながら熱処理を行う場合、熱処理時に３０ｓｌｍ以下のＮＨ３が供給される。窒化処理を行わずに熱処理を行う場合、熱処理時にＮＨ３が供給されない。
上記条件での熱処理時の窒化処理の有無は、サファイア基板１０の上にエピ成長されるIII族窒化物半導体層の成長面の面方位を調整するための１つの因子（第２の因子）となる場合がある。すなわち、上記条件での熱処理時の窒化処理の有無を調整することで、サファイア基板１０の上にエピ成長されるIII族窒化物半導体層の成長面の面方位を調整できる場合がある。
また、上記条件での熱処理時の窒化処理の有無は、サファイア基板１０の上にエピ成長されるIII族窒化物半導体層の成長面の表面状態を調整するための因子となる場合がある。すなわち、上記条件での熱処理時の窒化処理の有無を調整することで、その上にエピ成長されるIII族窒化物半導体層の成長面の表面状態を調整できる場合がある。
第２の因子と、III族窒化物半導体層の成長面の面方位及び表面状態との関係は以下で説明する。
図１に戻り、バッファ層形成工程Ｓ３０では、図２（２）に示すように、熱処理後のサファイア基板１０の主面１１の上に、バッファ層２０を形成する。形成するバッファ層２０の厚さは、例えば、５０ｎｍ以上３００ｎｍ以下である。
バッファ層２０は、例えば、ＡｌＮ層である。例えば、以下の条件でＡｌＮ結晶をエピタキシャル成長させ、バッファ層２０を形成してもよい。
成長方法：ＭＯＣＶＤ法
成長温度：８００℃以上１１２５℃以下
圧力：９０ｔｏｒｒ以上１１０ｔｏｒｒ以下
Ｖ／III比：３０００以上６０００以下
ＴＭＡｌ供給量：４０ｃｃｍ以上１００ｃｃｍ以下
ＮＨ３供給量：１ｓｌｍ以上１０ｓｌｍ以下
キャリアガス：Ｈ２
Ｈ２（キャリアガス）供給量：３．０ｓｌｍ以上１２．０ｓｌｍ以下
上記条件でバッファ層２０を形成する際の成長温度は、サファイア基板１０の上にエピ成長されるIII族窒化物半導体層の成長面の面方位を調整するための１つの因子（第３の因子）となる場合がある。すなわち、上記条件でバッファ層２０を形成する際の成長温度を調整することで、サファイア基板１０の上にエピ成長されるIII族窒化物半導体層の成長面の面方位を調整できる場合がある。
また、上記条件でバッファ層２０を形成する際の成長温度は、サファイア基板１０の上にエピ成長されるIII族窒化物半導体層の成長面の表面状態を調整するための因子となる場合がある。すなわち、上記条件でバッファ層２０を形成する際の成長温度を調整することで、その上にエピ成長されるIII族窒化物半導体層の成長面の表面状態を調整できる場合がある。
第３の因子と、III族窒化物半導体層の成長面の面方位及び表面状態との関係は以下で説明する。
図１に戻り、成長工程Ｓ４０では、図２（３）に示すように、バッファ層２０の上に、以下の成長条件でIII族窒化物半導体結晶（例：ＧａＮ結晶）をエピタキシャル成長させ、成長面３１が所定の面方位となっているIII族窒化物半導体層３０を形成する。III族窒化物半導体層３０の厚さは、例えば、１μｍ以上２０μｍ以下である。
以下の成長条件でバッファ層２０の上にIII族窒化物半導体結晶をエピタキシャル成長させる本実施形態の場合、成長面３１の面方位は、上述した第１乃至第３の因子により調整できる。また、成長面３１の表面状態も、上述した第１乃至第３の因子により調整できる。第１乃至第３の因子と、III族窒化物半導体層３０の成長面３１の面方位及び表面状態との関係は以下で説明する。
成長方法：ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法
成長温度：９５０℃以上１１１０℃以下
圧力：１００ｔｏｒｒ以上５００ｔｏｒｒ以下
Ｖ／III比：５００以上２０００以下
ＴＭＧａ供給量：２００ｃｃｍ以上７５０ｃｃｍ以下
ＮＨ３供給量：２ｓｌｍ以上２５ｓｌｍ以下
キャリアガス：Ｈ２、Ｎ２
Ｈ２（キャリアガス）供給量：１３．０ｓｌｍ以上１４．０ｓｌｍ以下
Ｎ２（キャリアガス）供給量：１．０ｓｌｍ以上２．０ｓｌｍ以下
以上により、図２（３）に示すような、サファイア基板１０と、バッファ層２０と、III族窒化物半導体層３０とを有するIII族窒化物半導体基板１を製造することができる。図示する例の場合、III族窒化物半導体層３０の成長面３１が、III族窒化物半導体基板１の表面（露出面）の一部となっている。
なお、図３に示すように、本実施形態のIII族窒化物半導体基板の製造方法は、サファイア基板準備工程Ｓ１０、熱処理工程Ｓ２０、バッファ層形成工程Ｓ３０及び成長工程Ｓ４０に加えて、除去工程Ｓ５０を有してもよい。
除去工程Ｓ５０では、成長工程Ｓ４０の後に、サファイア基板１０を除去する。例えば、図２（３）の積層体から、研磨、スライス等により、サファイア基板１０を除去する。除去工程Ｓ５０では、さらに、バッファ層２０を除去してもよい。結果、図４に示すような、III族窒化物半導体層３０からなるIII族窒化物半導体基板１が得られる。図示する例の場合、III族窒化物半導体層３０の成長面３１が、III族窒化物半導体基板１の表面（露出面）の一部となっている。
本実施形態のIII族窒化物半導体基板１は、III族窒化物半導体層３０の上に、電子デバイスや光デバイス等のデバイスを形成するための基板として利用されてもよい。また、III族窒化物半導体層３０から一部をスライスなどで切り出すことにより、複数の基板を得てもよい。
本実施形態のIII族窒化物半導体基板１の製造方法の場合、サファイア基板１０の主面１１の面方位（第１の因子）、熱処理時の窒化処理の有無（第２の因子）、及び、バッファ層形成工程Ｓ３０における成長温度（第３の因子）の中の少なくとも１つは、III族窒化物半導体層３０の成長面３１が所定の面方位になるよう調整されている。
換言すれば、本実施形態のIII族窒化物半導体基板１の製造方法で製造されたIII族窒化物半導体基板１は、III族窒化物半導体層３０の成長面３１の面方位と、第１乃至第３の因子の中の少なくとも１つとが所定の関係となっている。
また、本実施形態のIII族窒化物半導体基板１の製造方法の場合、第１乃至第３の因子の中の少なくとも１つは、III族窒化物半導体層３０の成長面３１が所定の表面状態となるよう調整されている。
換言すれば、本実施形態のIII族窒化物半導体基板１の製造方法で製造されたIII族窒化物半導体基板１は、III族窒化物半導体層３０の成長面３１の表面状態と、第１乃至第３の因子の中の少なくとも１つとが所定の関係となっている。
表１乃至表６に、第１乃至第３の因子と、III族窒化物半導体層３０の成長面３１の面方位及び表面状態との間の上記所定の関係の一例を示す。
Figure 2018113297
Figure 2018113297
Figure 2018113297
Figure 2018113297
Figure 2018113297
Figure 2018113297
表１乃至表６においては、「サファイア主面」、「昇温時の窒化処理」、「バッファ層成長温度」、「III族窒化物半導体層の成長面」及び「表面状態」が互いに対応付けられている。
表中の「サファイア主面」の欄に、第１の因子の詳細、すなわち、サファイア基板１０の主面１１の面方位が示されている。「昇温時の窒化処理」の欄に、第２の因子の詳細、すなわち、熱処理時の窒化処理の有無（「あり」または「なし」）が示されている。「バッファ層成長温度」の欄に、第３の因子の詳細、すなわち、バッファ層形成工程Ｓ３０における成長温度が示されている。
「III族窒化物半導体層の成長面」の欄に、III族窒化物半導体層３０の成長面３１の面方位が示されている。「表面状態」の欄に、III族窒化物半導体層３０の成長面３１の表面状態が示されている。
表面状態「○」は、微分干渉顕微鏡観察下において、表面が鏡面構造を有しており、かつ、グレイン（結晶粒）の境界が明確に観察されない状態を意味する。表面状態「△」は、微分干渉顕微鏡観察下において、表面が鏡面構造を有しているが、グレイン（結晶粒）の境界が観察される状態を意味する。表面状態「×」は、表面が鏡面とは認められない状態を意味する。
表１乃至表６より、第１乃至第３の因子を調整することで、III族窒化物半導体層３０の成長面３１の面方位及び表面状態を調整できることが分かる。そして、表１乃至表６に示される第１乃至第３の因子と、III族窒化物半導体層３０の成長面３１の面方位及び表面状態との間の関係から、例えば、以下のような関係が読み取れる。
表１及び表２より、サファイア基板１０の主面１１を、｛１０−１０｝面からａ面と平行になる方向に０°より大１２．５°以下傾斜した面とした場合、熱処理時に窒化処理を行うと、｛１１−２２｝面成分の成長が支配的になることが分かる。そして、III族窒化物半導体層３０の成長面３１は、｛１１−２２｝面をｍ面と平行になる方向にサファイア基板１０の主面１１の｛１０−１０｝面からの傾斜角度とほぼ等しい角度傾斜した面となることが分かる。
また、表２より、サファイア基板１０の主面１１を、｛１０−１０｝面からａ面と平行になる方向に１２．５°より大２２．５°以下傾斜した面とした場合、熱処理時の窒化処理の有無に関わらず、｛１０−１Ｘ｝面、又は、｛２０−２Ｘ｝面成分の成長が支配的になることが分かる。
また、表３より、サファイア基板１０の主面１１を、｛１０−１０｝面からｃ面と平行になる方向に０°より大１２．５°以下傾斜した面とした場合、熱処理時に窒化処理を行わないと、｛１１−２２｝面成分の成長が支配的になることが分かる。そして、III族窒化物半導体層３０の成長面３１は、｛１１−２２｝面をａ面と平行になる方向にサファイア基板１０の主面１１の｛１０−１０｝面からの傾斜角度とほぼ等しい角度傾斜した面となることが分かる。
また、表４より、サファイア基板１０の主面１１を、｛１０−１０｝面からｃ面と平行になる方向に１２．５°より大２２．５°以下傾斜した面とした場合、熱処理時の窒化処理の有無に関わらず、｛１０−１Ｘ｝面、又は、｛２０−２Ｘ｝面成分の成長が支配的になることが分かる。
また、表５より、サファイア基板１０の主面１１を、第１の面と平行になる方向に傾斜した面とした場合、熱処理時に窒化処理を行い、かつ、比較的高温でバッファ層２０を形成すると、｛１１−２２｝面成分の成長が支配的になることが分かる。
また、表６より、サファイア基板１０の主面１１を、｛１０−１０｝面をａ面と平行になる方向に２９．５°以上３０．５°以下のいずれかの角度で傾斜した面を、更にｃ面と平行になる方向に２７．５°以上３０．５°以下のいずれかの角度で傾斜した面とした場合、熱処理時に窒化処理を行うと、｛１１−２３｝面成分の成長が支配的になることが分かる。
本実施形態のIII族窒化物半導体基板の製造方法で得られたIII族窒化物半導体基板１は、第１乃至第３の因子と、III族窒化物半導体層３０の成長面３１の面方位とが、例えば上述したような所定の関係を満たしている。
また、本実施形態のIII族窒化物半導体基板の製造方法で得られたIII族窒化物半導体基板１は、第１乃至第３の因子と、III族窒化物半導体層３０の成長面３１の面方位及び表面状態とが、例えば表１乃至表６に示される所定の関係を満たしている。すなわち、本実施形態のIII族窒化物半導体基板の製造方法では、第１乃至第３の因子が、例えば、表１乃至表６において互いに対応付けられた複数の組み合わせの中のいずれかを満たすように調整されている。そして、表１乃至表６においてその組合せに対応付けられた面方位及び表面状態の成長面３１を有するIII族窒化物半導体層３０が形成される。
ここで、成長面３１が所定の面方位となり、かつ、成長面３１の表面状態が良好なIII族窒化物半導体層３０を形成する条件を例示する。
例えば、表１及び表２を参照すれば、サファイア基板準備工程Ｓ１０で、｛１０−１０｝面をａ面と平行になる方向に４．５°以上５．５°以下、９．５°以上１０．５°以下、１４．５°以上１５．５°以下、及び、１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面を主面１１として有するサファイア基板１０を準備し、バッファ層形成工程Ｓ３０では、成長温度を１０６０℃以上１１２０℃以下とした場合、成長面３１が所定の面方位となり、かつ、成長面３１の表面状態が良好なIII族窒化物半導体層３０を形成することができる。
また、表２を参照すれば、サファイア基板準備工程Ｓ１０で、｛１０−１０｝面をａ面と平行になる方向に９．５°以上１０．５°以下の中のいずれかの角度で傾斜した面を主面１１として有するサファイア基板１０を準備し、熱処理工程Ｓ２０では、窒化処理を行わずに熱処理を行い、バッファ層形成工程Ｓ３０では、成長温度を１０６０℃以上１１２０℃以下とした場合、成長面３１が｛１０−１５｝面、及び、｛１０−１５｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面の中のいずれかであり、かつ、成長面３１の表面状態が良好なIII族窒化物半導体層３０を形成することができる。
また、表１を参照すれば、サファイア基板準備工程Ｓ１０で、｛１０−１０｝面をａ面と平行になる方向に１．５°以上２．５°以下の中のいずれかの角度で傾斜した面を主面１１として有するサファイア基板１０を準備し、熱処理工程Ｓ２０では、窒化処理を行いながら熱処理を行い、バッファ層形成工程Ｓ３０では、成長温度を１０５５℃以上１１２０℃以下とした場合、成長面３１が所定の面方位となり、かつ、成長面３１の表面状態が良好なIII族窒化物半導体層３０を形成することができる。
また、表１を参照すれば、サファイア基板準備工程Ｓ１０で、｛１０−１０｝面、又は、｛１０−１０｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面を主面１１として有するサファイア基板１０を準備し、熱処理工程Ｓ２０では、窒化処理を行わずに熱処理を行い、バッファ層形成工程Ｓ３０では、成長温度を１０６０℃以上１１２０℃以下とした場合、成長面３１が所定の面方位となり、かつ、成長面３１の表面状態が良好なIII族窒化物半導体層３０を形成することができる。
また、表３を参照すれば、サファイア基板準備工程Ｓ１０で、｛１０−１０｝面をｃ面と平行になる方向に１．５°以上２．５°以下の中のいずれかの角度で傾斜した面を主面１１として有するサファイア基板１０を準備し、バッファ層形成工程Ｓ３０では、成長温度を８００℃以上１１２０℃以下とした場合、成長面３１が所定の面方位となり、かつ、成長面３１の表面状態が良好なIII族窒化物半導体層３０を形成することができる。
また、表３を参照すれば、サファイア基板準備工程Ｓ１０で、｛１０−１０｝面をｃ面と平行になる方向に４．５°以上５．５°以下の中のいずれかの角度で傾斜した面を主面１１として有するサファイア基板１０を準備し、熱処理工程Ｓ２０では、窒化処理を行わずに熱処理を行い、バッファ層形成工程Ｓ３０では、成長温度を１０６０℃以上１１２０℃以下とした場合、成長面３１が所定の面方位となり、かつ、成長面３１の表面状態が良好なIII族窒化物半導体層３０を形成することができる。
また、表５を参照すれば、サファイア基板準備工程Ｓ１０で、｛１０−１０｝面を第１の面（ｃ面をａ面と平行になる方向に４４．５°以上４５．５°以下傾斜した面）と平行になる方向に９．５°以上１０．５°以下の中のいずれかの角度で傾斜した面を主面１１として有するサファイア基板１０を準備し、熱処理工程Ｓ２０では、窒化処理を行いながら熱処理を行い、バッファ層形成工程Ｓ３０では、成長温度を１０７５℃以上１１２５℃以下とした場合、成長面３１が所定の面方位となり、かつ、成長面３１の表面状態が良好なIII族窒化物半導体層３０を形成することができる。
また、表５を参照すれば、サファイア基板準備工程Ｓ１０で、｛１０−１０｝面を第１の面（ｃ面をａ面と平行になる方向に４４．５°以上４５．５°以下傾斜した面）と平行になる方向に１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面を主面１１として有するサファイア基板１０を準備し、熱処理工程Ｓ２０では、窒化処理を行いながら熱処理を行い、バッファ層形成工程Ｓ３０では、成長温度を１０７５℃以上１１２５℃以下とした場合、成長面３１が所定の面方位となり、かつ、成長面３１の表面状態が良好なIII族窒化物半導体層３０を形成することができる。
以上説明したように、本実施形態によれば、所望の半極性面を成長面としてIII族窒化物半導体をエピタキシャル成長させる新たな技術が実現される。
本実施形態によれば、サファイア基板１０の主面１１の面方位（第１の因子）、熱処理時の窒化処理の有無（第２の因子）、及び、バッファ層形成工程Ｓ３０における成長温度（第３の因子）の中の少なくとも１つを調整することで、III族窒化物半導体層３０の成長面３１の面方位を調整することができる。
本実施形態のIII族窒化物半導体基板１の製造方法で製造されたIII族窒化物半導体基板１は、III族窒化物半導体層３０の成長面３１の面方位と、第１乃至第３の因子の中の少なくとも１つとが所定の関係（例：表１乃至表６に示す関係）となっている。
なお、＋ｃ面を成長面としてエピタキシャル成長したIII族窒化物半導体結晶から、半極性面が切断面となるように切り出された基板（以下、「比較対象基板」）は、本実施形態のIII族窒化物半導体基板１と異なる。比較対象基板は、成長面が＋ｃ面であり、半極性面ではないため、本実施形態のIII族窒化物半導体基板１とは明らかに異なる。
＋ｃ面を成長面としたエピタキシャル成長と、｛Ｘ０−ＸＹ｝面（ＸおよびＹは０以外の正の整数）を成長面としたエピタキシャル成長とでは、表面モフォロジが異なる。このため、微分干渉顕微鏡を用いて表面を観察すると、比較対象基板と、本実施形態のIII族窒化物半導体基板１とを見分けることができる。
具体的には、＋ｃ面を成長面としたエピタキシャル成長を基に得られた比較対象基板は表面が特有の構造を有さない鏡面構造であるのに対し、｛Ｘ０−ＸＹ｝面（ＸおよびＹは０以外の正の整数）を成長面とした本実施形態のIII族窒化物半導体基板１は表面がａ軸方向に延伸する筋状構造を伴う鏡面構造か、または、凹凸を有する非鏡面構造となる。
半極性面が露出した本実施形態のIII族窒化物半導体基板１上に電子デバイスや光デバイス等のデバイスを形成することで、ｃ面上にデバイスを形成する場合よりも内部量子効率を上げることができる。
また、本実施形態によれば、サファイア基板１０の主面１１の面方位（第１の因子）、熱処理時の窒化処理の有無（第２の因子）、及び、バッファ層形成工程Ｓ３０における成長温度（第３の因子）の中の少なくとも１つを調整することで、III族窒化物半導体層３０の成長面３１の表面状態を調整することができる。
本実施形態のIII族窒化物半導体基板１の製造方法で製造されたIII族窒化物半導体基板１は、III族窒化物半導体層３０の成長面３１の表面状態と、第１乃至第３の因子の中の少なくとも１つとが所定の関係（例：表１乃至表６に示す関係）となっている。
成長面３１の表面状態が良好なIII族窒化物半導体層によれば、この上に作製したIII族窒化物半導体のデバイスの結晶性、電気特性が損なわれず、特性が良好となる。
また、本実施形態によれば、サファイア基板１０の主面１１の面方位（第１の因子）、熱処理時の窒化処理の有無（第２の因子）、及び、バッファ層形成工程Ｓ３０における成長温度（第３の因子）の中の少なくとも１つを調整することで、成長面３１が所定の面方位となったIII族窒化物半導体層３０を有するIII族窒化物半導体基板１が得られる。
例えば、成長面３１の面方位が｛１０−１５｝面、及び、｛１０−１５｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面の中のいずれかであるIII族窒化物半導体層３０を有するIII族窒化物半導体基板１（図２（３）及び図４参照）が得られる。
本発明者らは、本実施形態の製造方法で得られた「成長面３１の面方位が｛１０−１５｝面、及び、｛１０−１５｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面の中のいずれかであるIII族窒化物半導体層３０を有するIII族窒化物半導体基板１」は、表面モフォロジ―が平坦で、かつ、III族窒化物半導体層３０を構成するIII族窒化物半導体の結晶性が良好（ｃ面成長したIII族窒化物半導体と同等）であることを確認している。
このようなIII族窒化物半導体基板１によれば、内部量子効率が高く、かつ、高品質なデバイスを製造することが可能となる。
その他、成長面３１の面方位が｛１１−２２｝面または｛１１−２３｝面であるIII族窒化物半導体層３０を有するIII族窒化物半導体基板１（図２（３）及び図４参照）が得られる。このようなIII族窒化物半導体基板１は、表面平坦性において劣るが、側面部またはその傾斜面がｍ面となるため、この面で劈開し光学ミラー構造を作製することにより、レーザーデバイスを比較的簡便に作製することができる。
＜第１の実施例＞
主面１１の面方位（第１の因子）が様々なサファイア基板１０を複数用意した。サファイア基板１０の厚さは４３０μｍであり、直径は２インチであった。
そして、用意したサファイア基板１０各々に対して、以下の条件で熱処理を行った。
温度：９５０℃〜１１００℃
圧力：２００ｔｏｒｒ
熱処理時間：１０分または１５分
キャリアガス：Ｈ２、Ｎ２
Ｈ２（キャリアガス）供給量：４．０ｓｌｍ〜９．０Ｓｌｍ
Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
なお、熱処理時の窒化処理の有無（第２の因子）を異ならせたサンプルを作成した。具体的には、熱処理時に３０ｓｌｍ以下のＮＨ３を供給し、窒化処理を行うサンプルと、熱処理時にＮＨ３を供給せず、窒化処理を行わないサンプルの両方を作成した。
熱処理後、サファイア基板１０の主面１１（露出面）上に、以下の条件で、約１５０ｎｍの厚さのバッファ層２０（ＡｌＮバッファ層）を形成した。
成長方法：ＭＯＣＶＤ法
圧力：１００ｔｏｒｒ
Ｖ／III比：５１８４
ＴＭＡｌ供給量：５０ｓｃｃｍ〜１００ｓｃｃｍ
ＮＨ３供給量：１〜５ｓｌｍ
キャリアガス：Ｈ２
Ｈ２（キャリアガス）供給量：４．０ｓｌｍ〜９．０ｓｌｍ
Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
なお、成長温度（第３の因子）は、サンプルごとに、８００℃以上１１２０℃以下の範囲で異ならせた。
その後、バッファ層２０の上に、以下の条件で、約１５μｍの厚さのIII族窒化物半導体層３０（ＧａＮ層）を形成した。
成長方法：ＭＯＣＶＤ法
成長温度：１０００℃〜１０８０℃
圧力：１００〜５００ｔｏｒｒ
Ｖ／III比：２００〜９００
ＴＭＧａ供給量：５０〜５００ｃｃｍ（連続変化）
ＮＨ３供給量：２〜１６ｓｌｍ（連続変化）
キャリアガス：Ｈ２、Ｎ２
Ｈ２（キャリアガス）供給量：１３．５ｓｌｍ
Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
以上のようにして、サファイア基板１０と、バッファ層２０と、III族窒化物半導体層３０とがこの順に積層したIII族窒化物半導体基板１を製造した。
表７乃至表１２に、サファイア基板１０の主面１１の面方位（第１の因子）と、熱処理時の窒化処理の有無（第２の因子）と、バッファ層２０形成時の成長温度（第３の因子）と、得られたIII族窒化物半導体層３０の成長面３１の面方位及び表面状態との関係を示す。
Figure 2018113297
Figure 2018113297
Figure 2018113297
Figure 2018113297
Figure 2018113297
Figure 2018113297
表面状態「○」は、微分干渉顕微鏡観察下において、表面が鏡面構造を有しており、かつ、グレイン（結晶粒）の境界が明確に観察されない状態を意味する。表面状態「△」は、微分干渉顕微鏡観察下において、表面が鏡面構造を有しているが、グレイン（結晶粒）の境界が観察される状態を意味する。表面状態「×」は、表面が鏡面とは認められない状態を意味する
表７乃至表１２に、表１乃至表６と同様の対応関係が示されている。この結果より、サファイア基板１０の主面１１の面方位（第１の因子）、熱処理時の窒化処理の有無（第２の因子）、及び、バッファ層形成工程Ｓ３０における成長温度（第３の因子）の中の少なくとも１つを調整すると、表１乃至表６に示されるような関係性で、III族窒化物半導体層３０の成長面３１の面方位及び表面状態を調整できることが確認された。
＜第２の実施形態＞
図５は、本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示すフローチャートである。図示するように、本実施形態のIII族窒化物半導体基板の製造方法は、サファイア基板準備工程Ｓ１０と、熱処理工程Ｓ２０と、先流し工程Ｓ２５と、バッファ層形成工程Ｓ３０と、成長工程Ｓ４０と、を有する。さらに、除去工程Ｓ５０を有してもよい。本実施形態によれば、所望のＮ極性側の半極性面を成長面としてIII族窒化物半導体をエピタキシャル成長させ、III族窒化物半導体層３０を形成することができる。以下、各工程について説明する。
サファイア基板準備工程Ｓ１０は、第１の実施形態と同様である。
熱処理工程Ｓ２０では、窒化処理を行いながら、又は、窒化処理を行わずに、サファイア基板１０に対して熱処理を行う。熱処理の条件は以下の通りである。
温度：８００℃以上１２００℃以下
圧力：３０ｔｏｒｒ以上７６０ｔｏｒｒ以下
熱処理時間：５分以上２０分以下
キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０〜１００％）
キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下
なお、窒化処理を行いながら熱処理を行う場合、熱処理時に３０ｓｌｍ以下のＮＨ３が供給される。窒化処理を行わずに熱処理を行う場合、熱処理時にＮＨ３が供給されない。
先流し工程Ｓ２５では、バッファ層形成工程Ｓ３０の前に、トリメチルアルミニウムをサファイア基板１０上に以下の条件で供給する。
温度：５００℃以上１０００℃以下
圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
トリメチルアルミニウム供給量、供給時間：２０ｃｃｍ以上５００ｃｃｍ以下、１秒
以上６０秒以下
キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０〜１００％）
キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下
上記条件は、金属含有ガスとして有機金属原料であるトリメチルアルミニウム、トリエチルアルミニウムを供給する場合のものである。当該工程では、トリメチルアルミニウムトリエチルアルミニウムに代えて他の金属を含有する金属含有ガスを供給し、アルミニウム膜に代えて、チタン膜、バナジウム膜や銅膜等の他の金属膜をサファイア基板の主面上に形成してもよい。また、有機金属原料から生成するメタン、エチレン、エタン等の炭化水素化合物との反応膜である炭化アルミニウム、炭化チタン、炭化バナジウムや炭化銅等の他の炭化金属膜をサファイア基板の主面上に形成してもよい。
バッファ層形成工程Ｓ３０では、図２（２）に示すように、熱処理後のサファイア基板１０の主面１１の上に、バッファ層２０を形成する。形成するバッファ層２０の厚さは、例えば、２０ｎｍ以上３００ｎｍ以下である。
バッファ層２０は、例えば、ＡｌＮ層である。例えば、以下の条件でＡｌＮ結晶をエピタキシャル成長させ、バッファ層２０を形成してもよい。
成長方法：ＭＯＣＶＤ法
成長温度：８００℃以上１０００℃以下
圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
Ｖ／III比：３０００以上６０００以下
ＴＭＡｌ供給量：２０ｃｃｍ以上５００ｃｃｍ以下
ＮＨ３供給量：０．５ｓｌｍ以上１０ｓｌｍ以下
キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０〜１００％）
キャリアガス供給量：５０ｓｌｍ以下
バッファ層形成工程Ｓ３０における成長条件（比較的低い成長温度、比較的低い圧力）は、Ｎ極性を維持しながらＡｌＮを成長させるための条件となる。すなわち、バッファ層形成工程Ｓ３０における成長条件は、成長工程Ｓ４０で成長させるIII族窒化物半導体層３０の成長面３１の面方位を、Ｎ極性側の面とするための複数の要素の中の１つである。
成長工程Ｓ４０では、図２（３）に示すように、バッファ層２０の上に、以下の成長条件でIII族窒化物半導体結晶（例：ＧａＮ結晶）をエピタキシャル成長させ、成長面３１が所定の面方位となっているIII族窒化物半導体層３０を形成する。III族窒化物半導体層３０の厚さは、例えば、１μｍ以上２０μｍ以下である。
成長方法：ＭＯＣＶＤ法
成長温度：８００℃以上１０５０℃以下
圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
Ｖ／III比：２００以上９００以下
ＴＭＧａ供給量：５０ｃｃｍ以上１０００ｃｃｍ以下
ＮＨ３供給量：１ｓｌｍ以上２０ｓｌｍ以下
成長速度（growth rate）：１０μｍ／ｈ以上
キャリアガス：Ｈ２とＮ２（Ｈ２比率０〜１００％）
キャリアガス供給量：５０ｓｌｍ以下
成長工程Ｓ４０における成長条件（比較的低い成長温度、比較的低い圧力、比較的速い成長速度）は、Ｎ極性を維持しながらＧａＮを成長させるための条件となる。すなわち、成長工程Ｓ４０における成長条件は、成長工程Ｓ４０で成長させるIII族窒化物半導体層３０の成長面３１の面方位を、Ｎ極性側の面とするための複数の要素の中の１つである。
除去工程Ｓ５０は、第１の実施形態と同様である。
以上説明した本実施形態によれば、先流し工程Ｓ２５の実施、及び、成長工程Ｓ４０における成長条件の調整等により、III族窒化物半導体層３０の成長面３１の面方位をＮ極性側の面とすることができる。また、上述した第１乃至第３の因子の調整により、III族窒化物半導体層３０の成長面３１の面方位を、所望の面方位に調整することができる。
また、本実施形態によれば、Ｎ極性側の半極性面を成長面３１とするIII族窒化物半導体層３０を形成することができる。かかる場合、ピエゾ分極の低減だけでなく、自発分極も低減できる。結果、内部電界によっておこるシュタルク効果が抑制できる。
＜第２の実施例＞
主面１１の面方位（第１の因子）がｍ面をａ面方向と平行になる方向に２°傾斜した面であるサファイア基板１０を用意した。サファイア基板１０の厚さは４３０μｍであり、直径は２インチであった。
そして、用意したサファイア基板１０各々に対して、以下の条件で熱処理を行った。
温度：８００℃以上１１２０℃以下
圧力：２００ｔｏｒｒ
熱処理時間：１０分または１５分
キャリアガス：Ｈ２、Ｎ２
Ｈ２（キャリアガス）供給量：４．０ｓｌｍ〜２０ｓｌｍ
ＮＨ３供給量：２０ｓｌｍ以下
熱処理後、以下の条件で、サファイア基板１０の主面１１（露出面）上にトリメチルアルミニウムを供給した。
温度：９００〜９３０℃
圧力：１００ｔｏｒｒ
トリメチルアルミニウム供給量、供給時間：９０ｓｃｃｍ、１０秒
キャリアガス：Ｈ２、Ｎ２
キャリアガス供給量：１５ｓｌｍ
トリメチルアルミニウム供給後、サファイア基板１０の主面１１（露出面）上に、以下の条件で、約１５０ｎｍの厚さのバッファ層２０（ＡｌＮバッファ層）を形成した。
成長方法：ＭＯＣＶＤ法
圧力：１００ｔｏｒｒ
Ｖ／III比：５１８４
ＴＭＡｌ供給量：５０ｃｃｍ
ＮＨ３供給量：１〜５ｓｌｍ
キャリアガス：Ｈ２
Ｈ２（キャリアガス）供給量：４．０ｓｌｍ〜１５ｓｌｍ
成長温度：８００℃以上９３０℃以下
その後、バッファ層２０の上に、以下の条件で、約１５μｍの厚さのIII族窒化物半導体層３０（ＧａＮ層）を形成した。
成長方法：ＭＯＣＶＤ法
圧力：１００ｔｏｒｒ
Ｖ／III比：３２１
ＴＭＧａ供給量：５０ｓｃｃｍ〜５００ｓｃｃｍ（連続変化）
ＮＨ３供給量：５ｓｌｍ〜１０ｓｌｍ（連続変化）
キャリアガス：Ｈ２、Ｎ２
Ｈ２（キャリアガス）供給量：１３．５ｓｌｍ
Ｎ２（キャリアガス）供給量：１．５ｓｌｍ
成長温度１０５０℃以下でIII族窒化物半導体層３０を形成したサンプル１と、成長温度１０５０℃より大でIII族窒化物半導体層３０を形成したサンプル２とを作成した。
サンプル１のIII族窒化物半導体層３０の成長面の面方位は、（−１−１２−３）面をｍ面と平方向なる方向に１０°以下傾斜した面であった。一方、サンプル２のIII族窒化物半導体層３０の成長面の面方位は、（１１−２３）面をｍ面と平方向なる方向に１０°以下傾斜した面であった。すなわち、先流し工程Ｓ２５の実施、及び、成長工程Ｓ４０における成長条件（特に成長温度）の調整等により、窒化物半導体層３０の成長面３１の面方位をＮ極性側の面にできることが確認できた。
以下、参考形態の例を付記する。
１． ｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備するサファイア基板準備工程と、
窒化処理を行いながら、又は、前記窒化処理を行わずに、前記サファイア基板に対して熱処理を行う熱処理工程と、
前記熱処理後の前記サファイア基板の前記主面の上に、バッファ層を形成するバッファ層形成工程と、
前記バッファ層の上に、成長面が所定の面方位となっているIII族窒化物半導体層を形成する成長工程と、
を有し、
前記サファイア基板の前記主面の面方位、前記熱処理時の前記窒化処理の有無、及び、前記バッファ層形成工程における成長温度の中の少なくとも１つは、前記III族窒化物半導体層の前記成長面が前記所定の面方位になるよう調整されているIII族窒化物半導体基板の製造方法。
２． ｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備するサファイア基板準備工程と、
前記サファイア基板に対して、窒化処理を行いながら、又は、前記窒化処理を行わずに、１０６０℃以上１１２０℃以下の温度で熱処理を行う熱処理工程と、
前記熱処理後の前記サファイア基板の前記主面の上に、８００℃以上１１２５℃以下の成長温度でバッファ層を形成するバッファ層形成工程と、
前記バッファ層の上に、III族窒化物半導体層を形成する成長工程と、
を有するIII族窒化物半導体基板の製造方法。
３． １又は２に記載のIII族窒化物半導体基板の製造方法において、
前記サファイア基板準備工程では、｛１０−１０｝面をａ面と平行になる方向に４．５°以上５．５°以下、９．５°以上１０．５°以下、１４．５°以上１５．５°以下、及び、１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記バッファ層形成工程では、前記成長温度を１０６０℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
４． １又は２に記載のIII族窒化物半導体基板の製造方法において、
前記サファイア基板準備工程では、｛１０−１０｝面をａ面と平行になる方向に１．５°以上２．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記熱処理工程では、前記窒化処理を行いながら、前記熱処理を行い、
前記バッファ層形成工程では、前記成長温度を１０５５℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
５． １又は２に記載のIII族窒化物半導体基板の製造方法において、
前記サファイア基板準備工程では、｛１０−１０｝面、又は、｛１０−１０｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記熱処理工程では、前記窒化処理を行わずに、前記熱処理を行い、
前記バッファ層形成工程では、前記成長温度を１０６０℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
６． １又は２に記載のIII族窒化物半導体基板の製造方法において、
前記サファイア基板準備工程では、｛１０−１０｝面をｃ面と平行になる方向に１．５°以上２．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記バッファ層形成工程では、前記成長温度を８００℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
７． １又は２に記載のIII族窒化物半導体基板の製造方法において、
前記サファイア基板準備工程では、｛１０−１０｝面をｃ面と平行になる方向に４．５°以上５．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記熱処理工程では、前記窒化処理を行わずに、前記熱処理を行い、
前記バッファ層形成工程では、前記成長温度を１０６０℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
８． １又は２に記載のIII族窒化物半導体基板の製造方法において、
前記サファイア基板準備工程では、｛１０−１０｝面を第１の面と平行になる方向に９．５°以上１０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記熱処理工程では、前記窒化処理を行いながら、前記熱処理を行い、
前記バッファ層形成工程では、前記成長温度を１０７５℃以上１１２５℃以下とし、
前記第１の面は、ｃ面をａ面と平行になる方向に４４．５°以上４５．５°以下傾斜した面であるIII族窒化物半導体基板の製造方法。
９． １又は２に記載のIII族窒化物半導体基板の製造方法において、
前記サファイア基板準備工程では、｛１０−１０｝面を第１の面と平行になる方向に１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記熱処理工程では、前記窒化処理を行いながら、前記熱処理を行い、
前記バッファ層形成工程では、前記成長温度を１０７５℃以上１１２５℃以下とし、
前記第１の面は、ｃ面をａ面と平行になる方向に４４．５°以上４５．５°以下傾斜した面であるIII族窒化物半導体基板の製造方法。
１０． １又は２に記載のIII族窒化物半導体基板の製造方法において、
前記サファイア基板準備工程では、｛１０−１０｝面をａ面と平行になる方向に２９．５°以上３０．５°以下のいずれかの角度で傾斜した面を、更にｃ面と平行になる方向に２７．５°以上３０．５°以下のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記熱処理工程では、前記窒化処理を行いながら、前記熱処理を行い、
前記バッファ層形成工程では、前記成長温度を８００℃以上９５０℃以下とするIII族窒化物半導体基板の製造方法。
１１． １から１０のいずれかに記載のIII族窒化物半導体基板の製造方法において、
前記成長工程の後に、前記サファイア基板を除去する除去工程をさらに有するIII族窒化物半導体基板の製造方法。
１２． １に記載のIII族窒化物半導体基板の製造方法において、
前記熱処理工程の後、かつ、前記バッファ層形成工程の前に、前記サファイア基板上に金属含有ガスを供給する先流し工程をさらに有し、
前記成長工程では、８００℃以上１０５０℃以下の成長温度でIII族窒化物半導体層を形成するIII族窒化物半導体基板の製造方法。
１３． III族窒化物半導体結晶で構成され、成長面の面方位が｛１０−１５｝面、及び、｛１０−１５｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面の中のいずれかであるIII族窒化物半導体層を有するIII族窒化物半導体基板。
１４． １３に記載のIII族窒化物半導体基板において、
前記成長面は前記III族窒化物半導体層の表面の一部となっており、
前記成長面と反対の表面側に位置し、前記III族窒化物半導体層と一体となっているサファイア基板をさらに有するIII族窒化物半導体基板。
１５． １４に記載のIII族窒化物半導体基板において、
前記サファイア基板は、｛１０−１０｝面をａ面と平行になる方向に９．５°以上１０．５°以下の中のいずれかの角度で傾斜した面である主面を有し、
前記主面の上に前記III族窒化物半導体層が位置するIII族窒化物半導体基板。
１ III族窒化物半導体基板
１０ サファイア基板
１１ 主面
２０ バッファ層
３０ III族窒化物半導体層
３１ 成長面
本発明によれば、
｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備するサファイア基板準備工程と、
窒化処理を行いながら、又は、前記窒化処理を行わずに、前記サファイア基板に対して熱処理を行う熱処理工程と、
前記熱処理後の前記サファイア基板の前記主面の上に、バッファ層を形成するバッファ層形成工程と、
前記バッファ層の上に、成長面が所定の面方位となっているIII族窒化物半導体層を形成する成長工程と、
を有し、
前記サファイア基板準備工程では、｛１０−１０｝面をａ面と平行になる方向に４．５°以上５．５°以下、９．５°以上１０．５°以下、１４．５°以上１５．５°以下、及び、１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記バッファ層形成工程では、成長温度を１０６０℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法が提供される。
また、本発明によれば、
｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備するサファイア基板準備工程と、
前記サファイア基板に対して、窒化処理を行いながら、又は、前記窒化処理を行わずに、１０６０℃以上１１２０℃以下の温度で熱処理を行う熱処理工程と、
前記熱処理後の前記サファイア基板の前記主面の上に、８００℃以上１１２５℃以下の成長温度でバッファ層を形成するバッファ層形成工程と、
前記バッファ層の上に、III族窒化物半導体層を形成する成長工程と、
を有し、
前記サファイア基板準備工程では、｛１０−１０｝面をａ面と平行になる方向に４．５°以上５．５°以下、９．５°以上１０．５°以下、１４．５°以上１５．５°以下、及び、１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
前記バッファ層形成工程では、成長温度を１０６０℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法が提供される。
また、本発明によれば、
III族窒化物半導体結晶で構成され、成長面の面方位が｛１０−１５｝面、及び、｛１０−１５｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面の中のいずれかであるIII族窒化物半導体層と、
前記成長面と反対の表面側に位置し、前記III族窒化物半導体層と一体となっているサファイア基板と、
を有し、
前記成長面は前記III族窒化物半導体層の表面の一部となっており、
前記サファイア基板は、｛１０−１０｝面をａ面と平行になる方向に９．５°以上１０．５°以下の中のいずれかの角度で傾斜した面である主面を有し、
前記主面の上に前記III族窒化物半導体層が位置するIII族窒化物半導体基板が提供される。

Claims (15)

  1. ｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備するサファイア基板準備工程と、
    窒化処理を行いながら、又は、前記窒化処理を行わずに、前記サファイア基板に対して熱処理を行う熱処理工程と、
    前記熱処理後の前記サファイア基板の前記主面の上に、バッファ層を形成するバッファ層形成工程と、
    前記バッファ層の上に、成長面が所定の面方位となっているIII族窒化物半導体層を形成する成長工程と、
    を有し、
    前記サファイア基板の前記主面の面方位、前記熱処理時の前記窒化処理の有無、及び、前記バッファ層形成工程における成長温度の中の少なくとも１つは、前記III族窒化物半導体層の前記成長面が前記所定の面方位になるよう調整されているIII族窒化物半導体基板の製造方法。
  2. ｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面を主面として有するサファイア基板を準備するサファイア基板準備工程と、
    前記サファイア基板に対して、窒化処理を行いながら、又は、前記窒化処理を行わずに、１０６０℃以上１１２０℃以下の温度で熱処理を行う熱処理工程と、
    前記熱処理後の前記サファイア基板の前記主面の上に、８００℃以上１１２５℃以下の成長温度でバッファ層を形成するバッファ層形成工程と、
    前記バッファ層の上に、III族窒化物半導体層を形成する成長工程と、
    を有するIII族窒化物半導体基板の製造方法。
  3. 請求項１又は２に記載のIII族窒化物半導体基板の製造方法において、
    前記サファイア基板準備工程では、｛１０−１０｝面をａ面と平行になる方向に４．５°以上５．５°以下、９．５°以上１０．５°以下、１４．５°以上１５．５°以下、及び、１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
    前記バッファ層形成工程では、前記成長温度を１０６０℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
  4. 請求項１又は２に記載のIII族窒化物半導体基板の製造方法において、
    前記サファイア基板準備工程では、｛１０−１０｝面をａ面と平行になる方向に１．５°以上２．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
    前記熱処理工程では、前記窒化処理を行いながら、前記熱処理を行い、
    前記バッファ層形成工程では、前記成長温度を１０５５℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
  5. 請求項１又は２に記載のIII族窒化物半導体基板の製造方法において、
    前記サファイア基板準備工程では、｛１０−１０｝面、又は、｛１０−１０｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
    前記熱処理工程では、前記窒化処理を行わずに、前記熱処理を行い、
    前記バッファ層形成工程では、前記成長温度を１０６０℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
  6. 請求項１又は２に記載のIII族窒化物半導体基板の製造方法において、
    前記サファイア基板準備工程では、｛１０−１０｝面をｃ面と平行になる方向に１．５°以上２．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
    前記バッファ層形成工程では、前記成長温度を８００℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
  7. 請求項１又は２に記載のIII族窒化物半導体基板の製造方法において、
    前記サファイア基板準備工程では、｛１０−１０｝面をｃ面と平行になる方向に４．５°以上５．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
    前記熱処理工程では、前記窒化処理を行わずに、前記熱処理を行い、
    前記バッファ層形成工程では、前記成長温度を１０６０℃以上１１２０℃以下とするIII族窒化物半導体基板の製造方法。
  8. 請求項１又は２に記載のIII族窒化物半導体基板の製造方法において、
    前記サファイア基板準備工程では、｛１０−１０｝面を第１の面と平行になる方向に９．５°以上１０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
    前記熱処理工程では、前記窒化処理を行いながら、前記熱処理を行い、
    前記バッファ層形成工程では、前記成長温度を１０７５℃以上１１２５℃以下とし、
    前記第１の面は、ｃ面をａ面と平行になる方向に４４．５°以上４５．５°以下傾斜した面であるIII族窒化物半導体基板の製造方法。
  9. 請求項１又は２に記載のIII族窒化物半導体基板の製造方法において、
    前記サファイア基板準備工程では、｛１０−１０｝面を第１の面と平行になる方向に１９．５°以上２０．５°以下の中のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
    前記熱処理工程では、前記窒化処理を行いながら、前記熱処理を行い、
    前記バッファ層形成工程では、前記成長温度を１０７５℃以上１１２５℃以下とし、
    前記第１の面は、ｃ面をａ面と平行になる方向に４４．５°以上４５．５°以下傾斜した面であるIII族窒化物半導体基板の製造方法。
  10. 請求項１又は２に記載のIII族窒化物半導体基板の製造方法において、
    前記サファイア基板準備工程では、｛１０−１０｝面をａ面と平行になる方向に２９．５°以上３０．５°以下のいずれかの角度で傾斜した面を、更にｃ面と平行になる方向に２７．５°以上３０．５°以下のいずれかの角度で傾斜した面を前記主面として有する前記サファイア基板を準備し、
    前記熱処理工程では、前記窒化処理を行いながら、前記熱処理を行い、
    前記バッファ層形成工程では、前記成長温度を８００℃以上９５０℃以下とするIII族窒化物半導体基板の製造方法。
  11. 請求項１から１０のいずれか１項に記載のIII族窒化物半導体基板の製造方法において、
    前記成長工程の後に、前記サファイア基板を除去する除去工程をさらに有するIII族窒化物半導体基板の製造方法。
  12. 請求項１に記載のIII族窒化物半導体基板の製造方法において、
    前記熱処理工程の後、かつ、前記バッファ層形成工程の前に、前記サファイア基板上に金属含有ガスを供給する先流し工程をさらに有し、
    前記成長工程では、８００℃以上１０５０℃以下の成長温度でIII族窒化物半導体層を形成するIII族窒化物半導体基板の製造方法。
  13. III族窒化物半導体結晶で構成され、成長面の面方位が｛１０−１５｝面、及び、｛１０−１５｝面を０°より大０．５°以下の中のいずれかの角度で傾斜した面の中のいずれかであるIII族窒化物半導体層を有するIII族窒化物半導体基板。
  14. 請求項１３に記載のIII族窒化物半導体基板において、
    前記成長面は前記III族窒化物半導体層の表面の一部となっており、
    前記成長面と反対の表面側に位置し、前記III族窒化物半導体層と一体となっているサファイア基板をさらに有するIII族窒化物半導体基板。
  15. 請求項１４に記載のIII族窒化物半導体基板において、
    前記サファイア基板は、｛１０−１０｝面をａ面と平行になる方向に９．５°以上１０．５°以下の中のいずれかの角度で傾斜した面である主面を有し、
    前記主面の上に前記III族窒化物半導体層が位置するIII族窒化物半導体基板。
JP2017001758A 2017-01-10 2017-01-10 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 Active JP6232150B1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017001758A JP6232150B1 (ja) 2017-01-10 2017-01-10 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN201780082768.XA CN110168701B (zh) 2017-01-10 2017-12-25 Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
US16/476,506 US11011374B2 (en) 2017-01-10 2017-12-25 Group III nitride semiconductor substrate and method for manufacturing group III nitride semiconductor substrate
EP17891174.9A EP3570316A4 (en) 2017-01-10 2017-12-25 SEMICONDUCTOR NITRIDE SUBSTRATE OF GROUP III, AND PROCESS FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE NITRIDE OF GROUP III
PCT/JP2017/046460 WO2018131455A1 (ja) 2017-01-10 2017-12-25 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
KR1020197018823A KR102425366B1 (ko) 2017-01-10 2017-12-25 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
TW106146467A TWI743284B (zh) 2017-01-10 2017-12-29 Iii族氮化物半導體基板及iii族氮化物半導體基板之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017001758A JP6232150B1 (ja) 2017-01-10 2017-01-10 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP6232150B1 JP6232150B1 (ja) 2017-11-15
JP2018113297A true JP2018113297A (ja) 2018-07-19

Family

ID=60321132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017001758A Active JP6232150B1 (ja) 2017-01-10 2017-01-10 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Country Status (7)

Country Link
US (1) US11011374B2 (ja)
EP (1) EP3570316A4 (ja)
JP (1) JP6232150B1 (ja)
KR (1) KR102425366B1 (ja)
CN (1) CN110168701B (ja)
TW (1) TWI743284B (ja)
WO (1) WO2018131455A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6831276B2 (ja) 2017-03-17 2021-02-17 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板
KR20210039438A (ko) * 2018-08-09 2021-04-09 신에쓰 가가꾸 고교 가부시끼가이샤 GaN 적층 기판의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005343713A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2007063121A (ja) * 2004-03-17 2007-03-15 Sumitomo Electric Ind Ltd ＧａＮ自立基板の製造方法及びＧａＮ自立基板並びに青色ＬＥＤ
JP2007214251A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 窒化物系半導体素子の製造方法
JP2007254258A (ja) * 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd 窒化物半導体基板とその製造方法
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP2011042542A (ja) * 2009-08-24 2011-03-03 Furukawa Co Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
JP2014172797A (ja) * 2013-03-11 2014-09-22 Aetech Corp 窒化ガリウム（ＧａＮ）自立基板の製造方法及び製造装置
JP2014196230A (ja) * 2013-03-08 2014-10-16 株式会社トクヤマ 窒化ガリウム結晶自立基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090026488A1 (en) 2005-02-21 2009-01-29 Mitsubishi Chemical Corporation Nitride semiconductor material and production process of nitride semiconductor crystal
KR20060127743A (ko) 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
US7687293B2 (en) * 2006-01-20 2010-03-30 The Regents Of The University Of California Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
JP4935700B2 (ja) * 2008-02-01 2012-05-23 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ウエハ、ｉｉｉ族窒化物系化合物半導体素子
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
WO2011099469A1 (ja) * 2010-02-10 2011-08-18 Yao Takafumi 構造体、及び半導体基板の製造方法
JP4981996B2 (ja) 2010-08-09 2012-07-25 パナソニック株式会社 半導体発光デバイス
JP6743709B2 (ja) * 2015-02-06 2020-08-19 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP2017001758A (ja) 2015-06-04 2017-01-05 三菱電機株式会社 エレベーターかご室
CN115064621A (zh) * 2015-09-11 2022-09-16 国立大学法人三重大学 氮化物半导体衬底的制造方法、氮化物半导体衬底以及其加热装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007063121A (ja) * 2004-03-17 2007-03-15 Sumitomo Electric Ind Ltd ＧａＮ自立基板の製造方法及びＧａＮ自立基板並びに青色ＬＥＤ
JP2005343713A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2007254258A (ja) * 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd 窒化物半導体基板とその製造方法
JP2007214251A (ja) * 2006-02-08 2007-08-23 Rohm Co Ltd 窒化物系半導体素子の製造方法
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP2011042542A (ja) * 2009-08-24 2011-03-03 Furukawa Co Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
JP2014196230A (ja) * 2013-03-08 2014-10-16 株式会社トクヤマ 窒化ガリウム結晶自立基板の製造方法
JP2014172797A (ja) * 2013-03-11 2014-09-22 Aetech Corp 窒化ガリウム（ＧａＮ）自立基板の製造方法及び製造装置

Also Published As

Publication number Publication date
CN110168701A (zh) 2019-08-23
US11011374B2 (en) 2021-05-18
EP3570316A1 (en) 2019-11-20
EP3570316A4 (en) 2021-01-20
WO2018131455A1 (ja) 2018-07-19
JP6232150B1 (ja) 2017-11-15
TWI743284B (zh) 2021-10-21
TW201840882A (zh) 2018-11-16
KR20190100216A (ko) 2019-08-28
KR102425366B1 (ko) 2022-07-25
CN110168701B (zh) 2023-10-20
US20200058490A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP6232150B1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
US11662374B2 (en) Group III nitride semiconductor substrate
CN110100304B (zh) Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
JP6871878B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP6778579B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6306677B1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7055595B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6934802B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
WO2020162346A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7084123B2 (ja) Ｉｉｉ族窒化物半導体基板
JP6865669B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6894825B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
US11680339B2 (en) Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171020

R150 Certificate of patent or registration of utility model

Ref document number: 6232150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250