KR102415252B1 - Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 - Google Patents

Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 Download PDF

Info

Publication number
KR102415252B1
KR102415252B1 KR1020197018807A KR20197018807A KR102415252B1 KR 102415252 B1 KR102415252 B1 KR 102415252B1 KR 1020197018807 A KR1020197018807 A KR 1020197018807A KR 20197018807 A KR20197018807 A KR 20197018807A KR 102415252 B1 KR102415252 B1 KR 102415252B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
iii nitride
group iii
substrate
growth
Prior art date
Application number
KR1020197018807A
Other languages
English (en)
Other versions
KR20190097084A (ko
Inventor
야스노부 스미다
야스하루 후지야마
히로키 고토
다쿠야 나카가와
유지로 이시하라
Original Assignee
후루카와 기카이 긴조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 기카이 긴조쿠 가부시키가이샤 filed Critical 후루카와 기카이 긴조쿠 가부시키가이샤
Publication of KR20190097084A publication Critical patent/KR20190097084A/ko
Application granted granted Critical
Publication of KR102415252B1 publication Critical patent/KR102415252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4418—Methods for making free-standing articles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

사파이어 기판을 준비하는 기판 준비공정(S10), 사파이어 기판에 대해 열처리를 행하는 열처리공정(S20), 사파이어 기판 상에 금속 함유 가스를 공급하는 프리-플로우공정(S30), 사파이어 기판 상에 성장온도：800℃ 이상 950℃ 이하, 압력：30 torr 이상 200 torr 이하의 성장조건에서 버퍼층을 형성하는 버퍼층 형성공정(S40), 및 버퍼층 위에 성장온도：800℃ 이상 1025℃ 이하, 압력：30 torr 이상 200 torr 이하, 성장속도：10 ㎛／h 이상의 성장조건에서 Ⅲ족 질화물 반도체층을 형성하는 성장공정(S50)을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법을 제공한다.

Description

Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법{GROUP Ⅲ NITRIDE SEMICONDUCTOR SUBSTRATE AND PRODUCTION METHOD FOR GROUP Ⅲ NITRIDE SEMICONDUCTOR SUBSTRATE}
본 발명은 Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법에 관한 것이다.
관련된 기술이 특허문헌 1과 특허문헌 2에 개시되어 있다. 특허문헌 1과 특허문헌 2에 개시되어 있는 바와 같이, Ⅲ족 질화물 반도체 결정의 c면 상에 디바이스(예：광디바이스, 전자디바이스 등)을 형성한 경우, 피에조 전계에 기인하여 내부 양자 효율이 저하된다. 이에, 소위 반극성면(극성면 및 무극성면과 상이한 면) 상에 디바이스를 형성하는 시도가 이루어지고 있다.
또한, 관련된 기술이 특허문헌 3과 특허문헌 4에 개시되어 있다. 특허문헌 3과 특허문헌 4에 개시되어 있는 바와 같이, 벌크상 Ⅲ족 질화물 반도체 결정으로부터 반극성면을 주면으로서 갖는 결정편을 잘라내고, 그 결정편을 접합하여 제작한 반극성면을 주면으로 한 Ⅲ족 질화물 반도체 결정을 제조하는 시도가 이루어지고 있다.
또한, 관련된 기술이 특허문헌 5에 개시되어 있다. 특허문헌 5에 개시되어 있는 바와 같이, c면으로부터 m축방향으로 경사진 반극성면인(20－21)면 및 (20－2－1)명늘 주면으로 한 GaN계 반도체 광소자를 제조하는 시도가 이루어지고 있다.
일본국 특허공개 제2012－160755호 공보 일본국 특허공개 제2016－12717호 공보 일본국 특허공개 제2010－13298호 공보 일본국 특허공개 제2013－82628호 공보 일본국 특허공개 제2012－15555호 공보
본 발명은 Ⅲ족 질화물 반도체 기판 상에 형성된 디바이스의 내부 양자 효율을 향상시키기 위한 기술을 제공하는 것을 과제로 한다.
본 발명에 의하면,
Ⅲ족 질화물 반도체 결정으로 구성되고, 막두께가 400 ㎛ 이상이며, 표리의 관계에 있는 노출된 제1 및 제2 주면(主面)은 모두 반극성면이고, 상기 제1 및 제2 주면 각각에 대해 엑스선을 Ⅲ족 질화물 반도체 결정 c축의 투영축에 평행하게 입사시켜 측정한 XRC(X-ray Rocking Curve) 반치폭의 차가 100 arcsec 이하인 Ⅲ족 질화물 반도체 기판이 제공된다.
또한, 본 발명에 의하면,
사파이어 기판과,
상기 사파이어 기판 상에 형성되어, 반극성이고 N극성의 노출된 주면을 갖는 Ⅲ족 질화물 반도체층
을 갖는 Ⅲ족 질화물 반도체 기판이 제공된다.
또한, 본 발명에 의하면,
사파이어 기판을 준비하는 기판 준비공정,
상기 기판 준비공정 후, 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
상기 열처리공정 후, 상기 사파이어 기판 상에 금속 함유 가스를 공급하는 프리-플로우공정,
상기 프리-플로우공정 후, 상기 사파이어 기판 상에 성장온도：800℃ 이상 950℃ 이하, 압력：30 torr 이상 200 torr 이하의 성장조건에서 버퍼층을 형성하는 버퍼층 형성공정, 및
상기 버퍼층 형성공정 후, 상기 버퍼층 위에 성장온도：800℃ 이상 1025℃ 이하, 압력：30 torr 이상 200 torr 이하, 성장속도：10 ㎛／h 이상의 성장조건에서 Ⅲ족 질화물 반도체층을 형성하는 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법이 제공된다.
본 발명에 의하면, Ⅲ족 질화물 반도체 기판 상에 형성된 디바이스의 내부 양자 효율을 향상시킬 수 있다.
전술한 목적 및 기타 목적, 특징 및 이점은 아래에 기술하는 바람직한 실시형태, 및 그것에 부수되는 아래의 도면에 의해 더욱 명확해진다.
도 1은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 특성을 나타내는 도면이다.
도 2는 본 실시형태의 Ⅲ족 질화물 반도체 기판과의 상위를 나타내는 실시예이다.
도 3은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법의 처리 흐름의 일례를 나타내는 플로차트이다.
도 4는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 일례를 나타내는 측면 모식도이다.
도 5는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 일례를 나타내는 측면 모식도이다.
도 6은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 특성을 나타내는 도면이다.
도 7은 본 실시형태의 Ⅲ족 질화물 반도체 기판의 특성을 나타내는 도면이다.
도 8은 본 실시형태의 Ⅲ족 질화물 반도체 기판과의 상위를 나타내는 도면이다.
도 9는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 특성을 나타내는 도면이다.
아래에 본 발명의 Ⅲ족 질화물 반도체 기판 및 Ⅲ족 질화물 반도체 기판의 제조방법의 실시형태에 대해서 도면을 사용해서 설명한다. 또한, 도면은 어디까지나 발명의 구성을 설명하기 위한 개략도로, 각 부재의 크기, 형상, 수, 다른 부재의 크기의 비율 등은 도시하는 것에 한정되지 않는다.
먼저, 본 실시형태의 개요에 대해서 설명한다. 특징적인 복수의 공정을 포함하는 본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 사파이어 기판 상에 N극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킬 수 있다. 결과, 노출면이 N극성 측의 반극성면이 된 Ⅲ족 질화물 반도체층이 사파이어 기판 상에 위치하는 Ⅲ족 질화물 반도체 기판(템플레이트 기판)이 얻어진다. 또한, 당해 적층체로부터 사파이어 기판을 박리함으로써, N극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킴으로써 얻어진 Ⅲ족 질화물 반도체층으로 이루어지는 Ⅲ족 질화물 반도체 기판(자립 기판)이 얻어진다.
이러한 Ⅲ족 질화물 반도체 기판(템플레이트 기판, 자립 기판) 상에 디바이스를 형성함으로써 내부 양자 효율의 향상이 실현된다. 아래에 상세하게 설명한다.
먼저, Ⅲ족 질화물 반도체 기판(템플레이트 기판)의 제조방법을 설명한다. 도 3은 Ⅲ족 질화물 반도체 기판(템플레이트 기판)의 제조방법의 처리 흐름의 일례를 나타내는 플로차트이다. 도시하는 바와 같이, Ⅲ족 질화물 반도체 기판(템플레이트 기판)의 제조방법은 기판 준비공정(S10), 열처리공정(S20), 프리-플로우공정(S30), 버퍼층 형성공정(S40) 및 성장공정(S50)을 갖는다.
기판 준비공정(S10)에서는 사파이어 기판을 준비한다. 사파이어 기판의 직경은 예를 들면 1인치 이상이다. 또한, 사파이어 기판의 두께는 예를 들면 250 ㎛ 이상이다.
사파이어 기판 주면의 면방위는 그 위에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 컨트롤하는 복수의 요소 중 하나이다. 당해 요소와 Ⅲ족 질화물 반도체층 성장면의 면방위의 관계는 아래의 실시예에서 나타낸다. 기판 준비공정(S10)에서는 주면이 목적하는 면방위인 사파이어 기판을 준비한다.
사파이어 기판의 주면은 예를 들면 {10－10}면, 또는 {10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면이다.
{10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, 예를 들면 {10－10}면을 임의의 방향으로 0°보다 크고 0.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다.
또한, {10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면은 {10－10}면을 a면과 평행이 되는 방향으로 0°보다 크고 10.5°미만 중 어느 하나의 각도로 경사지게 한 면이어도 된다. 또는, {10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10－10}면을 a면과 평행이 되는 방향으로 0°보다 크고 10.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다. 예를 들면 {10－10}면을 소정의 방향으로 소정 각도 경사지게 한 면은, {10－10}면을 a면과 평행이 되는 방향으로 0.5°이상 1.5°이하, 1.5°이상 2.5°이하, 4.5°이상 5.5°이하, 6.5°이상 7.5°이하, 9.5°이상 10.5°이하 중 어느 하나의 각도로 경사지게 한 면이어도 된다.
열처리공정(S20)은 기판 준비공정(S10) 후에 행하여진다. 열처리공정(S20)에서는 사파이어 기판에 대해 아래의 조건에서 열처리를 행한다.
온도：800℃ 이상 1200℃ 이하
압력：30 torr 이상 760 torr 이하
열처리시간：5분 이상 20분 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하(단, 성장장치의 사이즈에 따라 공급량은 변동되기 때문에, 이것에 한정되지 않는다.)
또한, 사파이어 기판에 대한 열처리는 질화처리를 행하면서 행하는 경우와, 질화처리를 행하지 않고 행하는 경우가 있다. 질화처리를 행하면서 열처리를 행하는 경우, 열처리 시에 0.5 slm 이상 20 slm 이하의 NH3가 사파이어 기판 상에 공급된다(단, 성장장치의 사이즈에 따라 공급량은 변동되기 때문에, 이것에 한정되지 않는다.). 또한, 질화처리를 행하지 않고 열처리를 행하는 경우, 열처리 시에 NH3가 공급되지 않는다.
열처리 시의 질화처리 유무는 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 컨트롤하는 복수의 요소 중 하나가 되는 경우가 있다. 당해 요소와 Ⅲ족 질화물 반도체층 성장면의 면방위의 관계는 아래의 실시예에서 나타낸다.
프리-플로우공정(S30)은 열처리공정(S20) 후에 행하여진다. 프리-플로우공정(S30)에서는 사파이어 기판의 주면 상에 아래의 조건에서 금속 함유 가스를 공급한다. 프리-플로우공정(S30)은 예를 들면 MOCVD(Metal Organic Chemical Vapor Deposition) 장치 내에서 행하여져도 된다.
온도：500℃ 이상 1000℃ 이하
압력：30 torr 이상 200 torr 이하
트리메틸알루미늄 공급량, 공급시간：20 ccm 이상 500 ccm 이하, 1초 이상 60초 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하(단 가스의 공급량은 성장장치의 사이즈나 구성에 따라 변동되기 때문에, 이것에 한정되지 않는다.)
상기 조건은 금속 함유 가스로서 유기 금속 원료인 트리메틸알루미늄, 트리에틸알루미늄을 공급하는 경우의 것이다. 당해 공정에서는 트리메틸알루미늄트리에틸알루미늄 대신에 다른 금속을 함유하는 금속 함유 가스를 공급하고, 알루미늄막 대신에 티탄막, 바나듐막이나 동막 등의 다른 금속막을 사파이어 기판의 주면 상에 형성해도 된다. 또한, 유기 금속 원료로부터 생성되는 메탄, 에틸렌, 에탄 등의 탄화수소 화합물과의 반응막인 탄화알루미늄, 탄화티탄, 탄화바나듐이나 탄화구리 등의 다른 탄화금속막을 사파이어 기판의 주면 상에 형성해도 된다.
프리-플로우공정(S30)에 의해 사파이어 기판의 주면 상에 금속막 및 탄화금속막이 형성된다. 당해 금속막의 존재가 그 위에 성장시키는 결정의 극성을 반전시키기 위한 조건이 된다. 즉, 프리-플로우공정(S30)의 실시는 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소 중 하나이다.
버퍼층 형성공정(S40)은 프리-플로우공정(S30) 후에 행하여진다. 버퍼층 형성공정(S40)에서는 사파이어 기판의 주면 상에 버퍼층을 형성한다. 버퍼층의 두께는 예를 들면 20 ㎚ 이상 300 ㎚ 이하이다.
버퍼층은 예를 들면 AlN층이다. 예를 들면 아래의 조건에서 AlN 결정을 에피택셜 성장시켜서 버퍼층을 형성해도 된다.
성장방법：MOCVD법
성장온도：800℃ 이상 950℃ 이하
압력：30 torr 이상 200 torr 이하
트리메틸알루미늄 공급량：20 ccm 이상 500 ccm 이하
NH3 공급량：0.5 slm 이상 10 slm 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하(단 가스의 공급량은 성장장치의 사이즈나 구성에 따라 변동되기 때문에, 이것에 한정되지 않는다.)
버퍼층 형성공정(S40)의 성장조건은, 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 컨트롤하는 복수의 요소 중 하나가 되는 경우가 있다. 당해 요소와 Ⅲ족 질화물 반도체층 성장면의 면방위의 관계는 아래의 실시예에서 나타낸다.
또한, 버퍼층 형성공정(S40)에 있어서의 성장조건(비교적 낮은 소정의 성장온도, 구체적으로는 800~950℃ 및 비교적 낮은 압력)은 N극성을 유지하면서 AlN을 성장시키기 위한 조건이 된다. 즉, 버퍼층 형성공정(S40)에 있어서의 성장조건은, 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소 중 하나이다.
성장공정(S50)은 버퍼층 형성공정(S40) 후에 행하여진다. 성장공정(S50)에서는 버퍼층 위에 아래의 성장조건에서 Ⅲ족 질화물 반도체 결정(예：GaN 결정)을 에피택셜 성장시켜서, 성장면이 소정의 면방위(N극성 측의 반극성면)으로 되어 있는 Ⅲ족 질화물 반도체층을 형성한다. Ⅲ족 질화물 반도체층(30)의 두께는 예를 들면 1 ㎛ 이상 20 ㎛ 이하이다.
성장방법：MOCVD법
성장온도：800℃ 이상 1025℃ 이하
압력：30 torr 이상 200 torr 이하
TMGa 공급량：25 sccm 이상 1000 sccm 이하
NH3 공급량：1 slm 이상 20 slm 이하
캐리어 가스：H2, 또는 H2와 N2(H2 비율 0~100%)
캐리어 가스 공급량：3 slm 이상 50 slm 이하(단 가스의 공급량은 성장장치의 사이즈나 구성에 따라 변동되기 때문에, 이것에 한정되지 않는다.)
성장속도：10 ㎛／h 이상
성장공정(S50)에 있어서의 성장조건(비교적 낮은 성장온도, 비교적 낮은 압력, 비교적 빠른 성장속도)은 N극성을 유지하면서 GaN을 성장시키기 위한 조건이 된다. 즉, 성장공정(S50)에 있어서의 성장조건은, 사파이어 기판의 주면 상에 에피택셜 성장되는 Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소 중 하나이다.
이상의 조건에서 제조함으로써, 도 4에 나타내는 바와 같은 사파이어 기판(21), 버퍼층(22) 및 Ⅲ족 질화물 반도체층(23)이 이 순서로 적층되고, Ⅲ족 질화물 반도체층(23) 성장면(24)의 면방위가 N극성 측의 반극성면으로 되어 있는 Ⅲ족 질화물 반도체 기판(20)을 제조할 수 있다. 또한, 제조조건을 상기 조건의 범위에서 조정함으로써, 성장면(24)의 면방위를 목적하는 반극성면으로 할 수 있다.
다음으로, Ⅲ족 질화물 반도체 기판(자립 기판)의 제조방법을 설명한다.
예를 들면 도 3에 나타내는 흐름으로 도 4에 나타내는 적층체(템플레이트 기판)를 제조한 후, 당해 적층체로부터 사파이어 기판(21) 및 버퍼층(22)을 제거함으로써(박리공정), 도 5에 나타내는 바와 같은 Ⅲ족 질화물 반도체층(23)으로 이루어지는 Ⅲ족 질화물 반도체 기판(10)(자립 기판)을 제조할 수 있다. 사파이어 기판(21) 및 버퍼층(22)을 제거하는 수단은 특별히 제한되지 않는다. 예를 들면 사파이어 기판(21)과 Ⅲ족 질화물 반도체층(23) 사이의 선팽창계수 차에 기인하는 응력을 이용하여 이들을 분리해도 된다. 그리고, 버퍼층(22)을 연마나 에칭 등으로 제거해도 된다.
기타 제거예로서, 사파이어 기판(21)과 버퍼층(22) 사이에 박리층을 형성해도 된다. 예를 들면 탄화물(탄화알루미늄, 탄화티탄, 탄화지르코늄, 탄화하프늄, 탄화바나듐 또는 탄화탄탈)이 분산된 탄소층 및 탄화물(탄화알루미늄, 탄화티탄, 탄화지르코늄, 탄화하프늄, 탄화바나듐 또는 탄화탄탈) 층의 적층체를 사파이어 기판(21) 상에 형성한 후에, 질화처리를 행한 층을 박리층으로서 형성해도 된다.
이러한 박리층 위에 버퍼층(22) 및 Ⅲ족 질화물 반도체층(23)을 형성한 후, 당해 적층체를 Ⅲ족 질화물 반도체층(23)을 형성할 때의 가열온도보다도 높은 온도에서 가열하면, 박리층의 부분을 경계로 하여 사파이어 기판(21) 측 부분과, Ⅲ족 질화물 반도체층(23) 측 부분으로 분리할 수 있다. Ⅲ족 질화물 반도체층(23) 측 부분으로부터 버퍼층(22) 등을 연마나 에칭 등으로 제거함으로써, 도 5에 나타내는 바와 같은 Ⅲ족 질화물 반도체층(23)으로 이루어지는 Ⅲ족 질화물 반도체 기판(10)(자립 기판)을 얻을 수 있다.
다음으로, 상기 제조방법으로 얻어진 Ⅲ족 질화물 반도체 기판(20)(템플레이트 기판) 및 Ⅲ족 질화물 반도체 기판(10)(자립 기판)의 구성 및 특징을 설명한다.
도 4에 나타내는 바와 같이, Ⅲ족 질화물 반도체 기판(20)(템플레이트 기판)은 사파이어 기판(21), 사파이어 기판(21) 위에 형성된 버퍼층(22), 및 버퍼층(22) 위에 형성된 Ⅲ족 질화물 반도체층(23)을 갖는다. Ⅲ족 질화물 반도체층(23) 주면(성장면(24))의 면방위는 반극성이며 N극성이다.
Ⅲ족 질화물 반도체층(23)의 막두께는 1 ㎛ 이상이다. 그리고, Ⅲ족 질화물 반도체층(23) 주면(성장면(24))의 XRC(X-ray Rocking Curve)의 반치폭은 c축 투영축방향에서 500 arcsec 이하이다.
아래의 실시예에서 나타내는데, 반극성이며 Ga극성인 성장면 상에 Ⅲ족 질화물 반도체를 에피택셜 성장시킨 경우, Ⅲ족 질화물 반도체층의 두께가 두꺼워질수록 결정성이 악화된다. 결과, Ⅲ족 질화물 반도체층의 두께가 두꺼워질수록 XRC 반치폭은 커진다. 이 때문에, 성장면이 반극성이며 Ga극성인 경우, 결정성이 양호하고, 또한 후막(厚膜)의 Ⅲ족 질화물 반도체층을 제조하는 것이 곤란하다.
한편, 아래의 실시예에서 나타내는데, 반극성이며 N극성인 성장면 상에 Ⅲ족 질화물 반도체를 에피택셜 성장시킨 경우, Ⅲ족 질화물 반도체층의 두께가 두꺼워지더라도 결정성이 거의 변화되지 않는다. 반극성이며 N극성인 성장면 상에 Ⅲ족 질화물 반도체를 에피택셜 성장시키는 본 실시형태의 경우, 결정성이 전술(XRC 반치폭이 엑스선을 Ⅲ족 질화물 반도체 결정 c축의 투영축에 평행하게 입사시켜 측정한 엑스선 로킹 커브(XRC) 반치폭이 500 arcsec 이하)한 바와 같이 양호하며, 또한 전술한 바와 같이 후막(1 ㎛ 이상)의 Ⅲ족 질화물 반도체층(23)을 제조할 수 있다.
도 5에 나타내는 바와 같이, Ⅲ족 질화물 반도체 기판(10)(자립 기판)은 Ⅲ족 질화물 반도체 결정으로 구성된 Ⅲ족 질화물 반도체층(23)으로 이루어진다. Ⅲ족 질화물 반도체 기판(10)(자립 기판)의 막두께는 100 ㎛ 이상이다. 그리고, 표리의 관계에 있는 노출된 제1 주면(11) 및 제2 주면(12)은 모두 반극성면이고, 제1 주면(11) 및 제2 주면(12) 각각에 대해 엑스선을 Ⅲ족 질화물 반도체 결정 c축의 투영축에 평행하게 입사시켜 측정한 엑스선 로킹 커브(XRC) 반치폭의 차는 100 arcsec 이하이다. 제1 주면(11) 및 제2 주면(12)의 XRC 반치폭은 모두 c축 투영축방향에서 500 arcsec 이하이다.
예를 들면 사파이어 기판 상에, 성장면의 면방위가 반극성이며 Ga극성으로 된 Ⅲ족 질화물 반도체를 에피택셜 성장시킨 후, Ⅲ족 질화물 반도체층으로부터 사파이어 기판을 제거하면, 외관은 도 5에 나타내는 본 실시형태의 Ⅲ족 질화물 반도체 기판(10)(자립 기판)과 동일해진다. 그러나, 이러한 기판과, 본 실시형태의 Ⅲ족 질화물 반도체 기판(10)(자립 기판)은 Ⅲ족 질화물 반도체를 에피택셜 성장시킬 때의 성장면이 「반극성이며 Ga극성」이냐 「반극성이며 N극성」이냐에 있어서 상위하다.
당해 차이는 막두께와, 표리의 관계에 있는 주면의 XRC 반치폭의 차의 관계를 봄으로써 확인할 수 있다.
전술한 바와 같이, 반극성이며 Ga극성인 성장면 상에 Ⅲ족 질화물 반도체를 에피택셜 성장시킨 경우, Ⅲ족 질화물 반도체층의 두께가 두꺼워질수록 결정성이 악화되고, XRC 반치폭은 커진다. 즉, 막두께가 커질수록 표리의 관계에 있는 주면의 XRC 반치폭의 차는 커진다.
한편, 반극성이며 N극성인 성장면 상에 Ⅲ족 질화물 반도체를 에피택셜 성장시킨 경우, Ⅲ족 질화물 반도체층의 두께가 두꺼워져도 결정성이 거의 변화되지 않는다. 즉, 막두께가 커져도 표리의 관계에 있는 주면의 XRC 반치폭의 차는 소정 레벨 이하가 된다.
이상으로부터, 막두께가 소정 범위일 때의 표리의 관계에 있는 주면의 XRC 반치폭의 차를 확인함으로써, 그 Ⅲ족 질화물 반도체 기판이 「반극성이며 Ga극성」인 성장면 상에 에피택셜 성장시켜 된 것인지, 아니면 「반극성이며 N극성」인 성장면 상에 에피택셜 성장시켜 된 것인지를 확인할 수 있다.
구체적으로는, 「막두께가 300 ㎛ 이상인 경우, 표리의 관계에 있는 주면의 XRC 반치폭의 차가 100 arcsec 이하」를 만족시키는 경우, 「반극성이며 N극성」인 성장면 상에 에피택셜 성장시켜서 된 Ⅲ족 질화물 반도체 기판이라고 할 수 있다. 그리고, 「막두께가 300 ㎛ 이상인 경우, 표리의 관계에 있는 주면의 XRC 반치폭의 차가 100 arcsec보다 큼」을 만족시키는 경우, 「반극성이며 Ga극성」인 성장면 상에 에피택셜 성장시켜서 된 Ⅲ족 질화물 반도체 기판이라고 할 수 있다.
다음으로, 본 실시형태의 작용효과를 설명한다.
본 실시형태의 Ⅲ족 질화물 반도체 기판의 제조방법에 의하면, 사파이어 기판 상에 N극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킬 수 있다. 결과, 도 4에 나타내는 바와 같이, 노출면(성장면(24))이 N극성 측의 반극성면으로 된 Ⅲ족 질화물 반도체층(23)이 사파이어 기판(21) 상에 위치하는 Ⅲ족 질화물 반도체 기판(20)(템플레이트 기판)이 얻어진다. 또한, 도 5에 나타내는 바와 같이, N극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킴으로써 얻어진 Ⅲ족 질화물 반도체층(23)으로 이루어지는 Ⅲ족 질화물 반도체 기판(10)(자립 기판)이 얻어진다.
이러한 Ⅲ족 질화물 반도체 기판(템플레이트 기판, 자립 기판) 상에 디바이스를 형성함으로써, 내부 양자 효율의 향상이 실현된다.
또한, 본 실시형태의 Ⅲ족 질화물 반도체 기판(템플레이트 기판, 자립 기판)을 사용하면, 면방위가 N극성 측의 반극성면인 주면 상에 디바이스를 형성할 수 있다. 이러한 경우, 반극성면의 효과에 의한 피에조 분극의 저감뿐 아니라, 자발 분극의 저감도 실현된다. 이 때문에 내부 전계에 의해 일어나는 슈타르크 효과(Stark effect)를 억제할 수 있다.
또한, 본 발명자들은 N극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킨 경우, Ga극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킨 경우에 비해, 표면 상태가 평탄해지기 쉬운 것을 확인하고 있다. Ga극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킨 경우, 피트나, m면 성분 유래의 패싯이 발생하기 쉽다. 이러한 점에 있어서도, 본 실시형태의 Ⅲ족 질화물 반도체 기판(템플레이트 기판, 자립 기판)은 우수하다.
또한, 본 발명자들은 N극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킨 경우, Ga극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킨 경우에 비해, 불순물의 흡수가 작은 것을 확인하고 있다. 구체적으로는, 동일한 장치 및 동일한 성장조건에서 성장시킨 2종류의 극성면(N극성 측의 반극성면 및 Ga극성 측의 반극성면)의 HaLL 측정을 행한 바, N극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킨 경우, Ga극성 측의 반극성면을 성장면으로 하여 Ⅲ족 질화물 반도체를 성장시킨 경우에 비해, 캐리어 농도가 한 자리 작은 것을 확인하였다. 이는 O의 흡수를 저감시킬 수 있었기 때문인 것으로 추측된다. 이러한 점에 있어서도 본 실시형태의 Ⅲ족 질화물 반도체 기판(템플레이트 기판, 자립 기판)은 우수하다.
또한, 본 실시형태에 의하면, 사파이어 기판 상에 형성되어, 반극성이며 N극성의 노출된 주면을 갖는 Ⅲ족 질화물 반도체층과, 하지(下地) 기판으로서 사파이어 기판을 갖는 Ⅲ족 질화물 반도체 기판이 제공된다. 또한, 상기 Ⅲ족 질화물 반도체 기판 상에 결정성장을 행함으로써, 표리의 관계에 있는 노출된 제1 및 제2 주면은 모두 반극성면인 Ⅲ족 질화물 반도체 자립 기판이 제공된다.
본 실시형태에 의헤 제공되는 Ⅲ족 질화물 반도체 자립 기판의 표리의 관계에 있는 노출된 제1 및 제2 주면은, 예를 들면 한쪽이 c면으로부터 a면방향으로 38.0°이상 53.0°이하, m면방향으로 －16.0°이상 16.0°이하 기울어진 반극성면이고, 다른 한쪽은 －c면으로부터 －a면방향으로 38.0°이상 53.0°이하, m면방향으로 －16.0°이상 16.0°이하 기울어진 반극성면이다. 또한, 하지 기판으로서 사파이어 기판을 갖는 Ⅲ족 질화물 반도체 기판의 주면은, 예를 들면 －c면으로부터 a면방향으로 38.0°이상 53.0°이하, m면방향으로 －16.0°이상 16.0°이하 기울어진 반극성면이다.
특히 주면 상에 발광 디바이스(LED, LD)를 형성한 경우, c면으로부터 a면방향으로 39.1°기울어진 면((11－24)면)은, Jpn. J. Appl. Phys. Vol. 39 (2000) pp. 413-416에서 보고되어 있는 도 1에 나타내는 바와 같이 피에조 전계가 0이 되기 때문에, 무극성면의 m면, 및 a면과 동등한 슈타르크 효과에 의한 내부 양자 효율 저하의 억제효과에 의해 소비전력의 저감, 발광효율의 향상이 얻어진다. 또한, －c면으로부터 －a면방향으로 39.1°기울어진 반극성이며 N극성인 주면((－1－12－4)면)은 반극성면의 효과에 의한 피에조 분극의 저감뿐 아니라, 질소원자로부터 갈륨원자의 방향으로 발생해 있는 자발 분극의 저감도 실현된다. 이 때문에, 발광 디바이스(LED, LD)의 활성층에 생기는 내부 전계에 의해 일어나는 슈타르크 효과를 더욱 억제할 수 있기 때문에, 추가적인 발광 디바이스(LED, LD)의 성능 향상이 얻어진다.
특허문헌 1과 특허문헌 2에서 제공되는 Ⅲ족 질화물 반도체층은 모두 반극성이며 Ga극성인 주면을 가지고 있어, 본 실시형태에 의해 제공되는 반극성이며 N극성인 주면을 갖는 Ⅲ족 질화물 반도체층 및 사파이어 기판을 갖는 Ⅲ족 질화물 반도체 기판과 비교하여 디바이스의 내부 양자 효율은 낮다.
본 실시형태에 의해 제공되는 하지 기판으로서 사파이어 기판을 갖는 Ⅲ족 질화물 반도체 기판을 사용하면, 사파이어 기판을 주지 기술, 관용 기술을 포함하는 어떠한 방법으로 제거하면, 사용한 사파이어 기판의 크기와 동등한 대구경이고, 기판면 내의 결정성, 표면 평탄성, 불순물 농도, 면방위의 축 변동이 균일하며, 치밀한 제조기술을 필요로 하지 않는 Ⅲ족 질화물 반도체 자립 기판의 제조가 가능해진다. 여기서 말하는 주지 기술, 관용 기술이란, 예를 들면 화학적 에칭이나 기계 연마, 열응력을 이용한 결정 박리 등이다.
특허문헌 3과 특허문헌 4의 방법에서 제공되는 Ⅲ족 질화물 반도체 자립 기판은 c면을 주면으로 한 Ⅲ족 질화물 반도체 자립 기판으로부터 임의의 면방위로 잘라낸 결정편을 접합해서 제작한, 반극성면을 주면으로 한 Ⅲ족 질화물 반도체 자립 기판이다. 이것을 실현하기 위해서는, 벌크 결정으로부터 결정편을 대량으로 잘라내는 공정이나, 결정편을 동일한 결정축방향으로 높은 정밀도로 고르게 한 후 접합하는 공정이 필요해지기 때문에, 높은 수율을 실현하기 위한 치밀한 기술이 필요해진다. 또한, 결정편을 접합하여 기판의 구경을 크게 하기 때문에, 접합부에 원자 위치의 어긋남이 생겨, 당해부에서는 고밀도의 전위가 발생한다. 이 때문에 기판의 결정성 저하와 전위 밀도의 면내 분포 불균일이 발생하게 된다. 또한, 접합면이 c면, m면, 및 m면으로부터 c면방향으로 경사진 면인 경우에는 {11－22}면이나 {10－11}면 등의 패싯면이 출현하여, 도 2에 나타내는 바와 같이 커다란 패임이나 결정성장 이상이 발생하게 되기 때문에, 표면 평탄성의 현저한 악화와 접합강도 부족이 생겨 기판의 핸들링에 곤란이 발생한다.
또한, 도 2에 나타내는 바와 같은 커다란 패임이나 결정성장 이상에 기인하는 표면 평탄성의 현저한 악화와 접합강도 부족에 의한 기판의 핸들링 곤란을 해결하기 위해, 특허문헌 3과 특허문헌 4의 방법을 이용하여 접합면을 a면 및 a면으로부터의 경사면만으로 하는 것이 용이하게 생각되는데, 이 경우도 접합면에서의 원자 위치의 어긋남에 의한 전위 발생과, 이것에 수반되는 전위 밀도의 면내 분포 불균일은 해결할 수 없다. 또한, a면 또는 a면을 경사지게 한 면에서 결정의 접합을 행하는 것으로부터, 본 실시형태에 의해 제공되는 a면의 경사면을 주면으로 한 Ⅲ족 질화물 반도체 자립 기판의 제조는 불가능하다.
본 실시형태에 의해 제공되는 Ⅲ족 질화물 반도체 자립 기판의 제1 및 제2 주면은 모두 예를 들면 a면의 경사면이기 때문에, 측면에 벽개면(m면)을 가지고 있다. 벽개면을 가진 기판을 제공함으로써, 반도체 레이저(LD)에 있어서 광공진에 필요 불가결한, 원자가 규칙적으로 깨끗하게 늘어선, 평탄성이 우수한 반사경면을 용이하게 얻는 것이 가능해진다.
특허문헌 5에서 제공되는 (20－21)면 및 (20－2－1)면을 주면으로 한 GaN계 반도체 레이저 소자는 주면이 m면의 경사면이기 때문에, 측면에 벽개면을 가지고 있지 않다. 따라서, 광공진이 얻어지는 평탄성이 높은 반사경면을 얻는 것이 불가능하다. 따라서, 제품의 제조에 있어서 측면을 평탄화하기 위한 고도로 치밀한 기술이 필요해져, 제조 공정이 번잡화되어 있다. 또한, 평탄성이 떨어지는 반사경면을 사용하기 때문에, 벽개면을 이용하여 미러 구조를 제작한 GaN계 반도체 광 레이저 소자에 비해 성능이 떨어진다.
실시예
＜제1 평가＞
제1 평가에서는, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 모두를 만족시킴으로써, Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 할 수 있는 것을 확인하였다. 또한, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 중 하나 이상을 만족시키지 않은 경우, Ⅲ족 질화물 반도체층 성장면의 면방위가 Ga극성 측의 면이 되는 것을 확인하였다.
먼저, 주면의 면방위가 m면((10－10)면)으로부터 a면과 평행이 되는 방향으로 2°경사진 면인 사파이어 기판을 준비하였다. 사파이어 기판의 두께는 430 ㎛이고, 직경은 2인치였다.
그리고, 준비한 사파이어 기판에 대해 아래의 조건에서 열처리공정(S20)을 실시하였다.
온도：1000~1050℃
압력：100 torr
캐리어 가스：H2, N2
열처리시간：10분 또는 15분
캐리어 가스 공급량：15 slm
또한, 열처리공정(S20) 시에 20 slm의 NH3를 공급하여 질화처리를 행하였다.
그 후, 아래의 조건에서 프리-플로우공정(S30)을 행하였다.
온도：800~930℃
압력：100 torr
트리메틸알루미늄 공급량, 공급시간：90 sccm, 10초
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
그 후, 아래의 조건에서 버퍼층 형성공정(S40)을 행하여 AlN층을 형성하였다.
성장방법：MOCVD법
성장온도：800~930℃
압력：100 torr
트리메틸알루미늄 공급량：90 sccm
NH3 공급량：5 slm
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
그 후, 아래의 조건에서 성장공정(S50)을 행하여 Ⅲ족 질화물 반도체층을 형성하였다.
성장방법：MOCVD법
압력：100 torr
TMGa 공급량：50~500 sccm(연속 변화)
NH3 공급량：5~10 slm(연속 변화)
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
성장속도：10 ㎛／h 이상
또한, 제1 샘플의 성장온도는 900℃±25℃로 제어하고, 제2 샘플의 성장온도는 1050℃±25℃로 제어하였다. 즉, 제1 샘플은 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 모두를 만족시키는 샘플이다. 제2 샘플은 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 중 일부(성장공정(S50)에 있어서의 성장온도)를 만족시키지 않는 샘플이다.
제1 샘플의 Ⅲ족 질화물 반도체층 성장면의 면방위는 (－1－12－4)면으로부터 －a면방향 5.0°경사, m면과 평행이 되는 방향으로 8.5°이하 경사진 면이었다. 한편, 제2 샘플의 Ⅲ족 질화물 반도체층 성장면의 면방위는 (11－24)면으로부터 a면방향 5.0°경사, m면과 평행이 되는 방향으로 8.5°이하 경사진 면이었다. 즉, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」를 만족시키는지 여부에 따라, 성장면의 면방위가 Ga극성으로 되는지 N극성으로 되는지를 조정할 수 있는 것을 알 수 있다.
도 6에 제1 샘플에 있어서의 (－1－12－4)면, 또는 (11－24)면의 XRD 극점 측정결과를 나타낸다. 회절 피크는 극점의 중심점으로부터 몇도 어긋난 위치인 것을 확인할 수 있다. 각도의 어긋남을 상세하게 측정하면 －a면방향 5.0°, m면과 평행이 되는 방향으로 8.5°또는 a면방향 5.0°, m면과 평행이 되는 방향으로 8.5°의 위치인 것을 확인할 수 있다.
도 7에 제1 샘플에 있어서의 도 4에 나타내는 노출면(성장면(24))이 N극성인 것을 확인한 결과를 나타낸다. 또한, 비교로서 도 8에 ＋c면의 후막 성장 GaN 자립 기판으로부터 제1 샘플과 동등한 면방위가 되도록 슬라이스를 행하여 제작한 Ⅲ족 질화물 반도체 자립 기판의 결과를 나타낸다. 제1 샘플 및 ＋c면 GaN 자립 기판으로부터 슬라이스하여 제작한 반극성 자립 기판 모두, 양면(기판의 표리)에 1.5 ㎛ 다이어 연마를 행하고, 인산황산 혼합액을 150℃로 유지하여 30분간의 에칭을 행하였다.
도 7 및 도 8로부터, 제1 샘플의 노출면(성장면(24))과 ＋c면 GaN 자립 기판으로부터 슬라이스하여 제작한 반극성 자립 기판의 이면(N극성면)의 에칭 표면 상태가 동등한 것을 확인할 수 있다. 또한, 제1 샘플의 박리면과 ＋c면 GaN 자립 기판으로부터 슬라이스하여 제작한 반극성 자립 기판의 표면(Ga극성면)의 에칭 표면 상태가 동등한 것을 확인할 수 있기 때문에, 도 4에 나타내는 노출면(성장면(24))이 N극성인 것을 확인할 수 있다.
또한, 본 발명자들은 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 중 기타 일부를 만족시키지 않는 경우, 또한, 전부를 만족시키지 않는 경우에 있어서도 성장면의 면방위가 Ga극성으로 되는 것을 확인하고 있다.
＜제2 평가＞
제2 평가에서는, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 복수의 요소」를 조정함으로써, Ⅲ족 질화물 반도체층 성장면의 면방위를 조정할 수 있는 것을 확인하였다.
먼저, 주면의 면방위가 다양한 사파이어 기판을 복수 준비하였다. 사파이어 기판의 두께는 430 ㎛이고, 직경은 2인치였다.
그리고, 준비한 사파이어 기판 각각에 대해 아래의 조건에서 열처리공정(S20)을 행하였다.
온도：1000~1050℃
압력：200 torr
열처리시간：10분
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
또한, 열처리 시 질화처리 유무를 상이하게 한 샘플을 제작하였다. 구체적으로는, 열처리 시에 20 slm의 NH3를 공급하고, 질화처리를 행하는 샘플과, 열처리 시에 NH3를 공급하지 않고, 질화처리를 행하지 않는 샘플 양쪽을 제작하였다.
그 후, 아래의 조건에서 프리-플로우공정(S30)을 행하였다.
온도：880~930℃
압력：100 torr
트리메틸알루미늄 공급량, 공급시간：90 sccm, 10초
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
또한, 프리-플로우공정(S30)을 행하는 샘플과 행하지 않는 샘플 양쪽을 제작하였다.
그 후, 사파이어 기판의 주면(노출면) 상에 아래의 조건에서 약 150 ㎚ 두께의 버퍼층(AlN 버퍼층)을 형성하였다.
성장방법：MOCVD법
압력：100 torr
V／Ⅲ비：5184
TMAl 공급량：90 ccm
NH3 공급량：5 slm
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
또한, 성장온도는 샘플별로 700℃ 이상 1110℃ 이하의 범위에서 상이하게 하였다.
그 후, 버퍼층 위에 아래의 조건에서 약 15 ㎛ 두께의 Ⅲ족 질화물 반도체층(GaN층)을 형성하였다.
성장방법：MOCVD법
성장온도：900~1100℃
압력：100 torr
V／Ⅲ비：321
TMGa 공급량：50~500 ccm(램프업)
NH3 공급량：5~10 slm(램프업)
캐리어 가스：H2, N2
캐리어 가스 공급량：15 slm
이상과 같이 하여, 사파이어 기판, 버퍼층 및 Ⅲ족 질화물 반도체층이 이 순서로 적층된 Ⅲ족 질화물 반도체 기판(10)을 제조하였다.
표 1 내지 7에, 「Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 복수의 요소」와, Ⅲ족 질화물 반도체층 성장면의 면방위의 관계를 나타낸다.
Figure 112019066423577-pct00001
Figure 112019066423577-pct00002
Figure 112019066423577-pct00003
Figure 112019066423577-pct00004
Figure 112019066423577-pct00005
Figure 112019066423577-pct00006
Figure 112019066423577-pct00007
표 중 「사파이어 주면」란에는, 사파이어 기판 주면의 면방위가 나타내어져 있다. 「승온 시 질화처리」란에는, 열처리공정(S20) 시의 승온 시 질화처리 유무(「있음」 또는 「없음」)이 나타내어져 있다. 「트리메틸알루미늄 프리-플로우공정 유무」란에는, 트리메틸알루미늄 프리-플로우공정 유무(「있음」 또는 「없음」)이 나타내어져 있다. 「AlN 버퍼 성장온도」란에는, 버퍼층 형성공정에 있어서의 성장온도가 나타내어져 있다. 「GaN 성장온도」란에는, GaN층 형성공정에 있어서의 성장온도가 나타내어져 있다. 「Ⅲ족 질화물 반도체층의 성장면」란에는, Ⅲ족 질화물 반도체층 성장면의 면방위가 나타내어져 있다.
당해 결과에 의하면, 전술한 「Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 복수의 요소」를 조정함으로써, Ⅲ족 질화물 반도체층 성장면의 면방위를 반극성이며 Ga극성 중에서 조정할 수 있는 것을 알 수 있다. 그리고, 제1 평가의 결과와 제2 평가의 결과에 기초하면, 「Ⅲ족 질화물 반도체층 성장면의 면방위를 N극성 측의 면으로 하기 위한 복수의 요소」 모두를 만족시키면서, 「Ⅲ족 질화물 반도체층 성장면의 면방위를 조정하기 위한 복수의 요소」를 조정함으로써, Ⅲ족 질화물 반도체층 성장면의 면방위를 반극성이며 N극성 중에서 조정할 수 있는 것을 알 수 있다.
＜제3 평가＞
본 수법에 의해 제작한 샘플의 결정성에 대해서 평가하였다. 시료는 3종류를 준비하였다. 샘플 A는 본 명세서에 기재된 수법에 의해 제작한 것으로, {11－23}면을 성장면으로 하고 있다. 샘플 B, C는 비교용 샘플로, 샘플 B는 {10－10}면을 성장면으로 하였다. 또한, 샘플 C는 {11－22}면을 성장면으로 하였다.
도 9에 각 샘플에 대해 엑스선을 Ⅲ족 질화물 반도체 결정 c축의 투영축에 평행하게 입사시켜 측정한 경우의 XRC 반치폭을 나타낸다. 단, 주면이 {11－23}면인 샘플 C는 소멸칙에 의해 {11－23}면의 엑스선 회절이 얻어지지 않기 때문에, {11－22}면의 XRC 반치폭을 측정하였다.
도 9로부터, 샘플 A는 GaN층의 막두께가 커져도 XRC 반치폭이 거의 변화되지 않는 것을 알 수 있다. 이에 대해 샘플 B및 C는 GaN층의 막두께가 커짐에 따라 XRC 반치폭이 커지는 경향이 확인된다.
아래에 참고 형태의 예를 부기한다.
1. Ⅲ족 질화물 반도체 결정으로 구성되고, 막두께가 400 ㎛ 이상이며, 표리의 관계에 있는 노출된 제1 및 제2 주면은 모두 반극성면이고, 상기 제1 및 제2 주면 각각에 대해 엑스선을 Ⅲ족 질화물 반도체 결정 c축의 투영축에 평행하게 입사시켜 측정한 XRC(X-ray Rocking Curve) 반치폭의 차가 100 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
2. 1에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 제1 및 제2 주면의 상기 반치폭은 모두 엑스선을 Ⅲ족 질화물 반도체 결정 c축의 투영축에 평행하게 입사시켜 측정한 엑스선 로킹 커브(XRC) 반치폭이 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
3. 사파이어 기판과,
상기 사파이어 기판 상에 형성되고, 반극성이며 N극성의 노출된 주면을 갖는 Ⅲ족 질화물 반도체층
을 갖는 Ⅲ족 질화물 반도체 기판.
4. 3에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 Ⅲ족 질화물 반도체층의 막두께는 1 ㎛ 이상인 Ⅲ족 질화물 반도체 기판.
5. 3 또는 4에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
상기 Ⅲ족 질화물 반도체층의 상기 주면의 XRC 반치폭은 c 투영축 방향에서 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
6. 사파이어 기판을 준비하는 기판 준비공정,
상기 기판 준비공정 후, 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
상기 열처리공정 후, 상기 사파이어 기판 상에 금속 함유 가스를 공급하는 프리-플로우공정,
상기 프리-플로우공정 후, 상기 사파이어 기판 상에 성장온도：800℃ 이상 950℃ 이하, 압력：30 torr 이상 200 torr 이하의 성장조건에서 버퍼층을 형성하는 버퍼층 형성공정, 및
상기 버퍼층 형성공정 후, 상기 버퍼층 위에 성장온도：800℃ 이상 1025℃ 이하, 압력：30 torr 이상 200 torr 이하, 성장속도：10 ㎛／h 이상의 성장조건에서 Ⅲ족 질화물 반도체층을 형성하는 성장공정
을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
7. 6에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
상기 성장공정 후에, 상기 Ⅲ족 질화물 반도체층과 상기 사파이어 기판을 포함하는 적층체로부터 상기 사파이어 기판을 박리하는 박리공정을 추가로 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
이 출원은 2016년 12월 20일에 출원된 일본 특허출원 제2016－246908호를 기초로 하는 우선권을 주장하고, 그 개시 전부를 여기에 포함시킨다.

Claims (7)

  1. Ⅲ족 질화물 반도체 결정으로 구성되고, 막두께가 400 ㎛ 이상이며, 표리의 관계에 있는 노출된 제1 및 제2 주면은 모두 반극성면이고, 상기 제1 및 제2 주면 각각에 대해 엑스선을 Ⅲ족 질화물 반도체 결정 c축의 투영축에 평행하게 입사시켜 측정한 XRC(X-ray Rocking Curve) 반치폭의 차가 100 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
  2. 제1항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 제1 및 제2 주면의 상기 반치폭은 모두 엑스선을 Ⅲ족 질화물 반도체 결정 c축의 투영축에 평행하게 입사시켜 측정한 엑스선 로킹 커브(XRC) 반치폭이 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
  3. 사파이어 기판과,
    상기 사파이어 기판 상에 형성되고, 반극성이며 N극성의 노출된 주면을 갖는 Ⅲ족 질화물 반도체층
    을 갖고, 상기 Ⅲ족 질화물 반도체층의 상기 주면의 XRC 반치폭은 c 투영축 방향에서 500 arcsec 이하인 Ⅲ족 질화물 반도체 기판.
  4. 제3항에 기재된 Ⅲ족 질화물 반도체 기판에 있어서,
    상기 Ⅲ족 질화물 반도체층의 막두께는 1 ㎛ 이상인 Ⅲ족 질화물 반도체 기판.
  5. 삭제
  6. 사파이어 기판을 준비하는 기판 준비공정,
    상기 기판 준비공정 후, 상기 사파이어 기판에 대해 열처리를 행하는 열처리공정,
    상기 열처리공정 후, 상기 사파이어 기판 상에 금속 함유 가스를 공급하는 프리-플로우공정,
    상기 프리-플로우공정 후, 상기 사파이어 기판 상에 성장온도：800℃ 이상 950℃ 이하, 압력：30 torr 이상 200 torr 이하의 성장조건에서 버퍼층을 형성하는 버퍼층 형성공정, 및
    상기 버퍼층 형성공정 후, 상기 버퍼층 위에 성장온도：800℃ 이상 1025℃ 이하, 압력：30 torr 이상 200 torr 이하, 성장속도：10 ㎛／h 이상의 성장조건에서 Ⅲ족 질화물 반도체층을 형성하는 성장공정
    을 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
  7. 제6항에 기재된 Ⅲ족 질화물 반도체 기판의 제조방법에 있어서,
    상기 성장공정 후에, 상기 Ⅲ족 질화물 반도체층과 상기 사파이어 기판을 포함하는 적층체로부터 상기 사파이어 기판을 박리하는 박리공정을 추가로 갖는 Ⅲ족 질화물 반도체 기판의 제조방법.
KR1020197018807A 2016-12-20 2017-12-18 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법 KR102415252B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-246908 2016-12-20
JP2016246908A JP6266742B1 (ja) 2016-12-20 2016-12-20 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
PCT/JP2017/045391 WO2018117050A1 (ja) 2016-12-20 2017-12-18 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
KR20190097084A KR20190097084A (ko) 2019-08-20
KR102415252B1 true KR102415252B1 (ko) 2022-06-29

Family

ID=61020745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197018807A KR102415252B1 (ko) 2016-12-20 2017-12-18 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Country Status (7)

Country Link
US (1) US20210180211A1 (ko)
EP (1) EP3561855A4 (ko)
JP (1) JP6266742B1 (ko)
KR (1) KR102415252B1 (ko)
CN (1) CN110100304B (ko)
TW (1) TWI738946B (ko)
WO (1) WO2018117050A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6831276B2 (ja) * 2017-03-17 2021-02-17 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板
CN109742205B (zh) * 2019-01-07 2020-05-29 江西乾照光电有限公司 一种具有极性反转层的led外延结构及制作方法
JP2021002574A (ja) * 2019-06-21 2021-01-07 古河機械金属株式会社 構造体、光デバイス、光デバイスの製造方法、および構造体の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013544739A (ja) * 2010-11-08 2013-12-19 コリア フォトニクス テクノロジー インスティテュート 化学リフトオフ方法を用いたｉｉｉ族窒化物基板の製造方法
WO2014136602A1 (ja) 2013-03-08 2014-09-12 国立大学法人山口大学 窒化ガリウム結晶自立基板の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029852A (ko) * 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US8435879B2 (en) * 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
US9822465B2 (en) * 2006-04-07 2017-11-21 Sixpoint Materials, Inc. Method of fabricating group III nitride with gradually degraded crystal structure
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP5099763B2 (ja) * 2007-12-18 2012-12-19 国立大学法人東北大学 基板製造方法およびｉｉｉ族窒化物半導体結晶
KR101159995B1 (ko) * 2008-03-13 2012-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP5012700B2 (ja) 2008-07-01 2012-08-29 住友電気工業株式会社 Ｉｉｉ族窒化物結晶接合基板およびその製造方法ならびにｉｉｉ族窒化物結晶の製造方法
US20100025727A1 (en) * 2008-08-04 2010-02-04 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
JP2010263184A (ja) 2008-08-04 2010-11-18 Sumitomo Electric Ind Ltd ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、エピタキシャルウエハ及びＧａＮ系半導体膜を成長する方法
JP5293591B2 (ja) * 2008-12-26 2013-09-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
JP2010232609A (ja) * 2009-03-30 2010-10-14 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体複合基板、ｉｉｉ族窒化物半導体基板、及びｉｉｉ族窒化物半導体複合基板の製造方法
JP2011042542A (ja) * 2009-08-24 2011-03-03 Furukawa Co Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
JP4981996B2 (ja) 2010-08-09 2012-07-25 パナソニック株式会社 半導体発光デバイス
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
JP5870887B2 (ja) * 2011-09-30 2016-03-01 三菱化学株式会社 窒化物単結晶のアニール処理方法
JP2014009156A (ja) * 2012-06-29 2014-01-20 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
JP2013082628A (ja) 2013-02-12 2013-05-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板および半導体デバイスの製造方法
EP3031958B1 (en) * 2013-08-08 2017-11-01 Mitsubishi Chemical Corporation Self-standing gan substrate and method for producing semiconductor device
JP6573154B2 (ja) 2014-06-05 2019-09-11 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
WO2016136548A1 (ja) * 2015-02-27 2016-09-01 住友化学株式会社 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013544739A (ja) * 2010-11-08 2013-12-19 コリア フォトニクス テクノロジー インスティテュート 化学リフトオフ方法を用いたｉｉｉ族窒化物基板の製造方法
WO2014136602A1 (ja) 2013-03-08 2014-09-12 国立大学法人山口大学 窒化ガリウム結晶自立基板の製造方法

Also Published As

Publication number Publication date
EP3561855A4 (en) 2020-09-30
JP2018101694A (ja) 2018-06-28
US20210180211A1 (en) 2021-06-17
CN110100304B (zh) 2023-10-20
WO2018117050A1 (ja) 2018-06-28
EP3561855A1 (en) 2019-10-30
KR20190097084A (ko) 2019-08-20
TWI738946B (zh) 2021-09-11
JP6266742B1 (ja) 2018-01-24
TW201839189A (zh) 2018-11-01
CN110100304A (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
US8368179B2 (en) Miscut semipolar optoelectronic device
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP2016012717A (ja) 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
US20160247968A1 (en) Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
KR102415252B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
US20120100650A1 (en) Vicinal semipolar iii-nitride substrates to compensate tilt of relaxed hetero-epitaxial layers
JP2010539732A (ja) 無極性および半極性の窒化物基板の面積を増加させる方法
JP2010168273A (ja) Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
KR102464462B1 (ko) Ⅲ족 질화물 반도체 기판
KR102425366B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
JP2015032730A (ja) 窒化物半導体構造およびそれを製造する方法
JP6865669B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6934802B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6894825B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
US20140183579A1 (en) Miscut semipolar optoelectronic device
JP6982469B2 (ja) Ｉｉｉ族窒化物半導体基板及びｉｉｉ族窒化物半導体基板の製造方法
JP7084123B2 (ja) Ｉｉｉ族窒化物半導体基板
JPWO2020162346A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
KR20190129854A (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant