JP2018101694A - Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 Download PDF

Info

Publication number
JP2018101694A
JP2018101694A JP2016246908A JP2016246908A JP2018101694A JP 2018101694 A JP2018101694 A JP 2018101694A JP 2016246908 A JP2016246908 A JP 2016246908A JP 2016246908 A JP2016246908 A JP 2016246908A JP 2018101694 A JP2018101694 A JP 2018101694A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
iii nitride
group iii
substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016246908A
Other languages
English (en)
Other versions
JP6266742B1 (ja
Inventor
行常 住田
Yukitsune Sumida
行常 住田
泰治 藤山
Taiji Fujiyama
泰治 藤山
裕輝 後藤
Hiroki Goto
裕輝 後藤
拓哉 中川
Takuya Nakagawa
拓哉 中川
裕次郎 石原
Yujiro Ishihara
裕次郎 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Co Ltd
Original Assignee
Furukawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2016246908A priority Critical patent/JP6266742B1/ja
Application filed by Furukawa Co Ltd filed Critical Furukawa Co Ltd
Priority to CN201780078734.3A priority patent/CN110100304B/zh
Priority to US16/470,547 priority patent/US20210180211A1/en
Priority to KR1020197018807A priority patent/KR102415252B1/ko
Priority to PCT/JP2017/045391 priority patent/WO2018117050A1/ja
Priority to EP17883435.4A priority patent/EP3561855A4/en
Priority to TW106144759A priority patent/TWI738946B/zh
Application granted granted Critical
Publication of JP6266742B1 publication Critical patent/JP6266742B1/ja
Publication of JP2018101694A publication Critical patent/JP2018101694A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4418—Methods for making free-standing articles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】III族窒化物半導体基板上に形成されたデバイスの内部量子効率を向上させる。
【解決手段】サファイア基板を準備する基板準備工程Ｓ１０と、サファイア基板に対して熱処理を行う熱処理工程Ｓ２０と、サファイア基板上に金属含有ガスを供給する先流し工程Ｓ３０と、サファイア基板上に、成長温度：８００℃以上９５０℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下の成長条件で、バッファ層を形成するバッファ層形成工程Ｓ４０と、バッファ層の上に、成長温度：８００℃以上１０２５℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下、成長速度：１０μｍ／ｈ以上の成長条件で、III族窒化物半導体層を形成する成長工程Ｓ５０と、を有するIII族窒化物半導体基板の製造方法を提供する。
【選択図】図３

Description

本発明は、III族窒化物半導体基板、及び、III族窒化物半導体基板の製造方法に関する。
関連する技術が特許文献１と特許文献２に開示されている。特許文献１と特許文献２に開示されているように、III族窒化物半導体結晶のｃ面上にデバイス（例：光デバイス、電子デバイス等）を形成した場合、ピエゾ電界に起因して内部量子効率が低下する。そこで、いわゆる半極性面（極性面及び無極性面と異なる面）上にデバイスを形成する試みがなされている。
また、関連する技術が特許文献３と特許文献４に開示されている。特許文献３と特許文献４に開示されているように、バルク状III族窒化物半導体結晶から半極性面を主面として有する結晶片を切り出して、その結晶片を接合して作製した、半極性面を主面としたIII族窒化物半導体結晶を製造する試みがなされている。
また、関連する技術が特許文献５に開示されている。特許文献５に開示されているように、ｃ面からｍ軸方向に傾斜した半極性面である（２０−２１）面及び（２０−２−１）面を主面としたＧａＮ系半導体光素子を製造する試みがなされている。
特開２０１２−１６０７５５号公報 特開２０１６−１２７１７号公報 特開２０１０−１３２９８号公報 特開２０１３−８２６２８号公報 特開２０１２−１５５５５号公報
本発明は、III族窒化物半導体基板上に形成されたデバイスの内部量子効率を向上させるための技術を提供することを課題とする。
本発明によれば、
III族窒化物半導体結晶で構成され、膜厚が４００μｍ以上であり、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であり、前記第１及び第２の主面各々に対してエックス線をIII族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣ（X-ray Rocking Curve）の半値幅の差が、１００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板が提供される。
また、本発明によれば、
サファイア基板と、
前記サファイア基板上に形成され、半極性かつＮ極性の露出した主面を有するIII族窒化物半導体層と、
を有するIII族窒化物半導体基板が提供される。
また、本発明によれば、
サファイア基板を準備する基板準備工程と、
前記基板準備工程の後、前記サファイア基板に対して熱処理を行う熱処理工程と、
前記熱処理工程の後、前記サファイア基板上に金属含有ガスを供給する先流し工程と、
前記先流し工程の後、前記サファイア基板上に、成長温度：８００℃以上９５０℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下の成長条件で、バッファ層を形成するバッファ層形成工程と、
前記バッファ層形成工程の後、前記バッファ層の上に、成長温度：８００℃以上１０２５℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下、成長速度：１０μｍ／ｈ以上の成長条件で、III族窒化物半導体層を形成する成長工程と、
を有するIII族窒化物半導体基板の製造方法が提供される。
本発明によれば、III族窒化物半導体基板上に形成されたデバイスの内部量子効率を向上させることができる。
本実施形態のIII族窒化物半導体基板の特性を示す図である。 本実施形態のIII族窒化物半導体基板との相違を示す実施例である。 本実施形態のIII族窒化物半導体基板の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態のIII族窒化物半導体基板の一例を示す側面模式図である。 本実施形態のIII族窒化物半導体基板の一例を示す側面模式図である。 本実施形態のIII族窒化物半導体基板の特性を示す図である。 本実施形態のIII族窒化物半導体基板の特性を示す図である。 本実施形態のIII族窒化物半導体基板との相違を示す図である。 本実施形態のIII族窒化物半導体基板の特性を示す図である。
以下、本発明のIII族窒化物半導体基板、及び、III族窒化物半導体基板の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。
まず、本実施形態の概要について説明する。特徴的な複数の工程を含む本実施形態のIII族窒化物半導体基板の製造方法によれば、サファイア基板上に、Ｎ極性側の半極性面を成長面としてIII族窒化物半導体を成長させることができる。結果、露出面がＮ極性側の半極性面となったIII族窒化物半導体層がサファイア基板上に位置するIII族窒化物半導体基板（テンプレート基板）が得られる。また、当該積層体からサファイア基板を剥離することで、Ｎ極性側の半極性面を成長面としてIII族窒化物半導体を成長させることで得られたIII族窒化物半導体層からなるIII族窒化物半導体基板（自立基板）が得られる。
このようなIII族窒化物半導体基板（テンプレート基板、自立基板）上にデバイスを形成することで、内部量子効率の向上が実現される。以下、詳細に説明する。
まず、III族窒化物半導体基板（テンプレート基板）の製造方法を説明する。図３は、III族窒化物半導体基板（テンプレート基板）の製造方法の処理の流れの一例を示すフローチャートである。図示するように、III族窒化物半導体基板（テンプレート基板）の製造方法は、基板準備工程Ｓ１０と、熱処理工程Ｓ２０と、先流し工程Ｓ３０と、バッファ層形成工程Ｓ４０と、成長工程Ｓ５０とを有する。
基板準備工程Ｓ１０では、サファイア基板を準備する。サファイア基板の直径は、例えば、１インチ以上である。また、サファイア基板の厚さは、例えば、２５０μｍ以上である。
サファイア基板の主面の面方位は、その上にエピタキシャル成長されるIII族窒化物半導体層の成長面の面方位をコントロールする複数の要素の中の１つである。当該要素とIII族窒化物半導体層の成長面の面方位との関係は、以下の実施例で示す。基板準備工程Ｓ１０では、主面が所望の面方位であるサファイア基板を準備する。
サファイア基板の主面は、例えば｛１０−１０｝面、又は、｛１０−１０｝面を所定の方向に所定角度傾斜した面である。
｛１０−１０｝面を所定の方向に所定角度傾斜した面は、例えば、｛１０−１０｝面を任意の方向に０°より大０．５°以下の中の何れかの角度で傾斜した面であってもよい。
また、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をａ面と平行になる方向に０°より大１０．５°未満の中のいずれかの角度で傾斜した面であってもよい。または、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をａ面と平行になる方向に０°より大１０．５°以下の中のいずれかの角度で傾斜した面であってもよい。例えば、｛１０−１０｝面を所定の方向に所定角度傾斜した面は、｛１０−１０｝面をａ面と平行になる方向に０．５°以上１．５°以下、１．５°以上２．５°以下、４．５°以上５．５°以下、６．５°以上７．５°以下、９．５°以上１０．５°以下の中のいずれかの角度で傾斜した面であってもよい。
熱処理工程Ｓ２０は、基板準備工程Ｓ１０の後に行われる。熱処理工程Ｓ１０では、サファイア基板に対して、以下の条件で熱処理を行う。
温度：８００℃以上１２００℃以下
圧力：３０ｔｏｒｒ以上７６０ｔｏｒｒ以下
熱処理時間：５分以上２０分以下
キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０〜１００％）
キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下（ただし、成長装置のサイズにより供給量は変動する為、これに限定されない。）
なお、サファイア基板に対する熱処理は、窒化処理を行いながら行う場合と、窒化処理を行わずに行う場合とがある。窒化処理を行いながら熱処理を行う場合、熱処理時に０．５ｓｌｍ以上２０ｓｌｍ以下のＮＨ３がサファイア基板上に供給される（ただし成長装置のサイズにより供給量は変動する為、これに限定されない。）。また、窒化処理を行わずに熱処理を行う場合、熱処理時にＮＨ３が供給されない。
熱処理時の窒化処理の有無は、サファイア基板の主面上にエピタキシャル成長されるIII族窒化物半導体層の成長面の面方位をコントロールする複数の要素の中の１つとなる場合がある。当該要素とIII族窒化物半導体層の成長面の面方位との関係は、以下の実施例で示す。
先流し工程Ｓ３０は、熱処理工程Ｓ２０の後に行われる。先流し工程Ｓ３０では、サファイア基板の主面上に以下の条件で金属含有ガスを供給する。先流し工程Ｓ３０は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置内で行われてもよい。
温度：５００℃以上１０００℃以下
圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
トリメチルアルミニウム供給量、供給時間：２０ｃｃｍ以上５００ｃｃｍ以下、１秒
以上６０秒以下
キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０〜１００％）
キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下（ただしガスの供給量は成長装置のサイズや構成により変動する為、これに限定されない。）
上記条件は、金属含有ガスとして有機金属原料であるトリメチルアルミニウム、トリエチルアルミニウムを供給する場合のものである。当該工程では、トリメチルアルミニウムトリエチルアルミニウムに代えて他の金属を含有する金属含有ガスを供給し、アルミニウム膜に代えて、チタン膜、バナジウム膜や銅膜等の他の金属膜をサファイア基板の主面上に形成してもよい。また、有機金属原料から生成するメタン、エチレン、エタン等の炭化水素化合物との反応膜である炭化アルミニウム、炭化チタン、炭化バナジウムや炭化銅等の他の炭化金属膜をサファイア基板の主面上に形成してもよい。
先流し工程Ｓ３０により、サファイア基板の主面上に金属膜及び炭化金属膜が形成される。当該金属膜の存在が、その上に成長させる結晶の極性を反転させるための条件となる。すなわち、先流し工程Ｓ３０の実施は、サファイア基板の主面上にエピタキシャル成長されるIII族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素の中の１つである。
バッファ層形成工程Ｓ４０は、先流し工程Ｓ３０の後に行われる。バッファ層形成工程Ｓ４０では、サファイア基板の主面上にバッファ層を形成する。バッファ層の厚さは、例えば、２０ｎｍ以上３００ｎｍ以下である。
バッファ層は、例えば、ＡｌＮ層である。例えば、以下の条件でＡｌＮ結晶をエピタキシャル成長させ、バッファ層を形成してもよい。
成長方法：ＭＯＣＶＤ法
成長温度：８００℃以上９５０℃以下
圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
トリメチルアルミニウム供給量：２０ｃｃｍ以上５００ｃｃｍ以下
ＮＨ３供給量：０．５ｓｌｍ以上１０ｓｌｍ以下
キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０〜１００％）
キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下（ただしガスの供給量は成長装置のサイズや構成により変動する為、これに限定されない。）
バッファ層形成工程Ｓ４０の成長条件は、サファイア基板の主面上にエピタキシャル成長されるIII族窒化物半導体層の成長面の面方位をコントロールする複数の要素の中の１つとなる場合がある。当該要素とIII族窒化物半導体層の成長面の面方位との関係は、以下の実施例で示す。
また、バッファ層形成工程Ｓ４０における成長条件（比較的低めの所定の成長温度、具体的には８００〜９５０℃、および比較的低い圧力）は、Ｎ極性を維持しながらＡｌＮを成長させるための条件となる。すなわち、バッファ層形成工程Ｓ４０における成長条件は、サファイア基板の主面上にエピタキシャル成長されるIII族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素の中の１つである。
成長工程Ｓ５０は、バッファ層形成工程Ｓ４０の後に行われる。成長工程Ｓ５０では、バッファ層の上に、以下の成長条件でIII族窒化物半導体結晶（例：ＧａＮ結晶）をエピタキシャル成長させ、成長面が所定の面方位（Ｎ極性側の半極性面）となっているIII族窒化物半導体層を形成する。III族窒化物半導体層３０の厚さは、例えば、１μｍ以上２０μｍ以下である。
成長方法：ＭＯＣＶＤ法
成長温度：８００℃以上１０２５℃以下
圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
ＴＭＧａ供給量：２５ｓｃｃｍ以上１０００ｓｃｃｍ以下
ＮＨ３供給量：１ｓｌｍ以上２０ｓｌｍ以下
キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０〜１００％）
キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下（ただしガスの供給量は成長装置のサイズや構成により変動する為、これに限定されない。）
成長速度：１０μｍ／ｈ以上
成長工程Ｓ５０における成長条件（比較的低い成長温度、比較的低い圧力、比較的速い成長速度）は、Ｎ極性を維持しながらＧａＮを成長させるための条件となる。すなわち、成長工程Ｓ５０における成長条件は、サファイア基板の主面上にエピタキシャル成長されるIII族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素の中の１つである。
以上の条件で製造することで、図４に示すような、サファイア基板２１と、バッファ層２２と、III族窒化物半導体層２３とがこの順に積層し、III族窒化物半導体層２３の成長面２４の面方位がＮ極性側の半極性面となっているIII族窒化物半導体基板２０を製造することができる。また、製造条件を上記条件の範囲で調整することで、成長面２４の面方位を所望の半極性面とすることができる。
次に、III族窒化物半導体基板（自立基板）の製造方法を説明する。
例えば、図３に示すフローで図４に示すような積層体（テンプレート基板）を製造した後、当該積層体からサファイア基板２１及びバッファ層２２を除去する（剥離工程）ことで、図５に示すようなIII族窒化物半導体層２３からなるIII族窒化物半導体基板１０（自立基板）を製造することができる。サファイア基板２１及びバッファ層２２を除去する手段は特段制限されない。例えば、サファイア基板２１とIII族窒化物半導体層２３との間の線膨張係数差に起因する応力を利用して、これらを分離してもよい。そして、バッファ層２２を研磨やエッチング等で除去してもよい。
その他の除去例として、サファイア基板２１とバッファ層２２との間に剥離層を形成してもよい。例えば、炭化物（炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタル）が分散した炭素層、及び、炭化物（炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタル）の層の積層体をサファイア基板２１上に形成した後に、窒化処理を行った層を剥離層として形成してもよい。
このような剥離層の上にバッファ層２２及びIII族窒化物半導体層２３を形成した後、当該積層体を、III族窒化物半導体層２３を形成する際の加熱温度よりも高い温度で加熱すると、剥離層の部分を境界にして、サファイア基板２１側の部分と、III族窒化物半導体層２３側の部分とに分離することができる。III族窒化物半導体層２３側の部分から、バッファ層２２等を研磨やエッチング等で除去することで、図５に示すようなIII族窒化物半導体層２３からなるIII族窒化物半導体基板１０（自立基板）を得ることができる。
次に、上記製造方法で得られたIII族窒化物半導体基板２０（テンプレート基板）及びIII族窒化物半導体基板１０（自立基板）の構成及び特徴を説明する。
図４に示すように、III族窒化物半導体基板２０（テンプレート基板）は、サファイア基板２１と、サファイア基板２１の上に形成されたバッファ層２２と、バッファ層２２の上に形成されたIII族窒化物半導体層２３とを有する。III族窒化物半導体層２３の主面（成長面２４）の面方位は、半極性かつＮ極性である。
III族窒化物半導体層２３の膜厚は、１μｍ以上である。そして、III族窒化物半導体層２３の主面（成長面２４）のＸＲＣ（X-ray Rocking Curve）の半値幅は、ｃ軸投影軸方向で５００ａｒｃｓｅｃ以下である。
以下の実施例で示すが、半極性かつＧａ極性の成長面上にIII族窒化物半導体をエピタキシャル成長した場合、III族窒化物半導体層の厚さが厚くなるほど結晶性が悪化する。結果、III族窒化物半導体層の厚さが厚くなるほどＸＲＣの半値幅は大きくなる。このため、成長面が半極性かつＧａ極性の場合、結晶性が良好で、かつ、厚膜なIII族窒化物半導体層を製造することが困難である。
一方、以下の実施例で示すが、半極性かつＮ極性の成長面上にIII族窒化物半導体をエピタキシャル成長した場合、III族窒化物半導体層の厚さが厚くなっても結晶性がほとんど変化しない。半極性かつＮ極性の成長面上にIII族窒化物半導体をエピタキシャル成長する本実施形態の場合、結晶性が上述（ＸＲＣの半値幅が、エックス線をIII族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したエックス線ロッキングカーブ（ＸＲＣ）半値幅が５００ａｒｃｓｅｃ以下）のように良好で、かつ、上述のように厚膜（１μｍ以上）なIII族窒化物半導体層２３を製造することができる。
図５に示すように、III族窒化物半導体基板１０（自立基板）は、III族窒化物半導体結晶で構成されたIII族窒化物半導体層２３からなる。III族窒化物半導体基板１０（自立基板）の膜厚は１００μｍ以上である。そして、表裏の関係にある露出した第１の主面１１及び第２の主面１２はいずれも半極性面であり、第１の主面１１及び第２の主面１２各々に対してエックス線をIII族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したエックス線ロッキングカーブ（ＸＲＣ）半値幅の差は、１００ａｒｃｓｅｃ以下である。第１の主面１１及び第２の主面１２のＸＲＣの半値幅は、いずれも、ｃ軸投影軸方向で５００ａｒｃｓｅｃ以下である。
例えば、サファイア基板上に、成長面の面方位が半極性かつＧａ極性となったIII族窒化物半導体をエピタキシャル成長した後、III族窒化物半導体層からサファイア基板を除去すると、外観は、図５に示す本実施形態のIII族窒化物半導体基板１０（自立基板）と同じになる。しかし、このような基板と、本実施形態のIII族窒化物半導体基板１０（自立基板）とは、III族窒化物半導体をエピタキシャル成長する際の成長面が「半極性かつＧａ極性」か「半極性かつＮ極性」かにおいて、相違する。
当該違いは、膜厚と、表裏の関係にある主面のＸＲＣの半値幅の差との関係をみることで確認できる。
上述の通り、半極性かつＧａ極性の成長面上にIII族窒化物半導体をエピタキシャル成長した場合、III族窒化物半導体層の厚さが厚くなるほど結晶性が悪化し、ＸＲＣの半値幅は大きくなる。すなわち、膜厚が大きくなるほど、表裏の関係にある主面のＸＲＣの半値幅の差は大きくなる。
一方、半極性かつＮ極性の成長面上にIII族窒化物半導体をエピタキシャル成長した場合、III族窒化物半導体層の厚さが厚くなっても結晶性がほとんど変化しない。すなわち、膜厚が大きくなっても、表裏の関係にある主面のＸＲＣの半値幅の差は所定レベル以下となる。
以上より、膜厚が所定範囲である際の表裏の関係にある主面のＸＲＣの半値幅の差を確認することで、そのIII族窒化物半導体基板が「半極性かつＧａ極性」の成長面上にエピタキシャル成長してできたものか、それとも、「半極性かつＮ極性」の成長面上にエピタキシャル成長してできたものかを確認することができる。
具体的には、「膜厚が３００μｍ以上である場合、表裏の関係にある主面のＸＲＣの半値幅の差が１００ａｒｃｓｅｃ以下」を満たす場合、「半極性かつＮ極性」の成長面上にエピタキシャル成長してできたIII族窒化物半導体基板であるといえる。そして、「膜厚が３００μｍ以上である場合、表裏の関係にある主面のＸＲＣの半値幅の差が１００ａｒｃｓｅｃより大」を満たす場合、「半極性かつＧａ極性」の成長面上にエピタキシャル成長してできたIII族窒化物半導体基板であるといえる。
次に、本実施形態の作用効果を説明する。
本実施形態のIII族窒化物半導体基板の製造方法によれば、サファイア基板上に、Ｎ極性側の半極性面を成長面としてIII族窒化物半導体を成長させることができる。結果、図４に示すように、露出面（成長面２４）がＮ極性側の半極性面となったIII族窒化物半導体層２３がサファイア基板２１上に位置するIII族窒化物半導体基板２０（テンプレート基板）が得られる。また、図５に示すように、Ｎ極性側の半極性面を成長面としてIII族窒化物半導体を成長させることで得られたIII族窒化物半導体層２３からなるIII族窒化物半導体基板１０（自立基板）が得られる。
このようなIII族窒化物半導体基板（テンプレート基板、自立基板）上にデバイスを形成することで、内部量子効率の向上が実現される。
また、本実施形態のIII族窒化物半導体基板（テンプレート基板、自立基板）を用いれば、面方位がＮ極性側の半極性面である主面上にデバイスを形成することができる。かかる場合、半極性面の効果によるピエゾ分極の低減だけでなく、自発分極の低減も実現される。このため、内部電界によっておこるシュタルク効果が抑制できる。
また、本発明者らは、Ｎ極性側の半極性面を成長面としてIII族窒化物半導体を成長させた場合、Ｇａ極性側の半極性面を成長面としてIII族窒化物半導体を成長させた場合に比べて、表面状態が平坦になりやすいことを確認している。Ｇａ極性側の半極性面を成長面としてIII族窒化物半導体を成長させた場合、ピットや、ｍ面成分由来のファセットが発生しやすい。このような点においても、本実施形態のIII族窒化物半導体基板（テンプレート基板、自立基板）は優れる。
また、本発明者らは、Ｎ極性側の半極性面を成長面としてIII族窒化物半導体を成長させた場合、Ｇａ極性側の半極性面を成長面としてIII族窒化物半導体を成長させた場合に比べて、不純物の取り込みが小さいことを確認している。具体的には、同じ装置及び同じ成長条件で成長させた２種類の極性面（Ｎ極性側の半極性面及びＧａ極性側の半極性面）のＨａＬＬ測定を行ったところ、Ｎ極性側の半極性面を成長面としてIII族窒化物半導体を成長させた場合、Ｇａ極性側の半極性面を成長面としてIII族窒化物半導体を成長させた場合に比べて、キャリア濃度が１ケタ小さいことを確認した。これは、Ｏの取り込みが低減できたためと推測される。このような点においても、本実施形態のIII族窒化物半導体基板（テンプレート基板、自立基板）は優れる。
また、本実施形態によれば、サファイア基板上に形成され、半極性かつＮ極性の露出した主面を有するIII族窒化物半導体層と、下地基板としてサファイア基板を有するIII族窒化物半導体基板が提供される。また、上記III族窒化物半導体基板上に結晶成長を行うことにより、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であるIII族窒化物半導体自立基板が提供される。
本実施形態により提供されるIII族窒化物半導体自立基板の表裏の関係にある露出した第１及び第２の主面は、例えば、一方が、ｃ面からａ面方向へ３８．０°以上５３．０°以下かつ、ｍ面方向に−１６．０°以上１６．０°以下傾いた半極性面であり、もう一方は、−ｃ面から−ａ面方向へ３８．０°以上５３．０°以下かつ、ｍ面方向に−１６．０°以上１６．０°以下傾いた半極性面である。また、下地基板としてサファイア基板を有するIII族窒化物半導体基板の主面は、例えば−ｃ面からａ面方向へ３８．０°以上５３．０°以下かつ、ｍ面方向に−１６．０°以上１６．０°以下傾いた半極性面である。
特に主面上に発光デバイス（ＬＥＤ、ＬＤ）を形成した場合、ｃ面からａ面方向へ３９．１°傾いた面（（１１−２４）面）は、Jpn. J. Appl. Phys. Vol. 39 (2000) pp. 413-416にて報告されている図１に示すように、ピエゾ電界が０となる為、無極性面のｍ面及び、ａ面と同等のシュタルク効果による内部量子効率の低下の抑制効果によって消費電力の低減、発光効率の向上が得られる。また、−ｃ面から−ａ面方向へ３９．１°傾いた半極性かつＮ極性の主面（（−１−１２−４）面）は、半極性面の効果によるピエゾ分極の低減だけでなく、窒素原子からガリウム原子の向きに発生している自発分極の低減も実現される。このため、発光デバイス（ＬＥＤ、ＬＤ）の活性層に生じる内部電界によっておこるシュタルク効果を更に抑制できるので、更なる発光デバイス（ＬＥＤ、ＬＤ）の性能向上が得られる。
特許文献１と特許文献２で提供されるIII族窒化物半導体層は共に半極性かつＧａ極性である主面を有しており、本実施形態により提供される半極性かつＮ極性である主面を有するIII族窒化物半導体層及びサファイア基板を有するIII族窒化物半導体基板と比較して、デバイスの内部量子効率は低い。
本実施形態により提供される、下地基板としてサファイア基板を有するIII族窒化物半導体基板を用いれば、サファイア基板を周知技術、慣用技術を含む何らかの方法で除去すれば、用いたサファイア基板の大きさと同等の大口径かつ、基板面内の結晶性、表面平坦性、不純物濃度、面方位の軸ブレが均一かつ、緻密な製造技術を必要としないIII族窒化物半導体自立基板の製造が可能となる。ここでいう周知技術、慣用技術とは、例えば、化学的エッチングや機械研磨、熱応力を利用した結晶剥離などである。
特許文献３と特許文献４の方法で提供されるIII族窒化物半導体自立基板は、ｃ面を主面としたIII族窒化物半導体自立基板から任意の面方位に切出した結晶片を接合して作製した、半極性面を主面としたIII族窒化物半導体自立基板である。これを実現するためには、バルク結晶から結晶片を大量に切出す工程や、結晶片を高同じ結晶軸方向に高い精度で揃えた上で接合する工程が必要となる為、高い歩留りを実現するための緻密な技術が必要となる。また、結晶片を接合して基板の口径を大きくする為、接合部に原子位置のずれが生じ、当該部では高密度の転位が発生する。このため、基板の結晶性の低下と転位密度の面内分布むらが発生してしまう。また、接合面がｃ面、ｍ面、及び、ｍ面からｃ面方向へ傾斜した面である場合には｛１１−２２｝面や｛１０−１１｝面などのファセット面が出現し、図２に示すように大きな窪みや結晶成長異常が発生してしまうため、表面平坦性の顕著な悪化と接合強度不足が生じ、基板のハンドリングに困難が生じる。
また、図２に示すような大きな窪みや結晶成長異常に起因する表面平坦性の顕著な悪化と接合強度不足による基板のハンドリングの困難を解決する為、特許文献３と特許文献４の方法を用いて、接合面をａ面及びａ面からの傾斜面のみにする事が容易に考えられるが、この場合も、接合面での原子位置のずれによる転位発生と、これに伴う転位密度の面内分布むらは解決できない。また、ａ面またはａ面を傾斜させた面で結晶の接合を行うことから、本実施形態により提供される、a面の傾斜面を主面としたIII族窒化物半導体自立基板の製造はできない。
本実施形態により提供されるIII族窒化物半導体自立基板の第１および第２の主面はいずれも例えばa面の傾斜面である為、側面に劈開面（ｍ面）を有している。劈開面を有した基板を提供することにより、半導体レーザー（ＬＤ）において光共振に必要不可欠な、原子が規則的きれいに並んだ、平坦性に優れた反射鏡面を容易に得る事が可能となる。
特許文献５で提供される（２０−２１）面及び（２０−２−１）面を主面としたＧａＮ系半導体レーザー素子は、主面がｍ面の傾斜面である為に、側面に劈開面を有していない。したがって、光共振が得られる平坦性の高い反射鏡面を得る事が出来ない。よって、製品の製造にあたり側面を平坦化するための高度かつ緻密な技術が必要となり、製造工程が煩雑化している。また、平坦性が劣る反射鏡面を用いる為、劈開面を利用しミラー構造を作製したＧａＮ系半導体光レーザー素子に比べ、性能がおとる。
＜第１の評価＞
第１の評価では、上述した「III族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」のすべてを満たすことで、III族窒化物半導体層の成長面の面方位をＮ極性側の面にできることを確認した。また、上述した「III族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」の中の少なくとも１つを満たさなかった場合、III族窒化物半導体層の成長面の面方位がＧａ極性側の面になることを確認した。
まず、主面の面方位がｍ面（（１０−１０）面）からａ面と平行になる方向に２°傾斜した面であるサファイア基板を用意した。サファイア基板の厚さは４３０μｍであり、直径は２インチであった。
そして、用意したサファイア基板に対して、以下の条件で熱処理工程Ｓ２０を実施した。
温度：１０００〜１０５０℃
圧力：１００ｔｏｒｒ
キャリアガス：Ｈ２、Ｎ２
熱処理時間：１０分または１５分
キャリアガス供給量：１５ｓｌｍ
なお、熱処理工程Ｓ２０の際に、２０ｓｌｍのＮＨ３を供給し、窒化処理を行った。
その後、以下の条件で先流し工程Ｓ３０を行った。
温度：８００〜９３０℃
圧力：１００ｔｏｒｒ
トリメチルアルミニウム供給量、供給時間：９０ｓｃｃｍ、１０秒
キャリアガス：Ｈ２、Ｎ２
キャリアガス供給量：１５ｓｌｍ
その後、以下の条件でバッファ層形成工程Ｓ４０を行い、ＡｌＮ層を形成した。
成長方法：ＭＯＣＶＤ法
成長温度：８００〜９３０℃
圧力：１００ｔｏｒｒ
トリメチルアルミニウム供給量：９０ｓｃｃｍ
ＮＨ３供給量：５ｓｌｍ
キャリアガス：Ｈ２、Ｎ２
キャリアガス供給量：１５ｓｌｍ
その後、以下の条件で成長工程Ｓ５０を行い、III族窒化物半導体層を形成した。
成長方法：ＭＯＣＶＤ法
圧力：１００ｔｏｒｒ
ＴＭＧａ供給量：５０〜５００ｓｃｃｍ（連続変化）
ＮＨ３供給量：５〜１０ｓｌｍ（連続変化）
キャリアガス：Ｈ２、Ｎ２
キャリアガス供給量：１５ｓｌｍ
成長速度：１０μｍ／ｈ以上
なお、第１のサンプルの成長温度は９００℃±２５℃に制御し、第２のサンプルの成長温度は１０５０℃±２５℃に制御した。すなわち、第１のサンプルは、上述した「III族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」のすべてを満たすサンプルである。第２のサンプルは、上述した「III族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」の中の一部（成長工程Ｓ５０における成長温度）を満たさないサンプルである。
第１のサンプルのIII族窒化物半導体層の成長面の面方位は、（−１−１２−４）面から−a面方向５．０°傾斜かつ、ｍ面と平行になる方向に８．５°以下傾斜した面であった。一方、第２のサンプルのIII族窒化物半導体層の成長面の面方位は、（１１−２４）面からa面方向５．０°傾斜かつ、ｍ面と平行になる方向に８．５°以下傾斜した面であった。すなわち、上述した「III族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」を満たすか否かにより、成長面の面方位がＧａ極性となるかＮ極性となるかを調整できることが分かる。
図６に第１のサンプルにおける、（−１−１２−４）面、又は、（１１−２４）面のＸＲＤ極点測定結果を示す。回折ピークは極点の中心点から数度ずれた位置であることが確認できる。角度のずれを詳細に測定すると−a面方向５．０°かつ、ｍ面と並行になる方向に８．５°又は、ａ面方向５．０°かつ、ｍ面と並行になる方向に８．５°の位置であることが確認できる。
図７に第１のサンプルにおける、図４に示す露出面（成長面２４）がＮ極性であることを確認した結果を示す。また、比較として図８に＋ｃ面の厚膜成長ＧａＮ自立基板から第１のサンプルと同等の面方位になるようにスライスを行って作製したIII族窒化物半導体自立基板の結果を示す。第１のサンプル及び、＋ｃ面 ＧａＮ自立基板からスライスして作製した半極性自立基板ともに、両面（基板の表と裏）に１．５μｍダイヤ研磨を施し、りん酸硫酸混合液を１５０℃に保ち３０分間のエッチングを行った。
図７及び図８より、第１のサンプルの露出面（成長面２４）と＋ｃ面ＧａＮ自立基板からスライスして作製した半極性自立基板の裏面（Ｎ極性面）のエッチング表面状態が同等であることが確認できる。また、第１のサンプルの剥離面と＋ｃ面ＧａＮ自立基板からスライスして作製した半極性自立基板の表面（Ｇａ極性面）のエッチング表面状態が同等であることが確認できるので、図４に示す露出面（成長面２４）がＮ極性であることが確認できる。
なお、本発明者らは、上述した「III族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」の中のその他の一部を満たさない場合、また、全部を満たさない場合においても、成長面の面方位がＧａ極性となることを確認している。
＜第２の評価＞
第２の評価では、上述した「III族窒化物半導体層の成長面の面方位を調整するための複数の要素」を調整することで、III族窒化物半導体層の成長面の面方位を調整できることを確認した。
まず、主面の面方位が様々なサファイア基板を複数用意した。サファイア基板の厚さは４３０μｍであり、直径は２インチであった。
そして、用意したサファイア基板各々に対して、以下の条件で熱処理工程Ｓ２０を行った。
温度：１０００〜１０５０℃
圧力：２００ｔｏｒｒ
熱処理時間：１０分
キャリアガス：Ｈ２、Ｎ２
キャリアガス供給量：１５ｓｌｍ
なお、熱処理時の窒化処理の有無を異ならせたサンプルを作成した。具体的には、熱処理時に２０ｓｌｍのＮＨ３を供給し、窒化処理を行うサンプルと、熱処理時にＮＨ３を供給せず、窒化処理を行わないサンプルの両方を作成した。
その後、以下の条件で先流し工程Ｓ３０を行った。
温度：８８０〜９３０℃
圧力：１００ｔｏｒｒ
トリメチルアルミニウム供給量、供給時間：９０ｓｃｃｍ、１０秒
キャリアガス：Ｈ２、Ｎ２
キャリアガス供給量：１５ｓｌｍ
なお、先流し工程Ｓ３０を行うサンプルと、行わないサンプルの両方を作成した。
その後、サファイア基板の主面（露出面）上に、以下の条件で、約１５０ｎｍの厚さのバッファ層（ＡｌＮバッファ層）を形成した。
成長方法：ＭＯＣＶＤ法
圧力：１００ｔｏｒｒ
Ｖ／III比：５１８４
ＴＭＡｌ供給量：９０ｃｃｍ
ＮＨ３供給量：５ｓｌｍ
キャリアガス：Ｈ２、Ｎ２
キャリアガス供給量：１５ｓｌｍ
なお、成長温度は、サンプルごとに、７００℃以上１１１０℃以下の範囲で異ならせた。
その後、バッファ層の上に、以下の条件で、約１５μｍの厚さのIII族窒化物半導体層（ＧａＮ層）を形成した。
成長方法：ＭＯＣＶＤ法
成長温度：９００〜１１００℃
圧力：１００ｔｏｒｒ
Ｖ／III比：３２１
ＴＭＧａ供給量：５０〜５００ｃｃｍ（ランプアップ）
ＮＨ３供給量：５〜１０ｓｌｍ（ランプアップ）
キャリアガス：Ｈ２、Ｎ２
キャリアガス供給量：１５ｓｌｍ
以上のようにして、サファイア基板と、バッファ層と、III族窒化物半導体層とがこの順に積層したIII族窒化物半導体基板１を製造した。
表１乃至７に、「III族窒化物半導体層の成長面の面方位を調整するための複数の要素」と、III族窒化物半導体層の成長面の面方位との関係を示す。
表中の「サファイア主面」の欄には、サファイア基板の主面の面方位が示されている。「昇温時の窒化処理」の欄には、熱処理工程Ｓ２０の際の昇温時の窒化処理の有無（「有り」または「無し」）が示されている。「トリメチルアルミニウム先流し工程の有無」の欄には、トリメチルアルミニウム先流し工程の有無（「有り」または「無し」）が示されている。「ＡｌＮバッファ成長温度」の欄には、バッファ層形成工程における成長温度が示されている。「ＧａＮ成長温度」の欄には、ＧａＮ層形成工程における成長温度が示されている。「III族窒化物半導体層の成長面」の欄には、III族窒化物半導体層の成長面の面方位が示されている。
当該結果によれば、上述した「III族窒化物半導体層の成長面の面方位を調整するための複数の要素」を調整することで、III族窒化物半導体層の成長面の面方位を半極性かつＧａ極性の中で調整できることが分かる。そして、第１の評価の結果と第２の評価の結果とに基づけば、「III族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」のすべてを満たしたうえで、「III族窒化物半導体層の成長面の面方位を調整するための複数の要素」を調整することで、III族窒化物半導体層の成長面の面方位を、半極性かつＮ極性の中で調整できることが分かる。
＜第３の評価＞
本手法により作製したサンプルの結晶性について評価した。試料は３種類を準備した。サンプルＡは、本明細記載の手法により作製したものであり、｛１１−２３｝面を成長面としている。サンプルＢ、Ｃは比較用サンプルであり、サンプルＢは｛１０−１０｝面を成長面とした。また、サンプルＣは｛１１−２２｝面を成長面とした。
図９に、各サンプルに対し、複数のＧａＮ膜厚時にエックス線をIII族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定した場合のＸＲＣ半値幅を示す。 但し、主面が｛１１−２３｝面であるサンプルＣは、消滅則により｛１１−２３｝面のエックス線回折が得られないため、｛１１−２２｝面のＸＲＣ半値幅を測定した。
図９より、サンプルＡはＧａＮ層の膜厚が大きくなっても、ＸＲＣ半値幅がほとんど変化しないことが分かる。これに対し、サンプルＢ及びＣは、ＧａＮ層の膜厚が大きくなるにつれて、ＸＲＣ半値幅が大きくなる傾向が読み取れる。
以下、参考形態の例を付記する。
１． III族窒化物半導体結晶で構成され、膜厚が４００μｍ以上であり、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であり、前記第１及び第２の主面各々に対してエックス線をIII族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣ（X-ray Rocking Curve）の半値幅の差が、１００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板。
２． １に記載のIII族窒化物半導体基板において、
前記第１及び第２の主面の前記半値幅は、いずれも、エックス線をIII族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したエックス線ロッキングカーブ（ＸＲＣ）半値幅が５００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板。
３． サファイア基板と、
前記サファイア基板上に形成され、半極性かつＮ極性の露出した主面を有するIII族窒化物半導体層と、
を有するIII族窒化物半導体基板。
４． ３に記載のIII族窒化物半導体基板において、
前記III族窒化物半導体層の膜厚は、１μｍ以上であるIII族窒化物半導体基板。
５． ３又は４に記載のIII族窒化物半導体基板において、
前記III族窒化物半導体層の前記主面のＸＲＣの半値幅は、ｃ投影軸方向で５００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板。
６． サファイア基板を準備する基板準備工程と、
前記基板準備工程の後、前記サファイア基板に対して熱処理を行う熱処理工程と、
前記熱処理工程の後、前記サファイア基板上に金属含有ガスを供給する先流し工程と、
前記先流し工程の後、前記サファイア基板上に、成長温度：８００℃以上９５０℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下の成長条件で、バッファ層を形成するバッファ層形成工程と、
前記バッファ層形成工程の後、前記バッファ層の上に、成長温度：８００℃以上１０２５℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下、成長速度：１０μｍ／ｈ以上の成長条件で、III族窒化物半導体層を形成する成長工程と、
を有するIII族窒化物半導体基板の製造方法。
７． ６に記載のIII族窒化物半導体基板の製造方法において、
前記成長工程の後に、前記III族窒化物半導体層と前記サファイア基板とを含む積層体から、前記サファイア基板を剥離する剥離工程をさらに有するIII族窒化物半導体基板の製造方法。
１０ III族窒化物半導体基板
１１ 第１の主面
１２ 第２の主面
２０ III族窒化物半導体基板
２１ サファイア基板
２２ バッファ層
２３ III族窒化物半導体層
２４ 成長面
本発明によれば、
III族窒化物半導体結晶で構成され、
膜厚が４００μｍ以上であり、
表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であり、
前記第１の主面に対してエックス線をIII族窒化物半導体結晶のｃ軸を前記第１の主面に投影した投影軸に平行に入射し、エックス線の入射方向と前記第１の主面のなす角度を走査して測定したＸＲＣの半値幅と、前記第２の主面に対してエックス線をIII族窒化物半導体結晶のｃ軸を前記第２の主面に投影した投影軸に平行に入射し、エックス線の入射方向と前記第２の主面のなす角度を走査して測定したＸＲＣの半値幅との差が、１００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板が提供される。
また、本発明によれば、
サファイア基板と、
前記サファイア基板上に形成されたIII族窒化物半導体層と、
を有し、
前記III族窒化物半導体層の主面は、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満であるIII族窒化物半導体基板が提供される。
図４に示すように、III族窒化物半導体基板２０（テンプレート基板）は、サファイア基板２１と、サファイア基板２１の上に形成されたバッファ層２２と、バッファ層２２の上に形成されたIII族窒化物半導体層２３とを有する。III族窒化物半導体層２３の主面（成長面２４）は、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満である。
以下の実施例で示すが、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０を超える成長面上にIII族窒化物半導体をエピタキシャル成長した場合、III族窒化物半導体層の厚さが厚くなるほど結晶性が悪化する。結果、III族窒化物半導体層の厚さが厚くなるほどＸＲＣの半値幅は大きくなる。このため、成長面が半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０を超える面の場合、結晶性が良好で、かつ、厚膜なIII族窒化物半導体層を製造することが困難である。
一方、以下の実施例で示すが、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満の成長面上にIII族窒化物半導体をエピタキシャル成長した場合、III族窒化物半導体層の厚さが厚くなっても結晶性がほとんど変化しない。半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満の成長面上にIII族窒化物半導体をエピタキシャル成長する本実施形態の場合、結晶性が上述（ＸＲＣの半値幅が、エックス線をIII族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したエックス線ロッキングカーブ（ＸＲＣ）半値幅が５００ａｒｃｓｅｃ以下）のように良好で、かつ、上述のように厚膜（１μｍ以上）なIII族窒化物半導体層２３を製造することができる。
例えば、サファイア基板上に、成長面が半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０を超えるIII族窒化物半導体をエピタキシャル成長した後、III族窒化物半導体層からサファイア基板を除去すると、外観は、図５に示す本実施形態のIII族窒化物半導体基板１０（自立基板）と同じになる。しかし、このような基板と、本実施形態のIII族窒化物半導体基板１０（自立基板）とは、III族窒化物半導体をエピタキシャル成長する際の成長面が「半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０を超える」か「半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満」かにおいて、相違する。
上述の通り、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０を超える成長面上にIII族窒化物半導体をエピタキシャル成長した場合、III族窒化物半導体層の厚さが厚くなるほど結晶性が悪化し、ＸＲＣの半値幅は大きくなる。すなわち、膜厚が大きくなるほど、表裏の関係にある主面のＸＲＣの半値幅の差は大きくなる。
一方、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満の成長面上にIII族窒化物半導体をエピタキシャル成長した場合、III族窒化物半導体層の厚さが厚くなっても結晶性がほとんど変化しない。すなわち、膜厚が大きくなっても、表裏の関係にある主面のＸＲＣの半値幅の差は所定レベル以下となる。
以上より、膜厚が所定範囲である際の表裏の関係にある主面のＸＲＣの半値幅の差を確認することで、そのIII族窒化物半導体基板が「半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０を超える」成長面上にエピタキシャル成長してできたものか、それとも、「半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満」の成長面上にエピタキシャル成長してできたものかを確認することができる。
具体的には、「膜厚が３００μｍ以上である場合、表裏の関係にある主面のＸＲＣの半値幅の差が１００ａｒｃｓｅｃ以下」を満たす場合、「半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満」の成長面上にエピタキシャル成長してできたIII族窒化物半導体基板であるといえる。そして、「膜厚が３００μｍ以上である場合、表裏の関係にある主面のＸＲＣの半値幅の差が１００ａｒｃｓｅｃより大」を満たす場合、「半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０を超える」成長面上にエピタキシャル成長してできたIII族窒化物半導体基板であるといえる。
また、本実施形態によれば、サファイア基板上に形成され、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満の露出した主面を有するIII族窒化物半導体層と、下地基板としてサファイア基板を有するIII族窒化物半導体基板が提供される。また、上記III族窒化物半導体基板上に結晶成長を行うことにより、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であるIII族窒化物半導体自立基板が提供される。
特に主面上に発光デバイス（ＬＥＤ、ＬＤ）を形成した場合、ｃ面からａ面方向へ３９．１°傾いた面（（１１−２４）面）は、Jpn. J. Appl. Phys. Vol. 39 (2000) pp. 413-416にて報告されている図１に示すように、ピエゾ電界が０となる為、無極性面のｍ面及び、ａ面と同等のシュタルク効果による内部量子効率の低下の抑制効果によって消費電力の低減、発光効率の向上が得られる。また、−ｃ面から−ａ面方向へ３９．１°傾いた主面（（−１−１２−４）面）は、半極性面の効果によるピエゾ分極の低減だけでなく、窒素原子からガリウム原子の向きに発生している自発分極の低減も実現される。このため、発光デバイス（ＬＥＤ、ＬＤ）の活性層に生じる内部電界によっておこるシュタルク効果を更に抑制できるので、更なる発光デバイス（ＬＥＤ、ＬＤ）の性能向上が得られる。
特許文献１と特許文献２で提供されるIII族窒化物半導体層は共に半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０を超える主面を有しており、本実施形態により提供される半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満の主面を有するIII族窒化物半導体層及びサファイア基板を有するIII族窒化物半導体基板と比較して、デバイスの内部量子効率は低い。
当該結果によれば、上述した「III族窒化物半導体層の成長面の面方位を調整するための複数の要素」を調整することで、III族窒化物半導体層の成長面を半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０を超える面の中で調整できることが分かる。そして、第１の評価の結果と第２の評価の結果とに基づけば、「III族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」のすべてを満たしたうえで、「III族窒化物半導体層の成長面の面方位を調整するための複数の要素」を調整することで、III族窒化物半導体層の成長面を、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満の中で調整できることが分かる。
本発明によれば、
サファイア基板と、
前記サファイア基板上に形成されたIII族窒化物半導体層と、
を有し、
前記III族窒化物半導体層の主面は、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満であり、
前記III族窒化物半導体層の前記主面に対してエックス線をIII族窒化物半導体結晶のｃ軸を前記主面に投影した投影軸に平行に入射し、エックス線の入射方向と前記主面のなす角度を走査して測定したＸＲＣ（X-ray Rocking Curve）の半値幅は、５００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板が提供される。
また、本発明によれば、
サファイア基板と、
前記サファイア基板上に形成されたIII族窒化物半導体層と、
を有し、
前記III族窒化物半導体層の主面は、半極性面であり、ミラー指数（ｈｋｍｌ）で表され、ｌが０未満であり、
前記III族窒化物半導体層の膜厚は４００μｍ以上であり、
前記III族窒化物半導体層の前記主面と表裏の関係にある前記III族窒化物半導体層の裏面は半極性面であり、
前記主面に対してエックス線をIII族窒化物半導体結晶のｃ軸を前記主面に投影した投影軸に平行に入射し、エックス線の入射方向と前記主面のなす角度を走査して測定したＸＲＣの半値幅と、前記裏面に対してエックス線をIII族窒化物半導体結晶のｃ軸を前記裏面に投影した投影軸に平行に入射し、エックス線の入射方向と前記裏面のなす角度を走査して測定したＸＲＣの半値幅との差が、１００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板が提供される。
また、本発明によれば、
サファイア基板を準備する基板準備工程と、
前記基板準備工程の後、前記サファイア基板に対して熱処理を行う熱処理工程と、
前記熱処理工程の後、前記サファイア基板上に金属含有ガスを供給する先流し工程と、
前記先流し工程の後、前記サファイア基板上に、成長温度：８００℃以上９５０℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下の成長条件で、バッファ層を形成するバッファ層形成工程と、
前記バッファ層形成工程の後、前記バッファ層の上に、成長温度：８００℃以上１０２５℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下、成長速度：１０μｍ／ｈ以上の成長条件で、III族窒化物半導体層を形成する成長工程と、 を有し、
前記先流し工程では、前記金属含有ガスとしてトリメチルアルミニウムを供給し、
前記バッファ層形成工程では、ＡｌＮからなる前記バッファ層を形成するIII族窒化物半導体基板の製造方法が提供される。

Claims (7)

  1. III族窒化物半導体結晶で構成され、膜厚が４００μｍ以上であり、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であり、前記第１及び第２の主面各々に対してエックス線をIII族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣ（X-ray Rocking Curve）の半値幅の差が、１００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板。
  2. 請求項１に記載のIII族窒化物半導体基板において、
    前記第１及び第２の主面の前記半値幅は、いずれも、エックス線をIII族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したエックス線ロッキングカーブ（ＸＲＣ）半値幅が５００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板。
  3. サファイア基板と、
    前記サファイア基板上に形成され、半極性かつＮ極性の露出した主面を有するIII族窒化物半導体層と、
    を有するIII族窒化物半導体基板。
  4. 請求項３に記載のIII族窒化物半導体基板において、
    前記III族窒化物半導体層の膜厚は、１μｍ以上であるIII族窒化物半導体基板。
  5. 請求項３又は４に記載のIII族窒化物半導体基板において、
    前記III族窒化物半導体層の前記主面のＸＲＣの半値幅は、ｃ投影軸方向で５００ａｒｃｓｅｃ以下であるIII族窒化物半導体基板。
  6. サファイア基板を準備する基板準備工程と、
    前記基板準備工程の後、前記サファイア基板に対して熱処理を行う熱処理工程と、
    前記熱処理工程の後、前記サファイア基板上に金属含有ガスを供給する先流し工程と、
    前記先流し工程の後、前記サファイア基板上に、成長温度：８００℃以上９５０℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下の成長条件で、バッファ層を形成するバッファ層形成工程と、
    前記バッファ層形成工程の後、前記バッファ層の上に、成長温度：８００℃以上１０２５℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下、成長速度：１０μｍ／ｈ以上の成長条件で、III族窒化物半導体層を形成する成長工程と、
    を有するIII族窒化物半導体基板の製造方法。
  7. 請求項６に記載のIII族窒化物半導体基板の製造方法において、
    前記成長工程の後に、前記III族窒化物半導体層と前記サファイア基板とを含む積層体から、前記サファイア基板を剥離する剥離工程をさらに有するIII族窒化物半導体基板の製造方法。
JP2016246908A 2016-12-20 2016-12-20 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 Active JP6266742B1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2016246908A JP6266742B1 (ja) 2016-12-20 2016-12-20 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
US16/470,547 US20210180211A1 (en) 2016-12-20 2017-12-18 Group iii nitride semiconductor substrate and method for manufacturing group iii nitride semiconductor substrate
KR1020197018807A KR102415252B1 (ko) 2016-12-20 2017-12-18 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
PCT/JP2017/045391 WO2018117050A1 (ja) 2016-12-20 2017-12-18 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN201780078734.3A CN110100304B (zh) 2016-12-20 2017-12-18 Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
EP17883435.4A EP3561855A4 (en) 2016-12-20 2017-12-18 GROUP III NITRIDE SEMICONDUCTOR SUBSTRATE AND PROCESS FOR THE PRODUCTION OF GROUP III NITRIDE SEMICONDUCTOR SUBSTRATE
TW106144759A TWI738946B (zh) 2016-12-20 2017-12-20 Iii族氮化物半導體基板及iii族氮化物半導體基板之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016246908A JP6266742B1 (ja) 2016-12-20 2016-12-20 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017222472A Division JP6865669B2 (ja) 2017-11-20 2017-11-20 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP6266742B1 JP6266742B1 (ja) 2018-01-24
JP2018101694A true JP2018101694A (ja) 2018-06-28

Family

ID=61020745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016246908A Active JP6266742B1 (ja) 2016-12-20 2016-12-20 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Country Status (7)

Country Link
US (1) US20210180211A1 (ja)
EP (1) EP3561855A4 (ja)
JP (1) JP6266742B1 (ja)
KR (1) KR102415252B1 (ja)
CN (1) CN110100304B (ja)
TW (1) TWI738946B (ja)
WO (1) WO2018117050A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002574A (ja) * 2019-06-21 2021-01-07 古河機械金属株式会社 構造体、光デバイス、光デバイスの製造方法、および構造体の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6831276B2 (ja) 2017-03-17 2021-02-17 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板
CN109742205B (zh) * 2019-01-07 2020-05-29 江西乾照光电有限公司 一种具有极性反转层的led外延结构及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP2009147271A (ja) * 2007-12-18 2009-07-02 Tohoku Univ 基板製造方法およびｉｉｉ族窒化物半導体結晶
JP2016121064A (ja) * 2011-09-30 2016-07-07 三菱化学株式会社 ＧａＮ単結晶およびウエハ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010029852A (ko) * 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
US9670594B2 (en) * 2006-04-07 2017-06-06 Sixpoint Materials, Inc. Group III nitride crystals, their fabrication method, and method of fabricating bulk group III nitride crystals in supercritical ammonia
US8569794B2 (en) * 2008-03-13 2013-10-29 Toyoda Gosei Co., Ltd. Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
JP5012700B2 (ja) 2008-07-01 2012-08-29 住友電気工業株式会社 Ｉｉｉ族窒化物結晶接合基板およびその製造方法ならびにｉｉｉ族窒化物結晶の製造方法
US20100025727A1 (en) * 2008-08-04 2010-02-04 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
JP2010263184A (ja) 2008-08-04 2010-11-18 Sumitomo Electric Ind Ltd ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、エピタキシャルウエハ及びＧａＮ系半導体膜を成長する方法
JP5293591B2 (ja) * 2008-12-26 2013-09-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
JP2010232609A (ja) * 2009-03-30 2010-10-14 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体複合基板、ｉｉｉ族窒化物半導体基板、及びｉｉｉ族窒化物半導体複合基板の製造方法
JP2011042542A (ja) * 2009-08-24 2011-03-03 Furukawa Co Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
WO2012020559A1 (ja) 2010-08-09 2012-02-16 パナソニック株式会社 半導体発光デバイス
JP5665463B2 (ja) * 2010-09-30 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
JP2014009156A (ja) * 2012-06-29 2014-01-20 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
JP2013082628A (ja) 2013-02-12 2013-05-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板および半導体デバイスの製造方法
WO2014136602A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 窒化ガリウム結晶自立基板の製造方法
TWI793382B (zh) * 2013-08-08 2023-02-21 日商三菱化學股份有限公司 自立ＧａＮ基板、ＧａＮ單結晶之製造方法及半導體裝置之製造方法
JP6573154B2 (ja) 2014-06-05 2019-09-11 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
CN107251196B (zh) * 2015-02-27 2020-07-31 住友化学株式会社 氮化物半导体模板及其制造方法、以及外延片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
JP2009147271A (ja) * 2007-12-18 2009-07-02 Tohoku Univ 基板製造方法およびｉｉｉ族窒化物半導体結晶
JP2016121064A (ja) * 2011-09-30 2016-07-07 三菱化学株式会社 ＧａＮ単結晶およびウエハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PHILIPPE VENNEGUES, ET AL.: "Study of the epitaxial relationships between III-nitrides and M-plane sapphire", JOURNAL OF APPLIED PHYSICS, vol. 108, no. 11, JPN7017002755, November 2010 (2010-11-01), US, pages 1 - 113521, ISSN: 0003625779 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002574A (ja) * 2019-06-21 2021-01-07 古河機械金属株式会社 構造体、光デバイス、光デバイスの製造方法、および構造体の製造方法

Also Published As

Publication number Publication date
US20210180211A1 (en) 2021-06-17
TW201839189A (zh) 2018-11-01
CN110100304B (zh) 2023-10-20
JP6266742B1 (ja) 2018-01-24
KR20190097084A (ko) 2019-08-20
EP3561855A4 (en) 2020-09-30
CN110100304A (zh) 2019-08-06
WO2018117050A1 (ja) 2018-06-28
EP3561855A1 (en) 2019-10-30
KR102415252B1 (ko) 2022-06-29
TWI738946B (zh) 2021-09-11

Similar Documents

Publication Publication Date Title
JP5838523B2 (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮまたはＩＩＩ族窒化物の結晶
JP5638198B2 (ja) ミスカット基板上のレーザダイオード配向
US9343525B2 (en) Aluminum nitride substrate and group-III nitride laminate
JP2010168273A (ja) Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
JP2011042542A (ja) Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
JP6266742B1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP2024079871A (ja) エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法
KR102464462B1 (ko) Ⅲ족 질화물 반도체 기판
CN108963042B (zh) Ramo4基板及氮化物半导体装置
US11011374B2 (en) Group III nitride semiconductor substrate and method for manufacturing group III nitride semiconductor substrate
JP2015032730A (ja) 窒化物半導体構造およびそれを製造する方法
JP6865669B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6934802B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6894825B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
WO2018180672A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7084123B2 (ja) Ｉｉｉ族窒化物半導体基板
JP6982469B2 (ja) Ｉｉｉ族窒化物半導体基板及びｉｉｉ族窒化物半導体基板の製造方法
WO2020162346A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

R150 Certificate of patent or registration of utility model

Ref document number: 6266742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250