WO2018180672A1 - Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 Download PDF

Info

Publication number
WO2018180672A1
WO2018180672A1 PCT/JP2018/010716 JP2018010716W WO2018180672A1 WO 2018180672 A1 WO2018180672 A1 WO 2018180672A1 JP 2018010716 W JP2018010716 W JP 2018010716W WO 2018180672 A1 WO2018180672 A1 WO 2018180672A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
group iii
iii nitride
growth
substrate
Prior art date
Application number
PCT/JP2018/010716
Other languages
English (en)
French (fr)
Inventor
裕輝 後藤
裕次郎 石原
Original Assignee
古河機械金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 古河機械金属株式会社 filed Critical 古河機械金属株式会社
Priority to EP18776229.9A priority Critical patent/EP3604632A4/en
Priority to CN201880021145.6A priority patent/CN110462113A/zh
Priority to KR1020197025830A priority patent/KR102605845B1/ko
Priority to US16/497,842 priority patent/US10947641B2/en
Publication of WO2018180672A1 publication Critical patent/WO2018180672A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2683—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using X-ray lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a group III nitride semiconductor substrate and a method for manufacturing a group III nitride semiconductor substrate.
  • a substrate including a group III nitride semiconductor layer having a semipolar plane as a main surface has been developed.
  • a related technique is disclosed in Patent Document 1.
  • Patent Document 1 discloses a layer made of a group III nitride semiconductor and having a normal of the main surface inclined in a range of 5 degrees to 17 degrees in the + c axis direction from the [11-22] axis. A substrate having the same is disclosed.
  • an MOCVD (metal-organic-chemical-vapor-deposition) method, molecular beam epitaxy method, HVPE is performed on a base substrate (sapphire substrate, group III nitride semiconductor substrate, etc.) whose main surface has a predetermined plane orientation.
  • a method of forming a layer as described above by epitaxially growing a group III nitride semiconductor using a (Hydride Vapor Phase Epitaxy) method or the like using a semipolar surface having a Ga polar component as a growth surface is disclosed.
  • An object of the present invention is to provide a new technique for growing a group III nitride semiconductor having a semipolar plane as a main surface.
  • the exposed first and second main surfaces which are made of a group III nitride semiconductor crystal and have a thickness of 300 ⁇ m or more and 1000 ⁇ m or less and are in a relation of front and back, are both semipolar surfaces, and the first and second Group III nitride whose difference in half width of XRC (X-ray Rocking Curve) measured by X-rays entering parallel to the m-axis of the Group III nitride semiconductor crystal is 500 arcsec or less.
  • XRC X-ray Rocking Curve
  • a substrate preparation step of preparing a sapphire substrate After the substrate preparation step, a heat treatment step for performing heat treatment on the sapphire substrate, After the heat treatment step, a pre-flow step of supplying a metal-containing gas onto the sapphire substrate;
  • the group III is grown on the buffer layer by MOCVD under the growth conditions of growth temperature: 800 ° C.
  • a first growth step of forming a first growth layer by growing a nitride semiconductor After the first growth step, a second growth step of forming a second growth layer by growing a group III nitride semiconductor on the first growth layer by an HVPE method; There is provided a method for manufacturing a group III nitride semiconductor substrate having:
  • a new technique for growing a group III nitride semiconductor having a semipolar surface as a main surface is realized.
  • the MOCVD method is used to form an N-polar semipolar plane (expressed by Miller index (hkml)) on the sapphire substrate.
  • L is a semipolar plane with l less than 0
  • a group III nitride semiconductor can be grown.
  • a group III nitride semiconductor layer whose exposed surface is a semipolar surface on the N polarity side is positioned on the sapphire substrate, or a group III nitride semiconductor obtained by removing the sapphire substrate from the template substrate. A free-standing substrate is obtained.
  • the group III nitride semiconductor is thickened on the template substrate or the self-supporting substrate by the HVPE method with the semipolar surface on the N polarity side as the growth surface.
  • a film can be grown.
  • a bulk crystal of a group III nitride semiconductor in which the exposed surface is a semipolar surface on the N polarity side is obtained.
  • FIG. 1 shows an example of the processing flow of the method for manufacturing a group III nitride semiconductor substrate of this embodiment. As shown in the figure, it includes a substrate preparation step S10, a heat treatment step S20, a pre-flow step S30, a buffer layer formation step S40, a first growth step S50, and a second growth step S60. Although not shown, a cutting step may be provided after the second growth step S60.
  • a sapphire substrate is prepared.
  • the diameter of the sapphire substrate 10 is, for example, 1 inch or more.
  • the thickness of the sapphire substrate 10 is, for example, 250 ⁇ m or more.
  • the surface orientation of the main surface of the sapphire substrate is one of a plurality of elements that control the surface orientation of the growth surface of the group III nitride semiconductor layer epitaxially grown thereon.
  • the relationship between the element and the plane orientation of the growth surface of the group III nitride semiconductor layer is shown in the following examples.
  • a sapphire substrate whose main surface has a desired plane orientation is prepared.
  • the main surface of the sapphire substrate is, for example, a ⁇ 10-10 ⁇ plane or a plane inclined by a predetermined angle in a predetermined direction from the ⁇ 10-10 ⁇ plane.
  • the ⁇ 10-10 ⁇ plane is inclined at a predetermined angle in a predetermined direction, for example, the ⁇ 10-10 ⁇ plane is inclined at any angle between 0 ° and 0.5 ° in any direction. It may be a surface.
  • a surface in which the ⁇ 10-10 ⁇ plane is inclined by a predetermined angle in a predetermined direction is any of the ⁇ 10-10 ⁇ plane in a direction parallel to the a-plane and greater than 0 ° and less than 10.5 °
  • the surface may be inclined at an angle.
  • a surface in which the ⁇ 10-10 ⁇ plane is inclined at a predetermined angle in a predetermined direction is any of the ⁇ 10-10 ⁇ plane in a direction parallel to the a-plane and greater than 0 ° and less than 10.5 °
  • the surface may be inclined at an angle.
  • a surface obtained by inclining the ⁇ 10-10 ⁇ plane by a predetermined angle in a predetermined direction is 0.5 ° or more and 1.5 ° or less, 1.5 ° in the direction parallel to the a10 Surface inclined at any angle from 2.5 ° to 2.5 °, 4.5 ° to 5.5 °, 6.5 ° to 7.5 °, 9.5 ° to 10.5 ° It may be.
  • the heat treatment step S20 is performed after the substrate preparation step S10.
  • heat treatment is performed on the sapphire substrate under the following conditions.
  • Carrier gas H 2 or H 2 and N 2 (H 2 ratio 0 to 100%)
  • Carrier gas supply amount 3 slm or more and 50 slm or less (however, the supply amount varies depending on the size of the growth apparatus, and is not limited to this).
  • the heat treatment for the sapphire substrate may be performed while performing nitriding treatment or may be performed without performing nitriding treatment.
  • NH 3 of 0.5 slm or more and 20 slm or less is supplied onto the sapphire substrate during the heat treatment (however, the supply amount varies depending on the size of the growth apparatus, and is not limited to this).
  • heat treatment is performed without performing nitriding treatment, NH 3 is not supplied during the heat treatment.
  • the presence or absence of the nitriding treatment during the heat treatment may be one of a plurality of elements that control the plane orientation of the growth surface of the group III nitride semiconductor layer epitaxially grown on the main surface of the sapphire substrate.
  • the relationship between the element and the plane orientation of the growth surface of the group III nitride semiconductor layer is shown in the following examples.
  • the pre-flow process S30 is performed after the heat treatment process S20.
  • a metal-containing gas is supplied on the main surface of the sapphire substrate under the following conditions.
  • the pre-flow process S30 may be performed in, for example, an MOCVD apparatus.
  • the above conditions are for supplying trimethylaluminum and triethylaluminum, which are organic metal raw materials, as a metal-containing gas.
  • a metal-containing gas containing another metal is supplied instead of trimethylaluminum triethylaluminum, and another metal film such as a titanium film, a vanadium film, or a copper film is used instead of the aluminum film as the main surface of the sapphire substrate. It may be formed on top.
  • other metal carbide films such as aluminum carbide, titanium carbide, vanadium carbide and copper carbide, which are reaction films with hydrocarbon compounds such as methane, ethylene, and ethane generated from organometallic raw materials, are formed on the main surface of the sapphire substrate. It may be formed.
  • a metal film or a metal carbide film is formed on the main surface of the sapphire substrate by the pre-flow process S30.
  • the presence of the metal film is a condition for reversing the polarity of the crystal grown on the metal film. That is, the implementation of the pre-flow step S30 is one of a plurality of elements for setting the plane orientation of the growth surface of the group III nitride semiconductor layer epitaxially grown on the main surface of the sapphire substrate to the N-polar side surface.
  • the buffer layer forming step S40 is performed after the pre-streaming step S30.
  • a buffer layer is formed on the main surface of the sapphire substrate.
  • the thickness of the buffer layer is, for example, not less than 20 nm and not more than 300 nm.
  • the buffer layer is, for example, an AlN layer.
  • the buffer layer may be formed by epitaxially growing an AlN crystal under the following conditions.
  • MOCVD growth temperature 800 ° C. or more and 950 ° C. or less Pressure: 30 to 200 torr
  • Trimethylaluminum supply amount 20 ccm or more and 500 ccm or less
  • NH 3 supply amount 0.5 slm or more and 10 slm or less
  • Carrier gas H 2 or H 2 And N 2 (H 2 ratio 0-100%)
  • Carrier gas supply amount 3 slm to 50 slm (However, the gas supply amount varies depending on the size and configuration of the growth apparatus, and is not limited to this.)
  • the growth condition of the buffer layer forming step S40 may be one of a plurality of elements that control the plane orientation of the growth surface of the group III nitride semiconductor layer epitaxially grown on the main surface of the sapphire substrate.
  • the relationship between the element and the plane orientation of the growth surface of the group III nitride semiconductor layer is shown in the following examples.
  • the growth conditions (relatively low predetermined growth temperature, specifically 800 to 950 ° C. and relatively low pressure) in the buffer layer forming step S40 are conditions for growing AlN while maintaining N polarity. It becomes. That is, the growth conditions in the buffer layer forming step S40 are a plurality of elements for setting the plane orientation of the growth surface of the group III nitride semiconductor layer epitaxially grown on the main surface of the sapphire substrate to the N-polar side surface. It is one of.
  • the first growth step S50 is performed after the buffer layer formation step S40.
  • a group III nitride semiconductor crystal eg, GaN crystal
  • the growth surface has a predetermined plane orientation (a semipolar surface on the N polarity side).
  • the group III nitride semiconductor layer (first growth layer) is formed.
  • the thickness of the first growth layer is, for example, not less than 1 ⁇ m and not more than 20 ⁇ m.
  • Growth method MOCVD method Growth temperature: 800 ° C or higher and 1025 ° C or lower Pressure: 30 to 200 torr TMGa supply amount: 25 sccm to 1000 sccm NH3 supply amount: 1 slm to 20 slm
  • Carrier gas H 2 or H 2 and N 2 (H 2 ratio 0 to 100%)
  • Carrier gas supply amount 3 slm to 50 slm (However, the gas supply amount varies depending on the size and configuration of the growth apparatus, and is not limited to this.) Growth rate: 10 ⁇ m / h or more
  • the growth conditions (relatively low growth temperature, relatively low pressure, and relatively fast growth rate) in the first growth step S50 are conditions for growing GaN while maintaining N polarity. That is, the growth conditions in the first growth step S50 include a plurality of elements for making the plane orientation of the growth surface of the group III nitride semiconductor layer epitaxially grown on the main surface of the sapphire substrate the N-polar side surface. One of them.
  • the sapphire substrate 21, the buffer layer 22, and the group III nitride semiconductor layer (first growth layer 23) are stacked in this order as shown in FIG.
  • the template substrate 20 in which the plane orientation of 24 is a semipolar plane on the N polarity side can be manufactured.
  • the plane orientation of the growth surface 24 can be a desired semipolar plane.
  • the buffer layer 22 After obtaining the laminated body which the sapphire substrate 21, the buffer layer 22, and the group III nitride semiconductor layer (1st growth layer) 23 laminated
  • the buffer layer 22 By removing the buffer layer 22, it is possible to manufacture the free-standing substrate 10 including the first growth layer 23 as shown in FIG.
  • the means for removing the sapphire substrate 21 and the buffer layer 22 is not particularly limited. For example, you may isolate
  • a release layer may be formed between the sapphire substrate 21 and the buffer layer 22.
  • the laminate is heated at a temperature higher than the heating temperature for forming the first growth layer 23. It can be separated into a part on the sapphire substrate 21 side and a part on the first growth layer 23 side with the layer part as a boundary.
  • the second growth step S60 is performed after the first growth step S50.
  • a group III nitride semiconductor crystal e.g., GaN crystal
  • the growth surface is in a predetermined plane orientation (semipolar surface on the N polarity side) III
  • a group nitride semiconductor layer (second growth layer) is formed.
  • the thickness of the second growth layer is, for example, 1.0 mm or more.
  • HVPE method Growth temperature: 900 ° C. or more and 1100 ° C. or less Growth time: 1 hour or more V / III ratio: 1 or more and 20 or less Growth film thickness: 1.0 mm or more
  • the second growth step S60 is not performed continuously, but may be performed in a plurality of steps. For example, after growing to a predetermined film thickness by the HVPE method, it may be once cooled and then grown again to the predetermined film thickness by the HVPE method. After forming the group III nitride semiconductor layer in the first step, once it is cooled, cracks occur in the group III nitride semiconductor layer. Thereby, internal stress is relieved. Thereafter, when a group III nitride semiconductor is epitaxially grown on the group III nitride semiconductor layer having cracks, the crystals separated across the cracks are associated with each other as they grow. And since internal stress is relieved by the said cooling, even if it thickens, it is hard to produce a crack in a bulk crystal.
  • the second growth step S60 may be performed while the template substrate 20 or the freestanding substrate 10 is fixed to a susceptor such as a carbon susceptor.
  • a susceptor such as a carbon susceptor.
  • the fixing method include a method using an alumina adhesive, but are not limited thereto. By these characteristic methods, a large-diameter bulk crystal having a maximum diameter of 50 mm or more and 4 inches or less is realized.
  • a laminate having the template substrate 20 and the second growth layer 25 (see FIG. 4) or a laminate having the freestanding substrate 10 and the second growth layer 25 (see FIG. 5) is obtained.
  • the group III nitride semiconductor layer is cut out from the bulk crystal including the first growth layer 23 and the second growth layer 25 by slicing or the like.
  • a free-standing substrate 30 made of a nitride semiconductor layer is obtained.
  • the group III nitride semiconductor layer cut out by slicing or the like may consist of only the second growth layer 25, or may include the first growth layer 23 and the second growth layer 25, It may consist only of the growth layer 23.
  • the group III nitride semiconductor layer cut by slicing or the like has a growth thickness within the bulk crystal including the first growth layer 23 and the second growth layer 25 (at the time of starting the growth of the first growth layer 23). It is preferable that the thickness is 3 mm or more. The reason for this is that the dislocation defect density in the crystal is approximately 1 ⁇ 10 7 cm ⁇ 2 or less, which is suitable for a device substrate.
  • a group III nitride semiconductor is grown in a thick film with the semipolar surface on the N-polar side as the growth surface, it is one of the indexes for evaluating the crystallinity as the growth thickness increases.
  • the half width of XRC hardly changes or shows a tendency to improve gradually.
  • characteristics due to the tendency appear. Note that this tendency is different from that in the case where a group III nitride semiconductor is grown in a thick film using a semipolar surface on the Ga polarity side (semipolar surface represented by Miller index (hkml), where l is greater than 0) as a growth surface. It is a trend.
  • the self-supporting substrate 30 of this embodiment is made of a group III nitride semiconductor crystal, and the exposed first and second main surfaces in a front-back relationship are both semipolar surfaces.
  • the free-standing substrate 30 obtained from a portion having a growth thickness of 3 mm or more in the bulk crystal including the first growth layer 23 and the second growth layer 25 has a thickness of Even if it is 300 ⁇ m or more and 1000 ⁇ m or less, the difference in the half width of XRC measured by making X-rays incident on the first and second main surfaces parallel to the m-axis of the group III nitride semiconductor crystal can be 500 arcsec or less.
  • both the first and second main surfaces exhibit a favorable numerical value of XRC half-width measured by being incident parallel to the m-axis and less than 500 arcsec.
  • the free-standing substrate 30 obtained from a portion having a growth thickness of 3 mm or more in the bulk crystal including the first growth layer 23 and the second growth layer 25 has a thickness of Even if it is 300 ⁇ m or more and 1000 ⁇ m or less, the XRC half-value width difference measured by making X-rays incident on the first and second main surfaces parallel to the c-axis projection axis of the group III nitride semiconductor crystal is 500 arcsec.
  • first and second main surfaces both exhibit a good numerical value of the XRC half-width measured by being incident parallel to the c-axis projection axis and not more than 500 arcsec.
  • the self-supporting substrate 30 of the present embodiment has both the “half-value width of XRC incident and measured parallel to the c-axis projection axis” and the “half-value width of XRC measured incident and parallel to the m-axis”. Shows a good numerical value.
  • the bulk crystal manufactured by the above characteristic manufacturing method has a large maximum diameter of 50 mm or more and 4 inches or less.
  • the self-standing substrate 30 of this embodiment obtained by cutting out from such a large-diameter bulk crystal also has a large diameter of 50 mm or more and 4 inches or less.
  • a sapphire substrate was prepared in which the surface orientation of the main surface was inclined by 2 ° from the m-plane ((10-10) plane) in a direction parallel to the a-plane.
  • the thickness of the sapphire substrate was 430 ⁇ m and the diameter was 2 inches.
  • the heat treatment step S20 was performed on the prepared sapphire substrate under the following conditions.
  • the pre-streaming step S30 was performed under the following conditions.
  • the buffer layer forming step S40 was performed under the following conditions to form an AlN layer.
  • the first growth step S50 was performed under the following conditions to form a group III nitride semiconductor layer.
  • the growth temperature of the first sample was controlled to 900 ° C. ⁇ 25 ° C.
  • the growth temperature of the second sample was controlled to 1050 ° C. ⁇ 25 ° C. That is, the first sample is a sample that satisfies all of the above-described “plural elements for setting the plane orientation of the growth surface of the group III nitride semiconductor layer to the N-polar surface”.
  • the second sample is a part (the growth in the first growth step S50) of the “plural elements for setting the plane orientation of the growth surface of the group III nitride semiconductor layer to the N-polar side surface” described above. The sample does not satisfy (temperature).
  • the plane orientation of the growth surface of the group III nitride semiconductor layer of the first sample is 8. ° in the direction parallel to the m-plane and inclined by 5.0 ° in the ⁇ a plane direction from the ( ⁇ 1-12-4) plane. The surface was inclined by 5 ° or less.
  • the plane orientation of the growth surface of the Group III nitride semiconductor layer of the second sample is 8.5 ° in the direction inclined by 5.0 ° from the (11-24) plane in the a-plane direction and parallel to the m-plane. The surface was inclined below.
  • FIG. 7 shows the XRD pole measurement result of the (-1-12-4) plane or the (11-24) plane in the first sample. It can be confirmed that the diffraction peak is shifted by several degrees from the center point of the pole.
  • -a plane direction is 5.0 ° and 8.5 ° is parallel to the m plane, or a plane direction is 5.0 ° and 8 ° is parallel to the m plane. It can be confirmed that the position is 5 °.
  • the plane orientation of the growth surface of the group III nitride semiconductor layer is adjusted by adjusting the “plural elements for adjusting the plane orientation of the growth surface of the group III nitride semiconductor layer” described above. Make sure you can.
  • the thickness of the sapphire substrate was 430 ⁇ m and the diameter was 2 inches.
  • each heat treatment process S20 was performed on the following conditions with respect to each prepared sapphire substrate.
  • Samples with different nitriding treatment during heat treatment were prepared. Specifically, both a sample in which 20 slm NH 3 was supplied during heat treatment to perform nitriding treatment and a sample in which NH 3 was not supplied during heat treatment and nitriding treatment was not performed were prepared.
  • the pre-streaming step S30 was performed under the following conditions.
  • a buffer layer (AlN buffer layer) having a thickness of about 150 nm was formed on the main surface (exposed surface) of the sapphire substrate under the following conditions.
  • the growth temperature was varied between 700 ° C. and 1110 ° C. for each sample.
  • Group III nitride semiconductor layer having a thickness of about 15 ⁇ m was formed on the buffer layer under the following conditions.
  • the group III nitride semiconductor substrate 1 in which the sapphire substrate, the buffer layer, and the group III nitride semiconductor layer were stacked in this order was manufactured.
  • Tables 1 to 7 show the relationship between “a plurality of elements for adjusting the plane orientation of the growth surface of the group III nitride semiconductor layer” and the plane orientation of the growth surface of the group III nitride semiconductor layer.
  • the surface orientation of the main surface of the sapphire substrate is shown.
  • the presence / absence of the nitriding treatment at the time of temperature rise in the heat treatment step S20 (“present” or “absent”) is shown.
  • the presence / absence of trimethylaluminum pre-flow process (“Yes” or “No”) is shown.
  • the growth temperature in the buffer layer forming step is shown.
  • the growth temperature in the GaN layer forming step is shown.
  • the plane orientation of the growth surface of group III nitride semiconductor layer is shown.
  • the plane orientation of the growth surface of the group III nitride semiconductor layer is reduced to half. It turns out that it can adjust in polarity and Ga polarity. And based on the result of the first evaluation and the result of the second evaluation, all of the “plural elements for setting the plane orientation of the growth surface of the group III nitride semiconductor layer to the N-polar surface” In addition, by adjusting the “plural elements for adjusting the plane orientation of the growth surface of the group III nitride semiconductor layer”, the plane orientation of the growth surface of the group III nitride semiconductor layer is made semi-polar. It can also be seen that it can be adjusted in N polarity.
  • a GaN layer (first growth layer 23) was formed on a m-plane sapphire substrate having an off angle of 2 ° in the a-plane direction by MOCVD via a buffer layer.
  • the main surface (exposed surface) of the first growth layer 23 was a semipolar surface ( ⁇ -1-12-4 ⁇ surface (off angle + ⁇ °)) on the N polarity side.
  • the thickness of the first growth layer 23 was about 15 ⁇ m.
  • a GaN crystal was grown on the first growth layer 23 by the HVPE method to form a GaN layer (second growth layer 25) having a thickness of about 11 mm. Thereafter, a portion having a growth thickness of 3 mm or more in the bulk crystal composed of the first growth layer 23 and the second growth layer 25 was sliced perpendicularly to the growth direction to obtain a plurality of semipolar substrates.
  • GaN (11-22) plane diffraction XRC measurement was performed on each.
  • the measurement was performed with two patterns, a pattern in which X-rays were incident parallel to the m-axis and a pattern incident in parallel to the c-axis projection axis.
  • FIG. 8 shows the results of GaN (11-22) surface diffraction XRC measurement.
  • the horizontal axis of the figure shows the growth film thickness (the position where the semipolar substrate obtained by slicing is cut out from the bulk crystal).
  • the vertical axis in the figure represents the GaN (11-22) XRC half width.
  • Example 1 the XRC half-width measured by making X-rays incident parallel to the m-axis and the XRC half-width measured by making X-rays incident parallel to the c-axis projection axis have growth film thicknesses. It can be seen that there is almost no change as it increases, or that it tends to improve gradually.
  • the half-value width of XRC measured by being incident parallel to the m-axis in the growth film thickness range of 3000 ⁇ m to 10,000 ⁇ m is 500 arcsec or less, preferably 300 arcsec or less, and more preferably 250 arcsec or less.
  • the half width of XRC measured by being incident parallel to the c-axis projection axis is 500 arcsec or less, preferably 300 arcsec or less, more preferably 200 arcsec or less, more preferably 150 arcsec or less. .
  • a semipolar substrate having a thickness of 300 ⁇ m or more and 1000 ⁇ m or less obtained by slicing a portion of the bulk crystal having a growth thickness of 3 mm or more perpendicularly to the growth direction is shown in the first and second main surfaces (
  • the difference between the XRC half-value widths measured with X-rays incident on the group III nitride semiconductor crystal parallel to the m-axis of each of the group III nitride semiconductor crystal is 500 arcsec or less, preferably 300 arcsec or less, more preferably 250 arcsec or less, more preferably It can be seen that is less than 150 arcsec.
  • a semipolar substrate having a thickness of 300 ⁇ m or more and 1000 ⁇ m or less obtained by slicing a portion of the bulk crystal having a growth thickness of 3 mm or more perpendicularly to the growth direction is shown in the first and second main surfaces (
  • the difference in the half width of XRC measured with X-rays incident on the group III nitride semiconductor crystal parallel to the c-axis projection axis of each of the front and back surfaces is 500 arcsec or less, preferably 300 arcsec or less, more preferably 200 arcsec or less It can be seen that, more preferably, it is 150 arcsec or less, more preferably 100 arcsec or less.
  • XRC of XRC measured by making X-rays incident on the first and second main surfaces (front surface and back surface) parallel to the m-axis of the group III nitride semiconductor crystal. It can be seen that both the difference in half-width and the difference in half-width of XRC incident and measured parallel to the c-axis projection axis are 200 arcsec or less.
  • Comparative Example 1 A GaN layer was formed on the just m-plane sapphire substrate via the buffer layer by MOCVD.
  • the main surface (exposed surface) of the GaN layer was a semipolar surface ((11-22) surface) on the Ga polarity side.
  • the thickness of the GaN layer was about 1 ⁇ m.
  • a GaN layer having a thickness of about 15 ⁇ m was formed on the GaN layer by HVPE.
  • the half-value width of GaN (11-22) XRC measured with X-rays incident parallel to the m-axis of the group III nitride semiconductor crystal was 955 arcsec.
  • the half width of GaN (11-22) XRC measured with X-rays incident parallel to the c-axis projection axis of the group III nitride semiconductor crystal was 461 arcsec.
  • a GaN layer having a thickness of about 1.5 mm was formed on the GaN layer. Thereafter, a bulk crystal composed of a GaN layer obtained by MOCVD and HVPE was ground and polished to obtain a semipolar substrate.
  • FIG. 9 shows the measurement result of GaN (11-22) XRC measured with the X-ray incident on the semipolar substrate of Comparative Example 1 parallel to the m-axis of the group III nitride semiconductor crystal.
  • FIG. 10 shows the measurement result of GaN (11-22) XRC measured with the X-ray incident on the semipolar substrate of Comparative Example 1 parallel to the c-axis projection axis of the group III nitride semiconductor crystal.
  • the crystal axes are directed in various directions to form multi-peaks. That is, it can be seen that in the crystal growth of the (11-22) plane GaN layer, the crystal orientation tends to collapse as the GaN layer thickness increases. Further, it can be seen that the XRC half-value width difference between the first and second main surfaces cannot be defined for the substrate cut out from such a crystal, or the difference is larger than that in the first embodiment.
  • the plane direction of the main surface of the first growth layer 23 was ( ⁇ 1-12-3), and the maximum diameter was ⁇ 4 inches.
  • the template substrate 20 was fixed to a carbon susceptor. Specifically, the back surface of the sapphire substrate 21 was bonded to the main surface of the carbon susceptor using an alumina adhesive.
  • GaN group III nitride semiconductor
  • the laminate including the carbon susceptor, the template substrate 20 and a part of the second growth layer 25 was taken out from the HVPE apparatus and cooled to room temperature.
  • the laminated body after cooling was observed, cracks were present on the surface.
  • a polycrystalline group III nitride semiconductor adheres along the outer periphery of the laminated body, and these are connected to each other to form an annular shape, and the laminated body is held therein.
  • a group III nitride semiconductor (GaN) is formed by HVPE on the main surface of the GaN layer (a part of the second growth layer 25) where cracks exist. Grew. Thus, a GaN layer (another part of the second growth layer 25) composed of a single crystal group III nitride semiconductor was formed.
  • the growth conditions are as follows.
  • the maximum diameter of the second growth layer 25 was approximately ⁇ 4 inches.
  • the maximum diameter of the surface including the second growth layer 25 and the polycrystalline group III nitride semiconductor along the outer periphery thereof was about 130 mm. Further, no cracks occurred in the second growth layer 25.
  • the second growth layer 25 was sliced to obtain a plurality of freestanding substrates 30.
  • the free-standing substrate 30 was not cracked, and the maximum diameter was approximately ⁇ 4 inches.
  • the exposed first and second main surfaces which are made of a group III nitride semiconductor crystal and have a thickness of 300 ⁇ m or more and 1000 ⁇ m or less and are in a relation of front and back, are both semipolar surfaces, and the first and second A group III nitride semiconductor substrate in which the XRC half-value difference measured by making X-rays incident on each principal surface of the group III parallel to the m-axis of the group III nitride semiconductor crystal is 500 arcsec or less. 2.
  • a group III nitride semiconductor in which the XRC half-value difference measured by making X-rays incident on each of the first and second main surfaces parallel to the m-axis of the group III nitride semiconductor crystal is 300 arcsec or less substrate. 3.
  • Each of the first and second main surfaces is a group III nitride semiconductor substrate having an XRC half-value width of 500 arcsec or less measured by making X-rays incident parallel to the m-axis of the group III nitride semiconductor crystal. 4).
  • a group III in which the XRC half-width difference measured by making X-rays incident on each of the first and second main surfaces parallel to the c-axis projection axis of the group III nitride semiconductor crystal is 500 arcsec or less Nitride semiconductor substrate. 5).
  • a group III in which the XRC half-value difference measured by making X-rays incident on each of the first and second main surfaces parallel to the c-axis projection axis of the group III nitride semiconductor crystal is 300 arcsec or less Nitride semiconductor substrate. 6).
  • Each of the first and second main surfaces is a group III nitride semiconductor in which the XRC half-value width measured by making X-rays incident parallel to the c-axis projection axis of the group III nitride semiconductor crystal is 500 arcsec or less substrate. 7).
  • a method for manufacturing a group III nitride semiconductor substrate further comprising a cutting step of cutting out a group III nitride semiconductor substrate from a bulk crystal including the first growth layer and the second growth layer.
  • a cutting step of cutting out a group III nitride semiconductor substrate from a bulk crystal including the first growth layer and the second growth layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ＩＩＩ族窒化物半導体結晶で構成され、厚さが３００μｍ以上１０００μｍ以下であり、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であり、第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣ（X-ray Rocking Curve）の半値幅の差が、５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板（自立基板（３０））を提供する。

Description

ＩＩＩ族窒化物半導体基板、及び、ＩＩＩ族窒化物半導体基板の製造方法
　本発明は、ＩＩＩ族窒化物半導体基板、及び、ＩＩＩ族窒化物半導体基板の製造方法に関する。
　半極性面を主面とするＩＩＩ族窒化物半導体層を含む基板の開発がなされている。関連する技術が、特許文献１に開示されている。
　特許文献１には、ＩＩＩ族窒化物半導体で構成された層であって、主面の法線が［１１－２２］軸から＋ｃ軸方向に５度以上１７度以下の範囲で傾斜した層を有する基板が開示されている。
　その製造方法としては、主面が所定の面方位となった下地基板（サファイア基板、ＩＩＩ族窒化物半導体基板等）の上に、ＭＯＣＶＤ（metal organic chemical vapor deposition）法、分子線エピタキシー法、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）法等で、Ｇａ極性成分を有する半極性面を成長面としてＩＩＩ族窒化物半導体をエピタキシャル成長させることで、上述のような層を形成する方法が開示されている。
特開２０１６－１２７１７号公報
　特許文献１に開示の技術のようにＧａ極性成分を有する半極性面を成長面とした成長では、成長の厚さが増すにしたがって（具体的には１ｍｍ以上）、結晶性評価の指標の１つであるＸ線ロッキングカーブ（ＸＲＣ）の半値幅が悪化する。このため、結晶性の優れたバルク結晶を得ることが困難であった。
　本発明は、半極性面を主面とするＩＩＩ族窒化物半導体を成長させるための新たな技術を提供することを課題とする。
　本発明によれば、
　ＩＩＩ族窒化物半導体結晶で構成され、厚さが３００μｍ以上１０００μｍ以下であり、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であり、前記第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣ（X-ray Rocking Curve）の半値幅の差が、５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板が提供される。
　また、本発明によれば、
　サファイア基板を準備する基板準備工程と、
　前記基板準備工程の後、前記サファイア基板に対して熱処理を行う熱処理工程と、
　前記熱処理工程の後、前記サファイア基板上に金属含有ガスを供給する先流し工程と、
　前記先流し工程の後、前記サファイア基板上に、成長温度：８００℃以上９５０℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下の成長条件で、バッファ層を形成するバッファ層形成工程と、
　前記バッファ層形成工程の後、前記バッファ層の上に、ＭＯＣＶＤ法で、成長温度：８００℃以上１０２５℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下、成長速度：１０μｍ／ｈ以上の成長条件で、ＩＩＩ族窒化物半導体を成長させることで、第１の成長層を形成する第１の成長工程と、
　前記第１の成長工程の後、前記第１の成長層の上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させることで、第２の成長層を形成する第２の成長工程と、
を有するＩＩＩ族窒化物半導体基板の製造方法が提供される。
　本発明によれば、半極性面を主面とするＩＩＩ族窒化物半導体を成長させるための新たな技術が実現される。
　上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
本実施形態のＩＩＩ族窒化物半導体基板の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態のテンプレート基板２０の一例を模式的に示す側面図である。 本実施形態の自立基板１０の一例を模式的に示す側面図である。 本実施形態のＩＩＩ族窒化物半導体基板の製造方法で得られる構造体の一例を模式的に示す側面図である。 本実施形態のＩＩＩ族窒化物半導体基板の製造方法で得られる構造体の一例を模式的に示す側面図である。 本実施形態の自立基板３０の一例を模式的に示す側面図である。 本実施形態の自立基板１０及びテンプレート基板２０の特性を示す図である。 本実施形態の自立基板３０の特性を示す図である。 比較例の基板の特性を示す図である。 比較例の基板の特性を示す図である。
　以下、本実施形態のＩＩＩ族窒化物半導体基板、及び、ＩＩＩ族窒化物半導体基板の製造方法の実施形態について図面を用いて説明する。なお、図はあくまで発明の構成を説明するための概略図であり、各部材の大きさ、形状、数、異なる部材の大きさの比率などは図示するものに限定されない。
　まず、本実施形態の概要について説明する。特徴的な複数の工程を含む本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、ＭＯＣＶＤ法で、サファイア基板上に、Ｎ極性側の半極性面（ミラー指数（ｈｋｍｌ）で表され、ｌが０未満の半極性面）を成長面としてＩＩＩ族窒化物半導体を成長させることができる。結果、露出面がＮ極性側の半極性面となったＩＩＩ族窒化物半導体層がサファイア基板上に位置するテンプレート基板や、当該テンプレート基板からサファイア基板を除去して得られるＩＩＩ族窒化物半導体の自立基板が得られる。
　そして、本実施形態のＩＩＩ族窒化物半導体基板の製造方法によれば、上記テンプレート基板や自立基板上に、ＨＶＰＥ法で、Ｎ極性側の半極性面を成長面としてＩＩＩ族窒化物半導体を厚膜成長させることができる。結果、露出面がＮ極性側の半極性面となったＩＩＩ族窒化物半導体のバルク結晶が得られる。
　以下で詳細を示すが、当該製造方法によれば、ＩＩＩ族窒化物半導体を厚膜成長させると、成長の厚さが増すにしたがって、結晶性評価の指標の１つであるＸＲＣの半値幅がほとんど変化しないか、又は、良好になる傾向がある。このため、結晶性の優れたバルク結晶を得ることができる。そして、バルク結晶をスライス等することで、ＩＩＩ族窒化物半導体の自立基板が多数得られる。
　次に、本実施形態を詳細に説明する。図１に、本実施形態のＩＩＩ族窒化物半導体基板の製造方法の処理の流れの一例を示す。図示するように、基板準備工程Ｓ１０と、熱処理工程Ｓ２０と、先流し工程Ｓ３０と、バッファ層形成工程Ｓ４０と、第１の成長工程Ｓ５０と、第２の成長工程Ｓ６０とを有する。図示しないが、第２の成長工程Ｓ６０の後に、切出工程を有してもよい。
　基板準備工程Ｓ１０では、サファイア基板を準備する。サファイア基板１０の直径は、例えば、１インチ以上である。また、サファイア基板１０の厚さは、例えば、２５０μｍ以上である。
　サファイア基板の主面の面方位は、その上にエピタキシャル成長されるＩＩＩ族窒化物半導体層の成長面の面方位をコントロールする複数の要素の中の１つである。当該要素とＩＩＩ族窒化物半導体層の成長面の面方位との関係は、以下の実施例で示す。基板準備工程Ｓ１０では、主面が所望の面方位であるサファイア基板を準備する。
　サファイア基板の主面は、例えば｛１０－１０｝面、又は、｛１０－１０｝面を所定の方向に所定角度傾斜した面である。
　｛１０－１０｝面を所定の方向に所定角度傾斜した面は、例えば、｛１０－１０｝面を任意の方向に０°より大０．５°以下の中の何れかの角度で傾斜した面であってもよい。
　また、｛１０－１０｝面を所定の方向に所定角度傾斜した面は、｛１０－１０｝面をａ面と平行になる方向に０°より大１０．５°未満の中のいずれかの角度で傾斜した面であってもよい。または、｛１０－１０｝面を所定の方向に所定角度傾斜した面は、｛１０－１０｝面をａ面と平行になる方向に０°より大１０．５°以下の中のいずれかの角度で傾斜した面であってもよい。例えば、｛１０－１０｝面を所定の方向に所定角度傾斜した面は、｛１０－１０｝面をａ面と平行になる方向に０．５°以上１．５°以下、１．５°以上２．５°以下、４．５°以上５．５°以下、６．５°以上７．５°以下、９．５°以上１０．５°以下の中のいずれかの角度で傾斜した面であってもよい。
　熱処理工程Ｓ２０は、基板準備工程Ｓ１０の後に行われる。熱処理工程Ｓ１０では、サファイア基板に対して、以下の条件で熱処理を行う。
　温度：８００℃以上１２００℃以下
　圧力：３０ｔｏｒｒ以上７６０ｔｏｒｒ以下
　熱処理時間：５分以上２０分以下
　キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０～１００％）
　キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下（ただし、成長装置のサイズにより供給量は変動する為、これに限定されない。）
　なお、サファイア基板に対する熱処理は、窒化処理を行いながら行う場合と、窒化処理を行わずに行う場合とがある。窒化処理を行いながら熱処理を行う場合、熱処理時に０．５ｓｌｍ以上２０ｓｌｍ以下のＮＨ３がサファイア基板上に供給される（ただし成長装置のサイズにより供給量は変動する為、これに限定されない。）。また、窒化処理を行わずに熱処理を行う場合、熱処理時にＮＨ３が供給されない。
　熱処理時の窒化処理の有無は、サファイア基板の主面上にエピタキシャル成長されるＩＩＩ族窒化物半導体層の成長面の面方位をコントロールする複数の要素の中の１つとなる場合がある。当該要素とＩＩＩ族窒化物半導体層の成長面の面方位との関係は、以下の実施例で示す。
　先流し工程Ｓ３０は、熱処理工程Ｓ２０の後に行われる。先流し工程Ｓ３０では、サファイア基板の主面上に以下の条件で金属含有ガスを供給する。先流し工程Ｓ３０は、例えばＭＯＣＶＤ装置内で行われてもよい。
　温度：５００℃以上１０００℃以下
　圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
　トリメチルアルミニウム供給量、供給時間：２０ｃｃｍ以上５００ｃｃｍ以下、１秒以上６０秒以下
　キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０～１００％）
　キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下（ただしガスの供給量は成長装置のサイズや構成により変動する為、これに限定されない。）
　上記条件は、金属含有ガスとして有機金属原料であるトリメチルアルミニウム、トリエチルアルミニウムを供給する場合のものである。当該工程では、トリメチルアルミニウムトリエチルアルミニウムに代えて他の金属を含有する金属含有ガスを供給し、アルミニウム膜に代えて、チタン膜、バナジウム膜や銅膜等の他の金属膜をサファイア基板の主面上に形成してもよい。また、有機金属原料から生成するメタン、エチレン、エタン等の炭化水素化合物との反応膜である炭化アルミニウム、炭化チタン、炭化バナジウムや炭化銅等の他の炭化金属膜をサファイア基板の主面上に形成してもよい。
　先流し工程Ｓ３０により、サファイア基板の主面上に金属膜や炭化金属膜が形成される。当該金属膜の存在が、その上に成長させる結晶の極性を反転させるための条件となる。すなわち、先流し工程Ｓ３０の実施は、サファイア基板の主面上にエピタキシャル成長されるＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素の中の１つである。
　バッファ層形成工程Ｓ４０は、先流し工程Ｓ３０の後に行われる。バッファ層形成工程Ｓ４０では、サファイア基板の主面上にバッファ層を形成する。バッファ層の厚さは、例えば、２０ｎｍ以上３００ｎｍ以下である。
　バッファ層は、例えば、ＡｌＮ層である。例えば、以下の条件でＡｌＮ結晶をエピタキシャル成長させ、バッファ層を形成してもよい。
　成長方法：ＭＯＣＶＤ法
　成長温度：８００℃以上９５０℃以下
　圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
　トリメチルアルミニウム供給量：２０ｃｃｍ以上５００ｃｃｍ以下
　ＮＨ３供給量：０．５ｓｌｍ以上１０ｓｌｍ以下
　キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０～１００％）
　キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下（ただしガスの供給量は成長装置のサイズや構成により変動する為、これに限定されない。）
　バッファ層形成工程Ｓ４０の成長条件は、サファイア基板の主面上にエピタキシャル成長されるＩＩＩ族窒化物半導体層の成長面の面方位をコントロールする複数の要素の中の１つとなる場合がある。当該要素とＩＩＩ族窒化物半導体層の成長面の面方位との関係は、以下の実施例で示す。
　また、バッファ層形成工程Ｓ４０における成長条件（比較的低めの所定の成長温度、具体的には８００～９５０℃、および比較的低い圧力）は、Ｎ極性を維持しながらＡｌＮを成長させるための条件となる。すなわち、バッファ層形成工程Ｓ４０における成長条件は、サファイア基板の主面上にエピタキシャル成長されるＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素の中の１つである。
　第１の成長工程Ｓ５０は、バッファ層形成工程Ｓ４０の後に行われる。第１の成長工程Ｓ５０では、バッファ層の上に、以下の成長条件でＩＩＩ族窒化物半導体結晶（例：ＧａＮ結晶）をエピタキシャル成長させ、成長面が所定の面方位（Ｎ極性側の半極性面）となっているＩＩＩ族窒化物半導体層（第１の成長層）を形成する。第１の成長層の厚さは、例えば、１μｍ以上２０μｍ以下である。
　成長方法：ＭＯＣＶＤ法
　成長温度：８００℃以上１０２５℃以下 
　圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下
　ＴＭＧａ供給量：２５ｓｃｃｍ以上１０００ｓｃｃｍ以下
　ＮＨ３供給量：１ｓｌｍ以上２０ｓｌｍ以下
　キャリアガス：Ｈ２、又は、Ｈ２とＮ２（Ｈ２比率０～１００％）
　キャリアガス供給量：３ｓｌｍ以上５０ｓｌｍ以下（ただしガスの供給量は成長装置のサイズや構成により変動する為、これに限定されない。）
　成長速度：１０μｍ／ｈ以上
　第１の成長工程Ｓ５０における成長条件（比較的低い成長温度、比較的低い圧力、比較的速い成長速度）は、Ｎ極性を維持しながらＧａＮを成長させるための条件となる。すなわち、第１の成長工程Ｓ５０における成長条件は、サファイア基板の主面上にエピタキシャル成長されるＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素の中の１つである。
　以上により、図２に示すような、サファイア基板２１と、バッファ層２２と、ＩＩＩ族窒化物半導体層（第１の成長層２３）とがこの順に積層し、第１の成長層２３の成長面２４の面方位がＮ極性側の半極性面となっているテンプレート基板２０を製造することができる。また、製造条件を上記条件の範囲で調整することで、成長面２４の面方位を所望の半極性面とすることができる。
　また、図２に示すような、サファイア基板２１と、バッファ層２２と、ＩＩＩ族窒化物半導体層（第１の成長層）２３とがこの順に積層した積層体を得た後、サファイア基板２１及びバッファ層２２を除去することで、図３に示すような第１の成長層２３からなる自立基板１０を製造することができる。
　サファイア基板２１及びバッファ層２２を除去する手段は特段制限されない。例えば、サファイア基板２１と第１の成長層２３との間の線膨張係数差に起因する応力を利用して、これらを分離してもよい。そして、バッファ層２２を研磨やエッチング等で除去してもよい。
　その他の除去例として、サファイア基板２１とバッファ層２２との間に剥離層を形成してもよい。例えば、炭化物（炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタル）が分散した炭素層、及び、炭化物（炭化アルミニウム、炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化バナジウムまたは炭化タンタル）の層の積層体をサファイア基板２１上に形成した後に、窒化処理を行った層を剥離層として形成してもよい。
　このような剥離層の上にバッファ層２２及び第１の成長層２３を形成した後、当該積層体を、第１の成長層２３を形成する際の加熱温度よりも高い温度で加熱すると、剥離層の部分を境界にして、サファイア基板２１側の部分と、第１の成長層２３側の部分とに分離することができる。第１の成長層２３側の部分から、バッファ層２２等を研磨やエッチング等で除去することで、図３に示すような第１の成長層２３からなる自立基板１０を得ることができる。
　第２の成長工程Ｓ６０は、第１の成長工程Ｓ５０の後に行われる。第２の成長工程Ｓ６０では、上述したテンプレート基板２０（図２参照）の第１の成長層２３、又は、自立基板１０（図３参照）の第１の成長層２３の主面（Ｎ極性側の半極性面）上に、以下の成長条件でＩＩＩ族窒化物半導体結晶（例：ＧａＮ結晶）をエピタキシャル成長させ、成長面が所定の面方位（Ｎ極性側の半極性面）となっているＩＩＩ族窒化物半導体層（第２の成長層）を形成する。第２の成長層の厚さは、例えば、１．０ｍｍ以上である。
　成長方法：ＨＶＰＥ法
　成長温度：９００℃以上１１００℃以下
　成長時間：１時間以上
　Ｖ／ＩＩＩ比：１以上２０以下
　成長膜厚：１．０ｍｍ以上
　なお、第２の成長工程Ｓ６０は、連続的に行うのでなく、複数のステップに分けて行ってもよい。例えば、ＨＶＰＥ法で所定膜厚まで成長した後、一旦冷却し、その後再びＨＶＰＥ法で所定膜厚まで成長させてもよい。
第１のステップでＩＩＩ族窒化物半導体層を形成後、一旦冷却すると、当該ＩＩＩ族窒化物半導体層にクラックが発生する。これにより、内部応力が緩和される。その後、クラックを有するＩＩＩ族窒化物半導体層の上にＩＩＩ族窒化物半導体をエピタキシャル成長させると、クラックを挟んで分かれた結晶どうしは成長にしたがい互いに会合する。そして、上記冷却により内部応力が緩和されているため、厚膜化してもバルク結晶に割れが生じにくい。
　また、第２の成長工程Ｓ６０は、テンプレート基板２０や自立基板１０をカーボンサセプター等のサセプターに固着させた状態のままで行われてもよい。これにより、第２の成長工程Ｓ６０での加熱によるテンプレート基板２０や自立基板１０の変形を抑制できる。なお、固着させる方法としては、アルミナ系の接着剤を用いる方法等が例示されるが、これに限定されない。これらの特徴的な方法により、最大径が５０ｍｍ以上４インチ以下と大きい大口径のバルク結晶が実現される。
　以上により、テンプレート基板２０と第２の成長層２５とを有する積層体（図４参照）、又は、自立基板１０と第２の成長層２５とを有する積層体（図５参照）が得られる。
　第２の成長工程Ｓ６０の後に行われる切出工程では、第１の成長層２３及び第２の成長層２５を含むバルク結晶から、スライス等でＩＩＩ族窒化物半導体層を切り取ることで、ＩＩＩ族窒化物半導体層からなる自立基板３０（図６参照）を得る。スライス等で切り取られるＩＩＩ族窒化物半導体層は、第２の成長層２５のみからなってもよいし、第１の成長層２３と第２の成長層２５とを含んでもよいし、第１の成長層２３のみからなってもよい。
　しかし、スライス等で切り取られるＩＩＩ族窒化物半導体層は、第１の成長層２３と第２の成長層２５とを含むバルク結晶の内の成長厚さ（第１の成長層２３の成長開始時点を０として数えた厚さ）３ｍｍ以上の部分であるのが好ましい。その理由は、結晶内の転位欠陥密度が概ね１×１０７ｃｍ－２かそれ未満となり、デバイス用基板として適切な品質となるためである。
　次に、上記製造方法で得られた自立基板３０の構成及び特徴を説明する。
　Ｎ極性側の半極性面を成長面としてＩＩＩ族窒化物半導体を厚膜成長させる本実施形態の製造方法によれば、成長の厚さが増すにしたがって、結晶性評価の指標の１つであるＸＲＣの半値幅がほとんど変化しないか、又は、ゆるやかに良好になる傾向を示す。本実施形態の自立基板３０には、当該傾向に起因した特徴が現れる。なお、当該傾向は、Ｇａ極性側の半極性面（ミラー指数（ｈｋｍｌ）で表され、ｌが０より大の半極性面）を成長面としてＩＩＩ族窒化物半導体を厚膜成長させる場合と異なる傾向である。
　まず、本実施形態の自立基板３０は、ＩＩＩ族窒化物半導体結晶で構成され、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面である。
　そして、以下の実施例で示すが、第１の成長層２３と第２の成長層２５とを含むバルク結晶の内の成長厚さ３ｍｍ以上の部分から得られた自立基板３０は、厚さを３００μｍ以上１０００μｍ以下にしても、第１及び第２の主面各々に対してＸ線をＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣの半値幅の差を５００ａｒｃｓｅｃ以下にできる。
　なお、第１及び第２の主面はいずれも、ｍ軸に平行に入射し測定したＸＲＣの半値幅は５００ａｒｃｓｅｃ以下と良好な数値を示す。
　また、以下の実施例で示すが、第１の成長層２３と第２の成長層２５とを含むバルク結晶の内の成長厚さ３ｍｍ以上の部分から得られた自立基板３０は、厚さを３００μｍ以上１０００μｍ以下にしても、第１及び第２の主面各々に対してＸ線をＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅の差を５００ａｒｃｓｅｃ以下にできる。
　なお、第１及び第２の主面はいずれも、ｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅は５００ａｒｃｓｅｃ以下と良好な数値を示す。
　このように、本実施形態の自立基板３０は、「ｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅」及び「ｍ軸に平行に入射し測定したＸＲＣの半値幅」の両方において、良好な数値を示す。
　なお、以下の実施例で示すが、Ｇａ極性側の半極性面を成長面としてＩＩＩ族窒化物半導体を厚膜成長させる場合、成長の厚さが増すにしたがって、結晶性評価の指標の１つであるＸＲＣの半値幅が悪くなる。特に、成長厚さ１ｍｍ以上の部分でこの傾向が顕著に表れ始め、成長厚さ３ｍｍ以上の部分では、著しく結晶性が悪くなり、上記ＸＲＣの半値幅の算出が困難な状態となる。この理由の１つとして、Ｇａ極性側の半極性面を成長面として成長させた場合、意図しない酸素原子の取り込み量が多くなり、結晶の格子定数が変化し、転位欠陥が増加することが考えられる。
　また、上述の通り、上記特徴的な製造方法で製造されたバルク結晶は、最大径が５０ｍｍ以上４インチ以下と大きい。このような大口径のバルク結晶から切り出すことで得られる本実施形態の自立基板３０も、最大径が５０ｍｍ以上４インチ以下と大口径となる。
＜＜実施例＞＞
＜第１の評価＞
　第１の評価では、上述した「ＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」のすべてを満たすことで、ＩＩＩ族窒化物半導体層の成長面の面方位をＮ極性側の面にできることを確認する。また、上述した「ＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」の中の少なくとも１つを満たさなかった場合、ＩＩＩ族窒化物半導体層の成長面の面方位がＧａ極性側の面になることを確認する。
　まず、主面の面方位がｍ面（（１０－１０）面）からａ面と平行になる方向に２°傾斜した面であるサファイア基板を用意した。サファイア基板の厚さは４３０μｍであり、直径は２インチであった。
　そして、用意したサファイア基板に対して、以下の条件で熱処理工程Ｓ２０を実施した。
　温度：１０００～１０５０℃
　圧力：１００ｔｏｒｒ
　キャリアガス：Ｈ２、Ｎ２
　熱処理時間：１０分または１５分
　キャリアガス供給量：１５ｓｌｍ
　なお、熱処理工程Ｓ２０の際に、２０ｓｌｍのＮＨ３を供給し、窒化処理を行った。
　その後、以下の条件で先流し工程Ｓ３０を行った。
　温度：８００～９３０℃
　圧力：１００ｔｏｒｒ
　トリメチルアルミニウム供給量、供給時間：９０ｓｃｃｍ、１０秒
　キャリアガス：Ｈ２、Ｎ２
　キャリアガス供給量：１５ｓｌｍ
　その後、以下の条件でバッファ層形成工程Ｓ４０を行い、ＡｌＮ層を形成した。
　成長方法：ＭＯＣＶＤ法
　成長温度：８００～９３０℃
　圧力：１００ｔｏｒｒ
　トリメチルアルミニウム供給量：９０ｓｃｃｍ
　ＮＨ３供給量：５ｓｌｍ
　キャリアガス：Ｈ２、Ｎ２
　キャリアガス供給量：１５ｓｌｍ
　その後、以下の条件で第１の成長工程Ｓ５０を行い、ＩＩＩ族窒化物半導体層を形成した。
　成長方法：ＭＯＣＶＤ法
　圧力：１００ｔｏｒｒ
　ＴＭＧａ供給量：５０～５００ｓｃｃｍ（連続変化）
　ＮＨ３供給量：５～１０ｓｌｍ（連続変化）
　キャリアガス：Ｈ２、Ｎ２
　キャリアガス供給量：１５ｓｌｍ
　成長速度：１０μｍ／ｈ以上
　なお、第１のサンプルの成長温度は９００℃±２５℃に制御し、第２のサンプルの成長温度は１０５０℃±２５℃に制御した。すなわち、第１のサンプルは、上述した「ＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」のすべてを満たすサンプルである。第２のサンプルは、上述した「ＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」の中の一部（第１の成長工程Ｓ５０における成長温度）を満たさないサンプルである。
　第１のサンプルのＩＩＩ族窒化物半導体層の成長面の面方位は、（－１－１２－４）面から－ａ面方向５．０°傾斜かつ、ｍ面と平行になる方向に８．５°以下傾斜した面であった。一方、第２のサンプルのＩＩＩ族窒化物半導体層の成長面の面方位は、（１１－２４）面からａ面方向５．０°傾斜かつ、ｍ面と平行になる方向に８．５°以下傾斜した面であった。すなわち、上述した「ＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」を満たすか否かにより、成長面の面方位がＧａ極性となるかＮ極性となるかを調整できることがわかる。
　図７に第１のサンプルにおける、（－１－１２－４）面、又は、（１１－２４）面のＸＲＤ極点測定結果を示す。回折ピークは極点の中心点から数度ずれた位置であることが確認できる。角度のずれを詳細に測定すると－ａ面方向５．０°かつ、ｍ面と並行になる方向に８．５°又は、ａ面方向５．０°かつ、ｍ面と並行になる方向に８．５°の位置であることが確認できる。
　なお、本発明者らは、上述した「ＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」の中のその他の一部を満たさない場合、また、全部を満たさない場合においても、成長面の面方位がＧａ極性となることを確認している。
＜第２の評価＞
　第２の評価では、上述した「ＩＩＩ族窒化物半導体層の成長面の面方位を調整するための複数の要素」を調整することで、ＩＩＩ族窒化物半導体層の成長面の面方位を調整できることを確認する。
　まず、主面の面方位が様々なサファイア基板を複数用意した。サファイア基板の厚さは４３０μｍであり、直径は２インチであった。
　そして、用意したサファイア基板各々に対して、以下の条件で熱処理工程Ｓ２０を行った。
　温度：１０００～１０５０℃
　圧力：２００ｔｏｒｒ
　熱処理時間：１０分
　キャリアガス：Ｈ２、Ｎ２
　キャリアガス供給量：１５ｓｌｍ
　なお、熱処理時の窒化処理の有無を異ならせたサンプルを作成した。具体的には、熱処理時に２０ｓｌｍのＮＨ３を供給し、窒化処理を行うサンプルと、熱処理時にＮＨ３を供給せず、窒化処理を行わないサンプルの両方を作成した。
　その後、以下の条件で先流し工程Ｓ３０を行った。
　温度：８８０～９３０℃
　圧力：１００ｔｏｒｒ
　トリメチルアルミニウム供給量、供給時間：９０ｓｃｃｍ、１０秒
　キャリアガス：Ｈ２、Ｎ２
　キャリアガス供給量：１５ｓｌｍ
　なお、先流し工程Ｓ３０を行うサンプルと、行わないサンプルの両方を作成した。
　その後、サファイア基板の主面（露出面）上に、以下の条件で、約１５０ｎｍの厚さのバッファ層（ＡｌＮバッファ層）を形成した。
　成長方法：ＭＯＣＶＤ法
　圧力：１００ｔｏｒｒ
　Ｖ／ＩＩＩ比：５１８４
　ＴＭＡｌ供給量：９０ｃｃｍ
　ＮＨ３供給量：５ｓｌｍ
　キャリアガス：Ｈ２、Ｎ２
　キャリアガス供給量：１５ｓｌｍ
　なお、成長温度は、サンプルごとに、７００℃以上１１１０℃以下の範囲で異ならせた。
　その後、バッファ層の上に、以下の条件で、約１５μｍの厚さのＩＩＩ族窒化物半導体層（ＧａＮ層）を形成した。
　成長方法：ＭＯＣＶＤ法
　成長温度：９００～１１００℃
　圧力：１００ｔｏｒｒ
　Ｖ／ＩＩＩ比：３２１
　ＴＭＧａ供給量：５０～５００ｃｃｍ（ランプアップ）
　ＮＨ３供給量：５～１０ｓｌｍ（ランプアップ）
　キャリアガス：Ｈ２、Ｎ２
　キャリアガス供給量：１５ｓｌｍ
　以上のようにして、サファイア基板と、バッファ層と、ＩＩＩ族窒化物半導体層とがこの順に積層したＩＩＩ族窒化物半導体基板１を製造した。
　表１乃至７に、「ＩＩＩ族窒化物半導体層の成長面の面方位を調整するための複数の要素」と、ＩＩＩ族窒化物半導体層の成長面の面方位との関係を示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
Figure JPOXMLDOC01-appb-T000005
Figure JPOXMLDOC01-appb-T000006
Figure JPOXMLDOC01-appb-T000007
　表中の「サファイア主面」の欄には、サファイア基板の主面の面方位が示されている。「昇温時の窒化処理」の欄には、熱処理工程Ｓ２０の際の昇温時の窒化処理の有無（「有り」または「無し」）が示されている。「トリメチルアルミニウム先流し工程の有無」の欄には、トリメチルアルミニウム先流し工程の有無（「有り」または「無し」）が示されている。「ＡｌＮバッファ成長温度」の欄には、バッファ層形成工程における成長温度が示されている。「ＧａＮ成長温度」の欄には、ＧａＮ層形成工程における成長温度が示されている。「ＩＩＩ族窒化物半導体層の成長面」の欄には、ＩＩＩ族窒化物半導体層の成長面の面方位が示されている。
　当該結果によれば、上述した「ＩＩＩ族窒化物半導体層の成長面の面方位を調整するための複数の要素」を調整することで、ＩＩＩ族窒化物半導体層の成長面の面方位を半極性かつＧａ極性の中で調整できることがわかる。そして、第１の評価の結果と第２の評価の結果とに基づけば、「ＩＩＩ族窒化物半導体層の成長面の面方位を、Ｎ極性側の面とするための複数の要素」のすべてを満たしたうえで、「ＩＩＩ族窒化物半導体層の成長面の面方位を調整するための複数の要素」を調整することで、ＩＩＩ族窒化物半導体層の成長面の面方位を、半極性かつＮ極性の中で調整できることがわかる。
＜第３の評価＞
　第３の評価では、ＸＲＣの半値幅で自立基板３０の結晶性を評価する。
「実施例１」
　まず、ＭＯＣＶＤ法で、ａ面方向に２°のオフ角を有するｍ面サファイア基板上に、バッファ層を介して、ＧａＮ層（第１の成長層２３）を形成した。第１の成長層２３の主面（露出面）は、Ｎ極性側の半極性面（｛－１－１２－４｝面（オフ角+α°））であった。また、第１の成長層２３の厚さは約１５μｍであった。
　その後、第１の成長層２３の上に、ＨＶＰＥ法でＧａＮ結晶を成長し、厚さ約１１ｍｍのＧａＮ層（第２の成長層２５）を形成した。その後、第１の成長層２３及び第２の成長層２５からなるバルク結晶の内の成長厚さ３ｍｍ以上の部分を成長方向に垂直にスライスし、複数枚の半極性基板を得た。
　そして、各々に対して、ＧａＮ（１１－２２）面回折ＸＲＣ測定を実施した。Ｘ線をｍ軸に平行に入射したパターンと、ｃ軸の投影軸に平行に入射したパターンの２パターンで測定を行った。
　図８に、ＧａＮ（１１－２２）面回折ＸＲＣ測定の結果を示す。図の横軸は成長膜厚（スライスして得られた半極性基板のバルク結晶からの切り出し位置）を示す。図の縦軸は、ＧａＮ（１１－２２）ＸＲＣ半値幅を表す。
　実施例１では、Ｘ線をｍ軸に平行に入射し測定したＸＲＣの半値幅、及び、Ｘ線をｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅いずれも、成長膜厚が増加するにつれてほとんど変化しないか、又は、ゆるやかに良好になる傾向がわかる。
　そして、成長膜厚３０００μｍ～１００００μｍの範囲で、ｍ軸に平行に入射し測定したＸＲＣの半値幅を、５００ａｒｃｓｅｃ以下、好ましくは３００ａｒｃｓｅｃ以下、さらに好ましくは２５０ａｒｃｓｅｃ以下に収められることがわかる。同様に、同範囲で、ｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅を、５００ａｒｃｓｅｃ以下、好ましくは３００ａｒｃｓｅｃ以下、さらに好ましくは２００ａｒｃｓｅｃ以下、さらに好ましくは１５０ａｒｃｓｅｃ以下に収められることがわかる。
　また、図より、バルク結晶の内の成長厚さ３ｍｍ以上の部分を成長方向に垂直にスライスして得られた厚さ３００μｍ以上１０００μｍ以下の半極性基板は、第１及び第２の主面（表面及び裏面）各々に対してＸ線をＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣの半値幅の差が５００ａｒｃｓｅｃ以下、好ましくは３００ａｒｃｓｅｃ以下、さらに好ましくは２５０ａｒｃｓｅｃ以下、さらに好ましくは１５０ａｒｃｓｅｃ以下になることがわかる。
　また、図より、バルク結晶の内の成長厚さ３ｍｍ以上の部分を成長方向に垂直にスライスして得られた厚さ３００μｍ以上１０００μｍ以下の半極性基板は、第１及び第２の主面（表面及び裏面）各々に対してＸ線をＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅の差が５００ａｒｃｓｅｃ以下、好ましくは３００ａｒｃｓｅｃ以下、さらに好ましくは２００ａｒｃｓｅｃ以下、さらに好ましくは１５０ａｒｃｓｅｃ以下、さらに好ましくは１００ａｒｃｓｅｃ以下になることがわかる。
　さらに、厚さを３００μｍ以上５００μｍ以下にすると、第１及び第２の主面（表面及び裏面）各々に対してＸ線をＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣの半値幅の差、及び、ｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅の差いずれも、２００ａｒｃｓｅｃ以下になることがわかる。
「比較例１」
　ＭＯＣＶＤ法で、ｊｕｓｔ ｍ面サファイア基板上に、バッファ層を介してＧａＮ層を形成した。ＧａＮ層の主面（露出面）は、Ｇａ極性側の半極性面（（１１－２２）面）であった。また、ＧａＮ層の厚さは約１μｍであった。
　そして、上記ＧａＮ層の上に、ＨＶＰＥ法で、厚さ約１５μｍのＧａＮ層を形成した。この時、Ｘ線をＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＧａＮ（１１－２２）ＸＲＣの半値幅は９５５ａｒｃｓｅｃであった。また、Ｘ線をＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＧａＮ（１１－２２）ＸＲＣの半値幅は４６１ａｒｃｓｅｃであった。
　更に、上記ＧａＮ層の上に、厚さ約１．５ｍｍのＧａＮ層を形成した。その後、ＭＯＣＶＤ法及びＨＶＰＥ法で得られたＧａＮ層からなるバルク結晶を研削研磨加工し、半極性基板を得た。
　ここで、図９に比較例１の半極性基板における、Ｘ線をＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＧａＮ（１１－２２）ＸＲＣの測定結果を示す。図１０に比較例１の半極性基板における、Ｘ線をＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＧａＮ（１１－２２）ＸＲＣの測定結果を示す。これらの図に示すように、いずれも、結晶軸が様々な方向を向き、マルチピークとなっている。すなわち、（１１－２２）面ＧａＮ層の結晶成長では、ＧａＮの層の膜厚が大きくなると、結晶の配向が崩れる傾向があることがわかる。また、このような結晶から切り出した基板について、第１及び第２の主面間のＸＲＣ半値幅の差は定義できないか、その差が実施例１よりも大きくなることがわかる。
＜第４の評価＞
　次に、本実施形態の製造方法により、半極性面を主面とし、最大径が５０ｍｍ以上４インチ以下と大口径の自立基板３０を得られることを確認する。
　まず、径がΦ４インチで、主面の面方位がｍ面のサファイア基板２１の上に、バッファ層２２を介して、ＭＯＣＶＤ法でＧａＮ層（第１の成長層２３）を形成したテンプレート２０を準備した。第１の成長層２３の主面の面方位は（－１－１２－３）、最大径はΦ４インチであった。
　次に、当該テンプレート基板２０をカーボンサセプターに固着した。具体的には、アルミナ系の接着剤を用いて、サファイア基板２１の裏面をカーボンサセプターの主面に貼りあわせた。
　次に、カーボンサセプターにテンプレート基板２０を固着させた状態で、第１の成長層２３の主面上にＨＶＰＥ法でＩＩＩ族窒化物半導体（ＧａＮ）を成長させた。これにより、単結晶のＩＩＩ族窒化物半導体で構成されたＧａＮ層（第２の成長層２５の一部）を形成した。成長条件は以下の通りである。
成長温度：１０４０℃
成長時間：１５時間
Ｖ／ＩＩＩ比：１０
成長膜厚：４．４ｍｍ
　次に、カーボンサセプター、テンプレート基板２０及び第２の成長層２５の一部を含む積層体を、ＨＶＰＥ装置から取り出し、室温まで冷却した。冷却後の積層体を観察すると、表面にクラックが存在した。また、上記積層体の外周沿いに多結晶のＩＩＩ族窒化物半導体が付着し、これらが互いに繋がって環状になり、その内部に上記積層体をホールドしていた。
　次に、多結晶のＩＩＩ族窒化物半導体を残した状態で、クラックが存在するＧａＮ層（第２の成長層２５の一部）の主面上にＨＶＰＥ法でＩＩＩ族窒化物半導体（ＧａＮ）を成長させた。これにより、単結晶のＩＩＩ族窒化物半導体で構成されたＧａＮ層（第２の成長層２５の他の一部）を形成した。成長条件は以下の通りである。
成長温度：１０４０℃
成長時間：１４時間
Ｖ／ＩＩＩ比：１０
成長膜厚：３．０ｍｍ（第２の成長層２５ののべ膜厚は７．４ｍｍ）
　第２の成長層２５の最大径はおよそΦ４インチであった。また、第２の成長層２５と、その外周沿いの多結晶のＩＩＩ族窒化物半導体とを含む面の最大径はおよそ１３０ｍｍであった。また、第２の成長層２５に割れは生じていなかった。
　次に、第２の成長層２５をスライスし、複数の自立基板３０を得た。自立基板３０には割れが生じておらず、最大径はおよそΦ４インチであった。
　以下、参考形態の例を付記する。
１．　ＩＩＩ族窒化物半導体結晶で構成され、厚さが３００μｍ以上１０００μｍ以下であり、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であり、前記第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣの半値幅の差が、５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
２．　１に記載のＩＩＩ族窒化物半導体基板において、
　前記第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣの半値幅の差が、３００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
３．　１又は２に記載のＩＩＩ族窒化物半導体基板において、
　前記第１及び第２の主面は、いずれも、Ｘ線をＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣの半値幅が５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
４．　１から３のいずれかに記載のＩＩＩ族窒化物半導体基板において、
　前記第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅の差が、５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
５．　４に記載のＩＩＩ族窒化物半導体基板において、
　前記第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅の差が、３００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
６．　４又は５に記載のＩＩＩ族窒化物半導体基板において、
　前記第１及び第２の主面は、いずれも、Ｘ線をＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅が５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
７．　サファイア基板を準備する基板準備工程と、
　前記基板準備工程の後、前記サファイア基板に対して熱処理を行う熱処理工程と、
　前記熱処理工程の後、前記サファイア基板上に金属含有ガスを供給する先流し工程と、
　前記先流し工程の後、前記サファイア基板上に、成長温度：８００℃以上９５０℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下の成長条件で、バッファ層を形成するバッファ層形成工程と、
　前記バッファ層形成工程の後、前記バッファ層の上に、ＭＯＣＶＤ法で、成長温度：８００℃以上１０２５℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下、成長速度：１０μｍ／ｈ以上の成長条件で、ＩＩＩ族窒化物半導体を成長させることで、第１の成長層を形成する第１の成長工程と、
　前記第１の成長工程の後、前記第１の成長層の上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させることで、第２の成長層を形成する第２の成長工程と、
を有するＩＩＩ族窒化物半導体基板の製造方法。
８．　７に記載のＩＩＩ族窒化物半導体基板の製造方法において、
　前記第１の成長層及び前記第２の成長層を含むバルク結晶から、ＩＩＩ族窒化物半導体基板を切り出す切出工程をさらに有するＩＩＩ族窒化物半導体基板の製造方法。
９．　８に記載のＩＩＩ族窒化物半導体基板の製造方法において、
　前記切出工程では、前記バルク結晶の内の成長厚さ３ｍｍ以上の部分から、前記ＩＩＩ族窒化物半導体基板を切り出すＩＩＩ族窒化物半導体基板の製造方法。
　この出願は、２０１７年３月２９日に出願された日本出願特願２０１７－０６４４８６号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (9)

  1. 　ＩＩＩ族窒化物半導体結晶で構成され、厚さが３００μｍ以上１０００μｍ以下であり、表裏の関係にある露出した第１及び第２の主面はいずれも半極性面であり、前記第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣ（X-ray Rocking Curve）の半値幅の差が、５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
  2. 　請求項１に記載のＩＩＩ族窒化物半導体基板において、
    　前記第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣの半値幅の差が、３００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
  3. 　請求項１又は２に記載のＩＩＩ族窒化物半導体基板において、
    　前記第１及び第２の主面は、いずれも、Ｘ線をＩＩＩ族窒化物半導体結晶のｍ軸に平行に入射し測定したＸＲＣの半値幅が５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
  4. 　請求項１から３のいずれか１項に記載のＩＩＩ族窒化物半導体基板において、
    　前記第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅の差が、５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
  5. 　請求項４に記載のＩＩＩ族窒化物半導体基板において、
    　前記第１及び第２の主面各々に対してＸ線を前記ＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅の差が、３００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
  6. 　請求項４又は５に記載のＩＩＩ族窒化物半導体基板において、
    　前記第１及び第２の主面は、いずれも、Ｘ線をＩＩＩ族窒化物半導体結晶のｃ軸の投影軸に平行に入射し測定したＸＲＣの半値幅が５００ａｒｃｓｅｃ以下であるＩＩＩ族窒化物半導体基板。
  7. 　サファイア基板を準備する基板準備工程と、
    　前記基板準備工程の後、前記サファイア基板に対して熱処理を行う熱処理工程と、
    　前記熱処理工程の後、前記サファイア基板上に金属含有ガスを供給する先流し工程と、
    　前記先流し工程の後、前記サファイア基板上に、成長温度：８００℃以上９５０℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下の成長条件で、バッファ層を形成するバッファ層形成工程と、
    　前記バッファ層形成工程の後、前記バッファ層の上に、ＭＯＣＶＤ（metal organic chemical vapor deposition）法で、成長温度：８００℃以上１０２５℃以下、圧力：３０ｔｏｒｒ以上２００ｔｏｒｒ以下、成長速度：１０μｍ／ｈ以上の成長条件で、ＩＩＩ族窒化物半導体を成長させることで、第１の成長層を形成する第１の成長工程と、
    　前記第１の成長工程の後、前記第１の成長層の上に、ＨＶＰＥ法でＩＩＩ族窒化物半導体を成長させることで、第２の成長層を形成する第２の成長工程と、
    を有するＩＩＩ族窒化物半導体基板の製造方法。
  8. 　請求項７に記載のＩＩＩ族窒化物半導体基板の製造方法において、
    　前記第１の成長層及び前記第２の成長層を含むバルク結晶から、ＩＩＩ族窒化物半導体基板を切り出す切出工程をさらに有するＩＩＩ族窒化物半導体基板の製造方法。
  9. 　請求項８に記載のＩＩＩ族窒化物半導体基板の製造方法において、
    　前記切出工程では、前記バルク結晶の内の成長厚さ３ｍｍ以上の部分から、前記ＩＩＩ族窒化物半導体基板を切り出すＩＩＩ族窒化物半導体基板の製造方法。
PCT/JP2018/010716 2017-03-29 2018-03-19 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 WO2018180672A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP18776229.9A EP3604632A4 (en) 2017-03-29 2018-03-19 III-NITRIDE SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING A III-NITRIDE SEMICONDUCTOR SUBSTRATE
CN201880021145.6A CN110462113A (zh) 2017-03-29 2018-03-19 Iii族氮化物半导体基板和iii族氮化物半导体基板的制造方法
KR1020197025830A KR102605845B1 (ko) 2017-03-29 2018-03-19 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
US16/497,842 US10947641B2 (en) 2017-03-29 2018-03-19 Group III nitride semiconductor substrate and method of manufacturing group III nitride semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-064486 2017-03-29
JP2017064486A JP7055595B2 (ja) 2017-03-29 2017-03-29 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Publications (1)

Publication Number Publication Date
WO2018180672A1 true WO2018180672A1 (ja) 2018-10-04

Family

ID=63675722

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/010716 WO2018180672A1 (ja) 2017-03-29 2018-03-19 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Country Status (7)

Country Link
US (1) US10947641B2 (ja)
EP (1) EP3604632A4 (ja)
JP (1) JP7055595B2 (ja)
KR (1) KR102605845B1 (ja)
CN (1) CN110462113A (ja)
TW (1) TWI755508B (ja)
WO (1) WO2018180672A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014196230A (ja) * 2013-03-08 2014-10-16 株式会社トクヤマ 窒化ガリウム結晶自立基板の製造方法
WO2015160903A1 (en) * 2014-04-16 2015-10-22 Yale University Nitrogen-polar semipolar gan layers and devices on sapphire substrates
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
JP2017030984A (ja) * 2015-07-29 2017-02-09 国立大学法人山口大学 半導体基板の製造方法
JP2017064486A (ja) 2017-01-13 2017-04-06 株式会社オリンピア 遊技機

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP2006193348A (ja) 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
KR101159995B1 (ko) * 2008-03-13 2012-06-25 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
WO2010110489A1 (ja) * 2009-03-27 2010-09-30 Ｄｏｗａホールディングス株式会社 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP2011026168A (ja) * 2009-07-24 2011-02-10 Furukawa Co Ltd 基板、積層体、積層体の製造方法、基板の製造方法
KR101669259B1 (ko) * 2009-09-28 2016-10-25 가부시키가이샤 도쿠야마 적층체의 제조방법
JP5995302B2 (ja) * 2011-07-05 2016-09-21 パナソニック株式会社 窒化物半導体発光素子の製造方法
US9214336B2 (en) 2012-09-27 2015-12-15 Toyoda Gosei Co., Ltd. Method for producing a group III nitride semiconductor
CN104246987B (zh) * 2013-03-29 2017-10-13 日本碍子株式会社 Iii族氮化物基板的处理方法及外延基板的制造方法
US9489955B2 (en) * 2014-01-30 2016-11-08 Qualcomm Incorporated Indicating frame parameter reusability for coding vectors
JP6743709B2 (ja) 2015-02-06 2020-08-19 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP6831276B2 (ja) * 2017-03-17 2021-02-17 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014196230A (ja) * 2013-03-08 2014-10-16 株式会社トクヤマ 窒化ガリウム結晶自立基板の製造方法
WO2015160903A1 (en) * 2014-04-16 2015-10-22 Yale University Nitrogen-polar semipolar gan layers and devices on sapphire substrates
JP2016012717A (ja) 2014-06-05 2016-01-21 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
JP2017030984A (ja) * 2015-07-29 2017-02-09 国立大学法人山口大学 半導体基板の製造方法
JP2017064486A (ja) 2017-01-13 2017-04-06 株式会社オリンピア 遊技機

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3604632A4

Also Published As

Publication number Publication date
JP7055595B2 (ja) 2022-04-18
KR102605845B1 (ko) 2023-11-23
US10947641B2 (en) 2021-03-16
CN110462113A (zh) 2019-11-15
TW201903183A (zh) 2019-01-16
EP3604632A4 (en) 2020-12-23
KR20190129854A (ko) 2019-11-20
JP2018168001A (ja) 2018-11-01
EP3604632A1 (en) 2020-02-05
US20200032418A1 (en) 2020-01-30
TWI755508B (zh) 2022-02-21

Similar Documents

Publication Publication Date Title
US7319064B2 (en) Nitride based semiconductor device and process for preparing the same
KR102464462B1 (ko) Ⅲ족 질화물 반도체 기판
CN110100304B (zh) Iii族氮化物半导体基板及iii族氮化物半导体基板的制造方法
KR102425366B1 (ko) Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법
WO2018180672A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7084123B2 (ja) Ｉｉｉ族窒化物半導体基板
JP6934802B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6894825B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
WO2020162346A1 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6865669B2 (ja) Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6982469B2 (ja) Ｉｉｉ族窒化物半導体基板及びｉｉｉ族窒化物半導体基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18776229

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197025830

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018776229

Country of ref document: EP

Effective date: 20191029