KR20100017917A - Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프 - Google Patents

Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프 Download PDF

Info

Publication number
KR20100017917A
KR20100017917A KR1020097026968A KR20097026968A KR20100017917A KR 20100017917 A KR20100017917 A KR 20100017917A KR 1020097026968 A KR1020097026968 A KR 1020097026968A KR 20097026968 A KR20097026968 A KR 20097026968A KR 20100017917 A KR20100017917 A KR 20100017917A
Authority
KR
South Korea
Prior art keywords
layer
iii nitride
nitride semiconductor
group iii
light emitting
Prior art date
Application number
KR1020097026968A
Other languages
English (en)
Other versions
KR101042417B1 (ko
Inventor
히로아끼 가지
히사유끼 미끼
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20100017917A publication Critical patent/KR20100017917A/ko
Application granted granted Critical
Publication of KR101042417B1 publication Critical patent/KR101042417B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 상에 배향 특성이 양호한 중간층이 형성되고, 그 위에 결정성이 양호한 III족 질화물 반도체가 구비되어 이루어지고, 우수한 발광 특성 및 생산성을 구비한 III족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프가 제공된다. 그러한 III족 질화물 반도체 발광 소자는, 기판(11) 상에 적어도 III족 질화물 화합물을 포함하는 중간층(12)이 적층되고, 상기 중간층(12) 상에 하지층(14a)을 구비하는 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)이 순차적으로 적층되어 이루어지는 III족 질화물 반도체 발광 소자이며, 중간층(12)의 결정 조직 중에는, 중간층(12)의 X선 로킹 커브를 피크 분리 방법에 의해, 반값폭이 720arcsec 이상으로 되는 브로드 성분과, 내로우 성분으로 분리한 경우의 브로드 성분에 대응하는 무배향 성분이 포함되고, 중간층(12)의 결정 조직에 있어서의 무배향 성분의 비율이, 중간층(12)의 면적비로 30% 이하로 되어 있다.
중간층, 하지층, 반도체층, 반도체 발광 소자, 반값폭, 전처리 공정, 브로드 성분, 내로우 성분, 스퍼터링 공정, 램프

Description

Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프 {Ⅲ NITRIDE SEMICONDUCTOR LIGHT EMITTING ELEMENT, METHOD FOR MANUFACTURING THE Ⅲ NITRIDE SEMICONDUCTOR LIGHT EMITTING ELEMENT, AND LAMP}
본 발명은 발광 다이오드(LED), 레이저 다이오드(LD), 전자 디바이스 등에 적절하게 사용되고, 화학식 AlaGabIncN(0≤a≤1, 0≤b≤1, 0≤c≤1, a+b+c=1)으로 표시되는 III족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프에 관한 것이다.
본원은 2007년 7월 4일에 일본에 출원된 일본 특허 출원 제2007-176099호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
III족 질화물 반도체는, 가시광에서부터 자외광 영역의 범위에 상당하는 에너지의 직접 천이형의 밴드 갭을 갖고, 발광 효율이 우수하다는 점으로부터, 발광 다이오드(LED)나 레이저 다이오드(LD) 등의 반도체 발광 소자로서 제품화되어, 각종 용도로 사용되고 있다. 또한, 전자 디바이스에 사용한 경우에서도, III족 질화물 반도체는 종래의 III-V족 화합물 반도체를 사용한 경우에 비하여 우수한 특성이 얻어지는 포텐셜을 갖고 있다.
종래, III족 질화물 반도체의 단결정 웨이퍼는 시판되고 있지 않으며, III족 질화물 반도체로서는, 상이한 재료의 단결정 웨이퍼 상에 결정을 성장시켜 얻는 방법이 일반적이다. 이러한 이종 기판과, 그 위에 에피택셜 성장시키는 III족 질화물 반도체 결정 사이에는, 큰 격자 부정합이 존재한다. 예를 들어, 사파이어(Al2O3) 기판 상에 질화갈륨(GaN)을 성장시킨 경우, 양자간에는 16%의 격자 부정합이 존재하고, SiC 기판 상에 질화갈륨을 성장시킨 경우에는, 양자간에 6%의 격자 부정합이 존재한다. 일반적으로, 상술한 바와 같은 큰 격자 부정합이 존재하는 경우, 기판 상에 결정을 직접 에피택셜 성장시키는 것이 곤란해지고, 또한 성장시킨 경우에도 결정성이 양호한 결정이 얻어지지 않는다고 하는 문제가 있다.
따라서, 유기 금속 화학 기상 성장(MOCVD)법에 의해, 사파이어 단결정 기판 혹은 SiC 단결정 기판 상에 III족 질화물 반도체 결정을 에피택셜 성장시킬 때, 우선 기판 상에 질화알루미늄(AlN)이나 질화알루미늄갈륨(AlGaN)을 포함하는 저온 버퍼층이라고 불리는 층을 적층하고, 그 위에 고온에서 III족 질화물 반도체 결정을 에피택셜 성장시키는 방법이 제안되어 있으며, 일반적으로 행하여지고 있다(예를 들어, 특허 문헌 1, 2).
그러나, 특허 문헌 1 및 2에 기재된 방법에서는, 기본적으로 기판과 그 위에 성장되는 III족 질화물 반도체 결정 사이가 격자 정합되어 있지 않기 때문에, 성장한 결정 내부에 표면을 향하여 신장하는 관통 전위라고 불리는 전위를 내포한 상태가 된다. 이로 인해, 결정에 왜곡이 발생하게 되어, 구조를 적정화하지 않으면 충 분한 발광 강도를 얻을 수 없고, 또한 생산성이 저하하게 되는 등의 문제가 있었다.
또한, 중간층(버퍼층)으로서 AlN 등의 층을 MOCVD 이외의 방법으로 기판 상에 성막하고, 그 위에 성막되는 층을 MOCVD법으로 성막하는 방법에 관하여, 예를 들어 고주파 스퍼터링으로 성막한 중간층 상에 MOCVD법에 의해 동일한 조성의 결정을 성장시키는 방법이 제안되어 있다(예를 들어, 특허 문헌 3). 그러나, 특허 문헌 3에 기재된 방법에서는, 기판 상에 안정하게 양호한 결정을 적층할 수 없다고 하는 문제가 있다.
따라서, 안정하게 양호한 결정을 얻기 위하여, 중간층을 성장시킨 후, 암모니아와 수소를 포함하는 혼합 가스 중에서 어닐링하는 방법(예를 들어, 특허 문헌 4)이나, 버퍼층을 400℃ 이상의 온도에서, DC 스퍼터링에 의해 성막하는 방법(예를 들어, 특허 문헌 5) 등이 제안되어 있다. 또한, 특허 문헌 4, 5에서는 기판에 사용하는 재료로서 사파이어, 실리콘, 탄화실리콘, 산화아연, 인화갈륨, 비화갈륨, 산화마그네슘, 산화망간, III족 질화물계 화합물 반도체 단결정 등을 들 수 있고, 이 중에서도 사파이어의 a면 기판이 가장 적합한 것이 기재되어 있다.
한편, 반도체층 상에 전극을 형성할 때에, 반도체층에 대한 전처리로서 Ar 가스를 사용하여 역 스퍼터링을 행하는 방법이 제안되어 있다(예를 들어, 특허 문헌 6). 특허 문헌 6에 기재된 방법에 따르면, III족 질화물 화합물 반도체층의 표면에 역 스퍼터링을 행함으로써, 반도체층과 전극 사이의 전기적 접촉 특성을 개선할 수 있다고 하는 것이다.
그러나, 상술한 어느 방법에 있어서도, 기판 상에 그대로 중간층을 적층한 후, III족 질화물 화합물 반도체를 에피택셜 성장시키는 방법이기 때문에, 기판과 III족 질화물 반도체 결정 사이가 격자 부정합으로 되어, 안정하게 양호한 결정을 얻을 수 없다고 하는 문제가 있었다.
[특허 문헌 1] 일본 특허 제3026087호 공보
[특허 문헌 2] 일본 특허 공개 평4-297023호 공보
[특허 문헌 3] 일본 특허 공고 평5-86646호 공보
[특허 문헌 4] 일본 특허 제3440873호 공보
[특허 문헌 5] 일본 특허 제3700492호 공보
[특허 문헌 6] 일본 특허 공개 평8-264478호 공보
기판 표면에 중간층을 성장시킬 때, 기판 표면이 세정된 상태가 아니면, 중간층을 기판에 대하여 수직한 결정으로서 성장시키는 것이 곤란하다. 이로 인해, 기판 상에 중간층을 성장시킬 때에는, 미리 기판 표면의 불순물 등을 제거해 둘 필요가 있다. 이로 인해, 예를 들어 상기 특허 문헌 6에 기재된 역 스퍼터링을 이용한 방법을 기판의 전처리에 적용함으로써, 기판 표면으로부터 불순물 등을 미리 제거하는 방법이 고려된다.
그러나, 상술한 바와 같은 역 스퍼터링 처리에 의해 기판 상의 불순물 등을 제거하는 경우, 기판에 파워를 지나치게 인가하면, 기판 표면이 손상을 받게 되어, 불순물 제거에 의한 효과가 얻어지지 않을 우려가 있다. 이러한 경우, 기판 상에 성장시키는 중간층이 배향되지 않아, 기판과 반도체층 사이가 격자 정합되지 않기 때문에, 기판 상에 양호한 결정성을 갖는 반도체층을 형성할 수 없다고 하는 문제가 발생한다.
기판 상에 중간층을 개재하여 형성되는 반도체층의 배향 특성은, 상기 중간층의 배향 특성에 의존한다. 이로 인해, 기판 상에 형성되는 중간층이 배향되어 있지 않으면, 그 위에 적층되는 반도체층도 배향되지 않는다. 따라서, 기판 표면에 있어서의 배향 성분이 적은 경우에는 반도체층의 결정성이 낮은 것이 되고, III족 질화물 반도체 발광 소자의 발광 특성이 저하한다고 하는 문제가 있다.
상술한 바와 같은 기판에 역 스퍼터링을 실시할 때의 문제점을 해결하기 위해서는, 역 스퍼터링 조건을 불순물 등을 제거하면서도 기판 표면에 대하여 손상을 주는 일이 없을 정도의 조건으로 할 필요가 있다. 그러나, 기판에의 파워의 실제 인가 상태 등의 각 조건은, 역 스퍼터링에 사용하는 제조 장치(챔버)마다 크게 달라, 역 스퍼터링 조건은 장치마다 그 때 그 때 관리할 필요가 있으므로, 제조 공정에 있어서의 조건 관리에 수고나 시간이 걸린다고 하는 문제가 있다.
한편, 종래부터 결정의 배향 특성을 평가하는 방법 중 하나로서, X선을 사용하여 측정하는 로킹 커브법이 있으며, 상술한 바와 같은 III족 질화물 반도체 발광 소자에 있어서도, 중간층이나 상기 중간층 상의 III족 질화물 반도체의 배향을 최적으로 제어하기 위한 지표로서 일반적으로 이용되고 있다. 그러나, 도 9의 그래프에 나타낸 바와 같이, 중간층의 (0002)면 X선 로킹 커브 반값폭과, 중간층 상에 형성되고 III족 질화물 반도체를 포함하는 하지층의 (0002)면 X선 로킹 커브 반값폭 사이에는 상관 관계가 존재하지 않는다. 이로 인해, 중간층의 배향을, 상기 중간층의 (0002)면의 X선 로킹 커브 반값폭을 사용하여 제어한 경우에도, 그 위에 형성되는 하지층(GaN층)의 결정성은 반드시 양호하게 되지는 않는다고 하는 문제가 있다.
여기서, 예를 들어, 중간층의 결정 조직에 있어서의 배향 성분의 부분만이면, X선 로킹 커브 반값폭으로 배향 특성을 평가하고, 제어하는 것이 가능하다. 그러나, 본 발명자들이 예의 실험한 결과, 중간층의 결정 조직에 있어서 무배향의 브로드 성분의 부분에 대해서는, X선 로킹 커브 반값폭을 사용한 배향 특성의 평가가 불가능하므로, 상술한 바와 같이 중간층과 하지층 사이에서 X선 로킹 커브 반값폭이 상관하지 않는 것으로 생각된다.
상술한 바와 같은 문제점으로부터, 기판 상에 형성되는 중간층의 결정 조직을 양호하게 배향시킴으로써, 중간층 상에 형성되는 III족 질화물 반도체의 결정성을 향상시키기 위하여, 기판 표면의 세정에 역 스퍼터링을 사용하고, 복수의 제조 장치를 사용하는 경우에도, 역 스퍼터링의 조건을 장치마다 적정하게 설정할 수 있도록 표준화하는 것이 절실히 요구되고 있었다.
본 발명은 상기 문제를 감안하여 이루어진 것이며, 기판 상에 배향 특성이 양호한 중간층이 형성되고, 그 위에 결정성이 양호한 III족 질화물 반도체가 구비되어 이루어지며, 우수한 발광 특성 및 생산성을 구비한 III족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 III족 질화물 반도체 발광 소자가 사용되어 이루어지는 램프를 제공하는 것을 목적으로 한다.
<과제를 해결하기 위한 수단>
본 발명자들은 상기 문제를 해결하기 위하여 예의 검토를 거듭하여, 기판과 중간층 사이, 및 중간층과 III족 질화물 반도체 사이의 배향 특성 및 결정 조직에 대한 관계를 조사하였다.
이 결과, 스퍼터링법에 의한 중간층의 성막 전에, 적정 조건의 역 스퍼터링으로 기판의 전처리를 행하여, 기판 표면으로부터 불순물 등을 제거함으로써, 중간층의 배향 특성을 적정하게 제어할 수 있고, 또한 그 위에 성장되는 III족 질화물 반도체 결정을 안정된 양호한 결정으로서 얻을 수 있는 것을 발견하였다. 또한, 기판 상에 성장시키는 중간층의 결정 조직에 있어서, 무배향의 성분인 브로드 성분의 비율을 일정 이하로 되도록 규정하고, 이 브로드 성분의 비율을 지표로 함으로써, 역 스퍼터링 조건을 제조 장치마다 적정하게 제어할 수 있는 것을 발견하였다.
도 7은, III족 질화물 반도체 발광 소자를 구성하고, 기판 표면에 형성되는 중간층의 결정 조직에 있어서의 무배향의 브로드 성분의 비율(%)과, 이 중간층 상에 형성되고, III족 질화물 반도체를 포함하는 하지층의 (0002)면 로킹 커브 반값폭의 관계를 나타낸 그래프이다. 도 7의 그래프에 나타낸 바와 같이, 중간층의 결정 조직에 있어서의 브로드 성분의 비율과, 중간층 상에 형성되는 하지층의 (0002)면 로킹 커브 반값폭은, 상관 관계가 있는 것이 명확해졌다.
이 결과, 본 발명자들은 기판 상에 형성되는 중간층에 있어서, 무배향의 성분인 브로드 성분의 비율이 일정 이하로 되도록 규정함으로써, 중간층 상에 형성되는 III족 질화물 반도체가 양호하게 배향되는 것을 발견하였다. 또한, 본 발명자들은 상기 브로드 성분의 비율을 지표로 함으로써, 역 스퍼터링 조건을 제조 장치마다 적정하게 제어하여 설정할 수 있는 것을 발견하고, 본 발명을 완성하였다.
즉, 본 발명은 이하에 관한 것이다.
[1] 기판 상에 적어도 III족 질화물 화합물을 포함하는 중간층이 적층되고, 상기 중간층 상에 하지층을 구비하는 n형 반도체층, 발광층 및 p형 반도체층이 순차적으로 적층되어 이루어지는 III족 질화물 반도체 발광 소자이며, 상기 중간층의 결정 조직 중에는, 상기 중간층의 X선 로킹 커브를 피크 분리 방법에 의해, 반값폭이 720arcsec 이상으로 되는 브로드(broad) 성분과, 내로우(narrow) 성분으로 분리한 경우의 상기 브로드 성분에 대응하는 무배향 성분이 포함되고, 상기 중간층의 결정 조직에 있어서의 상기 무배향 성분의 비율이, 상기 중간층의 면적비로 30% 이하로 되어 있는 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
[2] 상기 중간층 상에 적층되는, 상기 하지층의 (0002)면의 X선 로킹 커브 반값폭이 50arcsec 이하로 되어 있는 것을 특징으로 하는 [1]에 기재된 III족 질화물 반도체 발광 소자.
[3] 상기 기판이 사파이어 기판인 것을 특징으로 하는 [1] 또는 [2]에 기재된 III족 질화물 반도체 발광 소자.
[4] 상기 중간층이, 상기 사파이어 기판의 c면 상에 형성되어 있는 것을 특징으로 하는 [3]에 기재된 III족 질화물 반도체 발광 소자.
[5] 상기 중간층의 막 두께가 20 내지 40nm의 범위로 되어 있는 것을 특징으로 하는 [1] 내지 [4] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자.
[6] 상기 중간층이 Al을 함유하는 조성을 포함하는 것을 특징으로 하는 [1] 내지 [5] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자.
[7] 상기 중간층이 AlN을 포함하는 것을 특징으로 하는 [6]에 기재된 III족 질화물 반도체 발광 소자.
[8] 상기 하지층이 GaN계 화합물 반도체를 포함하는 것을 특징으로 하는 [1] 내지 [7] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자.
[9] 상기 하지층이 AlxGa1-xN(0≤x≤1)을 포함하는 것을 특징으로 하는 [8]에 기재된 III족 질화물 반도체 발광 소자.
[10] 기판 상에 적어도 III족 질화물 화합물을 포함하는 중간층을 적층하고, 상기 중간층 상에 하지층을 구비하는 n형 반도체층, 발광층 및 p형 반도체층을 순차적으로 적층하는 III족 질화물 반도체 발광 소자의 제조 방법이며, 상기 기판에 대하여 플라즈마 처리를 행하는 전처리 공정과, 상기 전처리 공정에 이어서, 상기 기판 상에 상기 중간층을 스퍼터링법에 의해 형성하는 스퍼터링 공정이 구비되어 있고, 상기 스퍼터링 공정은, 상기 중간층의 X선 로킹 커브를 피크 분리 방법을 이용하여 반값폭이 720arcsec 이상이며 상기 중간층의 결정 조직에 포함되는 무배향 성분에 대응하는 브로드 성분과, 내로우 성분으로 분리한 경우의 상기 중간층의 결정 조직에 있어서의 상기 무배향 성분의 비율을, 중간층의 면적비로 30% 이하로 하여 상기 중간층을 형성하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
[11] 상기 전처리 공정은, 질소 함유 가스를 챔버 내에 유통시켜 행하는 것을 특징으로 하는 [10]에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[12] 상기 전처리 공정은, 챔버 내에 유통시키는 상기 질소 함유 가스 중의 질소 가스의 비가 50% 이상인 것을 특징으로 하는 [11]에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[13] 상기 전처리 공정은, 챔버 내의 압력을 1Pa 이상으로 하여 행하는 것을 특징으로 하는 [10] 내지 [12] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[14] 상기 전처리 공정은, 처리 시간을 30초 이하로 하여 행하는 것을 특징으로 하는 [10] 내지 [13] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[15] 상기 전처리 공정은, 상기 기판의 온도를 25 내지 1000℃의 범위로 하여 행하는 것을 특징으로 하는 [10] 내지 [14] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[16] 상기 전처리 공정 및 상기 스퍼터링 공정을 동일한 챔버 내에서 행하는 것을 특징으로 하는 [10] 내지 [15] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[17] 상기 전처리 공정에 있어서의 플라즈마 처리가 역 스퍼터링인 것을 특징으로 하는 [10] 내지 [16] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[18] 상기 전처리 공정은, 고주파를 사용한 전원에 의해 플라즈마를 발생시킴으로써, 역 스퍼터링을 행하는 것을 특징으로 하는 [17]에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[19] 상기 전처리 공정은, 고주파를 사용한 전원에 의해 질소 플라즈마를 발생시킴으로써, 역 스퍼터링을 행하는 것을 포함하는 것을 특징으로 하는 [18]에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[20] 상기 전처리 공정은, 상기 기판에 대하여 0.1kW 이하의 고주파 파워를 인가하여 역 스퍼터링을 행하는 것을 특징으로 하는 [18] 또는 [19]에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[21] 상기 스퍼터링 공정은, 상기 중간층을 상기 기판 표면의 적어도 90%를 덮도록 형성하는 것을 특징으로 하는 [10] 내지 [20] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[22] 상기 스퍼터링 공정은, V족 원소를 함유하는 원료를 사용하는 것을 특징으로 하는 [10] 내지 [21] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[23] 상기 스퍼터링 공정은, 상기 중간층을 V족 원소를 함유하는 원료를 리액터 내에 유통시키는 리액티브 스퍼터링법에 의해 성막하는 것을 특징으로 하는 [10] 내지 [22] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[24] 상기 V족 원소가 질소인 것을 특징으로 하는 [22] 또는 [23]에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[25] 상기 V족 원소를 포함하는 원료로서 암모니아를 사용하는 것을 특징으로 하는 [22] 또는 [23]에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[26] 상기 스퍼터링 공정은, 상기 중간층을 RF 스퍼터링법에 의해 성막하는 것을 특징으로 하는 [10] 내지 [25] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[27] 상기 스퍼터링 공정은, 상기 중간층을 RF 스퍼터링법을 이용하여, 캐소드의 마그네트를 이동시키면서 성막하는 것을 특징으로 하는 [26]에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[28] 상기 스퍼터링 공정은, 상기 중간층을 상기 기판의 온도를 400 내지 800℃의 범위로 하여 형성하는 것을 특징으로 하는 [10] 내지 [27] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[29] 상기 하지층을 MOCVD법에 의해 상기 중간층 상에 성막하는 것을 특징으로 하는 [10] 내지 [28] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[30] 상기 하지층을 리액티브 스퍼터링법에 의해 상기 중간층 상에 성막하는 것을 특징으로 하는 [10] 내지 [28] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[31] 상기 기판의 온도를 300 내지 1200℃로 하여, 상기 하지층을 형성하는 것을 특징으로 하는 [10] 내지 [30] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자의 제조 방법.
[32] 상기 [10] 내지 [31] 중 어느 하나에 기재된 제조 방법으로 얻어지는 III족 질화물 반도체 발광 소자.
[33] 상기 [1] 내지 [9] 또는 [32] 중 어느 하나에 기재된 III족 질화물 반도체 발광 소자가 사용되어 이루어지는 램프.
<발명의 효과>
본 발명의 III족 질화물 반도체 발광 소자에 따르면, 기판 상에 적층된 중간층의 결정 조직에 있어서, 중간층의 X선 로킹 커브를 피크 분리 방법에 의해, 반값폭이 720arcsec 이상으로 되는 브로드 성분과, 내로우 성분으로 분리한 경우의 브로드 성분에 대응하는 무배향 성분이 포함되고, 이러한 무배향 성분의 비율이, 상기 중간층의 면적비로 30% 이하로 되어 있음으로써, 중간층이 균일성이 높은 결정 조직으로 되고, 양호한 배향 특성을 갖는 층이 된다. 이에 의해, 기판과, 중간층 상에 성장되는 III족 질화물 반도체 사이에 격자 부정합이 발생하는 일이 없으므로, III족 질화물 반도체의 균일성이 높아짐과 함께 양호한 배향이 얻어진다. 따라서, 우수한 발광 특성을 구비한 III족 질화물 반도체 발광 소자가 얻어진다.
또한, 본 발명의 III족 질화물 반도체 발광 소자의 제조 방법에 따르면, 기판에 대하여 플라즈마 처리를 행하는 전처리 공정과, 상기 전처리 공정에 이어서 기판 상에 중간층을 스퍼터링법에 의해 형성하는 스퍼터링 공정이 구비되어 있고, 상기 스퍼터링 공정은, 중간층의 X선 로킹 커브를 피크 분리 방법을 이용하여, 반값폭이 720arcsec 이상이며 중간층의 결정 조직에 포함되는 무배향 성분에 대응하는 브로드 성분과, 내로우 성분으로 분리한 경우의 중간층의 결정 조직에 있어서의 무배향 성분의 비율을 면적비로 30% 이하로 하여 중간층을 형성하는 방법이므로, 기판 상의 불순물 등이 확실하게 제거되어, 균일성이 높은 결정 조직 및 양호한 배향 특성을 갖는 중간층을 성장시킬 수 있다. 이에 의해, 기판과, 중간층 상에 성장되는 III족 질화물 반도체 사이에 격자 부정합이 발생하는 일이 없으므로, 양호하게 배향된 III족 질화물 반도체를 형성하는 것이 가능해진다.
또한, 전처리 공정에 있어서의 각 조건을 규정하고, 또한 중간층의 결정 조직에 있어서의 브로드 성분의 비율을 지표로 하여, 상기 중간층의 배향 특성 및 하지층의 결정성을 제어하는 방법이므로, 사용하는 스퍼터링 장치의 성능에 의존하지 않고, 각 제조 조건을 정확하게 설정하는 것이 가능해진다.
따라서, 발광 특성이 우수한 III족 질화물 반도체 발광 소자를 높은 생산 효율로 제조하는 것이 가능해진다.
또한, 본 발명의 램프는, 상기 본 발명의 III족 질화물 반도체 발광 소자, 또는 상기 본 발명의 제조 방법으로 얻어지는 III족 질화물 반도체 발광 소자가 사용되어 이루어지는 것이므로, 우수한 발광 특성이 얻어진다.
도 1은, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로서, 적층 반도체의 단면 구조를 도시하는 개략도.
도 2는, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로서, 평면 구조를 도시하는 개략도.
도 3은, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로서, 단면 구조를 도시하는 개략도.
도 4는, 본 발명에 관한 III족 질화물 반도체 발광 소자를 사용하여 구성한 램프를 모식적으로 설명하는 개략도.
도 5는, 본 발명에 관한 III족 질화물 반도체 발광 소자의 제조 방법의 일례를 모식적으로 설명하는 도면으로서, 챔버 내에 타깃이 구비된 스퍼터링 장치의 구조를 도시하는 개략도.
도 6은, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로서, 중간층의 결정 조직의 배향 상태를 도시하는 도면.
도 7은, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로서, 중간층에 있어서의 브로드 성분의 비율에 대한 하지층의 (0002)면 X선 로킹 커브 반값폭의 변화를 나타내는 그래프.
도 8a는, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로서, 피크 분리를 행하기 전의 중간층의 X선 로킹 커브를 나타내는 파형이며, 브로드 성분이 적은 피크를 나타내는 도면.
도 8b는, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로서, 피크 분리를 행하기 전의 중간층의 X선 로킹 커브를 나타내는 파형이며, 대부분이 브로드 성분으로 되어 있는 피크를 나타내는 도면.
도 8c는, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로서, 피크 분리를 행하기 전의 중간층의 X선 로킹 커브를 나타 내는 파형이며, 브로드 성분이 언뜻 적기는 하지만, 피크 성분이 좁고 적기 때문에 브로드 성분의 비율이 많게 되어 있는 피크를 나타내는 도면.
도 8d는, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 모식적으로 설명하는 도면으로서, 피크 분리를 행하기 전의 중간층의 X선 로킹 커브를 나타내는 파형이며, 브로드 성분이 많은 피크를 나타내는 도면.
도 9는, 종래의 III족 질화물 반도체 발광 소자를 설명하기 위한 모식도로서, 중간층의 (0002)면 X선 로킹 커브 반값폭과 하지층의 (0002)면 X선 로킹 커브의 관계를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1: III족 질화물 반도체 발광 소자
10: 적층 반도체
11: 기판
11a: 표면(기판)
12: 중간층
12b: 내로우 성분(배향 성분)
12c: 브로드 성분(무배향 성분)
14: n형 반도체층
14a: 하지층
15: 발광층
16: p형 반도체층
16a: p형 피복층
16b: p형 콘택트층
2: 램프
40: 스퍼터링 장치
41: 챔버
42: 마그네트
47: 타깃
48: 전원
<발명을 실시하기 위한 최선의 형태>
이하에, 본 발명에 관한 III족 질화물 반도체 및 그의 제조 방법, 및 III족 질화물 반도체가 사용되어 이루어지는 램프의 일 실시 형태에 대하여, 도 1 내지 8(도 9도 참조)을 적절하게 참조하면서 설명한다.
[III족 질화물 반도체 발광 소자]
본 실시 형태의 III족 질화물 반도체 발광 소자(이하, 발광 소자라고 약칭하기도 함)(1)는, 기판(11) 상에 적어도 III족 질화물 화합물을 포함하는 중간층(12)이 적층되고, 상기 중간층(12) 상에 하지층(14a)을 구비하는 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)이 순차적으로 적층되어 이루어지고, 또한 중간층(12)의 결정 조직 중에는 중간층(12)의 X선 로킹 커브를 피크 분리 방법에 의해, 반값폭이 720arcsec 이상으로 되는 브로드 성분과, 내로우 성분으로 분리한 경우의 브로드 성분에 대응하는 무배향 성분이 포함되고, 중간층(12)의 결정 조직에 있어 서의 브로드 성분(무배향 성분: 도 6의 도면 부호 12c 참조)의 비율이, 중간층(12)의 면적비로 30% 이하로 되어, 개략적으로 구성되어 있다(도 1 및 도 2 참조).
<발광 소자의 적층 구조>
도 1은, 본 발명에 관한 III족 질화물 반도체 발광 소자의 일례를 상세하게 설명하기 위한 모식도로서, 기판 상에 III족 질화물 반도체가 형성된 적층 반도체의 일례를 도시하는 개략 단면도이다. 도 1에 도시하는 적층 반도체(10)는, 기판(11) 상에 III족 질화물 화합물을 포함하는 중간층(12)이 적층되고, 상기 중간층(12) 상에 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)이 순차적으로 적층되어 이루어지는 반도체층(20)이 형성되어 있다.
또한, 도 2 및 도 3은, 도 1에 도시하는 적층 반도체(10)를 사용하여 발광 소자(1)를 구성한 예를 도시하는 개략도로서, 도 2는 평면도, 도 3는 단면도이다. 본 실시 형태의 발광 소자(1)는, 적층 반도체(10)의 p형 반도체층(16) 상에 투광성 정극(17)이 적층되고, 그 위에 정극 본딩 패드(18)가 형성됨과 함께, n형 반도체층(14)의 n형 콘택트층(14b)에 형성된 노출 영역(14d)에 부극(19)이 적층된다.
또한, 본 실시 형태의 중간층(12)은, 상술한 바와 같이 결정 조직에 있어서의 브로드 성분의 비율이, 표면(12a)에 있어서의 면적비로 30% 이하로 되어 있다.
이하, 본 실시 형태의 III족 질화물 반도체 발광 소자의 적층 구조에 대하여 상세하게 설명한다.
『기판』
본 실시 형태에 있어서, 기판(11)에 사용할 수 있는 재료로서는, III족 질화 물 반도체 결정이 표면에 에피택셜 성장되는 기판 재료이면 특별히 한정되지 않고, 각종 재료를 선택하여 사용할 수 있다. 예를 들어, 사파이어, SiC, 실리콘, 산화아연, 산화마그네슘, 산화망간, 산화지르코늄, 산화망간아연철, 산화마그네슘알루미늄, 붕화지르코늄, 산화갈륨, 산화인듐, 산화리튬갈륨, 산화리튬알루미늄, 산화네오디뮴갈륨, 산화란타늄스트론튬알루미늄탄탈, 산화스트론튬티타늄, 산화티타늄, 하프늄, 텅스텐, 몰리브덴 등을 들 수 있다. 이 중에서도 사파이어, SiC 등의 육방정 구조를 갖는 재료를 기판에 사용하는 것이 결정성이 양호한 III족 질화물 반도체를 적층할 수 있는 점에서 바람직하다.
또한, 기판의 크기로서는, 통상은 직경 2인치 정도의 것이 사용되지만, 본 발명의 III족 질화물 반도체에서는 직경 4 내지 6인치의 기판을 사용하는 것도 가능하다.
또한, 기판(11)의 표면(11a)은, 중간층(12)을 성장시키기 전에 미리 세정 처리를 실시하여 불순물 등을 제거해 두는 것이 바람직하고, 특히 상세한 것을 후술하는 본 발명의 제조 방법에 구비된 전처리 공정에 있어서, 플라즈마 처리에 의해 세정 처리하는 것이 바람직하다.
기판(11)의 표면(11a)으로부터 불순물 등을 미리 제거해 둠으로써, 그 위에 성장시키는 중간층(12)이 균일성이 높은 결정 조직을 갖고, 또한 양호한 배향성을 갖는 층이 된다.
또한, 암모니아를 사용하지 않고 중간층을 성막함과 함께, 암모니아를 사용하는 방법으로 후술하는 n형 반도체층을 구성하는 하지층을 성막함으로써, 상기 기 판 재료 중, 고온에서 암모니아에 접촉함으로써 화학적인 변성을 야기하는 것이 알려져 있는 산화물 기판이나 금속 기판 등을 사용한 경우에는, 본 실시 형태의 중간층이 코팅층으로서 작용하므로, 기판의 화학적인 변질을 방지하는 점에서 효과적이다. 또한, 일반적으로 스퍼터링법은 기판의 온도를 낮게 억제하는 것이 가능하므로, 고온에서 분해하게 되는 성질을 갖는 재료를 포함하는 기판을 사용한 경우에도, 기판(11)에 손상을 주지 않고 기판 상에의 각 층의 성막이 가능하다.
『중간층』
본 실시 형태의 적층 반도체(10)는, 기판(11) 상에 금속 원료와 V족 원소를 포함한 가스가 플라즈마로 활성화되어 반응함으로써, III족 질화물 화합물을 포함하는 중간층(12)이 성막되어 있다. 본 실시 형태와 같은 플라즈마화한 금속 원료를 사용한 방법으로 성막된 막은, 배향이 얻어지기 쉽다고 하는 작용이 있다.
이러한 중간층을 이루는 III족 질화물 화합물의 결정은, 육방정계의 결정 조직을 갖고, 성막 조건을 조절함으로써 단결정막으로 할 수 있다.
「결정 조직」
중간층(12)은, 단결정 구조인 것이 버퍼 기능면에서 바람직하다. III족 질화물 반도체의 결정은 육방정계의 결정을 갖고, 육각 기둥을 기본으로 한 조직을 형성한다. III족 질화물 반도체의 결정은, 성막시의 플라즈마화의 조건을 제어함으로써, 면내 방향으로도 성장한 결정을 성막하는 것이 가능해진다. 이러한 단결정 구조를 갖는 중간층(12)을 기판(11) 상에 성막한 경우, 중간층(12)의 버퍼 기능이 유효하게 작용하기 때문에, 그 위에 성막되는 III족 질화물 반도체는 양호한 배 향성 및 결정성을 갖는 결정막이 된다.
(브로드 성분)
본 실시 형태의 중간층(12)은, 그 결정 조직에 있어서, 브로드 성분의 비율이, 표면(12a)에 있어서의 면적비로 30% 이하로 되어 있다. 여기서, 본 발명에서 설명하는 브로드 성분이란, 상세한 것을 후술하지만, 결정 조직에 있어서의 무배향 성분에 대응하는 성분을 말한다.
본 실시 형태의 중간층(12)과 같이, 육각 기둥의 집합체로 이루어지는 결정 구조를 갖는 막은, 도 6의 모식도에 도시한 바와 같이, 기판(11)에 대하여 수직한 결정으로서 배향되어 있는 영역의 내로우 성분(배향 성분)(12b)과, 기판(11)에 대하여 결정이 수직으로 되어 있지 않고, 대략 무배향으로 되어 있는 영역의 브로드 성분(무배향 성분)(12c)이 존재한다.
상술한 바와 같이, 중간층(12) 상에 성막되는 하지층(14a), 나아가서는 반도체층(20)의 배향 특성은, 중간층(12)의 배향 특성에 의존한다. 이로 인해, 중간층(12)이 양호하게 배향되어 있는 정도, 즉 중간층(12)에 있어서의 브로드 성분(12c)의 비율이 배향 성분(12b)에 비하여 낮을수록, 하지층(14a)이 양호하게 배향된다. 이에 의해, 또한 하지층(14a) 상에 성막되는 n형 콘택트층(14b), n형 피복층(14c), 발광층(15) 및 p형 반도체층(16)의 각 층의 결정성이 향상되므로, 발광 특성이 우수한 발광 소자(1)로 할 수 있다.
(브로드 성분의 해석 방법)
이하에, 중간층(12)의 결정 조직에 있어서의 브로드 성분(12c)의 측정 및 해 석을 행하는 방법의 일례에 대하여 설명한다.
우선, 중간층(12)의 결정 조직의 X선 로킹 커브(XRC)를, CuKα선 X선 발생원으로서, 포물선 미러와 2결정을 사용하여 발산각이 0.01°로 된 입사광을 사용하여 측정한다. 계속해서, 얻어진 X선 로킹 커브의 데이터를 일반적인 데이터 해석 소프트를 사용하여 피크 분리 해석을 행한다. 본 실시 형태에서는, 데이터 해석 소프트로서 「Peak Fit(등록 상표): Seasolve사제」를 사용한 예를, 도 8a 내지 도 8d를 사용함과 함께, 「Peak Fit(등록 상표) 사용자 메뉴얼: Seasolve사 간행」도 적절하게 참조하면서 설명한다(특히, 상기 사용자 메뉴얼의 Fig.1-1 내지 1-3, 1-14 내지 1-16, 2-1 내지 2-7, 6-7 내지 6-9, 7-11 참조).
여기서, 도 8a 내지 도 8d는, 피크 분리를 행하기 전의 중간층(12)의 X선 로킹 커브를 나타내는 파형으로서, 도 8a는 브로드 성분이 적은 피크이고, 도 8b는 대부분이 브로드 성분으로 되어 있는 피크이고, 도 8c는 브로드 성분이 언뜻 적기는 하지만, 피크 성분이 좁고 적기 때문에 브로드 성분의 비율이 많게 되어 있는 피크이고, 도 8d는 브로드 성분이 많은 피크를 나타낸다.
우선, 상술한 방법으로 얻어진 X선 로킹 커브의 데이터를 컴퓨터에 읽어들인 후, 상기 「Peak Fit(등록 상표)」에 있어서의 피팅 프로그램인 「AutoFit Peaks I」을 기동한다.
계속해서, 상기 중간층의 X선 로킹 커브의 데이터를 기초로, 상기 「AutoFit Peaks I」을 사용하여 해석 파형을 생성한다.
계속해서, 상기 「AutoFit Peaks I」에 의해 얻어진 해석 파형으로부터 피크 분리 처리를 행하고, 브로드 성분(무배향 성분)의 피크 파형과, 샤프한 내로우 성분(배향 성분)의 피크 파형으로 분리한다.
계속해서, 이들 브로드 성분 및 배향 성분의 강도 및 폭을 적절하게 조정한 후, 피크 파형의 피크 피트(피팅) 처리를 행한다. 이 때, 피팅 함수로서, 하기 수학식 1에 나타낸 바와 같은 「Gaussian-Lorentzian Sum(Amplitude)」을 사용한다(상기 사용자 메뉴얼: Fig.7-11 참조).
Figure 112009079983874-PCT00001
상기 수학식 1 중, a0=Amplitude(피크 강도에 관한 파라미터), a1=center(피크의 중심 위치에 관한 파라미터), a2=width(>0)(피크폭에 관한 파라미터), a3=shape(≥0, ≤1)(피크 형상에 관한 파라미터)이며, 또한 Fit Time Index=2.9이다.
여기서, 피크 피트 처리는, R2의 변화가 보이지 않게 될 때까지 행한다. 이러한 피크 피트 처리를 행함으로써, 브로드(무배향) 성분의 피크와 샤프한 배향 성분이 피팅된 파형이 생성됨과 함께, 중간층(12)의 표면(12a)에 있어서의 각 성분의 면적이 산출된다. 그리고, 중간층(12)의 표면(12a)에 있어서, 상기 브로드 성분이 차지하는 비율을 산출함으로써, 중간층(12)의 결정 조직에 있어서의 브로드 성분(12c)의 면적비를 산출할 수 있다.
본 실시 형태의 발광 소자(1)에 구비되는 중간층(12)은, 상기 중간층(12)의 결정 조직에 있어서, 상기 수순으로 해석 가능한 브로드 성분(무배향 성분)(12c)의 면적비를 30% 이하로서 규정함으로써, 양호하게 배향된 (0002)면이 얻어진다. 이에 의해, 중간층(12) 상에 형성되는 하지층(14a)이나, 또한 그 위에 형성되는 III족 질화물 반도체를 포함하는 각 층은, 결정성이 매우 우수한 것이 된다.
(X선 로킹 커브 반값폭)
본 실시 형태의 중간층(12)은, (0002)면의 X선 로킹 커브(XRC) 반값폭이 0.1 내지 0.2(360 내지 720arcsec) 정도로 되어 있는 것이 바람직하다. XRC 반값폭이 상기 범위이면, 중간층(12)이 브로드 성분(12c)이 낮은 비율로 억제된 결정 조직으로 형성되어 있는 것으로 판단할 수 있다.
여기서, 일반적으로 중간층의 XRC 반값폭이 0.2(720arcsec)를 다소 초과하는 수치라도, AlN을 포함하는 중간층의 XRC 반값폭으로서 단독으로 본 경우, 결코 지나치게 큰 특성이 아니다. 그러나, 본 발명자들은 III족 질화물 반도체를 포함하는 하지층의 배향 특성은, 중간층의 XRC 반값폭에는 좌우되지 않고, 상기 중간층의 브로드 성분의 비율에 의존하는 것을 발견하였다. 본 발명의 발광 소자(1)에서는, 중간층(12)의 결정 조직에 있어서의 브로드 성분의 비율을 상술한 바와 같이 규정함으로써, 후술하는 하지층의 배향 특성이 양호하게 되어 있다.
「막 두께」
중간층(12)의 막 두께는, 20 내지 40nm의 범위로 되어 있는 것이 바람직하다. 중간층(12)의 막 두께를 이 범위로 함으로써 양호한 결정성을 갖고, 또한 중간층(12) 상에 III족 질화물 반도체를 포함하는 각 층을 성막할 때에, 코팅층으로서 유효하게 기능하는 중간층(12)이 얻어진다. 중간층(12)의 막 두께가 20nm 미만이면, 상술한 코팅층으로서의 기능이 충분하지 않게 될 우려가 있다. 또한, 40nm를 초과하는 막 두께로 중간층(12)을 형성한 경우, 코팅층으로서의 기능에는 변화가 없음에도 불구하고 성막 처리 시간이 길어져, 생산성이 저하될 우려가 있다.
또한, 중간층(12)은, 기판(11)의 표면(11a) 중 적어도 90%를 덮도록 형성되어 있는 것이 코팅층으로서의 기능상 바람직하다.
「조성」
중간층(12)을 구성하는 재료로서는, 화학식 AlGaInN으로 표시되는 III족 질화물 반도체이면, 어떠한 재료라도 사용할 수 있다. 또한, V족으로서, As나 P가 함유되는 구성으로 하여도 된다.
또한, 중간층(12)은 Al을 포함한 조성으로 하는 것이 바람직하고, 그 중에서도 GaAlN으로 하는 것이 바람직하며, 이 때, Al의 조성이 50% 이상으로 되어 있는 것이 바람직하다. 또한, 중간층(12)은 AlN을 포함하는 구성으로 함으로써, 효율적으로 육각 기둥 집합체로 할 수 있으므로 보다 바람직하다.
또한, 중간층(12)을 구성하는 재료로서는, III족 질화물 반도체와 동일한 결정 조직을 갖는 것이면 어떠한 재료라도 사용할 수 있지만, 격자의 길이가 후술하는 하지층을 구성하는 III족 질화물 반도체에 가까운 것이 바람직하고, 특히 주기 율표의 IIIa족 원소의 질화물이 적합하다.
『반도체층』
도 1에 도시한 바와 같이, 본 실시 형태의 적층 반도체(10)는, 기판(11) 상에 상술한 바와 같은 중간층(12)을 개재하여, III족 질화물계 반도체를 포함하고, n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)으로 구성되는 반도체층(20)이 적층되어 이루어진다. 또한, 도시한 예의 적층 반도체(10)는, n형 반도체층(14)에 구비된 하지층(14a)이 중간층(12) 상에 적층되어 있다.
III족 질화물 반도체로서는, 예를 들어 화학식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1이고, 또한 X+Y+Z=1. 기호 M은 질소(N)와는 다른 V족 원소를 나타내고, 0≤A<1임)로 표시되는 질화갈륨계 화합물 반도체가 다수 알려져 있고, 본 발명에 있어서도 그들 주지의 질화갈륨계 화합물 반도체를 포함시켜 화학식 AlXGaYInZN1-AMA(0≤X≤1, 0≤Y≤1, 0≤Z≤1이고, 또한 X+Y+Z=1. 기호 M은 질소(N)와는 다른 V족 원소를 나타내고, 0≤A<1임)로 표시되는 질화갈륨계 화합물 반도체를 아무런 제한없이 사용할 수 있다.
질화갈륨계 화합물 반도체는, Al, Ga 및 In 이외에 다른 III족 원소를 함유할 수 있고, 필요에 따라서 Ge, Si, Mg, Ca, Zn, Be, P 및 As 등의 원소를 함유할 수도 있다. 또한, 의도적으로 첨가한 원소에 한하지 않고, 성막 조건 등에 의존하여 필연적으로 포함되는 불순물, 및 원료, 반응관 재질에 포함되는 미량 불순물을 포함하는 경우도 있다.
「n형 반도체층」
n형 반도체층(14)은, 통상, 상기 중간층(12) 상에 적층되고, 하지층(14a), n형 콘택트층(14b) 및 n형 피복층(14c)으로 구성된다. 또한, n형 콘택트층은 하지층 및/또는 n형 피복층을 겸하는 것이 가능하지만, 하지층이 n형 콘택트층 및 n형 피복층을 겸하는 것도 가능하다.
{하지층}
본 실시 형태의 하지층(14a)은 III족 질화물 반도체를 포함하고, 본 실시 형태에서는 종래 공지된 MOCVD법에 의해 중간층(12) 상에 적층하여 성막된다.
하지층(14a)의 재료로서는, 반드시 기판(11) 상에 성막된 중간층(12)과 동일할 필요는 없으며, 다른 재료를 사용하여도 상관없지만, AlxGa1-xN층(0≤x≤1, 바람직하게는 0≤x≤0.5, 더욱 바람직하게는 0≤x≤0.1)으로 구성되는 것이 바람직하다.
(X선 로킹 커브 반값폭)
본 실시 형태의 하지층(14a)은, (0002)면의 로킹 커브 반값폭이 50arcsec 이하로 되어 있는 것이 바람직하다.
상술한 바와 같이, 중간층(12)의 결정 조직에 있어서, 무배향의 브로드 성분(12c)의 비율(%)과, 중간층(12) 상에 형성되는 하지층(14a)의 (0002)면 로킹 커브 반값폭의 관계는, 도 7의 그래프에 나타낸 바와 같이, 상관 관계가 있는 것이 명확해졌다. 이로 인해, 우선 기판(11)의 표면(11a)으로부터 불순물 등이 확실하 게 제거됨으로써, 브로드 성분(12c)의 비율이 낮고, 양호하게 배향된 중간층(12)을 성막하는 것이 가능해진다.
본 실시 형태의 하지층(14a)이 적층되는 중간층(12)은, 결정 조직에 있어서의 브로드 성분의 비율이, 중간층(12)의 표면(12a)에 있어서의 면적비로 30% 이하로 되어 있다. 이러한 양호한 배향 특성을 갖는 중간층(12) 상에 형성되는 하지층(14a)은, 양호하게 배향된 층으로서 성장하므로, 또한 그 위에 성장되고, III족 질화물 반도체의 각 층을 포함하는 반도체층(20)은, 결정성이 매우 우수한 것이 된다.
기판 상에 III족 질화물 반도체를 포함하는 각 층을 성막하는 경우, 예를 들어 사파이어를 포함하는 기판의 (0001)C면 상에 스퍼터링법으로 III족 질화물 반도체의 단결정을 직접 형성하는 것은, 상술한 바와 같이 기판과 III족 질화물 반도체의 격자 정수의 차이로부터 곤란하다. 따라서, 본 발명에서는, 우선 전처리가 실시된 기판(11) 상에 중간층(12)을 형성하고, 그 위에 단결정의 III족 질화물 반도체를 포함하는 하지층(14a)을 미리 형성한다. 단결정의 하지층(14a) 상에는, 결정성이 양호한 III족 질화물 반도체의 단결정층을 스퍼터링법을 이용하여 용이하게 형성할 수 있다.
(성분 조성)
본 발명자들이 예의 실험한 바, 하지층(14a)에 사용하는 재료로서는, Ga를 포함하는 III족 질화물 화합물, 즉 GaN계 화합물 반도체가 바람직한 것이 명확해졌다.
중간층(12)을 AlN을 포함하는 구성으로 한 경우, 하지층(14a)은, 중간층(12)의 결정성을 그대로 이어받지 않도록, 마이그레이션에 의해 전위를 루프화시킬 필요가 있다. 전위의 루프화를 발생시키기 쉬운 재료로서는, Ga를 포함하는 GaN계 화합물 반도체를 들 수 있고, 특히 AlGaN, 또는 GaN을 적절하게 사용할 수 있다.
(막 두께)
하지층(14a)의 막 두께는, 0.1 내지 8㎛의 범위로 하는 것이 결정성이 양호한 하지층이 얻어지는 점에서 바람직하고, 0.1 내지 2㎛의 범위로 하는 것이 성막에 필요로 하는 공정 시간을 단축할 수 있고, 생산성이 향상되는 점에서 보다 바람직하다.
(도펀트)
하지층(14a)은, 필요에 따라, n형 불순물이 1×1017 내지 1×1019개/cm3의 범위 내에서 도프된 구성으로 하여도 되지만, 언도프(<1×1017개/cm3)의 구성으로 할 수도 있으며, 언도프 쪽이 양호한 결정성을 유지할 수 있는 점에서 바람직하다.
기판(11)이 도전성인 경우에는, 하지층(14a)에 도펀트를 도프하여 도전성으로 함으로써, 발광 소자의 상하에 전극을 형성할 수 있다. 한편, 기판(11)에 절연성 재료를 사용하는 경우에는, 발광 소자의 동일한 면에 정극 및 부극의 각 전극이 설치된 칩 구조를 취하게 되므로, 하지층(14a)은 도프하지 않는 결정으로 한 쪽이 결정성이 양호해지므로 바람직하다. n형 불순물로서는 특별히 한정되지 않지만, 예를 들어 Si, Ge 및 Sn 등을 들 수 있고, 바람직하게는 Si 및 Ge를 들 수 있다.
{n형 콘택트층}
본 실시 형태의 n형 콘택트층(14b)은 III족 질화물 반도체를 포함하고, MOCVD법에 의해 하지층(14a) 상에 적층하여 성막된다.
n형 콘택트층(14b)으로서는, 하지층(14a)과 마찬가지로 AlXGa1-XN층(0≤x≤1, 바람직하게는 0≤x≤0.5, 더욱 바람직하게는 0≤x≤0.1)으로 구성되는 것이 바람직하다. 또한, n형 불순물이 도프되어 있는 것이 바람직하고, n형 불순물을 1×1017 내지 1×1019개/cm3, 바람직하게는 1×1018 내지 1×1019개/cm3의 농도로 함유하면, 부극과의 양호한 오믹 접촉의 유지, 균열 발생의 억제, 양호한 결정성의 유지면에서 바람직하다. n형 불순물로서는 특별히 한정되지 않지만, 예를 들어 Si, Ge 및 Sn 등을 들 수 있고, 바람직하게는 Si 및 Ge이다. 성장 온도는 하지층과 동일하다. 또한, 상술한 바와 같이, n형 콘택트층(14b)은 하지층을 겸한 구성으로 할 수도 있다.
하지층(14a) 및 n형 콘택트층(14b)을 구성하는 질화갈륨계 화합물 반도체는 동일한 조성인 것이 바람직하고, 이들의 합계 막 두께를 0.1 내지 20㎛, 바람직하게는 0.5 내지 15㎛, 더욱 바람직하게는 1 내지 12㎛의 범위로 설정하는 것이 바람직하다. 막 두께가 이 범위이면, 반도체의 결정성이 양호하게 유지된다.
{n형 피복층}
상술한 n형 콘택트층(14b)과 상세한 것을 후술하는 발광층(15) 사이에는, n형 피복층(14c)을 형성하는 것이 바람직하다. n형 피복층(14c)을 형성함으로써, n 형 콘택트층(14b)의 최표면에 발생한 평탄성의 악화를 개선할 수 있다. n형 피복층(14c)은, 스퍼터링법 등을 이용하여 AlGaN, GaN, GaInN 등에 의해 성막하는 것이 가능하다. 또한, 이들 구조의 헤테로 접합이나 복수회 적층한 초격자 구조로 하여도 된다. GaInN으로 하는 경우에는, 발광층(15)의 GaInN의 밴드 갭보다도 크게 하는 것이 바람직한 것은 물론이다.
n형 피복층(14c)의 막 두께는 특별히 한정되지 않지만, 바람직하게는 5 내지 500nm의 범위이며, 보다 바람직하게는 5 내지 100nm의 범위이다.
또한, n형 피복층(14c)의 n형 도프 농도는 1×1017 내지 1×1020개/cm3의 범위로 되어 있는 것이 바람직하고, 보다 바람직하게는 1×1018 내지 1×1019개/cm3의 범위이다. 도프 농도가 이 범위이면, 양호한 결정성의 유지 및 발광 소자의 동작 전압 저감의 점에서 바람직하다.
「p형 반도체층」
p형 반도체층(16)은, 통상 p형 피복층(16a) 및 p형 콘택트층(16b)으로 구성되고, 반응성 스퍼터링법을 이용하여 성막되어 이루어진다. 또한, p형 콘택트층이 p형 피복층을 겸하는 구성으로 할 수도 있다.
본 실시 형태의 p형 반도체층(16)은, 도전성을 p형으로 제어하기 위한 p형 불순물이 첨가되어 이루어진다. p형 불순물로서는 특별히 한정되지 않지만, Mg를 사용하는 것이 바람직하고, 또한 마찬가지로 Zn을 사용하는 것도 가능하다.
또한, p형 반도체층(16) 전체의 막 두께로서는 특별히 한정되지 않지만, 바 람직하게는 0.05 내지 1㎛의 범위이다.
{p형 피복층}
p형 피복층(16a)으로서는, 상세한 것을 후술하는 발광층(15)의 밴드 갭 에너지보다 커지는 조성이며, 발광층(15)에 캐리어를 가두는 것이 가능한 것이면 특별히 한정되지 않지만, 바람직하게는 AldGa1-dN(0<d≤0.4, 바람직하게는 0.1≤d≤0.3)의 것을 들 수 있다. p형 피복층(16a)이, 이러한 AlGaN을 포함하면, 발광층(15)에 캐리어를 가두는 면에서 바람직하다.
p형 피복층(16a)의 막 두께는 특별히 한정되지 않지만, 바람직하게는 1 내지 400nm이며, 보다 바람직하게는 5 내지 100nm이다.
p형 피복층(16a)에 p형 불순물을 첨가함으로써 얻어지는 p형 도프 농도는, 1×1018 내지 1×1021개/cm3의 범위로 되어 있는 것이 바람직하고, 보다 바람직하게는 1×1019 내지 1×1020개/cm3이다. p형 도프 농도가 상기 범위이면, 결정성을 저하시키지 않고 양호한 p형 결정이 얻어진다.
{p형 콘택트층}
p형 콘택트층(16b)으로서는, 적어도 AleGa1-eN(0≤e<0.5, 바람직하게는 0≤e≤0.2, 보다 바람직하게는 0≤e≤0.1)을 포함하여 이루어지는 질화갈륨계 화합물 반도체층이다. Al 조성이 상기 범위이면, 양호한 결정성의 유지 및 p형 오믹 전극(후술하는 투광성 전극(17)을 참조)과의 양호한 오믹 접촉면에서 바람직하다.
p형 콘택트층(16b)의 막 두께는 특별히 한정되지 않지만, 10 내지 500nm가 바람직하고, 보다 바람직하게는 50 내지 200nm이다. 막 두께가 이 범위이면, 발광 출력면에서 바람직하다.
또한, p형 콘택트층(16b)에 p형 불순물을 첨가함으로써 얻어지는 p형 도프 농도는, 1×1018 내지 1×1021개/cm3의 범위로 되어 있으면, 양호한 오믹 접촉의 유지, 균열 발생의 방지, 양호한 결정성의 유지면에서 바람직하고, 보다 바람직하게는 5×1019 내지 5×1020개/cm3의 범위이다.
「발광층」
발광층(15)은, n형 반도체층(14) 상에 적층됨과 함께 p형 반도체층(16)이 그 위에 적층되는 층이며, 종래 공지된 MOCVD법 등을 이용하여 성막할 수 있다. 또한, 발광층(15)은, 도 1에 도시한 바와 같이, 질화갈륨계 화합물 반도체를 포함하는 장벽층(15a)과, 인듐을 함유하는 질화갈륨계 화합물 반도체를 포함하는 웰층(15b)이 교대로 반복하여 적층되어 이루어지고, 도시한 예에서는 n형 반도체층(14)측 및 p형 반도체층(16)측에 장벽층(15a)이 배치되는 순으로 적층하여 형성되어 있다.
장벽층(15a)으로서는, 예를 들어 인듐을 함유한 질화갈륨계 화합물 반도체를 포함하는 웰층(15b)보다도 밴드 갭 에너지가 큰 AlcGa1-cN(0≤c<0.3) 등의 질화갈륨계 화합물 반도체를 적절하게 사용할 수 있다.
또한, 웰층(15b)에는 인듐을 함유하는 질화갈륨계 화합물 반도체로서, 예를 들어 Ga1-sInsN(0<s<0.4) 등의 질화갈륨인듐을 사용할 수 있다.
또한, 발광층(15) 전체의 막 두께로서는 특별히 한정되지 않지만, 양자 효과가 얻어지는 정도의 막 두께, 즉 임계 막 두께가 바람직하다. 예를 들어, 발광층(15)의 막 두께는 1 내지 500nm의 범위인 것이 바람직하고, 100nm 전후의 막 두께이면 보다 바람직하다. 막 두께가 상기 범위이면, 발광 출력의 향상에 기여한다.
『투광성 정극』
투광성 정극(17)은, p형 반도체층(16)(p형 콘택트층(16b)) 상에 형성되는 투광성의 전극이다.
투광성 정극(17)의 재질로서는 특별히 한정되지 않고, ITO(In2O3-SnO2), AZO(ZnO-Al2O3), IZO(In2O3-ZnO), GZO(ZnO-Ga2O3) 등의 재료를, 이 기술 분야에서 잘 알려진 관용의 수단으로 형성할 수 있다. 또한, 그 구조도 종래 공지된 구조를 포함시키고 어떠한 구조의 것도 아무런 제한없이 사용할 수 있다.
또한, 투광성 정극(17)은, Mg가 도프된 p형 반도체층(16) 상의 거의 전면을 덮도록 형성하여도 상관없고, 간극을 두고 격자 형상이나 가지 형상으로 형성하여도 된다.
『정극 본딩 패드 및 부극』
정극 본딩 패드(18)는, 상술한 투광성 정극(17) 상에 형성되는 전극이다.
정극 본딩 패드(18)의 재료로서는, Au, Al, Ni 및 Cu 등을 사용한 각종 구조 가 주지된 것이며, 이들 주지의 재료, 구조의 것을 아무런 제한없이 사용할 수 있다.
정극 본딩 패드(18)의 두께는 100 내지 1000nm의 범위 내인 것이 바람직하다. 또한, 본딩 패드의 특성상, 두께가 큰 쪽이 본더빌리티가 높아지기 때문에, 정극 본딩 패드(18)의 두께는 300nm 이상으로 하는 것이 보다 바람직하다. 또한, 제조 비용의 관점에서 500nm 이하로 하는 것이 바람직하다.
부극(19)은, 기판(11) 상에 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)이 순차적으로 적층된 반도체층에 있어서, n형 반도체층(14)의 n형 콘택트층(14b)에 접하도록 형성된다.
이로 인해, 부극(19)을 형성할 때에는, p형 반도체층(16), 발광층(15) 및 n형 반도체층(14)의 일부를 제거함으로써, n형 콘택트층(14b)의 노출 영역(14d)을 형성하고, 이 위에 부극(19)을 형성한다.
부극(19)의 재료로서는 각종 조성 및 구조의 부극이 주지된 것이며, 이들 주지의 부극을 아무런 제한없이 사용할 수 있고, 이 기술 분야에서 잘 알려진 관용의 수단으로 형성할 수 있다.
이상 설명한 바와 같이, 본 실시 형태의 III족 질화물 반도체 발광 소자(1)에 따르면, 기판(11) 상에 적층된 중간층(12)의 결정 조직에 있어서, 무배향 성분인 브로드 성분의 비율이 30% 이하로 되어 있음으로써, 중간층(12)이 균일성이 높은 결정 조직으로 되고, 양호한 배향 특성을 갖는 층이 된다. 이에 의해, 기판(11)과, 중간층(12) 상에 성장되는 III족 질화물 반도체를 포함하는 반도체 층(20) 사이에 격자 부정합이 발생하는 일이 없으므로, III족 질화물 반도체의 균일성이 높아짐과 함께 결정성이 양호해진다. 따라서, 우수한 발광 특성을 구비한 III족 질화물 반도체 발광 소자가 얻어진다.
[III족 질화물 반도체 발광 소자의 제조 방법]
본 실시 형태의 III족 질화물 반도체 발광 소자(1)의 제조 방법은, 기판(11) 상에 적어도 III족 질화물 화합물을 포함하는 중간층(12)을 적층하고, 상기 중간층(12) 상에 하지층(14a)을 구비하는 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)을 순차적으로 적층하는 방법이며, 기판(11)에 대하여 플라즈마 처리를 행하는 전처리 공정과, 상기 전처리 공정에 이어서, 기판(11) 상에 중간층(12)을 스퍼터링법에 의해 성막하는 스퍼터링 공정이 구비되어 있고, 상기 스퍼터링 공정은, 중간층(12)의 X선 로킹 커브를 피크 분리 방법을 이용하여 반값폭이 720arcsec 이상이며 중간층(12)의 결정 조직에 포함되는 무배향 성분에 대응하는 브로드 성분(도 6의 부호 12c 참조)과, 내로우 성분(도 6의 부호 12b 참조)으로 분리한 경우의 중간층(12)의 결정 조직에 있어서의 브로드 성분의 비율을, 중간층(12)의 면적비로 30% 이하로 하여, 중간층(12)을 형성하는 방법이다.
그리고, 본 실시 형태의 제조 방법에서는, 도 2 및 도 3에 도시하는 모식도와 같이, 기판(11) 상에 각 층이 성막되어 이루어지는 적층 반도체(10)(도 1 참조)를 사용하여, 상기 적층 반도체(10)의 p형 반도체층(16) 상에 투광성 정극(17)을 적층하고, 그 위에 정극 본딩 패드(18)를 형성함과 함께, n형 반도체층(14)의 n형 콘택트층(14b)에 형성된 노출 영역(14d)에 부극(19)을 적층함으로써, 발광 소자(1) 가 얻어진다.
본 실시 형태의 제조 방법에서는, 기판(11) 상에 III족 질화물 반도체 결정을 에피택셜 성장시켜, 도 1에 도시한 바와 같은 적층 반도체(10)를 형성할 때, 전처리 공정에 있어서 플라즈마 처리를 실시한 기판(11) 상에 스퍼터링 공정에 있어서 중간층(12)을 성막하고, 그 위에 반도체층(20)을 형성한다. 본 실시 형태에서는, 중간층(12)을 스퍼터링법을 이용하여 형성하고, 그 위에 n형 반도체층(14)의 하지층(14a), n형 콘택트층(14b), n형 피복층(14c), 발광층(15) 및 p형 반도체층(16)의 각 층을 MOCVD법으로 형성하는 방법으로 하고 있다.
『전처리 공정(기판의 세정)』
우선, 기판(11)의 표면(11a)에 대하여 전처리를 실시한다.
본 실시 형태의 전처리 공정에서 행하여지는 플라즈마 처리는, 질소, 산소 등 활성의 플라즈마종을 발생하는 가스를 포함하는 플라즈마 중에서 행하는 것이 바람직하다. 그 중에서도 질소 가스가 특히 적합하다. 이러한 질소 가스 등의 플라즈마를 기판(11) 표면에 작용시킴으로써, 기판(11)의 표면(11a)에 부착된 유기물이나 산화물 등의 불순물을 제거할 수 있다.
본 실시 형태와 같은 전처리를 기판(11)에 실시함으로써, 기판(11)의 표면(11a) 전면에 중간층(12)을 배향한 상태로 성막할 수 있고, 그 위에 성막되는 III족 질화물 반도체를 양호하게 배향시키는 것이 가능해진다.
(역 스퍼터링)
또한, 본 실시 형태의 전처리 공정에 있어서의 플라즈마 처리는, 역 스퍼터 링으로 하는 것이 적합하다. 본 실시 형태에서는, 기판(11)과 챔버(41)(도 5의 스퍼터링 장치(40) 참조) 사이에 전압을 인가하여 역 스퍼터링을 행함으로써, 플라즈마 입자가 효율적으로 기판(11)에 작용한다.
본 실시 형태의 전처리 공정에서는, 역 스퍼터링에 사용하는 플라즈마를 고주파 전원을 사용한 RF 방전에 의해 발생시키는 것이 바람직하고, 또한 질소 플라즈마를 발생시켜 행하는 것이 보다 바람직하다. 플라즈마를 RF 방전에 의해 발생시킴으로써, 절연체를 포함하는 기판에 대해서도, 플라즈마 처리에 의해 전처리를 실시하는 것이 가능해진다.
(플라즈마 처리용 가스)
기판(11)에 플라즈마 처리를 행하기 위한 가스는, 1종류만의 성분으로 이루어지는 가스로 구성하여도 되고, 또한 몇종류의 성분의 가스를 혼합한 구성의 것을 사용하여도 된다. 그 중에서도 질소 함유 가스를 챔버(41) 내에 유통시키는 것이 바람직하다. 또한, 질소 함유 가스 중의 질소 가스의 비가 50% 이상인 것이 바람직하고, 질소 가스의 비가 100%인 것이 보다 바람직하다.
플라즈마 처리용 가스로서 질소 함유 가스를 사용하고, 또한 질소 함유 가스 중의 질소 가스의 비율을 50% 이상으로 함으로써, 기판(11)의 표면(11a)에 대하여 효과적으로 플라즈마 처리를 실시할 수 있다.
또한, 역 스퍼터링에 의해 플라즈마 처리를 실시하는 경우, 기판 상에는 성막 처리를 행하지 않으므로, 가스 중에 Ar 등은 함유되지 않아도 상관없다. Ar 등의 불활성 가스는, 기판 상에 있어서 불순물 등과 반응하지 않기 때문에, 전처리의 작용이 발생하지 않을 뿐만 아니라, Ar의 함유량이 지나치게 많으면, 반대로 기판을 손상시키게 될 우려가 있다.
(챔버 내의 압력)
본 실시 형태의 전처리 공정은, 챔버(41) 내의 압력을 1Pa 이상으로 하여 행하는 것이 바람직하다.
역 스퍼터링에 의한 플라즈마 처리에서는, 챔버(41) 내의 가스 압력이 높을수록 효과적으로 전처리를 실시할 수 있다. 챔버(41) 내의 압력이 1Pa 미만이면, 역 스퍼터링에 의한 전처리 효과가 얻어지기 어려워질 뿐만 아니라, 기판이 손상을 받게 된다.
(전처리 시간)
플라즈마 처리에 의한 전처리를 행하는 시간은, 30초 이하인 것이 바람직하다. 처리 시간이 30초를 초과하면, 기판(11)의 표면(11a)이 변색되는 등의 손상을 받을 우려가 있다.
이러한 기판의 변색이 발생하는 원인으로서는, 장시간의 파워 인가에 의한 기판 표면의 열화 등 외에, 챔버 내에 구비되는 스테인리스강 부재 등이 스퍼터링되어, 기판 표면에 부착하게 되는 것 등을 들 수 있다. 또한, 이러한 기판 표면에의 손상 정도는, 처리 시간이 30초를 초과하면, 예를 들어 처리 시간이 1분(60초) 정도에서도, 또는 5분(300초) 정도에서도 마찬가지가 된다.
또한, 처리 시간이 지나치게 짧아도, 플라즈마 처리에 의한 효과가 얻어지지 않을 우려가 있기 때문에, 플라즈마 처리를 행하는 전처리 시간은 1초 이상인 것이 바람직하다.
(전처리 온도)
플라즈마 처리를 행할 때의 온도, 즉 기판(11) 온도로서는 25 내지 1000℃의 범위인 것이 바람직하다. 전처리 온도가 지나치게 낮으면, 플라즈마 처리를 행하였다고 하여도 효과가 충분히 발휘되지 않고, 또한 전처리 온도가 지나치게 높으면, 기판 표면에 손상을 줄 우려가 있다. 전처리 온도의 더욱 바람직한 범위는 300℃ 내지 800℃이다.
(고주파 파워)
본 실시 형태의 전처리 공정에서는, 기판(11)에 대하여 0.1kW(100W) 이하의 고주파 파워를 인가하여 역 스퍼터링을 행하는 것이 바람직하다.
역 스퍼터링에 의한 플라즈마 처리의 경우, 기판(11)에 인가하는 파워가 약한 쪽이 기판(11)에 대한 전처리가 효과적으로 작용한다. 기판(11)에 인가하는 고주파 파워가 0.1kW를 초과하면, 역 스퍼터링에 의한 전처리 효과가 저하하고, 기판(11) 상에 형성되는 중간층의 브로드 성분의 비율이 증대한다.
또한, 기판(11)에 대하여 인가할 수 있는 고주파 파워의 하한으로서는 특별히 규정하지 않지만, 고주파 파워가 지나치게 약해도 제어가 곤란해지는 것과, 사용하는 스퍼터링 장치의 특성 등으로부터 0.01kW(10W) 정도가 한계라고 생각된다.
(전처리 공정에서 사용하는 챔버)
본 실시 형태의 전처리 공정에 있어서 사용하는 챔버로서는, 후술하는 스퍼터링 공정에 있어서 중간층을 성막할 때에 사용되고, 상세한 것을 후술하는 스퍼터 링 장치(40)(도 5 참조)를 사용하여, 챔버(41) 내의 분위기 가스를 교체하여 사용하여도 되며, 혹은 다른 챔버를 사용하여도 된다. 전처리 공정 및 스퍼터링 공정에서 사용하는 장치를 공통의 스퍼터링 장치로 하면, 제조 설비를 비용 절감할 수 있는 점에서 적합하며, 공정 시간의 손실을 저감할 수 있어, 가동률이 향상된다.
(전처리 공정에 있어서의 다른 처리)
또한, 기판(11)에 실시하는 전처리는, 습식의 방법을 병용하여 채용할 수도 있다. 예를 들어, 실리콘을 포함하는 기판에 대해서는, 종래 공지된 RCA 세정 방법 등을 행하여, 기판 표면을 수소 종단시켜 둠으로써, 상세한 것을 후술하는 스퍼터링 공정에 있어서, 기판 상에 중간층을 성막할 때의 프로세스가 안정된다고 하는 효과가 얻어진다.
본 실시 형태에서는, 전처리 공정에 있어서 기판(11)에 대하여 플라즈마 처리를 실시한 후, 후술하는 스퍼터링 공정에 있어서 III족 질화물 화합물을 포함하는 중간층(12)을 적층하고, 상기 중간층(12) 상에 하지층(14a)이 구비된 n형 반도체층(14)을 형성한다. 이에 의해, 기판(11)의 표면(11a)이 세정된 상태에서 중간층(12)을 성막할 수 있으므로, 중간층(12)을 결정 조직에 있어서의 브로드 성분을 30% 이하로 억제하면서 양호하게 배향시켜 성막할 수 있고, 중간층(12) 상에 성막되는 하지층(14a)도 양호한 배향 특성으로 할 수 있다. 따라서, 후술하는 실시예에 나타낸 바와 같이, III족 질화물 반도체의 결정성이 각별히 향상되고, 발광 소자의 발광 특성이 높아진다.
『스퍼터링 공정(중간층의 형성)』
본 실시 형태의 스퍼터링 공정은, 스퍼터링법을 이용하여 기판(11) 상에 중간층(12)을 성막하는 공정이며, 예를 들어 금속 원료와 V족 원소를 포함한 가스를 플라즈마로 활성화하여 반응시킴으로써 중간층(12)을 성막한다. 또한, 본 실시 형태의 스퍼터링 공정에서는, 중간층(12)의 X선 로킹 커브를 피크 분리 방법을 이용하여 반값폭이 720arcsec 이상이며 중간층(12)의 결정 조직에 포함되는 무배향 성분에 대응하는 브로드 성분(12c)과, 내로우 성분(12b)으로 분리한 경우의 중간층(12)의 결정 조직에 있어서의 브로드 성분(12c)의 비율을, 중간층(12)의 면적비로 30% 이하로 하여 중간층(12)을 형성한다.
본 실시 형태에서는, 상기 전처리 공정에 있어서 기판(11)의 표면(11a)에 전처리를 실시한 후, 도 5에 도시한 바와 같은, 상세한 것을 후술하는 스퍼터링 장치(40)의 챔버(41) 내에 아르곤 및 질소 가스를 도입하고, 기판(11)의 온도를 후술하는 소정 온도까지 저하시킨다. 그리고, 기판(11)측에 고주파 바이어스를 인가함과 함께, 금속 Al을 포함하는 Al 타깃측에 파워를 인가하고, 노 내의 압력을 일정하게 유지하면서, 기판(11) 상에 AlN을 포함하는 중간층(12)을 성막한다.
중간층(12)을 기판(11) 상에 성막하는 방법으로서는, 본 실시 형태와 같은 특정한 진공도에서 고전압을 걸어 방전하는 스퍼터링법 외에, 예를 들어 MOCVD법이나, 높은 에너지 밀도의 레이저를 조사하여 플라즈마를 발생시키는 펄스 레이저 퇴적(PLD)법, 전자선을 조사시킴으로써 플라즈마를 발생시키는 펄스 전자선 퇴적(PED)법 등을 들 수 있으며, 적절하게 선택하여 이용할 수 있지만, 스퍼터링법이 가장 간편하고 양산에도 적합하므로 적합한 방법이다. 또한, DC 스퍼터링을 사용 하는 경우, 타깃 표면의 챠지 업을 초래하여, 성막 속도가 안정되지 않을 가능성이 있으므로, 펄스 DC 스퍼터링법으로 하거나, RF 스퍼터링법으로 하는 것이 바람직하다.
스퍼터링법에서는, 자장 내에 플라즈마를 가둠으로써 플라즈마 밀도를 높이고, 효율을 향상시키는 기술이 일반적으로 이용되고 있으며, 마그네트의 위치를 이동시킴으로써, 스퍼터링되는 타깃의 면내에서의 균일화가 가능해진다. 구체적인 마그네트의 운동 방법은, 스퍼터링 장치에 의해 적절하게 선택할 수 있고, 예를 들어 마그네트를 요동시키거나, 또는 회전 운동시키거나 할 수 있다. 이와 같이 캐소드의 마그네트를 요동, 또는 회전 등의 방법으로 이동시키면서 성막하는 RF 스퍼터링법은, 상세한 것을 후술하는 기판(11) 측면에 중간층(12)을 성막할 때의 성막 효율이 우수하다는 점에서 적합하다.
(챔버 내의 압력)
스퍼터링법을 이용하여 중간층(12)을 성막하는 경우, 기판(11)의 온도 이외의 중요한 파라미터로서는, 챔버 내의 압력이나 질소 분압을 들 수 있다.
스퍼터링법을 이용하여 중간층(12)을 성막할 때의 챔버(41) 내의 압력은 0.3Pa 이상인 것이 바람직하다. 이 노 내의 압력이 0.3Pa 미만이면, 질소의 존재량이 작고, 질소 플라즈마 입자가 갖는 에너지가 커져, 기판(11)에 손상을 주게 된다. 또한, 질소 플라즈마에 세정 효과를 발휘시키기 위해서는, 입자가 갖는 에너지를 어느 정도 약하게 하고, 플라즈마 입자의 수를 많게 하는 것이 효과적이라고 생각된다. 이로 인해, 노 내의 압력의 상한은 특별히 한정되지 않지만, 플라즈마 를 발생시킬 수 있을 정도의 압력으로 억제하는 것이 필요하다.
(질소의 유량비)
질소(N2)와 Ar을 합친 유량에 있어서의 질소의 비는 20% 이상 80% 이하인 것이 바람직하다. 질소의 유량비가 20% 미만이면, 스퍼터링 금속이 질화물로 되지 않고, 금속인 채로 기판(11)에 부착될 우려가 있다. 질소의 유량비가 80%를 초과하면, Ar의 양이 상대적으로 적어져 스퍼터링률이 저하하게 된다. 질소(N2)와 Ar을 합친 유량에 있어서의 질소의 비는, 특히 바람직하게는 50% 이상 80% 이하의 범위이다.
(온도)
중간층(12)을 성막할 때의 기판(11)의 온도는, 300 내지 800℃의 범위로 하는 것이 바람직하고, 400 내지 800℃의 범위로 하는 것이 보다 바람직하다. 기판(11)의 온도가 상기 하한 미만이면, 중간층(12)이 기판(11) 전면을 덮을 수 없어, 기판(11) 표면이 노출될 우려가 있다. 기판(11)의 온도가 상기 상한을 초과하면, 기판(11)에 부착된 스퍼터링 입자가 갖는 에너지가 커지기 때문에, 중간층을 배향한 상태에서 성막할 수 없어, 버퍼층으로서의 기능면에서 부적합하다고 생각된다.
(성막 속도)
중간층(12)을 성막할 때의 성막 속도는 0.01nm/s 내지 10nm/s의 범위로 하는 것이 바람직하다. 성막 속도가 0.01nm/s 미만이면, 막이 층으로 되지 않아 섬 형 상으로 성장하게 되어, 기판(11)의 표면을 덮을 수 없게 될 우려가 있다. 성막 속도가 10nm/s를 초과하면, 막이 결정체로 되지 않고 비정질로 되게 된다.
또한, 중간층(12)을 스퍼터링법으로 성막할 때, V족 원료를 리액터 내에 유통시키는 리액티브 스퍼터링법에 의해 성막하는 방법으로 하는 것이 바람직하다.
일반적으로, 스퍼터링법에 있어서는, 타깃 재료의 순도가 높을수록 성막 후의 박막의 결정성 등의 막질이 양호해진다. 중간층(12)을 스퍼터링법에 의해 성막하는 경우, 원료가 되는 타깃 재료로서 III족 질화물 반도체를 사용하고, Ar 가스 등의 불활성 가스의 플라즈마에 의한 스퍼터링을 행하는 것도 가능하지만, 리액티브 스퍼터링법에 있어서 타깃 재료에 사용하는 III족 금속 단체 및 그의 혼합물은, III족 질화물 반도체에 비하여 고순도화가 가능하다. 이에 의해, 리액티브 스퍼터링법에서는, 성막되는 중간층(12)의 결정성을 보다 향상시키는 것이 가능해진다.
또한, 스퍼터링법을 이용하여 금속 원료를 플라즈마화하고, 중간층으로서 합금을 성막할 때에는, 타깃이 되는 금속을 미리 금속 재료의 혼합물(반드시, 합금을 형성하지 않아도 상관없음)로서 제작하는 방법도 있고, 다른 재료를 포함하는 2개의 타깃을 준비하여 동시에 스퍼터링하는 방법으로 하여도 된다. 예를 들어, 일정한 조성의 막을 성막하는 경우에는 혼합 재료의 타깃을 사용하고, 조성이 상이한 몇종류의 막을 성막하는 경우에는 복수의 타깃을 챔버 내에 설치하면 된다.
본 실시 형태에서 사용하는 질소 원료로서는, 일반적으로 알려져 있는 질소 화합물을 아무런 제한을 받지 않고 사용할 수 있지만, 암모니아나 질소(N2)는 취급 이 간단함과 함께, 비교적 저렴하여 입수 가능하기 때문에 바람직하다.
암모니아는 분해 효율이 양호하여, 높은 성장 속도로 성막하는 것이 가능하지만, 반응성이나 독성이 높기 때문에, 제해 설비나 가스 검지기가 필요해지고, 또한 반응 장치에 사용하는 부재의 재료를 화학적으로 안정성이 높은 것으로 할 필요가 있다.
또한, 질소(N2)를 원료로서 사용한 경우에는, 장치로서는 간편한 것을 사용할 수 있지만, 높은 반응 속도는 얻어지지 않는다. 그러나, 질소를 전계나 열 등에 의해 분해하고 나서 장치에 도입하는 방법으로 하면, 암모니아보다는 낮지만 공업 생산적으로 이용 가능한 정도의 성막 속도를 얻을 수 있기 때문에, 장치 비용과의 균형을 고려하면, 가장 적합한 질소원이다.
또한, 중간층(12)은 기판(11)의 측면을 덮도록 하여 형성하는 것이 바람직하다. 또한, 중간층(12)은 기판(11)의 측면 및 이면을 덮도록 하여 형성하는 것이 가장 바람직하다.
본 실시 형태의 제조 방법에서는, 상술한 바와 같이, 상기 전처리 공정에 있어서, 기판(11)의 표면(11a)에 역 스퍼터링을 실시하여 표면(11a)의 불순물 등을 제거하고, 이 세정된 기판(11)의 표면(11a) 상에 상기 스퍼터링 공정에 있어서 중간층(12)을 성막하므로, 상기 중간층(12)을 결정 조직에 있어서의 브로드 성분(12c)이 면적비로 30% 이하로 된 양호한 배향막으로서 성막할 수 있다. 이에 의해, 중간층(12) 상에 성막되고 III족 질화물 반도체를 포함하는 하지층(14a)의 결 정성을 향상시킬 수 있으므로, 또한 하지층(14a) 상에 성막되는 n형 콘택트층(14b), n형 피복층(14c), 발광층(15) 및 p형 반도체층(16)의 각 층이 구비된 반도체층(20)의 결정성이 향상된다. 따라서, 이러한 결정성이 우수한 반도체층(20)을 구비하여 이루어지는 발광 소자(1)는 발광 특성이 우수한 것이 된다.
『스퍼터링 장치』
도 5에, 본 실시 형태의 스퍼터링 공정, 및 전처리 공정에서 사용되는 스퍼터링 장치의 일례를 도시한다. 도 5에 도시하는 예의 스퍼터링 장치(40)는, 타깃(47)의 하방(도 5의 하방)에 마그네트(42)가 배치되고, 상기 마그네트(42)가 도시 생략한 구동 장치에 의해 타깃(47)의 하방에서 요동하는 RF 스퍼터링 장치로서 구성되어 있다. 스퍼터링 장치(40)에 구비되는 챔버(41)에는 질소 가스 및 아르곤 가스가 공급되고, 히터(44)에 설치된 기판(11) 상에 중간층(12)이 성막된다. 이 때, 상술한 바와 같이 마그네트(42)가 타깃(47)의 하방에서 요동하고 있기 때문에, 챔버(41) 내에 가두어진 플라즈마가 이동하므로, 기판(11)의 표면(11a) 외에, 기판(11)의 측면에 대해서도 불균일없이 중간층을 성막하는 것이 가능해진다.
본 실시 형태의 제조 방법과 같이, III족 질화물 화합물을 포함하는 중간층을 스퍼터링법으로 성막하는 경우, 일반적으로 III족 금속을 타깃으로 하고, 스퍼터링 장치의 챔버 내에 질소 함유 가스(질소 가스: N2, 암모니아: NH3 등)를 도입하고, 기상 중에서 III족 금속과 질소를 반응시키는 반응성 스퍼터링법(반응성 리액티브 스퍼터링법)을 이용한다. 스퍼터링법으로서는, RF 스퍼터링 및 DC 스퍼터링 이 있지만, 본 발명에 관한 제조 방법과 같이 반응성 스퍼터링법을 이용한 경우에는, 연속적으로 방전시키는 DC 스퍼터링에서는 대전이 격렬하고, 성막 속도의 조절이 곤란해진다. 이로 인해, 본 발명에 관한 제조 방법에서는, RF 스퍼터링법, 또는 DC 스퍼터링법 중에서도 펄스식으로 바이어스를 제공할 수 있는 펄스 DC 스퍼터링을 사용하는 것이 바람직하고, 이러한 스퍼터링 방법으로 처리 가능한 스퍼터링 장치를 사용하는 것이 바람직하다.
또한, RF 스퍼터링을 사용한 경우에는, 대전을 피하는 방법으로서, 마그네트의 위치를 타깃 내에서 이동시키는 것이 바람직하다. 구체적인 운동 방법은, 사용하는 스퍼터링 장치에 따라 선택할 수 있고, 요동시키거나, 회전 운동시키거나 할 수 있다.
도 5에 예시하는 스퍼터링 장치(40)에서는, 타깃(47)의 하방에 마그네트(42)가 구비되고, 이 마그네트(42)가 타깃(47)의 하방에서 회전 운동할 수 있는 구성으로 되어 있다.
스퍼터링에 의해 III족 질화물 화합물을 포함하는 중간층(12)을 형성하는 경우에는, 보다 고에너지의 반응종을 기판(11)에 공급하는 것이 바람직하다. 이로 인해, 스퍼터링 장치(40) 내에 있어서 기판(11)이 플라즈마 중에 위치하도록 구성하고, 또한 타깃(47)과 기판(11)이 대면하는 위치 관계로서 구성하는 것이 바람직하다. 또한, 기판(11)과 타깃(47) 사이의 거리를 10 내지 100mm의 범위로 하는 것이 바람직하다.
또한, 챔버(41) 내에는 가능한 한 불순물을 남기지 않는 것이 바람직하므로, 스퍼터링 장치(40)의 도달 진공도는 1.0×10-3Pa 이하인 것이 바람직하다.
또한, 본 실시 형태의 제조 방법에서는, 상술한 바와 같이 전처리 공정 및 스퍼터링 공정을 동일한 스퍼터링 장치를 사용하여 행하는 방법으로 할 수 있다. 이 경우에는 전처리 공정과 스퍼터링 공정 사이에 소정 시간의 간격을 설정하고, 이 사이에 챔버(47) 내의 분위기 가스를 바꾸어 넣도록 하여도 된다.
『반도체층의 형성』
중간층(12) 상에는 n형 반도체층(14), 발광층(15) 및 p형 반도체층(16)을 이 순서대로 적층함으로써 반도체층(20)을 형성한다. 본 실시 형태의 제조 방법에서는, 상술한 바와 같이 n형 반도체층(14)의 하지층(14a), n형 콘택트층(14b), n형 피복층(14c), 발광층(15) 및 p형 반도체층(16)의 각 층을 MOCVD법으로 형성한다.
본 실시 형태에 있어서, 반도체층(20)을 형성할 때의 질화갈륨계 화합물 반도체의 성장 방법은 특별히 한정되지 않고, 상술한 스퍼터링법 외에, MOCVD(유기 금속 화학 기상 성장법), HVPE(히드라이드 기상 성장법), MBE(분자선 에피택시법) 등, 질화물 반도체를 성장시키는 것으로 알려져 있는 모든 방법을 적용할 수 있다. 이들 방법 중, MOCVD법에서는 캐리어 가스로서 수소(H2) 또는 질소(N2), III족 원료인 Ga원으로서 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), V족 원료인 N원으로서 암모니아(NH3), 히드라진(N2H4) 등이 사용된다. 또한, 도펀트로서는, n형에는 Si 원료로서 모노실란(SiH4) 또는 디실 란(Si2H6)을, Ge 원료로서 게르만 가스(GeH4)나 테트라메틸게르마늄((CH3)4Ge)이나 테트라에틸게르마늄((C2H5)4Ge) 등의 유기 게르마늄 화합물을 이용할 수 있다. MBE법에서는 원소 형상의 게르마늄도 도핑원으로서 이용할 수 있다. p형에는 Mg 원료로서는, 예를 들어 비스시클로펜타디에닐마그네슘(Cp2Mg) 또는 비스에틸시클로펜타디에닐마그네슘(EtCp2Mg)을 사용한다.
상술한 바와 같은 질화갈륨계 화합물 반도체는 Al, Ga 및 In 이외에 다른 III족 원소를 함유할 수 있고, 필요에 따라서 Ge, Si, Mg, Ca, Zn, Be, P 및 As 등의 도펀트 원소를 함유할 수 있다. 또한, 의도적으로 첨가한 원소에 한하지 않고, 성막 조건 등에 의존하여 필연적으로 포함되는 불순물, 및 원료, 반응관 재질에 포함되는 미량 불순물을 포함하는 경우도 있다.
「n형 반도체층의 형성」
본 실시 형태의 반도체층(20)을 형성할 때, 우선 n형 반도체층(14)의 하지층(14a)을 종래 공지된 MOCVD법에 의해 중간층(12) 상에 적층하여 성막한다. 계속해서, 하지층(14a) 상에 n형 콘택트층(14b) 및 n형 피복층(14c)을 MOCVD법에 의해 성막한다. 이 때, 하지층(14a), n형 콘택트층(14b) 및 n형 피복층(14c)의 각 층은 동일한 MOCVD로를 사용하여 성막할 수 있다.
기판(11) 상에 단결정의 III족 질화물 반도체를 포함하는 하지층(14a)을 형성하는 방법으로서는, 예를 들어 MOCVD법에 의해, 상술한 AlyGa1-yN(0≤y≤1)을 포함 하는 저온 버퍼층을 기판(11) 상에 형성하고, 그 위에 저온 버퍼층을 형성하는 온도보다 고온에서 MOCVD법에 의해 단결정의 GaN층을 형성하는 방법이 있다. 또한, MOCVD법에 의한 저온 버퍼층 대신에, 스퍼터링법으로 AlyGa1-yN(0≤y≤1)을 포함하는 버퍼층을 형성하고, 그 위에 MOCVD법에 의해 단결정의 GaN층을 형성하여도 된다. 또한, 단결정의 GaN층을 스퍼터링법을 이용하여 성장시켜도 된다.
{스퍼터링법에 의한 반도체층 성막 조건}
스퍼터링법을 이용하여 III족 질화물 반도체를 포함하는 반도체층을 형성하는 경우, 적층 공정에 있어서의 중요한 파라미터로서는, 질소 원자 함유 가스의 분압, 성막 속도, 기판 온도, 바이어스 및 파워 등을 들 수 있다.
(가스 분위기)
스퍼터링 장치의 챔버 내의 가스 분위기로서는, 질소 함유 가스(질소: N2 가스, NH3 가스 등) 및 불활성 가스로 이루어지는 분위기로 하고, 필요에 따라서 수소 함유 가스(H2)를 유통시킨 분위기로 하지만, 질소 함유 가스로서 암모니아(NH3) 가스를 사용하는 것이 바람직하다. 이러한 질소 함유 가스는 스퍼터링에 의해 플라즈마화되어 질소 원자로 분해되고, 결정 성장의 원료로 된다.
또한, 챔버 내의 가스 분위기에 수소 함유 가스를 사용한 경우에는, 반도체 적층 과정에서의 III족 질화물 반도체의 표면에 있어서의 반응종의 마이그레이션이 발생하기 쉬워져, 결정성이 우수한 AlGaN을 포함하는 막을 성막하는 것이 가능해진다.
또한, 타깃을 효율적으로 스퍼터링하기 위해서는, 또한 아르곤(Ar) 등의 중량이 크고 반응성이 낮은 불활성 가스를 혼입시킨 분위기로 하는 것이 보다 바람직하다. 이러한 경우, 챔버 내에 있어서의 가스 분위기 중의 질소 함유 가스의 비율은, 질소 가스(N2)와 아르곤(Ar)의 전체 유량에서 차지하는 질소 가스 유량의 비는, 예를 들어 20% 내지 98%의 범위로 할 수 있다. 질소 가스의 유량비가 20% 미만이면, 스퍼터링 원료가 금속인 채로 부착될 우려가 있고, 질소 가스의 유량비가 98% 초과이면, 아르곤의 양이 지나치게 적어, 스퍼터링 속도가 저하한다. 일정 이상의 스퍼터링 속도를 확보하기 위해서는, 불활성 가스의 비율을 2% 이상으로 하는 것이 필요하다.
또한, 특히 결정성이 양호한 III족 질화물 반도체를 적층하기 위해서는, 챔버 내의 분위기 중의 질소 함유 가스의 비율을 20 내지 80%의 범위로 하고, 잔량부가 불활성 가스를 함유하는 가스로 되어 있는 것이 바람직하다. 이에 의해, 보다 결정성이 양호한 III족 질화물 반도체를 성장시키는 것이 가능해진다.
상술한 바와 같이, 챔버 내의 가스 분위기 중에 있어서, 질소 원자 함유 가스 및 수소 가스를 제외한 잔량부는, 불활성 가스로 하는 것이 바람직하다. 이러한 불활성 가스는, 타깃을 효율적으로 스퍼터링하는 것을 목적으로 사용하므로, 중량이 크고 반응성이 낮은 Ar 등을 사용하는 것이 바람직하다. 또한, 가스 분위기 중에는, 질소 원자 함유 가스, 수소 가스 및 불활성 가스의 작용을 저해하지 않는 범위에서, 그 밖의 가스 성분을 첨가하는 것도 가능하다.
(기판 온도)
스퍼터링법에 의해 반도체층(20)을 성막할 때의 기판(11)의 온도는, 300℃ 내지 1200℃의 범위로 하는 것이 바람직하다. 본 발명자들이 예의 실험한 바, 일반적으로 결정성이 양호한 III족 질화물 반도체를 포함하는 반도체층을 스퍼터링법으로 형성하기 위해서는, 기판 온도를 300 내지 1200℃의 범위로 하는 것이 바람직한 것이 명확해졌다. 기판 온도가 300℃보다 낮으면, 기판면에서의 반응종의 마이그레이션이 억제되어, 결정성이 양호한 III족 질화물 반도체를 형성하기가 곤란하게 된다. 또한, 기판 온도가 1200℃를 초과하면, 형성된 III족 질화물 반도체가 재분해를 일으킬 우려가 있다.
(성막 속도)
스퍼터링법에 의해 반도체층(20)을 성막할 때의 성막 속도는 0.01 내지 10nm/초로 하는 것이 바람직하다. 성막 속도가 10nm/초를 초과하면, 적층된 III족 질화물 반도체가 결정으로 되지 않고 비정질로 될 우려가 있고, 또한 0.01nm/초 미만이면 프로세스가 불필요하게 장시간으로 되어, 공업 생산에 이용하는 것이 곤란해진다.
(파워 및 바이어스)
스퍼터링법에 의해 반도체층(20)을 성막할 때, 결정 성장 중의 기판(11) 표면에 있어서의 반응종의 마이그레이션을 활발하게 하기 위해서는, 기판측에 인가되는 바이어스 및 타깃측에 인가되는 파워는 큰 쪽이 바람직하다. 예를 들어, 성막 시에 기판에 인가하는 바이어스는 1.5W/cm2 이상이 바람직하고, 또한 성막시에 타깃에 인가하는 파워를 1.5W/cm2 내지 15W/cm2의 범위로 하는 것이 바람직하다.
(타깃)
본 실시 형태의 제조 방법으로 성막되는 III족 질화물 반도체를 포함하는 반도체층의 조성은, 타깃에 사용하는 III족 금속의 조성을 원하는 값으로 조정함으로써 조절할 수 있다. 예를 들어, GaN을 포함하는 층을 형성하는 경우에는 타깃에 Ga 금속을 사용하고, AlGaN 층을 형성하는 경우에는 타깃에 AlGa 합금을 사용하면 된다.
또한, InGaN을 형성하는 경우에는, InGa 합금을 사용하면 된다. III족 질화물 반도체의 조성은, 타깃의 III족 금속의 조성에 따라서 변화하므로, 타깃(47)의 조성을 실험적으로 구함으로써, 원하는 조성의 III족 질화물 반도체를 포함하는 반도체층을 형성하는 것이 가능해진다.
혹은, 예를 들어 AlGaN층을 적층하는 경우, 타깃으로서 Ga 메탈과 Al 메탈의 양쪽을 병치하여도 된다. 이 경우에는 Ga 메탈 타깃과 Al 메탈 타깃의 표면적의 비를 변화시킴으로써, 적층되는 AlGaN층의 조성을 제어하는 것이 가능해진다. 마찬가지로, InGaN층을 적층하는 경우에는, Ga 메탈 타깃과 In 메탈 타깃의 양쪽을 병치하여도 된다.
또한, III족 질화물 반도체에의 불순물의 도핑은, III족 금속과 불순물이 혼합되어 이루어지는 혼합 타깃을 사용하여 행하여도 된다. 예를 들어, 스퍼터링법 을 이용하여 Si를 도핑한 GaN(이 경우에는 p형 반도체층)을 형성하는 경우에는, Ga 금속과 Si를 함유한 혼합 타깃을 사용할 수 있다. 이러한 경우, 고체의 Ga 금속에 Si가 고용된 상태로 하고, Si가 고용된 Ga 메탈을 타깃에 사용함으로써, Si를 도프한 GaN을 형성할 수 있다. 또한, Ga 메탈과 Si의 작은 조각을 따로따로 병치하여 타깃에 사용하는 것도 가능하다. 이 때, 타깃이 되는 Ga와 Si의 비율을 실험적으로 구함으로써, 원하는 불순물 농도의 GaN을 형성할 수 있다.
또한, 그 밖에 도펀트 원소를 포함하는 타깃을 챔버 내에 설치하여 스퍼터링하는 방법이나, 도펀트 원소를 이온이나 기체(증기)로서 챔버 내에, 혹은 웨이퍼를 향하여 보내주는 방법 등을 이용할 수 있다. 이들 방법의 이점으로서는, 타깃마다, 혹은 성막 조건의 변경에 따라 도펀트의 양을 조절할 수 있으므로, 장기적인 안정성을 도모할 수 있는 것을 들 수 있다.
「발광층의 형성」
n형 피복층(14c) 상에는, 발광층(15)을 종래 공지된 MOCVD법에 의해 형성한다.
본 실시 형태에서 형성하는, 도 1에 예시하는 바와 같은 발광층(15)은, GaN 장벽층에서 시작되어 GaN 장벽층에서 끝나는 적층 구조를 갖고 있고, GaN을 포함하는 6층의 장벽층(15a)과, 언도프 In0.2Ga0.8N을 포함하는 5층의 웰층(15b)을 교대로 적층하여 형성한다.
또한, 본 실시 형태의 제조 방법에서는, n형 피복층(14c)의 성막에 사용하는 MOCVD로와 동일한 것을 사용함으로써, 종래 공지된 MOCVD법으로 발광층(15)을 성막할 수 있다.
「p형 반도체층의 형성」
발광층(15) 상, 즉 발광층(15)의 최상층으로 되는 장벽층(15a) 상에는, p형 피복층(16a) 및 p형 콘택트층(16b)을 포함하는 p형 반도체층(16)을 종래 공지된 MOCVD법을 이용하여 형성한다.
본 실시 형태에서는, 우선 Mg를 도프한 Al0.1Ga0.9N을 포함하는 p형 피복층(16a)을 발광층(15)(최상층의 장벽층(15a)) 상에 형성하고, 또한 그 위에 Mg를 도프한 Al0.02Ga0.98N을 포함하는 p형 콘택트층(16b)을 형성한다. 이 때, p형 피복층(16a) 및 p형 콘택트층(16b)의 적층에는, 동일한 MOCVD 장치를 사용할 수 있다.
『투광성 정극의 형성』
상술한 바와 같은 방법에 의해, 기판(11) 상에 중간층(12) 및 반도체층이 적층된 적층 반도체(10)의 p형 콘택트층(16b) 상에 ITO를 포함하는 투광성 정극(17)을 형성한다.
투광성 정극(17)의 형성 방법으로서는 특별히 한정되지 않고, 이 기술 분야에서 잘 알려진 관용의 수단으로 설치할 수 있다. 또한, 그 구조도 종래 공지된 구조를 포함시키고 어떠한 구조의 것도 아무런 제한없이 사용할 수 있다.
또한, 상술한 바와 같이, 투광성 정극(17)의 재료는 ITO에 한정되지 않고, AZO, IZO, GZO 등의 재료를 사용하여 형성하는 것이 가능하다.
또한, 투광성 정극(17)을 형성한 후, 합금화나 투명화를 목적으로 한 열 어닐링을 실시하는 경우도 있지만, 실시하지 않아도 상관없다.
『정극 본딩 패드 및 부극의 형성』
적층 반도체(10) 상에 형성된 투광성 정극(17) 상에, 또한 정극 본딩 패드(18)를 형성한다.
이 정극 본딩 패드(18)는, 예를 들어 투광성 정극(17)의 표면측으로부터 순서대로 Ti, Al, Au의 각 재료를 종래 공지된 방법으로 적층함으로써 형성할 수 있다.
또한, 부극(19)을 형성할 때에는, 우선 기판(11) 상에 형성된 p형 반도체층(16), 발광층(15) 및 n형 반도체층(14)의 일부를 건식 에칭 등의 방법에 의해 제거함으로써, n형 콘택트층(14b)의 노출 영역(14d)을 형성한다(도 2 및 도 3 참조). 그리고, 이 노출 영역(14d) 상에, 예를 들어 노출 영역(14d) 표면측으로부터 순서대로 Ni, Al, Ti 및 Au의 각 재료를 종래 공지된 방법으로 적층함으로써, 4층 구조의 부극(19)을 형성할 수 있다.
그리고, 상술한 바와 같이 하여, 적층 반도체(10) 상에 투광성 정극(17), 정극 본딩 패드(18) 및 부극(19)을 형성한 웨이퍼를, 기판(11)의 이면을 연삭 및 연마하여 미러 형상의 면으로 한 후, 예를 들어 한변이 350㎛인 정사각형으로 절단함으로써, 발광 소자 칩(발광 소자(1))으로 할 수 있다.
이상 설명한 바와 같은 본 실시 형태의 III족 질화물 반도체 발광 소자(1)의 제조 방법에 따르면, 기판(11)에 대하여 플라즈마 처리를 행하는 전처리 공정과, 상기 전처리 공정에 이어서, 기판(11) 상에 중간층(12)을 스퍼터링법에 의해 성막하는 스퍼터링 공정이 구비되어 있고, 상기 스퍼터링 공정은, 중간층(12)의 X선 로킹 커브를 피크 분리 방법을 이용하여 반값폭이 720arcsec 이상이며 중간층(12)의 결정 조직에 포함되는 무배향 성분에 대응하는 브로드 성분(12c)과, 내로우 성분(12b)으로 분리한 경우의 중간층(12)의 결정 조직에 있어서의 브로드 성분(12c)의 비율을 면적비로 30% 이하로 하여 중간층(12)을 형성하는 방법이므로, 기판(11) 상의 불순물 등이 확실하게 제거되어, 균일성이 높은 결정 조직 및 양호한 배향 특성을 갖는 중간층(12)을 성장시킬 수 있다. 이에 의해, 기판(11)과, 중간층(12) 상에 성장되는 III족 질화물 반도체를 포함하는 반도체층(20) 사이에 격자 부정합이 발생하는 일이 없으므로, 결정성이 양호한 반도체층(20)을 형성하는 것이 가능해진다. 또한, 전처리 공정에 있어서의 각 조건을 규정하고, 또한 중간층(12)의 결정 조직에 있어서의 브로드 성분의 비율을 지표로 하여, 중간층(12)의 배향 특성 및 하지층(14a)의 결정성을 제어하는 방법이므로, 각 제조 조건을 사용하는 스퍼터링 장치의 성능에 의존하지 않고, 정확하게 관리하는 것이 가능해진다. 따라서, 발광 특성이 우수한 III족 질화물 반도체 발광 소자를 높은 생산 효율로 제조하는 것이 가능해진다.
또한, 도 1에 도시하는 적층 반도체(10)와 같은, 본 발명에 관한 제조 방법으로 얻어지는 III족 질화물 반도체는, 발광 다이오드(LED) 외에, 레이저 디스크(LD) 등의 발광 소자나, 트랜지스터와 같은 전자 디바이스 등의 각종 반도체 소자에 사용할 수 있다.
[램프]
이상 설명한 바와 같은 본 발명에 관한 III족 질화물 반도체 발광 소자와 형광체를 조합함으로써, 당업자 주지의 수단에 의해 램프를 구성할 수 있다. 종래부터 발광 소자와 형광체를 조합함으로써 발광색을 바꾸는 기술이 알려져 있으며, 이러한 기술을 아무런 제한을 받지 않고 채용하는 것이 가능하다.
예를 들어, 형광체를 적정하게 선정함으로써, 발광 소자로부터 장파장의 발광을 얻는 것도 가능해지고, 또한 발광 소자 자체의 발광 파장과 형광체에 의해 변환된 파장을 섞음으로써, 백색 발광을 보이는 램프로 할 수도 있다.
또한, 램프로서는 일반 용도의 포탄형, 휴대의 백라이트 용도의 사이드 뷰형, 표시기에 사용되는 톱 뷰형 등, 어느 용도로도 사용할 수 있다.
예를 들어, 도 4에 도시한 예와 같이, 동일면 전극형의 III족 질화물 반도체 발광 소자(1)를 포탄형으로 실장하는 경우에는, 2개의 프레임 중의 한쪽(도 4에서는 프레임(21))에 발광 소자(1)를 접착하고, 또한 발광 소자(1)의 부극(도 3에 나타내는 부호 19 참조)을 와이어(24)로 프레임(22)에 접합하고, 발광 소자(1)의 정극 본딩 패드(도 3에 나타내는 부호 18 참조)를 와이어(23)로 프레임(21)에 접합한다. 그리고, 투명한 수지를 포함하는 몰드(25)로 발광 소자(1)의 주변을 밀봉함으로써, 도 4에 도시한 바와 같은 포탄형의 램프(2)를 작성할 수 있다.
본 실시 형태의 램프(2)는, 상기 본 발명의 III족 질화물 반도체 발광 소자, 또는 상기 본 발명의 제조 방법으로 얻어지는 III족 질화물 반도체 발광 소자가 사용되어 이루어지는 것이므로, 우수한 발광 특성이 얻어진다.
또한, 본 발명에 관한 제조 방법을 이용하여 얻어지는, 도 1의 적층 반도체(10)에 도시한 바와 같은 반도체 구조는, 상술한 바와 같은 발광 소자 외에, 레이저 소자나 수광 소자 등의 광전기 변환 소자, 또는 HBT(Heterojunction Bipolar Transistor: 헤테로접합 바이폴라 트랜지스터)나 HEMT(High Electron Mobility Transistor: 고전자 이동도 트랜지스터) 등의 전자 디바이스에도 사용할 수 있다. 이들 반도체 소자는, 각종 구조의 것이 다수 알려져 있으며, 본 발명에 관한 III족 질화물 반도체의 적층 구조체의 소자 구조는, 이들 주지의 소자 구조를 포함시키고 아무런 제한을 받지 않는다.
다음에, 본 발명의 III족 질화물 반도체 발광 소자 및 그의 제조 방법을 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에만 한정되는 것이 아니다.
[실험예 1]
본 실시예에서는 역 스퍼터링을 실시한 기판 상에 중간층을 성막하고, 그 위에 III족 질화물 반도체를 포함하는 각 층을 적층함으로써, 도 2 및 도 3에 도시하는 바와 같은 발광 다이오드(LED)의 샘플을 제작한다(도 1에 도시하는 적층 반도체(10)도 참조).
본 예에서는, 우선 사파이어를 포함하는 기판(11) 상에 RF 스퍼터링법을 이용하여 AlN을 포함하는 중간층(12)을 적층하고, 그 위에 MOCVD법을 이용하여 단결정의 GaN을 포함하는 하지층(14a)을 적층하였다. 그리고, 이 하지층(14a) 상에 n 형 콘택트층(14b), n형 피복층(14c), 발광층(15) 및 p형 반도체층(16)의 각 층을 MOCVD법으로 형성하였다.
『기판에 대한 역 스퍼터링(전처리 공정)』
우선, 표면을 경면 연마한 직경 2인치의 (0001)c면 사파이어 기판을 불산 및 유기 용매에 의해 세정한 후, 스퍼터링 장치의 챔버 내에 도입하였다. 이 때, 스퍼터링 장치로서는 고주파식의 전원부를 구비하고, 타깃 내에서 마그네트를 회전시킴으로써, 자장이 걸리는 위치를 움직일 수 있는 기구를 구비한 것을 사용하였다.
그리고, 스퍼터링 장치의 챔버 내에서 기판(11)을 550℃까지 가열하고, 질소 가스를 40sccm의 유량으로 도입하여 챔버 내의 가스 분위기를 질소 가스 100%로 한 후, 챔버 내의 압력을 2Pa로 유지하고, 기판(11)에 0.1kW의 고주파 바이어스를 인가하면서 질소 플라즈마에 노출시킴으로써, 기판(11)의 표면에 역 스퍼터링에 의한 플라즈마 처리를 실시하여 세정하였다. 이 때의 처리 시간은 15초로 하였다.
『중간층의 형성(스퍼터링 공정)』
이어서, 챔버 내에 아르곤 및 질소 가스를 도입한 후, 기판(11)의 온도를 550℃로 유지하면서, 1kW의 고주파 바이어스를 금속 Al 타깃측에 인가하고, 노 내의 압력을 1Pa로 유지하고, Ar 가스를 10sccm, 질소 가스를 30sccm의 유량으로 유통시킨 조건(가스 전체에 대한 질소의 비는 75%)에서, 사파이어를 포함하는 기판(11) 상에 AlN을 포함하는 중간층(12)을 성막하였다. 이 때의 성장 속도는 0.12nm/s이었다.
또한, 타깃 내의 마그네트는, 기판(11)에의 역 스퍼터링 및 중간층(12)의 성 막의 어느 때에도 회전시켰다. 상술한 바와 같이 하여 40nm의 AlN을 포함하는 중간층(12)을 성막한 후, 플라즈마를 세우는 것을 정지하고, 기판(11)의 온도를 저하시켰다. 이상의 수순에 의해, 기판(11) 상에 40nm 두께의 단결정의 AlN을 포함하는 중간층(12)을 형성하였다.
그리고, 상술한 바와 같이 하여 형성한 중간층(12)의 결정 조직에 대하여, CuKα선 X선 발생원을 광원으로 하여, 포물선 미러와 2결정에서 발산각을 0.01°로 하는 X선 측정 장치(파날리티컬사제, 제품 번호: X‘part)를 사용하여 X선 로킹 커브를 측정한 후, 데이터 해석 소프트 「Peak Fit(등록 상표)」(시스타트사제)를 사용하여 해석하였다. 이 때, 상기 「Peak Fit(등록 상표)」에 의한 피팅 방법으로서 「AutoFit Peaks I」을 사용하고, 피팅 함수로서 「Gaussian-Lorentzian Sum(Amplitude)」을 사용하여, 중간층(12)의 결정 조직에 있어서의 브로드 성분의 비율을 해석하였다.
또한, 중간층(12)의 X선 로킹 커브(XRC)를, X선 측정 장치(파날리티컬사제, 제품 번호: X‘part)를 사용하여 측정하였다. 이 측정은 CuKα선 X선 발생원을 광원으로서 사용하여 행하였다.
이 결과, 중간층(12)의 결정 조직에 있어서, 무배향으로 되어 있는 브로드 성분은 19%로 낮은 값을 나타내고, 또한 XRC 반값폭은 0.106(381arcsec)으로 우수한 특성을 나타내며, 중간층(12)이 양호하게 배향되어 있는 것을 확인할 수 있었다.
『하지층의 형성』
이어서, 표면에 중간층(12)이 성막된 기판(11)을 스퍼터링 장치로부터 취출하고, MOCVD로에 도입하였다. 그리고, GaN층(III족 질화물 반도체)이 성막된 시료를 MOCVD법을 이용하여 이하의 수순으로 제작하였다.
우선, 기판(11)을 반응로 내에 도입하였다. 기판(11)은, 질소 가스 치환된 글로브 박스 중에서 가열용의 카본제의 서셉터 상에 적재하였다. 그리고, 질소 가스를 노 내에 유통시킨 후, 히터에 의해 기판(11)의 온도를 1150℃로 승온시켰다. 기판(11)이 1150℃의 온도에서 안정된 것을 확인한 후, 암모니아 배관의 밸브를 열고, 암모니아의 노 내에의 유통을 개시하였다. 계속해서, 트리메틸갈륨(TMG)의 증기를 포함하는 수소를 노 내에 공급하고, 기판(11) 상에 성막된 중간층(12) 상에 하지층(14a)을 이루는 GaN계 반도체를 부착시키는 처리를 행하였다. 암모니아의 양은 V/III비가 6000으로 되도록 조절하였다. 약 1시간에 걸쳐 상기 GaN계 반도체의 성장을 행한 후, TMG의 배관의 밸브를 절환하고, 원료의 반응로 내에의 공급을 정지하여 성장을 정지시켰다. 그리고, GaN계 반도체의 성장을 종료시킨 후, 히터에의 통전을 정지하여, 기판(11)의 온도를 실온까지 강온하였다.
이상의 공정에 의해, 사파이어를 포함하는 기판(11) 상에 단결정 조직을 갖고, AlN을 포함하는 중간층(12)을 형성하고, 그 위에 언도프로 2㎛의 막 두께의 GaN계 반도체를 포함하는 하지층(14a)을 형성하였다. 취출한 기판은 무색 투명한 미러 형상을 나타내었다.
상술한 바와 같이 하여 형성한 언도프 GaN을 포함하는 하지층(14a)의 X선 로킹 커브(XRC)를, X선 측정 장치(파날리티컬사제, 제품 번호: X‘part)를 사용하여 측정하였다. 이 측정은 CuKα선 X선 발생원을 광원으로서 사용하고, 대칭면인 (0002)면에서 행하였다. 일반적으로 III족 질화물 반도체의 경우, (0002)면의 XRC 스펙트럼 반값폭은 결정의 평탄성(모자이시티, mosaicity)의 지표가 된다. 이 측정의 결과, 본 발명의 제조 방법으로 제작한 하지층(14a)은, (0002)면의 측정에서는 반값폭 0.0101(36.5arcsec)을 나타내었다.
『n형 콘택트층의 형성』
이어서, 하지층(14a)을 형성한 기판(11)을 MOCVD 장치 내에 반송하고, GaN을 포함하는 n형 콘택트층을 MOCVD법을 이용하여 형성하였다. 이 때, n형 콘택트층에는 Si를 도프하였다.
여기서, GaN의 성막에 사용하는 MOCVD 장치로서는, 종래 공지된 장치를 사용하였다.
이상 설명한 바와 같은 공정에 의해, 표면에 역 스퍼터링을 실시한 사파이어를 포함하는 기판(11) 상에 단결정 조직을 갖는 AlN의 중간층(12)을 형성하고, 그 위에 언도프로 2㎛의 막 두께의 GaN층(n형 하지층(14a))과, 5×1018cm-3의 캐리어 농도를 갖는 2㎛의 Si 도프의 GaN층(n형 콘택트층(14b))을 형성하였다. 성막 후에 장치 내로부터 취출한 기판은 무색 투명하며, GaN층(여기서는 n형 콘택트층(14b))의 표면은 경면이었다.
『n형 피복층 및 발광층의 형성』
상기 수순으로 제작한 샘플의 n형 콘택트층 상에 MOCVD법을 이용하여 n형 피 복층(14c) 및 발광층(15)을 적층하였다.
「n형 피복층의 형성」
우선, Si 도프 GaN을 포함하는 n형 콘택트층이 성장된 기판을 MOCVD 장치의 챔버 내에 반송하였다. 그리고, 챔버 내를 질소로 치환한 상태로 하여 기판의 온도를 1000℃까지 상승시키고, n형 콘택트층의 최표면에 부착된 오염물을 승화시켜 제거하였다. 또한, 이 때, 기판의 온도가 830℃ 이상이 된 시점부터 암모니아를 노 내에 유통시켰다.
이어서, 기판의 온도를 740℃까지 저하시킨 후, 암모니아를 챔버 내에 그대로 유통시키면서, SiH4 가스와, 버블링에 의해 발생시킨 TMI 및 TEG의 증기를 노 내에 유통시켜, 180Å의 막 두께를 갖고, Si 도프 In0.01Ga0.99N을 포함하는 n형 피복층(14c)을 형성하였다. 그리고, TMI, TEG 및 SiH4의 밸브를 절환하고, 이들 원료의 공급을 정지하였다.
「발광층의 형성」
이어서, GaN을 포함하는 장벽층(15a)과, In0.2Ga0.8N을 포함하는 웰층(15b)으로 구성되고, 다중 양자 웰 구조를 갖는 발광층(15)을 형성하였다. 이 발광층(15)의 형성시에는, Si 도프 In0.01Ga0.99N을 포함하는 n형 피복층(14c) 상에, 우선 장벽층(15a)을 형성하고, 이 장벽층(15a) 상에 In0.2Ga0.8N을 포함하는 웰층(15b)을 형성하였다. 이러한 적층 수순을 5회 반복한 후, 5번째로 적층한 웰층(15b) 상에 6번 째의 장벽층(15a)을 형성하고, 다중 양자 웰 구조를 갖는 발광층(15)의 양측에 장벽층(15a)을 배치한 구조로 하였다.
즉, Si 도프 In0.01Ga0.99N을 포함하는 n형 피복층(14c)의 성장 종료 후, 기판 온도나 노 내의 압력, 캐리어 가스의 유량이나 종류는 그대로 하고, TEG의 밸브를 절환하여, 노 내에 TEG를 공급함으로써 GaN을 포함하는 장벽층(15a)을 성장시켰다. 이에 의해 150Å의 막 두께를 갖는 장벽층(15a)을 형성하였다.
이어서, 장벽층(15a)의 성장을 종료시킨 후, 기판(11)의 온도나 노 내의 압력, 캐리어 가스의 유량이나 종류는 그대로 하고, TEG 및 TMI의 밸브를 절환하여 TEG 및 TMI를 노 내에 공급하고, In0.2Ga0.8N을 포함하는 웰층(15b)을 성장시켰다. 이에 의해 20Å의 막 두께를 갖는 웰층(15b)을 형성하였다.
웰층(15b)의 성장을 종료시킨 후, 다시 장벽층(15a)을 성장시켰다. 그리고, 이러한 수순을 5회 반복함으로써, 5층의 장벽층(15a)과 5층의 웰층(15b)을 형성하였다. 또한, 마지막에 적층한 웰층(15b) 상에 장벽층(15a)을 형성하고, 발광층(15)으로 하였다.
『p형 반도체층의 형성』
상술한 각 공정 처리에 의해 얻어진 웨이퍼 상에 MOCVD 장치를 사용하여 p형 반도체층(16)을 성막하였다.
여기서, p형 반도체층(16)의 성막에 사용하는 MOCVD 장치로서는, 종래 공지된 장치를 사용하였다. 또한, 이 때 p형 반도체층(16)에는 Mg를 도프하였다.
그리고, 최종적으로 막 두께가 10nm인 Mg 도프 Al0.1Ga0.9N을 포함하는 p형 피복층(16a)과, 막 두께가 200nm인 Mg 도프 Al0.02Ga0.98N을 포함하는 p형 콘택트층(16b)으로 구성되는 p형 반도체층(16)을 성막하였다.
상술한 바와 같이 하여 제작한 LED용의 에피택셜 웨이퍼는, 도 1에 도시하는 적층 반도체(10)와 같이, c면을 갖는 사파이어를 포함하는 기판(11) 상에 단결정 구조를 갖는 AlN층(중간층(12))을 형성한 후, 기판(11)측으로부터 순서대로 2㎛의 언도프 GaN층(하지층(14a)), 5×1018cm-3의 전자 농도를 갖는 2㎛의 Si 도프 GaN층(n형 콘택트층(14b)), 1×1018cm-3의 전자 농도를 갖는 180Å의 In0.01Ga0.99N 피복층(n형 피복층(14c)), GaN 장벽층에서 시작되어 GaN 장벽층에서 끝나고, 층 두께가 150Å로 된 6층의 GaN 장벽층(장벽층(15a))과, 층 두께가 20Å로 된 5층의 언도프 In0.2Ga0.8N 웰층(웰층(15b))을 포함하는 다중 양자 웰 구조(발광층(15)), 막 두께가 10nm인 Mg 도프 Al0.1Ga0.9N을 포함하는 p형 피복층(16a)과, 막 두께가 200nm인 Mg 도프 Al0.02Ga0.98N을 포함하는 p형 콘택트층(16b)으로 구성되는 Mg 도프 AlGaN층(p형 반도체층(16))을 적층한 구조를 갖는다.
『LED의 제작』
이어서, 상기 에피택셜 웨이퍼(적층 반도체(10))를 사용하여 LED를 제작하였다.
즉, 상기 에피택셜 웨이퍼의 Mg 도프 AlGaN층(p형 반도체층(16b))의 표면에, 공지된 포토리소그래피 기술에 의해 ITO를 포함하는 투광성 전극(17)을 형성하고, 그 위에 티타늄, 알루미늄 및 금을 순서대로 적층한 구조를 갖는 정극 본딩 패드(18)(p전극 본딩 패드)를 형성하여, p측 전극으로 하였다. 또한, 웨이퍼에 대하여 건식 에칭을 실시하고, n형 콘택트층(14b)의 n측 전극(부극)을 형성하는 영역을 노출시키고, 이 노출 영역(14d)에 Ni, Al, Ti 및 Au의 4층이 순서대로 적층되어 이루어지는 부극(19)(n측 전극)을 형성하였다. 이러한 수순에 의해, 웨이퍼(도 1의 적층 반도체(10)를 참조) 상에 도 2에 도시한 바와 같은 형상을 갖는 각 전극을 형성하였다.
그리고, 상술한 수순으로 p측 및 n측의 각 전극이 형성된 웨이퍼에 대하여, 사파이어를 포함하는 기판(11)의 이면을 연삭 및 연마하여 미러 형상의 면으로 하였다. 그리고, 이 웨이퍼를 한변이 350㎛인 정사각형의 칩으로 절단하고, 각 전극이 위로 되도록 리드 프레임 상에 배치하고, 금선으로 리드 프레임에 결선하여 발광 소자로 하였다(도 4의 램프(3)를 참조).
상술한 바와 같이 하여 제작한 발광 다이오드의 p측 및 n측의 전극간에 순방향 전류를 흘린 바, 전류 20mA에 있어서의 순방향 전압은 3.25V이었다. 또한, p측의 투광성 전극(17)을 통과시켜 발광 상태를 관찰한 바, 발광 파장은 462nm이며, 발광 출력은 12.5mW를 나타내었다. 이러한 발광 다이오드의 특성은, 제작한 웨이퍼의 거의 전면으로부터 제작된 발광 다이오드에 대하여 불균일없이 얻어졌다.
[실험예 2 내지 15]
전처리 공정 및 스퍼터링 공정을 하기 표 1에 나타내는 조건으로 한 점을 제외하고, 그 밖의 성막 조건은 상기 실험예 1과 마찬가지의 조건으로 하여, 실험예 2 내지 15의 발광 소자를 제작하였다.
여기서, 실험예 3은 전처리 공정에 있어서의 챔버 내의 가스 압력을 0.08Pa로 약간 낮게 설정한 예이며, 실험예 7은 전처리 공정에 있어서의 가스 분위기에 질소를 포함하지 않는 예이다.
또한, 본 실험예에 있어서는, 전처리 공정의 처리 시간에 관하여, 실험예 4 및 실험예 6 내지 10에 대해서는 30초 이하로 단시간으로 설정하는 한편, 그 밖의 실험예에 대해서는 60 내지 300초로 약간 길게 설정하고 있다.
상기 실험예 1 내지 15의 각 제조 조건을 하기 표 1에 나타냄과 함께, 평가 결과의 일람을 하기 표 2에 나타낸다.
Figure 112009079983874-PCT00002
Figure 112009079983874-PCT00003
[평가 결과]
표 1에 나타낸 바와 같이, 본 발명의 제조 방법에 구비된 전처리 공정에서 기판에 역 스퍼터링이 실시되고, 또한 본 발명에서 규정하는 각 조건에 의해 제조된 발광 소자(실험예 1, 8 내지 10 참조)는, 중간층의 결정 조직에 있어서의 브로드 성분의 비율이, 중간층 표면에 있어서의 면적비로 모두 30% 이하로 배향 특성이 우수하고, 또한 중간층 상에 형성되는 하지층의 X선 로킹 커브 반값폭이 50arcsec 이하로 배향성이 우수한 것이 명확하다. 또한, 이러한 하지층 상에 III족 질화물 반도체의 각 층이 적층되어 이루어지는 본 발명의 발광 소자는, 전류 20mA에 있어서의 순방향 전압이 모두 3.25V 이하이며, 또한 발광 파장은 460 내지 464nm, 발광 출력은 12.5mW 이상으로 매우 우수한 발광 특성을 나타내었다.
또한, 실험예 2의 샘플에서는, 전처리 공정의 처리 시간이 300초로 약간 길게 되어 있지만, 파워값이나 챔버 내의 가스 압력이 본 발명에서 규정하는 범위 내로 되어 있기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분의 비율은 26.2%로 비교적 양호한 배향 특성을 나타내고 있다.
또한, 실험예 3의 샘플에서는, 전처리 공정의 가스 압력이 0.08Pa로 낮고, 또한 처리 시간이 300초로 약간 길기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분의 비율이 76%로 배향성이 낮은 것으로 되어 있다.
또한, 실험예 4에서는, 전처리 공정의 처리 시간이 30초이며, 또한 파워값이나 챔버 내의 가스 압력이 본 발명에서 규정하는 범위 내로 되어 있기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분의 비율은 19.9%로 양호한 배향 특성을 나타내고 있다.
또한, 실험예 5의 샘플에서는, 기판에 대한 전처리 공정을 설정하지 않았기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분이 50.4%로 배향성이 낮은 것으로 되어 있다.
또한, 실험예 6의 샘플에서는, 실험예 4와 마찬가지로 전처리 공정의 처리 시간이 30초이며, 또한 파워값이나 챔버 내의 가스 압력이 본 발명에서 규정하는 범위 내로 되어 있기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분의 비율은 22.6%로 양호한 배향 특성을 나타내고 있다.
또한, 실험예 7의 샘플에서는, 전처리 공정에 있어서 챔버 내에 질소를 유통시키지 않았기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분이 100%로 전혀 배향되지 않는 결과가 되었다.
또한, 실험예 11의 샘플에서는, 전처리 공정의 처리 시간이 60초로 약간 길기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분이 60.7%로 배향성이 낮은 것으로 되어 있다.
또한, 실험예 12의 샘플에서는, 전처리 공정의 가스 압력이 0.08Pa로 낮고, 또한 처리 시간이 300초로 약간 길지만, 고주파 파워가 0.05kW로 조금 낮기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분의 비율이 20%로 비교적 양호한 배향 특성을 나타내고 있다.
또한, 실험예 13도 상기 실험예 12와 마찬가지로 전처리 공정의 가스 압력이 0.08Pa로 낮고, 또한 처리 시간이 300초로 약간 길지만, 고주파 파워가 0.02kW로 조금 낮기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분의 비율이 19.1%로 비교적 양호한 배향 특성을 나타내고 있다.
또한, 실험예 14도 상기 실험예 12 및 13과 마찬가지로 전처리 공정의 가스 압력이 0.08Pa로 낮고, 또한 처리 시간이 300초로 약간 길지만, 고주파 파워가 1kW로 상기 실험예 12 및 13보다도 조금 높기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분이 83.99%로 배향성이 낮은 것으로 되어 있다.
또한, 실험예 15의 샘플에서는, 고주파 파워가 0.2kW로 높고, 또한 전처리 공정의 가스 압력이 0.08Pa로 낮고, 또한 처리 시간이 300초로 약간 길기 때문에, 중간층의 결정 조직에 있어서의 브로드 성분이 95.9%로 배향성이 매우 낮은 것으로 되어 있다.
또한, 상기 표 2에 나타내는 중간층의 결정 특성의 해석 결과와 같이, 중간층의 결정 조직에 있어서의 브로드 성분의 비율, 즉 배향 특성과 중간층의 XRC 반값폭 사이에는 상관 관계가 없는 것이 명확하다. 예를 들어, 실험예 5 및 11의 샘플에서는 XRC 반값폭이 각각 0.1157(실험예 5), 0.1233(실험예 11)으로 비교적 양호하지만, 브로드 성분의 비율은 각각 50.4%(실험예 5), 60.7%(실험예 11)이며, GaN층(하지층)의 XRC는 각각 90.7arcsec(실험예 5), 108.4arcsec(실험예 11)로 배향 특성이 낮은 것으로 되어 있다.
이러한 결과로부터, 중간층의 XRC 반값폭을 지표로 하여, 중간층 상에 형성되는 GaN층(하지층)의 XRC 반값폭을 제어하고, 이 GaN층의 결정성을 향상시키는 것은 실질적으로 불가능한 것이 명확하다.
이에 대해, 본 발명자들은 상기 결과와 같이 중간층의 결정 조직에 있어서의 브로드(무배향) 성분의 비율과, 중간층 상에 형성되는 GaN층(하지층)의 XRC 반값폭이 상관 관계가 있는 것을 발견하였다. 그리고, 중간층의 브로드 성분의 비율을 지표로 하여 제어함으로써, 그 위의 하지층의 결정성을 양호하게 제어하고, 또한 그 위에 형성되는 각 층의 결정성을 양호하게 제어 가능한 본 발명의 발광 소자 및 그 제조 방법을 완성시켰다.
본 발명의 III족 질화물 반도체 발광 소자의 제조 방법은, 결정성이 양호한 III족 질화물 반도체를 형성할 수 있기 때문에, 발광 다이오드(LED)나 레이저 다이오드(LD)와 같은 발광 소자 외에, FET와 같은 전자 디바이스 등, 여러가지 반도체 소자의 제조에 적용하는 것이 가능하다.

Claims (33)

  1. 기판 상에 적어도 III족 질화물 화합물을 포함하는 중간층이 적층되고, 상기 중간층 상에 하지층을 구비하는 n형 반도체층, 발광층 및 p형 반도체층이 순차적으로 적층되어 이루어지는 III족 질화물 반도체 발광 소자이며,
    상기 중간층의 결정 조직 중에는, 상기 중간층의 X선 로킹 커브를 피크 분리 방법에 의해, 반값폭이 720arcsec 이상으로 되는 브로드 성분과, 내로우 성분으로 분리한 경우의 상기 브로드 성분에 대응하는 무배향 성분이 포함되고,
    상기 중간층의 결정 조직에 있어서의 상기 무배향 성분의 비율이, 상기 중간층의 면적비로 30% 이하로 되어 있는 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
  2. 제1항에 있어서, 상기 중간층 상에 적층되는, 상기 하지층의 (0002)면의 X선 로킹 커브 반값폭이 50arcsec 이하로 되어 있는 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
  3. 제1항 또는 제2항에 있어서, 상기 기판이 사파이어 기판인 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
  4. 제3항에 있어서, 상기 중간층이, 상기 사파이어 기판의 c면 상에 형성되어 있는 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
  5. 제1항 또는 제2항에 있어서, 상기 중간층의 막 두께가 20 내지 40nm의 범위로 되어 있는 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
  6. 제1항 또는 제2항에 있어서, 상기 중간층이 Al을 함유하는 조성을 포함하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
  7. 제6항에 있어서, 상기 중간층이 AlN을 포함하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
  8. 제1항 또는 제2항에 있어서, 상기 하지층이 GaN계 화합물 반도체를 포함하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
  9. 제8항에 있어서, 상기 하지층이 AlxGa1-xN(0≤x≤1)을 포함하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자.
  10. 기판 상에 적어도 III족 질화물 화합물을 포함하는 중간층을 적층하고, 상기 중간층 상에 하지층을 구비하는 n형 반도체층, 발광층 및 p형 반도체층을 순차적으 로 적층하는 III족 질화물 반도체 발광 소자의 제조 방법이며,
    상기 기판에 대하여 플라즈마 처리를 행하는 전처리 공정과, 상기 전처리 공정에 이어서, 상기 기판 상에 상기 중간층을 스퍼터링법에 의해 형성하는 스퍼터링 공정이 구비되어 있고,
    상기 스퍼터링 공정은, 상기 중간층의 X선 로킹 커브를 피크 분리 방법을 이용하여 반값폭이 720arcsec 이상이며 상기 중간층의 결정 조직에 포함되는 무배향 성분에 대응하는 브로드 성분과, 내로우 성분으로 분리한 경우의 상기 중간층의 결정 조직에 있어서의 상기 무배향 성분의 비율을, 중간층의 면적비로 30% 이하로 하여 상기 중간층을 형성하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  11. 제10항에 있어서, 상기 전처리 공정은, 질소 함유 가스를 챔버 내에 유통시켜 행하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  12. 제11항에 있어서, 상기 전처리 공정은, 챔버 내에 유통시키는 상기 질소 함유 가스 중의 질소 가스의 비가 50% 이상인 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 전처리 공정은, 챔버 내의 압력을 1Pa 이상으로 하여 행하는 것을 특징으로 하는 III족 질화물 반도체 발 광 소자의 제조 방법.
  14. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 전처리 공정은, 처리 시간을 30초 이하로 하여 행하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  15. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 전처리 공정은, 상기 기판의 온도를 25 내지 1000℃의 범위로 하여 행하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  16. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 전처리 공정 및 상기 스퍼터링 공정을 동일한 챔버 내에서 행하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  17. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 전처리 공정에 있어서의 플라즈마 처리가 역 스퍼터링인 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  18. 제17항에 있어서, 상기 전처리 공정은, 고주파를 사용한 전원에 의해 플라즈마를 발생시킴으로써, 역 스퍼터링을 행하는 것을 특징으로 하는 III족 질화물 반 도체 발광 소자의 제조 방법.
  19. 제18항에 있어서, 상기 전처리 공정은, 고주파를 사용한 전원에 의해 질소 플라즈마를 발생시킴으로써, 역 스퍼터링을 행하는 것을 포함하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  20. 제18항 또는 제19항에 있어서, 상기 전처리 공정은, 상기 기판에 대하여 0.1kW 이하의 고주파 파워를 인가하여 역 스퍼터링을 행하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  21. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 스퍼터링 공정은, 상기 중간층을 상기 기판 표면의 적어도 90%를 덮도록 형성하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  22. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 스퍼터링 공정은, V족 원소를 함유하는 원료를 사용하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  23. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 스퍼터링 공정은, 상기 중간층을 V족 원소를 함유하는 원료를 리액터 내에 유통시키는 리액티브 스퍼터링 법에 의해 성막하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  24. 제22항에 있어서, 상기 V족 원소가 질소인 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  25. 제22항에 있어서, 상기 V족 원소를 포함하는 원료로서 암모니아를 사용하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  26. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 스퍼터링 공정은, 상기 중간층을 RF 스퍼터링법에 의해 성막하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  27. 제26항에 있어서, 상기 스퍼터링 공정은, 상기 중간층을 RF 스퍼터링법을 이용하여, 캐소드의 마그네트를 이동시키면서 성막하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  28. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 스퍼터링 공정은, 상기 중간층을 상기 기판의 온도를 400 내지 800℃의 범위로 하여 형성하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  29. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 하지층을 MOCVD법에 의해 상기 중간층 상에 성막하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  30. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 하지층을 리액티브 스퍼터링법에 의해 상기 중간층 상에 성막하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  31. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 기판의 온도를 300 내지 1200℃로 하여, 상기 하지층을 형성하는 것을 특징으로 하는 III족 질화물 반도체 발광 소자의 제조 방법.
  32. 제10항 내지 제12항 중 어느 한 항에 기재된 제조 방법으로 얻어지는 III족 질화물 반도체 발광 소자.
  33. 제1항, 제2항, 제10항, 제11항 및 제12항 중 어느 한 항에 기재된 III족 질화물 반도체 발광 소자가 사용되어 이루어지는 램프.
KR1020097026968A 2007-07-04 2008-07-03 Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프 KR101042417B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007176099A JP4714712B2 (ja) 2007-07-04 2007-07-04 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JPJP-P-2007-176099 2007-07-04

Publications (2)

Publication Number Publication Date
KR20100017917A true KR20100017917A (ko) 2010-02-16
KR101042417B1 KR101042417B1 (ko) 2011-06-16

Family

ID=40226167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026968A KR101042417B1 (ko) 2007-07-04 2008-07-03 Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프

Country Status (6)

Country Link
US (1) US8674398B2 (ko)
JP (1) JP4714712B2 (ko)
KR (1) KR101042417B1 (ko)
CN (1) CN101689592B (ko)
TW (1) TWI491064B (ko)
WO (1) WO2009005126A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190129854A (ko) * 2017-03-29 2019-11-20 후루카와 기카이 긴조쿠 가부시키가이샤 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102034912B (zh) * 2009-12-29 2015-03-25 比亚迪股份有限公司 发光二极管外延片、其制作方法及芯片的制作方法
WO2011136016A1 (ja) * 2010-04-30 2011-11-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP2012243780A (ja) * 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
JP6272850B2 (ja) * 2012-07-02 2018-01-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 物理的気相成長法による窒化アルミニウムの緩衝及び活性層
JP5734935B2 (ja) * 2012-09-20 2015-06-17 株式会社東芝 半導体装置及びその製造方法
US9362715B2 (en) 2014-02-10 2016-06-07 Soraa Laser Diode, Inc Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US9379525B2 (en) 2014-02-10 2016-06-28 Soraa Laser Diode, Inc. Manufacturable laser diode
US9520695B2 (en) * 2013-10-18 2016-12-13 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser device having confinement region
US9368939B2 (en) 2013-10-18 2016-06-14 Soraa Laser Diode, Inc. Manufacturable laser diode formed on C-plane gallium and nitrogen material
US9520697B2 (en) 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
US9871350B2 (en) 2014-02-10 2018-01-16 Soraa Laser Diode, Inc. Manufacturable RGB laser diode source
JP2014241417A (ja) * 2014-07-15 2014-12-25 シャープ株式会社 アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法
TWI553901B (zh) * 2015-09-07 2016-10-11 環球晶圓股份有限公司 紫外光發光二極體及其製造方法
WO2017094028A1 (en) * 2015-12-02 2017-06-08 Indian Institute Of Technology Bombay Method and apparatus for forming silicon doped gallium nitride (gan) films by a co-sputtering technique
JP7112190B2 (ja) * 2017-09-29 2022-08-03 日機装株式会社 発光装置
FI129628B (en) * 2019-09-25 2022-05-31 Beneq Oy Method and apparatus for processing a substrate surface

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD142966A1 (de) * 1979-05-07 1980-07-23 Reinhard Voigt Verfahren zur in situ-vorbehandlung und zur beschichtungvon substraten mit duennen schichten
JPS60173829A (ja) 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JPH06120163A (ja) 1992-09-30 1994-04-28 Victor Co Of Japan Ltd 半導体装置の電極形成方法
JP3773282B2 (ja) 1995-03-27 2006-05-10 豊田合成株式会社 窒化ガリウム系化合物半導体の電極形成方法
JPH0964477A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JPH11102907A (ja) * 1997-09-26 1999-04-13 Sharp Corp 半導体装置の製造方法および絶縁膜形成装置
JP2000216249A (ja) * 1998-11-16 2000-08-04 Sony Corp 電子装置の製造方法及びその装置
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2001168386A (ja) 1999-09-29 2001-06-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
US6406931B1 (en) * 1999-10-12 2002-06-18 Sandia Corporation Structural tuning of residual conductivity in highly mismatched III-V layers
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP3994623B2 (ja) 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4963763B2 (ja) 2000-12-21 2012-06-27 日本碍子株式会社 半導体素子
JP2003119564A (ja) 2001-10-12 2003-04-23 Tokyo Electron Ltd 成膜方法及びプラズマｃｖｄ装置
JP2003183823A (ja) * 2001-12-17 2003-07-03 Sharp Corp スパッタ装置
JP2003332234A (ja) * 2002-05-15 2003-11-21 Kyocera Corp 窒化層を有するサファイア基板およびその製造方法
JP4123828B2 (ja) * 2002-05-27 2008-07-23 豊田合成株式会社 半導体発光素子
JP2005209925A (ja) 2004-01-23 2005-08-04 Nichia Chem Ind Ltd 積層半導体基板
JP2006114886A (ja) * 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
JP5004432B2 (ja) * 2005-04-11 2012-08-22 東京エレクトロン株式会社 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP4939014B2 (ja) * 2005-08-30 2012-05-23 国立大学法人徳島大学 Ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体発光素子の製造方法
JP4912843B2 (ja) * 2006-11-22 2012-04-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190129854A (ko) * 2017-03-29 2019-11-20 후루카와 기카이 긴조쿠 가부시키가이샤 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Also Published As

Publication number Publication date
JP2009016531A (ja) 2009-01-22
US20100327311A1 (en) 2010-12-30
US8674398B2 (en) 2014-03-18
TWI491064B (zh) 2015-07-01
CN101689592A (zh) 2010-03-31
TW200917529A (en) 2009-04-16
WO2009005126A1 (ja) 2009-01-08
JP4714712B2 (ja) 2011-06-29
CN101689592B (zh) 2011-12-28
KR101042417B1 (ko) 2011-06-16

Similar Documents

Publication Publication Date Title
KR101042417B1 (ko) Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
KR20100049123A (ko) Ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
JP5049659B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR20090048590A (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
JPWO2008136504A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009295753A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008098245A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2010232700A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008034510A (ja) Ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9