JP5734935B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5734935B2
JP5734935B2 JP2012207627A JP2012207627A JP5734935B2 JP 5734935 B2 JP5734935 B2 JP 5734935B2 JP 2012207627 A JP2012207627 A JP 2012207627A JP 2012207627 A JP2012207627 A JP 2012207627A JP 5734935 B2 JP5734935 B2 JP 5734935B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
metal layer
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012207627A
Other languages
English (en)
Other versions
JP2014063862A (ja
Inventor
俊秀 伊藤
俊秀 伊藤
弘 勝野
弘 勝野
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012207627A priority Critical patent/JP5734935B2/ja
Priority to US13/780,486 priority patent/US9172017B2/en
Publication of JP2014063862A publication Critical patent/JP2014063862A/ja
Application granted granted Critical
Publication of JP5734935B2 publication Critical patent/JP5734935B2/ja
Priority to US14/863,687 priority patent/US9331235B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
ＬＥＤ（Light Emitting Diode）などの半導体発光素子などの半導体装置において、ｎ側の電極（ｎ電極）として、アルミニウム（Ａｌ）と、異種メタルと、の積層構造を用いる構成がある。Ａｌを用いる構成において、熱処理工程などの影響により、特性が不安定になり、例えば、電極と半導体層との間のコンタクト抵抗が高くなる。
特開２００６−５９９３３号公報
本発明の実施形態は、良好な電気特性の電極を有する半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、窒化物半導体を含むｎ形の第１半導体層と、Ａｌ、Ａｕ及びＮｉを含む合金の第１金属層と、第２金属層と、を含む半導体装置が提供される。前記第１金属層は、前記第１半導体層に接する。前記第２金属層は、前記第１金属層に接し、Ａｌとは異なる金属を含む。前記第２金属層と前記第１半導体層との間に前記第１金属層が配置される。前記合金におけるＮｉの比率は、０．０５以上０．１４以下であり、前記合金におけるＡｌの比率は、０．１４以上０．３４以下であり、前記合金におけるＡｕの比率は、０．５５以上０．８４以下であり、前記Ｎｉの前記比率と、前記Ａｌの前記比率と、前記Ａｕの前記比率と、の合計は、実質的に１である。
本発明の別の実施形態によれば、窒化物半導体を含むｎ形の第１半導体層と、実質的にＡｌ及びＡｕからなる合金の第１金属層と、第２金属層と、を含む半導体装置が提供される。前記第１金属層は、前記第１半導体層に接する。前記第２金属層は、前記第１金属層に接し、Ａｌとは異なる金属を含む。前記第２金属層と前記第１半導体層との間に前記第１金属層が配置される。前記合金におけるＡｌの比率は、０．１５以上０．２４以下である。
第１の実施形態に係る半導体装置を示す模式的断面図である。 第１の実施形態に係る半導体装置の一部を示す模式的断面図である。 第１の実施形態に係る半導体装置の一部を示す模式的断面図である。 図４（ａ）〜図４（ｅ）は、第１の実施形態に係る半導体装置の製造方法を示す工程順模式的断面図である。 図５（ａ）及び図５（ｂ）は、半導体装置の特性を示すグラフ図である。 図６（ａ）及び図６（ｂ）は、参考例の半導体装置を示す電子顕微鏡写真像である。 第１の実施形態に係る半導体装置の特性を示すグラフ図である。 図８（ａ）及び図８（ｂ）は、第１の実施形態に係る半導体装置を示す顕微鏡写真像である。 図９（ａ）〜図９（ｅ）は、合金の特性を例示する光学顕微鏡写真像である。 コンタクト抵抗を例示するグラフ図である。 コンタクト抵抗を例示するグラフ図である。 第１の実施形態に係る半導体装置を示す模式的断面図である。 第１の実施形態に係る半導体装置を示す模式的断面図である。 第１の実施形態に係る半導体装置を示す模式的平面図である。 第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
第１の実施形態は、半導体装置に係る。
半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
図１は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体装置１１０は、ｎ形の第１半導体層１０と、第１金属層４１と、第２金属層４２と、を含む。
第１半導体層１０は、窒化物半導体を含む。第１半導体層１０には、例えば、ＧａＮなどが用いられる。
第１金属層４１は、第１半導体層１０に接する。第１金属層４１には合金が用いられる。この合金は、Ａｌ及びＡｕを含む。後述するように、この合金は、Ｎｉをさらに含んでも良い。
第２金属層４２は、第１金属層４１に接する。第２金属層４２と第１半導体層１０との間に第１金属層４１が配置される。すなわち、第１半導体層１０の上に、第１金属層４１が設けられ、第１金属層４１の上に第２金属層４２が設けられる。第２金属層４２は、Ａｌとは異なる金属を含む。例えば、第２金属層４２は、Ｐｔを含む。後述するように、第２金属層４２は、例えば、Ｐｔ層を含む。
例えば、第２金属層４２と第１半導体層１０との間にＡｌ層（Ａｌ及びＡｕを含む合金ではなく）を設ける場合には、種々の熱処理により、第２金属層４２に含まれるＡｌとは異なる金属が、Ａｌ層に導入される。または、Ａｌ層のＡｌ原子が、第２金属層４２に導入される。例えば、Ａｌ層と第１半導体層１０との界面状態が変化する。これにより、例えばＡｌ層と第１半導体層１０との間のコンタクト抵抗が上昇する。
これに対して、実施形態においては、第２金属層４２と第１半導体層１０との間に、Ａｌ及びＡｕを含む合金の第１金属層４１を設けることで、上記のようなコンタクト抵抗の上昇が抑制できる。このような特性の例については、後述する。
図１に例示したように、半導体装置１１０は、ｐ形の第２半導体層２０と、発光層３０と、をさらに含む。第２半導体層２０は、第１半導体層１０と離間し、窒化物半導体を含む。発光層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。発光層３０に窒化物半導体が用いられる。半導体装置１１０は、半導体発光素子の例である。第１半導体層１０、発光層３０及び第２半導体層２０は、積層体１５に含まれる。
この例では、半導体装置１１０は、絶縁層８０をさらに含む。絶縁層８０は、第１金属層４１及び第２金属層４２の少なくともいずれかを覆う。
この例では、第１金属層４１は、第２金属層４２に覆われている。絶縁層８０は、第２金属層４２を覆っている。
この例では、半導体装置１１０は、対向導電層５０をさらに含む。対向導電層５０は、第２半導体層２０に電気的に接続されている。絶縁層８０の少なくとも一部は、対向導電層５０と第２金属層４２との間に配置される。絶縁層８０は、対向導電層５０と第２金属層４２との間を電気的に絶縁する。
絶縁層８０には、例えば、酸化シリコンが用いられる。これにより、対向導電層５０と第２金属層４２との間の高い絶縁性が得られる。絶縁層８０において、高い絶縁性を得るためには、絶縁層８０の形成温度を所定の温度以上とする。絶縁層８０の形成温度は、例えば、絶縁層８０の成膜時の温度、及び、成膜後の熱処理（例えばアニール）の温度を含む。例えば、絶縁層８０の形成温度は、例えば、３５０℃以上６５０℃以下である。絶縁層８０の形成温度を３５０℃以上にすることで、絶縁層８０の膜質が向上し、高い絶縁性が得られる。絶縁層８０の形成温度を３５０℃以上にすることで、絶縁層８０と第２金属層４２との密着性が良好になる。絶縁層８０の温度が６５０℃を超えると、例えば、第１金属層４１が劣化する場合がある。
絶縁層８０として、酸化シリコン（または酸窒化シリコン）を用いる場合、絶縁層８０の屈折率は、１．４５以上２．００未満であることが好ましい。絶縁層８０の屈折率が１．４５以上において、絶縁層８０が緻密になり、高い絶縁性が得られる。
第１金属層４１から、第１半導体層１０に向かう方向をＺ軸方向（積層方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。第１半導体層１０、発光層３０及び第２半導体層２０は、積層方向に沿って積層されている。
本願明細書において、「積層」とは、互いに接して重ねられる状態の他に、間に他の層が挿入されて重ねられる状態も含む。
以下、発光層３０の例について説明する。
図２は、第１の実施形態に係る半導体装置の一部を例示する模式的断面図である。
図２に表したように、発光層３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。例えば、複数の障壁層３１と、複数の井戸層３２と、がＺ軸に沿って交互に積層される。
井戸層３２は、Ｉｎｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）を含む。障壁層３１は、ＧａＮを含む。すなわち、井戸層３２はＩｎを含み、障壁層３１はＩｎを実質的に含まない。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。
発光層３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有することができる。このとき、発光層３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。または、発光層３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有することができる。このとき、発光層３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。
すなわち、発光層３０は、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、８以上の整数）。第（ｉ＋１）障壁層ＢＬ（ｉ＋１）は、第ｉ障壁層ＢＬｉと第２半導体層２０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）井戸層ＷＬ（ｉ＋１）は、第ｉ井戸層ＷＬｉと第２半導体層２０との間に配置される。第１障壁層ＢＬ１は、第１半導体層１０と第１井戸層ＷＬ１との間に設けられる。第ｎ井戸層ＷＬｎは、第ｎ障壁層ＢＬｎと第（ｎ＋１）障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、第ｎ井戸層ＷＬｎと第２半導体層２０との間に設けられる。
発光層３０から放出される光（発光光）のピーク波長は、例えば３６０ナノメートル（ｎｍ）以上６５０ｎｍ以下である。ただし、実施形態において、ピーク波長は任意である。
第１半導体層１０には、例えば、ｎ型不純物を含むＧａＮ層が用いられる。ｎ型不純物には、Ｓｉ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかを用いることができる。第１半導体層１０は、例えば、ｎ側コンタクト層を含む。
第２半導体層２０には、例えば、ｐ型不純物を含むＧａＮ層が用いられる。ｐ型不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかを用いることができる。第２半導体層２０は、例えば、ｐ側コンタクト層を含む。
図３は、第１の実施形態に係る半導体装置の一部を例示する模式的断面図である。
図３に表したように、第２金属層４２は、第１Ｔｉ層４２ａと、Ｐｔ層４２ｂと、Ａｕ層４２ｃと、を含む。Ｐｔ層４２ｂは、Ａｕ層４２ｃと第１金属層４１との間に設けられ、Ａｕ層４２ｃに接する。第１Ｔｉ層４２ａは、Ｐｔ層４２ｂと第１金属層４１との間に設けられ、Ｐｔ層４２ｂと第１金属層４１とに接する。
すなわち、第１金属層４１の上に第１金属層に接して第１Ｔｉ層４２ａが設けられる。第１Ｔｉ層４２ａの上に第１Ｔｉ層４２ａに接してＰｔ層４２ｂが設けられる。Ｐｔ層４２ｂの上にＰｔ層４２ｂに接してＡｕ層４２ｃが設けられる。
この例では、第２金属層４２は、第２Ｔｉ層４２ｄをさらに含む。第２Ｔｉ層４２ｄは、Ａｕ層４２ｃに接する。第２Ｔｉ層４２ｄとＰｔ層４２ｂとの間にＡｕ層４２ｃが配置される。すなわち、Ａｕ層４２ｃの上にＡｕ層４２ｃに接して第２Ｔｉ層４２ｄが設けられる。
第１Ｔｉ層４２ａは、例えば密着層として機能する。Ｐｔ層４２ｂは、第１Ｔｉ層４２ａとＡｕ層４２ｃとの間のバリア層として機能する。Ａｕ層４２ｃを用いることで、高い導電性が得られる。第２Ｔｉ層４２ｄを用いることで、例えば、Ａｕ層４２ｃと、絶縁層８０との間の密着性が向上する。
第２金属層４２の厚さは、１００ｎｍ以上１０μｍ以下が好ましい。さらに望ましくは、１μｍ以下が好ましい。第２金属層４２の厚さが１００ｎｍ未満の場合は、例えば、電流広がりが悪くなる。第２金属層４２の厚さが１０μｍを超えると、例えば、後の工程において接合がしにくくなる。
図４（ａ）〜図４（ｅ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図４（ａ）に表したように、成長用基板５の上に積層体１５が設けられている。例えば、成長用基板５と第２半導体層２０との間に第１半導体層１０が設けられる。第１半導体層１０と第２半導体層２０との間に発光層３０が設けられる。成長用基板５には、例えば、シリコン、サファイア、ＧａＮ及びＳｉＣのいずれかが用いられる。
図４（ｂ）に表したように、第２半導体層２０の一部及び発光層３０の一部をエッチングなどにより除去する。これにより第１半導体層１０の一部が露出する。
第１半導体層１０の露出した一部の上に、第１金属層４１なる層４１ｆを形成する。層４１ｆは、Ａｌ及びＡｕを含む層である。この例では、層４１ｆは、Ａｌを含む第１膜４１ａ、Ｎｉを含む第２膜４１ｂ、及び、Ａｕを含む第３膜４１ｃと、を含む。例えば、第１半導体層１０の上に第１膜４１ａを形成する。第１膜４１ａの上に第２膜４１ｂを形成する。第２膜４１ｂの上に第３膜４１ｃを形成する。これにより、Ａｌ／Ｎｉ／Ａｕの積層膜が形成される。層４１ｆの形成において、例えば、レジストを用いたリフトオフ法などにより、層４１ｆは所定の形状に加工される。開口部を有するマスクを用いた蒸着などを用いても良い。
実施形態において、Ｎｉの第２膜４１ｂは、必要に応じて設けられる。この場合には、例えば、第１膜４１ａの上に第３膜４１ｃが設けられる。
積層体１５と、Ａｌ及びＡｕを含む層４１ｆと、を、不活性ガス雰囲気中での熱処理を行う。
これにより、図４（ｃ）に表したように、Ａｌ及びＡｕを含む合金を含む第１金属層４１が形成される。この例では、第１金属層４１の合金は、Ａｌ、Ｎｉ及びＡｕを含む。
図４（ｄ）に表したように、第１金属層４１の上に、第２金属層４２を形成する。第２金属層４２は、Ａｌとは異なる金属を含む。第２金属層４２は、例えば、第１Ｔｉ層４２ａ、Ｐｔ層４２ｂ、Ａｕ層４２ｃ及び第２Ｔｉ層４２ｄを含む。第２金属層４２は、例えば、第１金属層４１を覆う。第２金属層４２の形成において、例えば、レジストを用いたリフトオフ法などにより、第２金属層４２は所定の形状に加工される。開口部を有するマスクを用いた蒸着などを用いても良い。
図４（ｅ）に表したように、第２金属層４２の上に、絶縁層８０なる酸化シリコン膜を形成する。絶縁層８０の形成は、例えば３５０℃以上の温度で行われる。これにより、高い絶縁性を有するは絶縁層８０が得られる。絶縁層８０の形成には、例えばＣＶＤ（Chemical Vapor Etching）などを用いることが好ましい。これにより、高い被覆性が得られる。
図４（ｆ）に表したように、必要に応じて、絶縁層８０の上に対向導電層５０を形成する。対向導電層５０は、第２半導体層２０に電気的に接続されている。第２半導体層２０は、第１半導体層１０と離間し、窒化物半導体を含む。発光層３０が、第１半導体層１０と第２半導体層２０との間に配置されている。
第２金属層４２と、対向導電層５０と、の間に電圧を印加することで、第１半導体層１０及び第２半導体層２０を介して発光層３０に電流が供給され、発光層３０から光が放出される。
３５０℃以上の温度で形成された絶縁層８０により、高い絶縁性が得られるため、対向導電層５０と第１金属層４１との間の絶縁、対向導電層５０と第２金属層４２との絶縁が確保できる。
以下、実施形態に係る半導体装置１１０の特性の例について説明する。以下では、半導体装置１１０（この例では、半導体発光素子）の光出力と動作電圧の測定結果の例について説明する。
図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフ図である。
図５（ａ）の横軸は、半導体装置（この例では半導体発光素子）の発光のピーク波長λｐ（ｎｍ）である。図５（ａ）の縦軸は、光出力Ｏｐ（任意目盛り）である。図５（ｂ）の横軸は、ピーク波長λｐである。図５（ｂ）の縦軸は、動作電圧Ｖｏｐ（任意目盛り）である。
これらの図において、丸印は、実施形態に係る半導体装置１１０に対応する。半導体装置１１０においては、第１金属層４１には、Ａｌ及びＡｕを含む合金が用いられている。この例では、Ａｌ、Ｎｉ及びＡｕを含む合金が用いられている。第１金属層４１の厚さは、約７００ｎｍである。第２金属層４２には、第１Ｔｉ層４２ａ、Ｐｔ層４２ｂ、Ａｕ層４２ｃ及び第２Ｔｉ層４２ｄの積層膜が用いられている。第１Ｔｉ層４２ａの厚さは、約５０ｎｍである。Ｐｔ層４２ｂの厚さは、約５０ｎｍである。Ａｕ層４２ｃ層の厚さは、約７００ｎｍである。第２Ｔｉ層４２ｄの厚さは、約５０ｎｍである。
これらの図においては、三角印は、参考例の半導体装置１１９（構造は図示せず）に対応する。半導体装置１１９においては、第１金属層４１には、Ａｌ単体が用いられている。第１金属層４１の厚さは、約２００ｎｍである。
図４（ａ）から分かるように、参考例の半導体装置１１９に比べて、実施形態に係る半導体装置１１０における光出力Ｏｐは、高い。
図４（ｂ）から分かるように、参考例の半導体装置１１９に比べて、実施形態に係る半導体装置１１０における動作電圧Ｖｏｐは、低い。
このように、実施形態においては、良好な電気特性が得られる。実施形態において、高い光出力Ｏｐと低い動作電圧Ｖｏｐが得られるのは、第１金属層４１が実質的に劣化せず、かつ、第１半導体層１０と第１金属層４１との間のコンタクト抵抗が低いためである。一方、参考例においては、第１半導体層１０と第１金属層４１との間のコンタクト抵抗が高い。
図６（ａ）及び図６（ｂ）は、参考例の半導体装置を例示する電子顕微鏡写真像である。
図６（ｂ）は、図６（ａ）の一部分ＰＡを拡大した像である。
これらの図は、Ａｌ単体の第１金属層４１を用いた半導体装置１１９の断面のＳＥＭ（Scanning Electron Microscope）像である。
図６（ａ）及び図６（ｂ）に表したように、第１金属層４１と第２金属層４２との間の界面は凹凸状である。また、第２金属層４２と絶縁層８０（ＳｉＯ２膜）との界面も凹凸状である。
図示しないが、第１金属層４１と第２金属層４２との界面は、絶縁層８０を形成する前には、平坦である。このことから、絶縁層８０の形成により、第１金属層４１と第２金属層４２との間の界面に凹凸状が形成されたと考えられる。絶縁層８０（ＳｉＯ２膜）の形成においては、ＣＶＤが用いられ、このときに、３８０℃で３０分の熱履歴が発生する。この熱履歴により、第１金属層４１のＡｌがマイグレーションを生じ、その結果、第１金属層４１と第２金属層４２とにおいて相互拡散が生じたと考えられる。
例えば、図６（ｂ）から分かるように、第１金属層４１の最大の厚さは、６００ｎｍ程度である。成膜したときの第１金属層４１（Ａｌ層）の厚さが約２００ｎｍであることからも、上記の熱履歴により、第１金属層４１と第２金属層４２との相互拡散が生じたと考えられる。
既に説明したように、参考例の半導体装置１１９においては、光出力Ｏｐが低く、動作電圧Ｖｏｐが高く、第１半導体層１０と第１金属層４１との間のコンタクト抵抗が高い。これは、上記の熱履歴により、第１金属層４１と第２金属層４２との相互拡散が一因であると考えられる。
また、金像層の加工に、例えば、アルカリ処理を含むリフトオフなどを用いた場合、Ａｌがアルカリにより劣化することも考えされる。これによっても、コンタクト抵抗が高くなると考えられる。そして、Ａｌのアルカリによるに劣化により、第２金属層４２に含まれる、Ａｌとは異なる金属元素と、第１金属層４１のＡｌとの、相互拡散がさらに促進されると考えられる。
このように、ｎ形の第１半導体層１０に接する電極としてＡｌを用い、その上に、Ａｌとは異なる金属を形成する場合には、Ａｌと、その異なる金属と、が相互に作用してコンタクト抵抗が増加することがある。
このように、第１金属層４１としてＡｌ単体層を用いる参考例においては、良好な電気特性が得られない。
一方、第１金属層４１として、Ａｌ及びＡｕを含む合金を用いる実施形態においては、絶縁層８０の形成の際に熱履歴での第１金属層４１と第２金属層４２との相互拡散が実質的に生じない。また、アルカリ耐性が向上し、アルカリによる劣化も抑制される。このため、第１金属層４１と第２金属層４２との間の界面は平坦である。また、第２金属層４２と絶縁層８０との界面も平坦である。このことが、第１半導体層１０と第１金属層４１との間のコンタクト抵抗の上昇を抑制することに関係していると考えられる。その結果、実施形態においては、高い光出力Ｏｐと低い動作電圧Ｖｏｐが得られる。
このように、実施形態によれば、良好な電気特性の電極を有する半導体装置が得られる。
例えば、第１半導体層１０の上に、ＡｌＮｉ合金の金属層を設け、その上に融点が高い金属層を設け、その上にＡｕ層を設ける場合において、熱処理を行う構成が考えられる。この例においては、金属層の融点が高いことにより、ＡｌＮｉ層と、Ａｕ層と、の分離が維持されるため、Ａｌ、Ｎｉ及びＡｕを含む合金は形成されない。また、ＡｌＮｉ合金の上に、直接Ａｕ層を設ける場合において、３５０℃以上の熱処理を行わない場合は、合金化が生じない。
本実施形態において、第１半導体層１０に接する第１金属層４１として、Ａｌを含む層を用いることで、Ａｌの高い反射率により高い光取り出し効率が得られる。
上記のように、ｎ形の第１半導体層１０に接する金属層にＡｌ単体を用いると、上記のように、Ａｌのマイグレーションなどによってコンタクト抵抗が上昇し、電気特性が劣化する。
一方、ｎ形の第１半導体層１０に接する金属層としてＡｕを用いると、コンタクト抵抗が高くなる。このため、一般には、ｎ形の第１半導体層１０に接する金属層として、Ａｕを用いることがない。従って、Ａｕとｎ形の窒化物半導体とのコンタクト抵抗が高いため、Ａｕとそれ以外の金属との合金においても、コンタクト抵抗が高くなると予想するのが一般的である。
しかしながら、本願発明者は、以下に説明する独自の実験により、ＡｌとＡｕとを含む合金によれば、低いコンタクトが得られることを見出した。
図７は、第１の実施形態に係る半導体装置の特性を例示するグラフ図である。
図７は、第１金属層４１となる層４１ｆとして、Ａｌを含む第１膜４１ａ、Ｎｉを含む第２膜４１ｂ、及び、Ａｕを含む第３膜４１ｃと、を形成し、複数の異なる温度で熱処理（シンター処理）を行ったときの、コンタクト抵抗を示している。熱処理は、窒素雰囲気で行われる。図７の横軸は、熱処理の温度（最高温度）Ｔｍ（℃）である。縦軸は、コンタクト抵抗Ｒｃ（任意目盛）である。
図７に示したように、温度Ｔｍが５０℃（熱処理なし）においては、コンタクト抵抗Ｒｃは、２（任意目盛）〜３（任意目盛）である。熱処理の温度Ｔｍが高くなるにつれて、コンタクト抵抗Ｒｃは低下する。例えば、温度Ｔｍが３００℃のときは、コンタクト抵抗Ｒｃは、約１．８（任意目盛）である。例えば、温度Ｔｍが３５０℃のときは、コンタクト抵抗Ｒｃは、約１．４（任意目盛）である。例えば、温度Ｔｍが４００℃のときは、コンタクト抵抗Ｒｃは、約１．２（任意目盛）である。例えば、温度Ｔｍが５００℃〜６００℃のときは、コンタクト抵抗Ｒｃは、約１（任意目盛）である。
一方、熱処理の温度Ｔｍが４００℃未満のときは、第１膜４１ａ、第２膜４１ｂ及びＡｕを含む第３膜４１ｃ（Ａｌ／Ｎｉ／Ａｕ）の積層膜は合金化しないことが分かった。例えば、熱処理の温度Ｔｍが４００℃以上になると、第１膜４１ａ、第２膜４１ｂ及びＡｕを含む第３膜４１ｃ（Ａｌ／Ｎｉ／Ａｕ）の積層膜は合金化する。このことは、光学顕微鏡での観察で確認できる。
このように、第１金属層４１となる、Ａｌ及びＡｕを含む層４１ｆを形成し、熱処理することで、層４１ｆを合金化する。これにより、第１金属層４１が得られる。熱処理の温度は、４００℃以上である。４００℃未満の温度においては、合金化が生じない。
熱処理の雰囲気は、不活性ガス雰囲気であることが好ましい。例えば、窒素雰囲気が用いられる。例えば、酸素を含む雰囲気で熱処理を行うと、コンタクト抵抗が高くなる。不活性ガス雰囲気での熱処理により、低いコンタクト抵抗が得られる。
また、Ａｌ及びＡｕを含む合金においては、高いアルカリ耐性が得られる。
実施形態において、Ａｌを含む層とＡｕを含む層とを含む積層膜を形成し、この積層膜を熱処理することで合金化して、第１金属層４１を形成することが好ましい。また、Ａｌを含む層とＮｉを含む層とＡｕを含む層とを含む積層膜を形成し、この積層膜を熱処理することで合金化して、第１金属層４１を形成することが好ましい。
例えば、Ａｌ及びＡｕを含む合金から、第１金属層４１を形成しても良い。この場合にも良好な電気特性の電極を有する半導体装置を提供できる。例えば、Ａｌを含む層とＡｕを含む層とを含む積層膜を形成し、この積層膜を熱処理することで合金化する場合には、合金ターゲットを用いて第１金属層４１を形成する場合に比べて、より高い生産性が得られ、よりコストを低減できる。
第１金属層４１として、Ａｌ、Ｎｉ及びＡｕを含む合金を用いる場合、例えば、第１金属層４１中におけるＮｉの組成は、場所によって変化しても良い。例えば、Ｎｉが局在していても良い。この場合は、第１金属層４１に粒が観察される場合がある。
図８（ａ）及び図８（ｂ）は、第１の実施形態に係る半導体装置を例示する顕微鏡写真像である。
図８（ａ）は、積層方向に沿って観察した光学顕微鏡写真層（平面写真）である。図８（ｂ）は、断面ＳＥＭ写真像である。
図８（ａ）に示したように、第１金属層４１中に、粒４１ｇが観察される。粒４１ｇは、その他の部分である周囲部４１ｈに囲まれている。
図８（ｂ）に表したように、粒４１ｇは、第１金属層４１中に、粒４１ｇが存在する。粒４１ｇは、周囲部４１ｈに取り囲まれている。
粒４１ｇと、周囲部４１ｈと、について、ＡＥＳ（Auger Electron Spectroscopy）により分析した結果は以下である。粒４１ｇは、ＮｉＡｌＡｕの合金である。周囲部４１ｈは、ＡｕＡｌの合金である。
このように、実施形態において、第１金属層４１は粒４１ｇを有していても良い。粒４ｇにおけるＮｉ組成比は、粒４１ｇ以外におけるＮｉ組成比よりも高い。例えば、粒４１ｇにおけるＮｉ組成比は、０．４以上０．６以下である。粒４１ｇ以外（周囲部４１ｈ）におけるＮｉ組成比は、例えば、０．１以下である。
このように、第１金属層４１に用いられる合金は、Ａｌ、Ａｕ及びＮｉを含むことができる。このとき、この合金におけるＮｉの比率は、例えば、０．０５以上０．１４以下であることが好ましい。この合金におけるＡｌの比率は、０．１５以上０．３４以下であることが好ましい。この合金におけるＡｕの比率は、０．５５以上０．８４以下である。上記のＮｉの比率と、上記のＡｌの比率と、上記のＡｕの比率と、の合計は、１以下である。この合金は、例えば、Ａｌ、Ａｕ及びＮｉを含み、他の金属を実質的に含まない。このとき、上記のＮｉの比率と、上記のＡｌの比率と、上記のＡｕの比率と、の合計は、１である。ただし、この合金は、Ａｌ、Ａｕ及びＮｉとは異なる金属を含んでも良い。Ａｌ、Ａｕ及びＮｉとは異なる金属の量は微量である。
本実施形態において、第１金属層４１に用いられる合金は、Ｎｉを実質的に含まなくても良い。この場合には、第１金属層４１には、Ａｌ及びＡｕによる合金が用いられる。
以下、Ａｌ及びＡｕによる合金に関する実験結果について説明する。この実験では、Ａｌ及びＡｕによる合金において、Ａｌの比率を変えて、モフォロジ、及び、コンタクト抵抗（ｎ形の第１半導体層１０とその合金との間のコンタクト抵抗）が評価される。Ａｌの比率は、Ａｌ及びＡｕの合計の量に対するＡｌの量である。
図９（ａ）〜図９（ｅ）は、合金の特性を例示する光学顕微鏡写真像である。
図９（ａ）は、Ａｌの比率ＲＡｌが１（Ａｌ単体）の第１試料に対応する。図９（ｂ）は、Ａｌの比率ＲＡｌが０．６７（Ａｌ：Ａｕ＝２：１）の第２試料に対応する。図９（ｃ）は、Ａｌの比率ＲＡｌが０．５（Ａｌ：Ａｕ＝１：１）の第３試料に対応する。図９（ｄ）は、Ａｌの比率ＲＡｌが０．３３（Ａｌ：Ａｕ＝１：２）の第４試料に対応する。図９（ｅ）は、Ａｌの比率ＲＡｌが０．２（Ａｌ：Ａｕ＝１：４）の第５試料に対応する。
図９（ａ）、図９（ｂ）及び図９（ｅ）に示す通り、Ａｌの比率ＲＡｌが、１、０．６７及び０．２のときは、合金（第１金属層４１）のモフォロジは良好である。
図９（ｃ）に表したように、Ａｌの比率ＲＡｌが０．５のときは、大きな粒子が観察され、モフォロジは良好でない。また、孔が形成され、第１半導体層１０の表面が露出している。
図９（ｄ）に表したように、Ａｌの比率ＲＡｌが０．３３のときは、金属の凝集４１ｐが生じている。
第１試料（Ａｌの比率ＲＡｌが１）と、第１半導体層１０と、の間のコンタクト抵抗Ｒｃは、約１（任意目盛）である。
第２試料（Ａｌの比率ＲＡｌが０．６７）と、第１半導体層１０と、の間のコンタクト抵抗Ｒｃは、約３（任意目盛）である。
第３試料（Ａｌの比率ＲＡｌが０．５）と、第１半導体層１０と、の間のコンタクト抵抗Ｒｃは、約２（任意目盛）である。
第４試料（Ａｌの比率ＲＡｌが０．３３）においては、第１半導体層１０に対して、ショットキー抵抗特性を示す。
第５試料（Ａｌの比率ＲＡｌが０．２）と、第１半導体層１０と、の間のコンタクト抵抗Ｒｃは、約１（任意目盛）である。
なお、Ａｌの比率ＲＡｌが０（金単体）においては、第１半導体層１０に対して、ショットキー抵抗特性を示す。
このような試料の上に、第２金属層４２を形成し、３８０℃で３０分の熱処理を行った後のコンタクト抵抗Ｒｃの増加率が測定された。熱処理は、不活性ガス雰囲気中であり、この実験では、窒素雰囲気中である。コンタクト抵抗Ｒｃの増加率は、第２金属層４２の形成及び熱処理の前の初期値と、第２金属層４２の形成及び熱処理の後の処理後値と、の差の、初期値に対する比である。処理後値は、初期値よりも大きい。
図１０は、コンタクト抵抗の増加率を例示するグラフ図である。
横軸は、Ａｌの比率ＲＡｌである。縦軸は、コンタクト抵抗Ｒｃの増加率ΔＲｃである。
図１０に示したように、Ａｌの比率ＲＡｌが１（Ａｌ単体）の第１試料においては、コンタクト抵抗Ｒｃの増加率ΔＲｃは、約５０％であり、大きい。Ａｌの比率ＲＡｌが０．６７の第２試料では、増加率ΔＲｃは約５００％である。Ａｌの比率ＲＡｌが０．５の第３試料においては、増加率ΔＲｃは、約３％で、比較的小さい。
これに対して、Ａｌの比率ＲＡｌが０．２の第５試料においては、コンタクト抵抗Ｒｃの増加率ΔＲｃは、０．１％であり、コンタクト抵抗Ｒｃは実質的に変化しない。すなわち、Ａｌの比率ＲＡｌが０．２の第５試料においては、第２金属層４２の形成及び熱処理の後においても、コンタクト抵抗Ｒｃは約１（任意目盛）である。Ａｌの比率ＲＡｌを約０．２にすることで、第２金属層４２の形成及び熱処理の後においても、非常に低いコンタクト抵抗Ｒｃが得られる。
実施形態において、第１金属層４１に用いられる合金がＡｌ及びＡｕからなる場合、その合金におけるＡｌの比率ＲＡｌは、０．２４以下であることが好ましい。Ａｌの比率ＲＡｌが０．２４よりも高いと、例えば、メタルの凝集が発生する場合がある。Ａｌの比率ＲＡｌが０．２４よりも高いと、例えば、第２金属層４２の形成及び熱処理の後において、コンタクト抵抗が上昇してしまう。Ａｌの比率ＲＡｌを０．２４以下にすることで、メタルの凝集が発生せず、第２金属層４２の形成及び熱処理の後においても低いコンタクト抵抗が得られる。
第１金属層４１に用いられる合金がＡｌ及びＡｕからなる場合、その合金におけるＡｌの比率ＲＡｌは、０．１５以上であることが好ましい。これにより、例えば、メタルの凝集が発生せず、第２金属層４２の形成及び熱処理の後においても低いコンタクト抵抗が得られる。
Ａｌの比率ＲＡｌが０．２の第５試料について、第２金属層４２の形成し、熱処理を行い、その熱処理の温度を変えたときの、コンタクト抵抗Ｒｃの変化について説明する。
図１１は、コンタクト抵抗を例示するグラフ図である。
図１１の横軸は、熱処理の温度（最高温度）Ｔｍ（℃）である。縦軸は、コンタクト抵抗Ｒｃ（任意単位）である。熱処理は、不活性ガス雰囲気中（窒素雰囲気中）で行われる。
図１１に示す通り、熱処理の温度Ｔｍが５００℃以上６００℃以下で、特に低いコンタクト抵抗Ｒｃが得られる。実施形態において、熱処理の温度は、５００℃以上６００℃以下であることが好ましい。
図１２及び図１３は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１４は、第１の実施形態に係る半導体装置を例示する模式的平面図である。
図１２は、図１４のＢ１−Ｂ２線断面図である。図１３は、図１４のＡ１−Ａ２線断面図である。
図１２〜図１４に表したように、本実施形態に係る別の半導体装置１１１においては、第１金属層４１及び第２金属層４２は、帯状に加工されている。第１金属層４１は、素子面内に電流を広げるための細線電極となる。第２金属層４２は、後述する第１金属層４１とパッド電極４５とを電気的に接続する。
第１半導体層１０は、第１部分１０ｐと、第２部分１０ｑと、を有する。第２部分１０ｑは、積層方向に対して垂直な方向において、第１部分１０ｐと離間する。この例では、第１半導体層１０は、第３部分１０ｒをさらに含む。第３部分１０ｒは、積層方向に対して垂直な方向において、第１部分１０ｐと第２部分１０ｑとの間に設けられる。
裏面電極５５と第１半導体層１０との間に、支持基板５４が設けられる。支持基板５４と第１半導体層１０との間に接合層５３が設けられる。接合層５３と第１半導体層１０との間に、接合用金属部５２が設けられる。接合用金属部５２の少なくとも一部が、対向導電層５０となる。
第１半導体層１０の第１部分１０ｐと、接合用金属部５２との間にｐ電極５１が設けられる。第１半導体層１０の第１部分１０ｐと、ｐ電極５１との間に第２半導体層２０が設けられる。第１半導体層１０の第１部分１０ｐと、第２半導体層２０との間に発光層３０が設けられる。
第１半導体層１０の第２部分１０ｑと、接合用金属部５２との間に、第２誘電体層８２が設けられる。第２誘電体層８２の少なくとも一部が、絶縁層８０となる。第１半導体層１０の第２部分１０ｑと、第２誘電体層８２との間に、第２金属層４２が設けられる。第１半導体層１０の第２部分１０ｑと、第２金属層４２との間に第１金属層４１が設けられる。第２金属層４２は、第１金属層４１を覆う。第２誘電体層８２は、第２金属層４２の側面を覆う。
第１半導体層１０の第３部分１０ｒと、接合用金属部５２との間に、第２誘電体層８２が延在する。第１半導体層１０の第２部分１０ｑと、第２誘電体層８２との間に、第１誘電体層８１が設けられる。
第１半導体層１０は、第１面１０ａと第２面１０ｂとを有する。第２面１０ｂは、発光層３０または第１金属層４１に対向する面である。第１面１０ａは、第２面１０ｂとは反対側の面である。
第１面１０ａには、凹凸１６が設けられている。凹凸１６は、光の進行方向を変化させる。凹凸１６の深さ（高さ）は、発光層３０から放出される光の波長（ピーク波長）の０．５倍以上５倍以下である。
接合用金属部５２と離間してパッド電極４５が設けられる。接合用金属部５２とパッド電極４５との間に第２誘電体層８２が延在する。パッド電極４５は、第２金属層４２と電気的に接続されている。第１半導体層１０の側面上に第３誘電体層８２が設けられている。
このような半導体装置１１１（半導体発光素子）の製造方法の例を説明する。
例えば、成長用基板５の上に第１半導体層１０、発光層３０及び第２半導体層２０を含む積層体１５を形成する。積層体１５は、ｐ側面２０ｂを有する。ｐ側面２０ｂは、積層体１５の第２半導体層２０の側の面である。
第２半導体層２０の一部及び発光層３０の一部をドライエッチングなどで除去することで、凹部１０ｔを形成する。凹部１０ｔにおいて、第１半導体層１０の一部が露出する。凹部１０ｔにおいて、後述するように、第１金属層４１及び第２金属層４２が形成される。凹部１０ｔは、例えば、幅が約２５μｍの溝状である。凹部１０ｔの形成の際に、後述するパッド電極４５が形成される位置にパッド用凹部（図示しない）を形成する。パッド用凹部は、例えば、１辺が約１３０μｍの四角形である。
ｐ側面２０ｂに第１誘電体層８１となるＳｉＯ２層を形成する。第１誘電体層８１の厚さは、約４００ｎｍである。
第１誘電体層８１のうちの凹部１０ｔ内の部分を、凹部１０ｔの形状に沿ってエッチングして除去する。除去される第１誘電体層８１の幅は、例えば、約２５μｍである。第１誘電体層８１の除去された部分において第１半導体層１０が露出する。
露出した第１半導体層１０の上に、第１金属層４１となる、Ａｌ／Ｎｉ／Ａｕの積層膜を形成する。Ａｌ／Ｎｉ／Ａｕの積層膜の厚さは、例えば、約７００ｎｍである。Ａｌ／Ｎｉ／Ａｕ積層膜の形成においては、例えばリフトオフ法などが用いられる。
Ａｌ／Ｎｉ／Ａｕの積層膜を、４００以上９００℃以下の温度で、窒素雰囲気において、約１分（例えば３０秒以上５分以下）の熱処理（シンター処理）を行う。これにより、ＡｌＮｉＡｕの合金が得られる。第１金属層４１の幅は、例えば約２０μｍである。
第１金属層４１及び第１誘電体層８１の上に、第２金属層４２となる、Ｔｉ／Ｐｔ／Ａｕ／Ｔｉの積層膜を形成する。Ｔｉ／Ｐｔ／Ａｕ／Ｔｉの積層膜の厚さは、例えば、約７００ｎｍである。Ｔｉ／Ｐｔ／Ａｕ／Ｔｉの積層膜の形成においては、例えば、リフトオフ法などが用いられる。
ｐ側面２０ｂに、第２誘電体層８２となるとしてＳｉＯ２層を形成する。第２誘電体層８２の厚さは、約６００ｎｍである。第２誘電体層８２の形成は、３５０℃以上で行われる。これにより、高い絶縁性が得られる。また、第２誘電体層８２の形成には、例えばＣＶＤ法が用いられる。これにより、高い被覆性が得られる。
第２半導体層２０上の、第１誘電体層８１の一部及び第２誘電体層８２の一部をウエットエッチングなどで除去する。これにより露出した第２半導体層２０の上にＡｇ膜を２００ｎｍの厚さで形成する。４００℃の温度で、酸素雰囲気において、約１分間のシンターを行い、ｐ電極５１が形成される。
ｐ側面２０ｂの全体に、接合用金属部５２となる、例えばＴｉ／Ｐｔ／Ａｕの積層膜を形成する。Ｔｉ／Ｐｔ／Ａｕの積層膜の厚さは、例えば約８００ｎｍである。
支持基板５４を用意する。支持基板５４には例えば、シリコン基板が用いられる。支持基板５４の主面には接合層５３が設けられている。接合層５３には、例えば、ＡｕＳｎ合金を含むはんだを含む。接合層５３の厚さは、例えば約３μｍである。
接合用金属部５２と接合層５３とを互いに対向させて、加熱する。加熱の温度は、例えば、３００℃である。この温度は、はんだの共晶点以上の温度である。これにより、支持基板５４と積層体１５とが接合される。
例えば、成長用基板５の側から、積層体１５にレーザ光を照射する。レーザ光には、例えば、例えば、ＹＶＯ４の固体レーザの、三倍高調波（３５５ｎｍ）または四倍高調波（２６６ｎｍ）が用いられる。これにより、成長用基板５と積層体１５との界面近傍において、積層体１５に含まれるＧａＮを分解する。ＧａＮから、ＧａとＮが生じる。塩酸処理などによって、分解されたＧａを除去し、成長用基板５を積層体１５から剥離する。これにより、成長用基板５と、積層体１５と、が分離する。
積層体１５の全体にドライエッチングを行い、第１半導体層１０を露出させる。その際、例えば、第１半導体層１０の厚さが４μmになるよう、エッチング量を調整する。
積層体１５の一部をレジストマスクまたは誘電体マスクを用いてドライエッチングで除去する。積層体１５に接触していた第１誘電体層８１の一部を露出させる。露出させる領域は、パッド電極４５へ接続するための第２金属層４２の上に重なる領域を含む。
積層体１５、及び、露出した第１誘電体層８１の上に、第３誘電体層８３となるＳｉＯ２層を形成する。このＳｉＯ２層の一部に開口を形成する。これにより、第３誘電体層８３が形成される。第３誘電体層８３の厚さは、例えば約６００ｎｍである。第３誘電体層８３の開口からは、第１半導体層１０の一部の表面が露出する。
開口を有する第３誘電体層８３をマスクとして、第１半導体層１０の表面に凹凸１６を形成する。この形成には、例えばＫＯＨ溶液によるアルカリエッチングによる加工が用いられる。エッチング処理においては、例えば、１ｍｏｌ／ＬのＫＯＨ溶液を用い、処理温度が８０℃であり、処理時間が約２０分間である。
第２金属層４２の上の、第３誘電体層８３及び第１誘電体層８１をウエットエッチングなどで除去する。露出した第２金属層４２の上に、例えば、パッド電極４５となる、Ｔｉ／Ｐｔ／Ａｕの積層膜を形成する。Ｔｉ／Ｐｔ／Ａｕの積層膜の厚さは、例えば約５００ｎｍである。パッド電極４５には、例えば、ボンディングワイヤが接続される。または、接続用の導電性のボールなどが接続されても良い。
例えば、支持基板５４を研削などによって削る。支持基板５４の厚さは、例えば、約１００μとする。削った面に、裏面電極５５として、例えばＴｉ／Ｐｔ／Ａｕの積層膜を形成する。Ｔｉ／Ｐｔ／Ａｕの積層膜の厚さは、例えば、８００ｎｍである。裏面電極５５は、例えば、ヒートシンクやパッケージに接続される。
必要に応じて劈開またはダイヤモンドブレード等により、支持基板５４を切断する。これにより、半導体装置１１１が完成する。
半導体装置１１１においては、ｎ形の第１半導体層１０に接する第１金属層４１として、Ａｌ及びＡｕを含む合金を用いることで、良好な電気特性（例えば。低いコンタクト抵抗）が得られる。
（第２の実施形態）
本実施形態は、半導体装置の製造方法に係る。
図１５は、第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１５に表したように、本製造方法は、窒化物半導体を含むｎ形の第１半導体層１０に接して、Ａｌ及びＡｕを含む層４１ｆを形成する工程（ステップＳ１１０）を含む。
本製造方法は、第１半導体層１０と、Ａｌ及びＡｕを含む層４１ｆと、を、不活性ガス雰囲気中での熱処理を行い、Ａｌ及びＡｕを含む合金を含む第１金属層４１を形成する工程（ステップＳ１２０)をさらに含む。
さらに、本製造方法は、第１金属層４１の上に、Ａｌとは異なる金属を含む第２金属層４２を形成する工程をさらに含む。本製造方法は、第２金属層４２の上に、３５０℃以上の温度で絶縁層８０を形成する工程をさらに含む。
本製造方法においては、例えば、図４（ａ）〜図４（ｅ）に関して説明した処理が行われる。
本製造方法により、良好な電気特性の電極を有する半導体装置の製造方法が提供できる。
本製造方法は、絶縁層８０の上に対向導電層５０を形成する工程をさらに含んでも良い。この対向導電層５０は、第１半導体層１０と離間し窒化物半導体を含むｐ形の第２半導体層２０に電気的に接続されている。このとき、第１半導体層１０と第２半導体層２０との間に発光層３０が配置されている。
本実施形態において、不活性ガス雰囲気中での熱処理は、４００℃以上９００℃以下の温度での熱処理を含むことが好ましい。不活性ガス雰囲気中での熱処理は、５００℃以上６００℃以下の温度での熱処理を含むことがさらに好ましい。不活性ガスは、窒素を含むことが好ましい。
例えば、絶縁層８０は、酸化シリコンを含む。これにより高い絶縁性が得られる。
第２金属層４２の形成は、例えば、第１金属層４１の上に第１Ｔｉ層４２ａを形成し、第１Ｔｉ層４２ａの上にＰｔ層４２ｂを形成し、Ｐｔ層４２ｂの上にＡｕ層４２ｃを形成することを含む。例えば、第２金属層４２の形成は、Ａｕ層４２ｃの上に第２Ｔｉ層４２ｄを形成することをさらんでもよい。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法（ＨＶＰＥ）法などを用いることができる。
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。
不純物の原料には、例えば、以下を用いることができる。Ｓｉの原料ガスとして、例えば、シラン（ＳｉＨ４）を用いることができる。Ｍｇの原料として、例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。Ｍｎの原料として、例えば、トリカルボニルマンガン（ＭＭＴ）を用いることができる。Ｆｅの原料として、例えば、鉄カルボニル（Ｆｅ（ＣＯ）５）、フェロセン（Ｃｐ２Ｆｅ）を用いることができる。
実施形態によれば、良好な電気特性の電極を有する半導体装置及びその製造方法が提供される。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる第１半導体層、第２半導体層、発光層、第１金属層、第２金属層、絶縁層、及び、対向導電層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…成長用基板、 １０…第１半導体層、 １０ａ…第１面、 １０ｂ…第２面、 １０ｐ…第１部分、 １０ｑ…第２部分、 １０ｒ…第３部分、 １０ｔ…凹部、 １５…積層体、 １６…凹凸、 ２０…第２半導体層、 ２０ｂ…ｐ側面、 ３０…発光層、 ３１…障壁層、 ３２…井戸層、 ４１…第１金属層、 ４１ａ…第１膜、 ４１ｂ…第２膜、 ４１ｃ…第３膜、 ４１ｆ…層、 ４１ｇ…粒、 ４１ｈ…周囲部、 ４１ｐ…凝集、 ４２…第２金属層、 ４２ａ…第１Ｔｉ層、 ４２ｂ…Ｐｔ層、 ４２ｃ…Ａｕ層、 ４２ｄ…第２Ｔｉ層、 ４５…パッド電極、 ５０…対向導電層、 ５１…ｐ電極、 ５２…接合用金属部、 ５３…接合層、 ５４…支持基板、 ５５…裏面電極、 ８０…絶縁層、 ８１〜８３…第１〜第３誘電体層、 λｐ…ピーク波長、 １１０、１１１、１１９…半導体装置、 ＢＬ、ＢＬｉ…障壁層、 Ｏｐ…光出力、 ＰＡ…一部分、 Ｒｃ…コンタクト抵抗、 Ｖｏｐ…動作電圧、 ＷＬ、ＷＬｉ…井戸層

Claims (16)

  1. 窒化物半導体を含むｎ形の第１半導体層と、
    前記第１半導体層に接しＡｌ、Ａｕ及びＮｉを含む合金の第１金属層と、
    前記第１金属層に接しＡｌとは異なる金属を含む第２金属層であって、前記第２金属層と前記第１半導体層との間に前記第１金属層が配置される第２金属層と、
    を備え、
    前記合金におけるＮｉの比率は、０．０５以上０．１４以下であり、
    前記合金におけるＡｌの比率は、０．１４以上０．３４以下であり、
    前記合金におけるＡｕの比率は、０．５５以上０．８４以下であり、
    前記Ｎｉの前記比率と、前記Ａｌの前記比率と、前記Ａｕの前記比率と、の合計は、実質的に１である半導体装置。
  2. 窒化物半導体を含むｎ形の第１半導体層と、
    前記第１半導体層に接し実質的にＡｌ及びＡｕからなる合金の第１金属層と、
    前記第１金属層に接しＡｌとは異なる金属を含む第２金属層であって、前記第２金属層と前記第１半導体層との間に前記第１金属層が配置される第２金属層と、
    を備え、
    前記合金におけるＡｌの比率は、０．１５以上０．２４以下である半導体装置。
  3. 前記第１半導体層と離間し窒化物半導体を含むｐ形の第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に設けられた発光層と、
    をさらに備えた請求項１または２に記載の半導体装置。
  4. 前記第１金属層及び第２金属層の少なくともいずれかを覆う絶縁層をさらに備えた請求項３記載の半導体装置。
  5. 前記第２半導体層に電気的に接続された対向導電層をさらに備え、
    前記絶縁層の少なくとも一部は、前記対向導電層と前記第２金属層との間に配置され、前記対向導電層と前記第２金属層との間を電気的に絶縁する請求項４記載の半導体装置。
  6. 前記絶縁層は、酸化シリコンを含む請求項４または５に記載の半導体装置。
  7. 前記絶縁層の屈折率は、１．４５以上２．００未満である請求項６記載の半導体装置。
  8. 前記第２金属層は、
    Ａｕ層と、
    前記Ａｕ層と前記第１金属層との間に設けられ前記Ａｕ層に接するＰｔ層と、
    前記Ｐｔ層と前記第１金属層との間に設けられ前記Ｐｔ層と前記第１金属層とに接する第１Ｔｉ層と、
    を含む請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第２金属層は、前記Ａｕ層に接する第２Ｔｉ層をさらに含み、
    前記第２Ｔｉ層と前記Ｐｔ層との間に前記Ａｕ層が配置される請求項８記載の半導体装置。
  10. 窒化物半導体を含むｎ形の第１半導体層に接して、Ａｌ、Ａｕ及びＮｉを含む層を形成する工程と、
    前記Ａｌ、Ａｕ及びＮｉを含む前記層と前記第１半導体層とを、不活性ガス雰囲気中での熱処理を行いＡｌ、Ａｕ及びＮｉを含む合金を含む第１金属層を形成する工程と、
    前記第１金属層の上に、Ａｌとは異なる金属を含む第２金属層を形成する工程と、
    前記第２金属層の上に、３５０℃以上の温度で絶縁層を形成する工程と、
    を備え、
    前記合金におけるＮｉの比率は、０．０５以上０．１４以下であり、
    前記合金におけるＡｌの比率は、０．１４以上０．３４以下であり、
    前記合金におけるＡｕの比率は、０．５５以上０．８４以下であり、
    前記Ｎｉの前記比率と、前記Ａｌの前記比率と、前記Ａｕの前記比率と、の合計は、実質的に１である半導体装置の製造方法。
  11. 窒化物半導体を含むｎ形の第１半導体層に接して、実質的にＡｌ及びＡｕからなる層を形成する工程と、
    前記Ａｌ及びＡｕからなる前記層と前記第１半導体層とを、不活性ガス雰囲気中での熱処理を行いＡｌ及びＡｕからなる合金を含む第１金属層を形成する工程と、
    前記第１金属層の上に、Ａｌとは異なる金属を含む第２金属層を形成する工程と、
    前記第２金属層の上に、３５０℃以上の温度で絶縁層を形成する工程と、
    を備え、
    前記合金におけるＡｌの比率は、０．１５以上０．２４以下である半導体装置の製造方法。
  12. 前記絶縁層の上に対向導電層を形成する工程をさらに備え、
    前記対向導電層は、前記第１半導体層と離間し窒化物半導体を含むｐ形の第２半導体層に電気的に接続され、前記第１半導体層と前記第２半導体層との間に発光層が配置されている請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記不活性ガス雰囲気中での前記熱処理は、４００℃以上９００℃以下の温度での熱処理を含む請求項１０〜１２のいずれか１つに記載の半導体装置の製造方法。
  14. 前記不活性ガスは、窒素を含む請求項１０〜１３のいずれか１つに記載の半導体装置の製造方法。
  15. 前記絶縁層は、酸化シリコンである請求項１０〜１４のいずれか１つに記載の半導体装置の製造方法。
  16. 前記第２金属層の形成は、
    前記第１金属層の上に第１Ｔｉ層を形成し、
    前記第１Ｔｉ層の上にＰｔ層を形成し、
    前記Ｐｔ層の上にＡｕ層を形成することを含む請求項１０〜１５のいずれか１つに記載の半導体装置の製造方法。
JP2012207627A 2012-09-20 2012-09-20 半導体装置及びその製造方法 Expired - Fee Related JP5734935B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012207627A JP5734935B2 (ja) 2012-09-20 2012-09-20 半導体装置及びその製造方法
US13/780,486 US9172017B2 (en) 2012-09-20 2013-02-28 Semiconductor device and method for manufacturing the same
US14/863,687 US9331235B2 (en) 2012-09-20 2015-09-24 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012207627A JP5734935B2 (ja) 2012-09-20 2012-09-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014063862A JP2014063862A (ja) 2014-04-10
JP5734935B2 true JP5734935B2 (ja) 2015-06-17

Family

ID=50273566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012207627A Expired - Fee Related JP5734935B2 (ja) 2012-09-20 2012-09-20 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US9172017B2 (ja)
JP (1) JP5734935B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112313A (ja) * 2015-12-18 2017-06-22 旭化成株式会社 紫外光発光装置、紫外光発光装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5734935B2 (ja) * 2012-09-20 2015-06-17 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306958A (ja) * 1995-05-09 1996-11-22 Sanyo Electric Co Ltd 半導体装置
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
JP2005197473A (ja) * 2004-01-07 2005-07-21 Rohm Co Ltd 半導体発光素子
KR100838215B1 (ko) * 2004-06-24 2008-06-13 쇼와 덴코 가부시키가이샤 반사성 정극 및 그것을 사용한 질화 갈륨계 화합물 반도체발광 소자
JP4733371B2 (ja) 2004-08-18 2011-07-27 三菱化学株式会社 ｎ型窒化物半導体用のオーミック電極およびその製造方法
JP5056082B2 (ja) * 2006-04-17 2012-10-24 日亜化学工業株式会社 半導体発光素子
US7714340B2 (en) 2006-09-06 2010-05-11 Palo Alto Research Center Incorporated Nitride light-emitting device
JP5104490B2 (ja) * 2007-04-16 2012-12-19 豊田合成株式会社 発光装置及びその製造方法
TWI377703B (en) * 2007-05-02 2012-11-21 Showa Denko Kk Production method of group iii nitride semiconductor light-emitting device
US8299501B2 (en) * 2007-05-30 2012-10-30 Nichia Corporation Nitride semiconductor device
JP2008306021A (ja) * 2007-06-08 2008-12-18 Ushio Inc Ｌｅｄチップの製造方法
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009049267A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及びその製造方法
JP5340712B2 (ja) * 2008-01-16 2013-11-13 ローム株式会社 半導体発光素子およびその製造方法
JP2009231549A (ja) * 2008-03-24 2009-10-08 Toyoda Gosei Co Ltd 窒化物系半導体発光素子
JP5258707B2 (ja) * 2009-08-26 2013-08-07 株式会社東芝 半導体発光素子
TWI412161B (zh) 2009-11-06 2013-10-11 Semileds Optoelectronics Co 發光二極體裝置
TWI466325B (zh) * 2010-06-25 2014-12-21 Toyoda Gosei Kk Semiconductor light emitting element
JP2012089801A (ja) * 2010-10-22 2012-05-10 Rohm Co Ltd 半導体発光素子およびその製造方法、および実装基板
JP5333479B2 (ja) * 2011-02-15 2013-11-06 住友電気工業株式会社 半導体デバイスの製造方法
JP4940363B1 (ja) * 2011-02-28 2012-05-30 株式会社東芝 半導体発光素子及び半導体発光装置
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP5652373B2 (ja) * 2011-03-24 2015-01-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
JP5629669B2 (ja) * 2011-10-11 2014-11-26 株式会社東芝 半導体発光素子の製造方法
US20130193443A1 (en) * 2011-12-09 2013-08-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP5535250B2 (ja) * 2012-01-27 2014-07-02 株式会社東芝 半導体発光素子の製造方法
JP5395916B2 (ja) * 2012-01-27 2014-01-22 株式会社東芝 半導体発光素子
JP5694215B2 (ja) * 2012-03-07 2015-04-01 株式会社東芝 半導体発光素子
JP5729335B2 (ja) * 2012-03-19 2015-06-03 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5734935B2 (ja) * 2012-09-20 2015-06-17 株式会社東芝 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112313A (ja) * 2015-12-18 2017-06-22 旭化成株式会社 紫外光発光装置、紫外光発光装置の製造方法

Also Published As

Publication number Publication date
US9172017B2 (en) 2015-10-27
US20140077248A1 (en) 2014-03-20
JP2014063862A (ja) 2014-04-10
US20160013359A1 (en) 2016-01-14
US9331235B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
JP3920315B2 (ja) 窒化物系半導体発光素子
JP4137936B2 (ja) 窒化ガリウム系化合物半導体発光素子
US8058639B2 (en) Nitride semiconductor element and method for production thereof
JP3949157B2 (ja) 半導体素子およびその製造方法
JP2007081368A (ja) 窒化物系半導体発光素子
JP2005340860A (ja) 半導体発光素子
JP5440674B1 (ja) Ｌｅｄ素子及びその製造方法
WO2016038856A1 (ja) 半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法
JP2013258208A (ja) 半導体発光素子
JP5734935B2 (ja) 半導体装置及びその製造方法
WO2011086755A1 (ja) 半導体素子及び半導体素子を作製する方法
JP6323782B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
KR100822771B1 (ko) 질화갈륨계 화합물 반도체 발광소자 및 그 음극
JP2006024913A (ja) 窒化ガリウム系化合物半導体発光素子用透光性正極および発光素子
JP5514274B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2016018974A (ja) 半導体発光素子
JP4984821B2 (ja) 半導体素子およびその製造方法
TW201705534A (zh) 氮化物半導體發光元件
JP6151135B2 (ja) 半導体装置及びその製造方法
JP2005044954A (ja) 半導体基板への電極形成方法
US9231160B1 (en) Semiconductor light emitting element
US20180248080A1 (en) Method of producing n-type ohmic electrode and n-type ohmic electrode, n-type electrode, and iii nitride semiconductor light-emitting device
US20230231077A1 (en) Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP5880880B2 (ja) 窒化物発光素子
JP2017139298A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150415

R151 Written notification of patent or utility model registration

Ref document number: 5734935

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees