JP6151135B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6151135B2
JP6151135B2 JP2013182597A JP2013182597A JP6151135B2 JP 6151135 B2 JP6151135 B2 JP 6151135B2 JP 2013182597 A JP2013182597 A JP 2013182597A JP 2013182597 A JP2013182597 A JP 2013182597A JP 6151135 B2 JP6151135 B2 JP 6151135B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
boron
type semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013182597A
Other languages
English (en)
Other versions
JP2015050395A (ja
Inventor
俊秀 伊藤
俊秀 伊藤
純平 田島
純平 田島
弘 勝野
弘 勝野
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013182597A priority Critical patent/JP6151135B2/ja
Priority to US14/459,602 priority patent/US9196784B2/en
Publication of JP2015050395A publication Critical patent/JP2015050395A/ja
Application granted granted Critical
Publication of JP6151135B2 publication Critical patent/JP6151135B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
ＬＥＤ（Light Emitting Diode）などの半導体発光素子や、スイッチング素子などの半導体装置において、動作電圧の低減が求められている。
特開平１０−２７７８３号公報
本発明の実施形態は、低動作電圧の半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、ｎ形半導体層と、第１金属層と、を含む半導体装置が提供される。前記ｎ形半導体層は、窒化物半導体を含む。前記ｎ形半導体層は、酸素と結合したボロンを含みＢ ２ Ｏ ３ 及びＢＯ ｘ （ｘ＜１．５）の少なくともいずれかを含むボロン含有領域を有する。前記第１金属層は、前記ボロン含有領域と接する。
本発明の別の実施形態によれば、半導体装置の製造方法は、ＢＣｌ ３ ガスを含む雰囲気中において、窒化物半導体を含むｎ形半導体層を、プラズマ処理して、酸素と結合したボロンを含みＢ ２ Ｏ ３ 及びＢＯ ｘ （ｘ＜１．５）の少なくともいずれかを含むボロン含有領域を前記ｎ形半導体層に形成する工程を含む。前記製造方法は、前記ボロン含有領域の上に、前記ボロン含有領域と接して、第１金属層を形成する工程を含む。
第１の実施形態に係る半導体装置を示す模式図である。 図２（ａ）〜図２（ｄ）は、第１の実施形態に係る半導体装置の製造方法を示す工程順模式的断面図である。 図３（ａ）及び図３（ｂ）は、半導体装置の特性を例示するグラフ図である。 図４（ａ）〜図４（ｃ）は、半導体装置の特性を示すグラフ図である。 図５（ａ）〜図５（ｄ）は、半導体装置のスペクトル図である。 図６（ａ）〜図６（ｄ）は、半導体装置のスペクトル図である。 図７（ａ）〜図７（ｄ）は、半導体装置のスペクトル図である。 図８（ａ）及び図８（ｂ）は、第１の実施形態に係る半導体装置を示す模式的断面図である。 第１の実施形態に係る半導体装置を示す模式的断面図である。 第１の実施形態に係る半導体装置を示す模式的断面図である。 第１の実施形態に係る半導体装置を示す模式的平面図である。 第１の実施形態に係る半導体装置を示す模式的断面図である。 第１の実施形態に係る半導体装置を示す模式的断面図である。 第２の実施形態に係る半導体装置の製造方法を示すフローチャート図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
第１の実施形態は、半導体装置に係る。半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
図１は、第１の実施形態に係る半導体装置を例示する模式図である。
図１は、第１の実施形態に係る半導体装置１１０の模式的断面図である。
図１に表したように、半導体装置１１０は、ｎ形半導体層１０と、第１金属層４１と、を含む。
ｎ形半導体層１０は、窒化物半導体を含む。ｎ形半導体層１０には、例えば、ｎ形不純物を含むＧａＮ層が用いられる。ｎ形不純物には、Ｓｉ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかを用いることができる。ｎ形半導体層１０は、例えば、ｎ側コンタクト層を含む。
ｎ形半導体層１０は、例えば、第１主面１０ａと第２主面１０ｂとを有する。第２主面１０ｂは、例えば、第１金属層４１側の面である。第１主面１０ａは、第２主面１０ｂの反対側の面である。
ｎ形半導体層１０は、ボロン含有領域４０を有する。この例では、ボロン含有領域４０は、ｎ形半導体層１０の第２主面１０ｂの一部を含む。ボロン含有領域４０は、酸素（Ｏ）と結合したボロン（Ｂ）を含む。ボロン含有領域４０は、例えば、Ｂ２Ｏ３を含む。ボロン含有領域４０は、例えば、ＢＯｘ（ｘ＜１．５）を含む。
第１金属層４１は、ボロン含有領域４０と接して設けられる。この例では、第１金属層４１は、ｎ形半導体層１０の第２主面１０ｂ側に配置される。第１金属層４１は、例えば、ｎ形半導体層１０と電気的に接続される。第１金属層４１には、例えば、Ａｌが用いられる。第１金属層４１に、Ｔｉ、ＺｎまたはＡｇを用いてもよい。第１金属層４１に、Ｉｎ、ＺｒまたはＨｆを用いてもよい。
ボロン含有領域４０により、例えば、ｎ形半導体層１０と、第１金属層４１と、のコンタクト抵抗が低減される。半導体装置１１０の動作電圧が低減される。このような特性の例については、後述する。
第１金属層４１からｎ形半導体層１０に向かう方向をＺ軸方向（積層方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
本願明細書において、「積層」とは、互いに接して重ねられる状態の他に、間に他の層が挿入されて重ねられる状態も含む。
この例では、半導体装置１１０は、ｐ形半導体層２０と発光層３０とをさらに含む。ｐ形半導体層２０とｎ形半導体層１０との間に、発光層３０が設けられる。ｐ形半導体層２０及び発光層３０は、例えば、窒化物半導体を含む。この例では、積層体１５は、ｎ形半導体層１０、発光層３０及びｐ形半導体層２０を含む。
この例においては、半導体装置１１０は、半導体発光素子である。
ｐ形半導体層２０には、例えば、ｐ形不純物を含むＧａＮ層が用いられる。ｐ形不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかを用いることができる。ｐ形半導体層２０は、例えば、ｐ側コンタクト層を含む。
発光層３０の詳細については後述する。
図１に表したように、ｎ形半導体層１０は、例えば、第１部分１０ｐと第２部分１０ｑとを含む。第２部分１０ｑは、Ｚ軸方向と交差する方向において、第１部分１０ｐと並ぶ。ｐ形半導体層２０は、Ｚ軸方向において第１部分１０ｐと離間する。第１部分１０ｐとｐ形半導体層２０との間に、発光層３０が配置される。
このような構成により、低い動作電圧が得られる。以下、本実施形態に係る半導体装置の構成を構築する基となった実験について説明する。まず、半導体装置の製造方法の例について説明する。ここでは、半導体装置として、半導体発光素子を例にとって説明する。
図２（ａ）〜図２（ｄ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図２（ａ）に表したように、成長用基板５の上に、積層体１５となる積層体膜を形成する。成長用基板５の上に、例えば、ｎ形半導体層１０となるｎ形半導体膜、発光層３０となる発光膜及びｐ形半導体層２０となるｐ形半導体膜を、この順に形成する。
成長用基板５には、例えば、シリコン、サファイア、ＧａＮ及びＳｉＣのいずれかが用いられる。ｎ形半導体膜（ｎ形半導体層１０）には、例えば、Ｓｉを含むＧａＮが用いられる。ｎ形半導体膜におけるＳｉ濃度は、例えば、１×１０１７（１／ｃｍ３）以上５×１０１９（１／ｃｍ３）以下である。
図２（ｂ）に表したように、ｐ形半導体膜の一部及び発光膜の一部を、例えばエッチングなどにより除去する。ｎ形半導体膜の一部（第２主面１０ｂの一部）が露出する。これにより、ｐ形半導体層２０、発光層３０及びｎ形半導体層１０が形成される。
図２（ｃ）に表したように、ｎ形半導体層１０の露出した一部を、ＢＣｌ３ガスを含む雰囲気中において、プラズマ処理する。これにより、ボロン含有領域４０が形成される。プラズマ処理の詳細については後述する。
プラズマ処理を実施した後に、洗浄を行うことが好ましい。洗浄には、例えば、酸素を含む洗浄剤を用いることができる。洗浄には、例えば、液体が用いられる。液体による洗浄は、プラズマ処理などのガスを用いた洗浄と比べて、例えば、ボロン含有領域４０への物理的ダメージが少なく好ましい。洗浄剤には、例えば、水を用いることができる。
洗浄剤には、例えば、有機溶剤、及び、酸の少なくともいずれかを用いてもよい。有機溶剤としては、例えば、アセトン、または、エタノールなどを用いることができる。酸としては、例えば、硫酸過水、フッ酸、または、塩酸などを用いることができる。
洗浄時間は、例えば、５分以上である。洗浄時間が５分未満の場合、ボロン含有領域４０での塩素濃度が高くなり、後述の第１金属層４１との密着性が悪化する。
図２（ｄ）に表したように、例えば、ボロン含有領域４０及びｎ形半導体層１０の一部の上に、第１金属層４１となる第１金属膜を形成する。第１金属膜には、例えば、Ａｌ膜が用いられる。Ａｌ膜の厚さは、例えば、約２００ｎｍである。
第１金属膜（第１金属層４１）の形成には、例えば、真空蒸着法が用いられる。第１金属膜（第１金属層４１）は、例えば、レジストを用いたリフトオフ法などにより、所定の形状に加工される。例えば、開口部を有するマスクを用いた蒸着などを用いても良い。これにより、第１金属層４１が形成される。第１金属層４１の、積層方向に対して垂直な方向に沿う長さ（第１金属層４１の幅）は、例えば約２０μｍである。
この例では、第１金属層４１を形成した後で、熱処理を実施している。熱処理は、例えば、不活性ガス雰囲気中または真空中（減圧中）で行われる。熱処理は、例えば、窒素及びアルゴンの少なくともいずれかを含む雰囲気中で実施される。熱処理の温度は、例えば、３００℃以上９００℃以下である。好ましくは、４００℃以上６００℃以下である。熱処理の時間は、例えば、３０秒以上５分以下であり、例えば、１分である。これにより、半導体装置１１１が形成される。
熱処理によって、例えば、第１金属層４１のＡｌと、ｎ形半導体層１０のＧａＮと、が合金化する。低いコンタクト抵抗を得ることができる。なお、熱処理温度が３００℃未満では、十分に低いコンタクト抵抗を得られない場合がある。熱処理温度が９００℃を超えると、第１金属層４１が劣化する場合がある。
半導体装置１１１においては、第１金属層４１と、ｐ形半導体層２０と、の間に電圧を印加することで、ｎ形半導体層１０及びｐ形半導体層２０を介して発光層３０に電流が供給される。発光層３０から光が放出される。
プラズマ処理の例について述べる。
図３（ａ）及び図３（ｂ）は、半導体装置の特性を例示するグラフ図である。
これらの図は、誘導性結合型プラズマ反応性エッチング装置を用いてプラズマ処理を行ったときの特性を例示している。
図３（ａ）の横軸は、ＢＣｌ３ガスの流量比ＲＧである。ＢＣｌ３ガスの流量比ＲＧは、導入するガス全体の流量（ＢＣｌ３＋Ａｒ）に対するＢＣｌ３ガスの流量（ＢＣｌ３）の比でである。流量比ＲＧは、ＢＣｌ３／（ＢＣｌ３＋Ａｒ）で表される。ＢＣｌ３ガスの流量比ＲＧが０である条件では、ＢＣｌ３ガスが導入されず、Ａｒガスだけが導入される。図３（ａ）の縦軸は、コンタクト抵抗Ｒｃ（相対値）である。図３（ａ）に示した試料においては、アンテナパワーは１６０Ｗであり、バイアスパワーは５Ｗであり、圧力は０．５Ｐａ（パスカル）であり、処理時間は３０秒である。
図３（ｂ）の横軸は、プラズマ処理の条件であり、「Ａ／Ｂ」の表記は、「アンテナパワーＡ（Ｗ）／バイアスパワーＢ（Ｗ）」を示す。例えば、横軸の表記が「８０／５」であることは、アンテナパワーＡ（Ｗ）が８０Ｗであり、バイアスパワーＢが５Ｗであることを示す。図３（ｂ）の縦軸は、コンタクト抵抗Ｒｃ（相対値）である。図３（ｂ）に示した試料においては、ＢＣｌ３ガスの流量比ＲＧは０．５であり、圧力は０．５Ｐａであり、処理時間は３０秒である。
これらの図において、丸印は、シンター処理無し（成膜後でシンター処理前）の試料に対応する。三角印は、４００℃のシンター処理後の試料に対応する。四角印は、６００℃のシンター処理後の試料に対応する。
図３（ａ）に例示した、流量比ＲＧが０のときには、シンター処理無しの試料、及び、４００℃のシンター処理後の試料においては、コンタクト抵抗Ｒｃは見積もれないほど高い。このため、これらの条件の試料においては、コンタクト抵抗Ｒｃを表示していない。
ＲＩＥ処理無しの試料において、シンター処理無しの試料におけるコンタクト抵抗Ｒｃ（相対値）は、約１である。ＲＩＥ処理無しの試料において、４００℃のシンター処理後の試料におけるコンタクト抵抗Ｒｃ（相対値）は、約１０である。ＲＩＥ処理無しの試料において、６００℃のシンター処理後の試料におけるコンタクト抵抗Ｒｃ（相対値）は、約１．７である。
図３（ａ）に表したように、４００℃または６００℃のシンター処理後において、ＢＣｌ３ガスの流量のＡｒガスの流量に対する比（流量比ＲＧ）が、０．２よりも低いと、コンタクト抵抗Ｒｃが高くなる。流量比ＲＧが低いと、ＢＣｌ３ガスの影響が小さく、例えば、Ａｒによる物理エッチングが支配的になり、コンタクト抵抗Ｒｃ（シンター処理後）が高くなると考えられる。
図３（ｂ）に表したように、バイアスパワーが１００Ｗのように大きい場合には、コンタクト抵抗Ｒｃ（シンター処理後）が高い。バイアスパワーが大きいと、ボロン含有領域４０は形成され難いと考えられる。バイアスパワーが大きいと、例えば、ｎ形半導体層１０がエッチングされることが支配的になり、ボロン含有領域４０は形成され難く、その結果、コンタクト抵抗Ｒｃが高くなると考えられる。
実施形態に係るプラズマ処理における単位時間当たりの供給エネルギーは、例えば、プラズマ処理によってエッチングする場合におけるプラズマ処理の単位時間当たりの供給エネルギーよりも小さい。実施形態に係るプラズマ処理時間は、例えば、プラズマ処理によってエッチングする場合におけるプラズマ処理時間よりも短い。実施形態に係るプラズマ処理の処理時間は、例えば、１分以下である。実施形態に係るプラズマ処理におけるバイアスパワーは、例えば、プラズマ処理によってエッチングする場合におけるバイアスパワーよりも小さい。実施形態に係る半導体装置において、プラズマ処理は、ｎ形半導体層１０を加工（例えば、エッチング）するものではない。
以下、プラズマ処理の条件を変えて作製された半導体装置１１１ａ〜１１１ｅの例について説明する。
半導体装置１１１ａにおいて、プラズマ処理は、誘導性結合型プラズマ反応性エッチング装置を用いて、ＢＣｌ３とＡｒの混合ガス雰囲気中で実施される。プラズマ処理時間は、例えば、３０秒である。ＢＣｌ３ガスの流量は、例えば、５ｓｃｃｍ以上１００ｓｃｃｍ以下である。Ａｒガスの流量は、例えば、５ｓｃｃｍ以上３０ｓｃｃｍ以下である。ＢＣｌ３ガスの流量のＡｒガスの流量に対する比（流量比ＲＧ）は、０．２以上である。アンテナパワーは、例えば、５０Ｗ以上２００Ｗ以下である。バイアスパワーは、例えば、５Ｗ以上１００Ｗ未満である。
半導体装置１１１ａにおいては、上記以外の条件は、半導体装置１１１と同じである。
半導体装置１１１ｂにおいて、プラズマ処理は、ＢＣｌ３とＣｌ２の混合ガス雰囲気中で実施される。Ｃｌ２ガスの流量は、例えば、５ｓｃｃｍ以上３０ｓｃｃｍ以下である。半導体装置１１１ｃにおいて、プラズマ処理は、ＢＣｌ３ガス雰囲気中で実施される。半導体装置１１１ｄにおいて、プラズマ処理は、ＢＣｌ３とＯ２の混合ガス雰囲気中で実施される。Ｏ２ガスの流量は、例えば、５ｓｃｃｍ以上３０ｓｃｃｍ以下である。半導体装置１１１ｅにおいて、プラズマ処理は、ＢＣｌ３とＮ２の混合ガス雰囲気中で実施される。Ｎ２ガスの流量は、例えば、５ｓｃｃｍ以上３０ｓｃｃｍ以下である。半導体装置１１１ｂ〜１１１ｅでは、それ以外の条件は、半導体装置１１１ａと同じである。
後述するように、このプラズマ処理によってボロン含有領域４０が形成される。
図４（ａ）〜図４（ｃ）は、半導体装置の特性を例示するグラフ図である。
図４（ａ）〜図４（ｃ）では、熱処理温度を変化させた場合における、半導体装置１１１ａ〜１１１ｅのコンタクト抵抗Ｒｃの例を表している。なお、これらの図には、プラズマ処理を実施しない参考例の半導体装置１１９ａの例も表している。半導体装置１１９ａは、ボロン含有領域４０を含まない。
図４（ａ）〜図４（ｃ）において、横軸は熱処理温度Ｔ（℃）である。縦軸は、コンタクト抵抗Ｒｃ（相対値）である。
図４（ａ）〜図４（ｃ）に表したように、半導体装置１１１ａ〜１１１ｅのコンタクト抵抗Ｒｃは、半導体装置１１９ａのコンタクト抵抗Ｒｃよりも低い。半導体装置１１１ａ及び１１１ｂのコンタクト抵抗Ｒｃは、半導体装置１１９ａのコンタクト抵抗Ｒｃの半分程度である。ＢＣｌ３とＡｒの混合ガス雰囲気中でプラズマ処理を実施した半導体装置１１１ａのコンタクト抵抗Ｒｃが、最も低い。
また、熱処理によって、コンタクト抵抗Ｒｃがさらに低下する。半導体装置１１１ａ〜１１１ｅにおいては、動作電圧が低い。
半導体装置１１１ａにおいては、ＢＣｌ３とＡｒとの混合ガス雰囲気中でプラズマ処理を行った後で、洗浄処理が実施される。洗浄処理には、例えば、酸素を含む洗浄剤が用いられる。洗浄処理として、例えば、水洗処理が実施される。半導体装置１１１ｆにおいては、洗浄処理を行わない以外は、半導体装置１１１ａと同様の条件が用いられる。
半導体装置１１９ｂにおいては、以下の条件でｎ形半導体層１０のプラズマ処理が実施される。このプラズマ処理は、平行平板型プラズマ反応性エッチング装置によりＢＣｌ３とＡｒの混合ガス雰囲気中で実施される。プラズマ処理時間は、例えば、１６０分である。バイアスパワーは、例えば、４００Ｗである。これにより、ｎ形半導体層１０の一部がエッチングされる。
半導体装置１１９ｂにおけるプラズマ処理条件に比べて、実施形態に係る半導体装置におけるプラズマ処理は、緩やかである。
さらに、半導体装置１１９ｂにおいては、洗浄処理として、例えば、Ａｒ雰囲気中でプラズマ処理が実施される。これにより、半導体装置１１９ｂが形成される。
半導体装置１１９ｃにおいては、洗浄処理として、酸素雰囲気中でプラズマ処理を行うこと以外は、半導体装置１１９ｂと同様の条件が用いられる。
図５（ａ）〜図５（ｄ）は、半導体装置のスペクトル図である。
図６（ａ）〜図６（ｄ）は、半導体装置のスペクトル図である。
図７（ａ）〜図７（ｄ）は、半導体装置のスペクトル図である。
これらの図は、ボロン含有領域４０のＸ線光電子分光スペクトル（X-ray Photoelectron Spectroscopy）図である。図５（ａ）〜図５（ｄ）では、ボロン（Ｂ）及び塩素（Ｃｌ）のピークを表示している。図６（ａ）〜図６（ｄ）では、シリコン（Ｓｉ）のピークを表示している。図７（ａ）〜図７（ｄ）では、酸素（Ｏ）のピークを表示している。これらの図の縦軸は、検出量（カウントｃ／ｓ）である。横軸は、結合エネルギーＥｂ（ｅＶ）である。
図５（ａ）、図６（ａ）及び図７（ａ）は、半導体装置１１１ａに対応する。図５（ｂ）、図６（ｂ）及び図７（ｂ）は、半導体装置１１１ｆに対応する。図５（ｃ）、図６（ｃ）及び図７（ｃ）は、参考例の半導体装置１１９ｂに対応する。図５（ｄ）、図６（ｄ）及び図７（ｄ）は、参考例の半導体装置１１９ｃに対応する。
図５（ａ）及び図５（ｂ）に表したように、本実施形態に係る半導体装置１１１ａ及び１１１ｆにおいては、Ｂ２Ｏ３及びＢＯｘに対応するピークが確認される。すなわち、本実施形態に係る半導体装置１１１ａ及び１１１ｆでは、ボロン含有領域４０において、ボロンは、酸素と結合した酸化ボロンの状態で存在している。
これに対して、図５（ｃ）及び図５（ｄ）に表したように、参考例の半導体装置１１９ｂ及び１１９ｃにおいては、Ｂ２Ｏ３及びＢＯｘに対応するピークは極めて小さい。すなわち、半導体装置１１９ｂ及び１１９ｃは、酸素と結合した酸化ボロンを実質的に含まない。半導体装置１１９ｂ及び１１９ｃにおいては、ボロン含有領域４０が実質的に形成されていない。
本実施形態において、ボロン含有領域４０に含まれるボロン濃度は、例えば、０．４原子％以上である。好ましくは、０．５原子％以上であり、０．６原子％以上である。
半導体装置１１１ａにおいては、ボロン濃度は、例えば、０．６２原子％である。半導体装置１１１ｆにおいては、ボロン濃度は、例えば、１．７９原子％である。
半導体装置１１９ｂにおいては、ボロン濃度は、例えば、０．３６原子％である。半導体装置１１９ｃにおいては、ボロン濃度は、例えば、０．３４原子％である。
ボロン濃度が０．４原子％以上の場合には、コンタクト抵抗Ｒｃが低くなる。ボロン濃度が０．５原子％以上の場合には、例えばボロン濃度の局所的なバラツキを抑制し、再現性良くコンタクト抵抗を下げることが可能となる。ボロン濃度が０．６原子％以上の場合には、さらに、ボロン含有領域４０から第１金属層４１への母体元素の拡散を抑制し、デバイスの信頼性を向上させることが可能となる。
第１金属層４１からｎ形半導体層１０に向かう積層方向に沿ったボロン含有領域４０の厚さは、例えば、０．１ナノメートル以上１０ナノメートル以下である。ここで、ボロン含有領域４０の厚さとは、例えば、ボロン濃度が０．４原子％以上である連続した領域の厚さである。ボロン含有領域４０の厚さとは、例えば、ボロン濃度が、ボロン含有領域４０におけるボロン濃度の最大値の１／ｅ以上である連続した領域の厚さである。「ｅ」は、自然対数の底である。
ボロン含有領域４０の厚さが０．１ナノメートル未満の場合には、例えば、コンタクト抵抗Ｒｃが十分に低下しない。ボロン含有領域４０の厚さが１０ナノメートルより大きい場合にもコンタクト抵抗Ｒｃが十分に低下しない。
半導体装置１１９ｂ及び１１９ｃにおいては、プラズマ処理の時間が長い。また、洗浄処理としてもプラズマ処理が実施される。そのため、半導体装置１１９ｂ及び１１９ｃにおいては、プラズマ処理によってｎ形半導体層１０の一部がエッチングされている。
図６（ｃ）、図６（ｄ）、図７（ｃ）及び図７（ｄ）に表したように、参考例の半導体装置１１９ｂ及び１１９ｃにおいては、酸素（Ｏ）、及び、シリコン（Ｓｉ）に対応するピークが確認される。検出されたシリコンは、例えば、ｎ形半導体層１０中のシリコンである。
これに対して、図６（ａ）、図６（ｂ）、図７（ａ）及び図７（ｂ）に表したように、半導体装置１１１ａ及び１１１ｆにおいては、シリコン及び酸素に対応するピークはほとんど確認されない。半導体装置１１１ａ及び１１１ｆにおいては、ボロン含有領域４０が形成されている。半導体装置１１１ａ及び１１１ｆにおいては、ｎ形半導体層１０中のシリコンは、ほとんど検出されない。
本実施形態において、ボロン含有領域４０に含まれるシリコン濃度は、例えば、５原子％以下である。好ましくは、２原子％以下であり、１．５原子％以下である。
半導体装置１１１ａにおいて、検出されるシリコン濃度は、例えば、０．１９原子％である。半導体装置１１１ｆにおいて、検出されるシリコン濃度は、例えば、１．３２原子％である。
半導体装置１１９ｂにおいて、検出されるシリコン濃度は、例えば、７．５８原子％である。半導体装置１１９ｃにおいて、検出されるシリコン濃度は、例えば、５．８６原子％である。
半導体装置１１１ａにおけるボロン含有領域４０のシリコン濃度は、半導体装置１１１ｆにおけるボロン含有領域４０のシリコン濃度よりも低い。これは、洗浄によってシリコンが除去されたためであると考えられる。
本実施形態において、ボロン含有領域４０におけるシリコン（Ｓｉ）原子の数のガリウム（Ｇａ）原子の数に対する比（Ｓｉ／Ｇａ）は、例えば、２０％以下である。好ましくは、１０％以下であり、５％以下である。
半導体装置１１１ａにおいては、Ｓｉ／Ｇａは、例えば、０．５％である。半導体装置１１１ｆにおいては、Ｓｉ／Ｇａは、例えば、４．０６％である。
半導体装置１１９ｂにおいては、Ｓｉ／Ｇａは、例えば、３０．１％である。半導体装置１１９ｃにおいては、Ｓｉ／Ｇａは、例えば、２３．１％である。
図５（ａ）及び図５（ｂ）に表したように、半導体装置１１１ｆにおける塩素（Ｃｌ）濃度は、半導体装置１１１ａにおける塩素濃度よりも高い。半導体装置１１１ａにおいては、洗浄によって塩素が除去されたためであると考えられる。
半導体装置１１１ａにおいては、ボロン含有領域４０の表面における塩素濃度が低い。そのため、第１金属層４１とボロン含有領域４０との密着性が良好となる。半導体装置１１１ａにおいては、動作電圧が低い。
半導体装置１１１ａのコンタクト抵抗Ｒｃは、例えば、８×１０−５Ωｃｍ２以上１×１０−４Ωｃｍ２以下である。一方、参考例の半導体装置１１９ｂ及び１１９ｃにおいては、ショットキー性であり、コンタクト抵抗Ｒｃが高すぎて評価できない。
半導体装置についてさらに説明する。
半導体装置１１２及び１１３、及び、参考例の半導体装置１１９ｄ及び１１９ｅについて説明する。
半導体装置１１２において、第１金属層４１には白金（Ｐｔ）が用いられる。半導体装置１１２においては、プラズマ処理は、ＢＣｌ３／Ａｒ雰囲気中で実施される。半導体装置１１２においては、プラズマ処理後に水洗処理を実施する。水洗処理の時間は、１０分である。それ以外の条件は、半導体装置１１１ａと同じである。
半導体装置１１３において、第１金属層４１にはニッケル（Ｎｉ）が用いられる。それ以外の条件は、半導体装置１１２と同じである。
なお、半導体装置１１２及び１１３では、熱処理は行っていない。
参考例の半導体装置１１９ｄにおいては、プラズマ処理は、Ｃｌ２／Ａｒ雰囲気中で実施される。半導体装置１１９ｄにおいては、プラズマ処理後に水洗処理を実施する。それ以外の条件は、半導体装置１１２と同じである。
参考例の半導体装置１１９ｅにおいては、第１金属層４１にはニッケル（Ｎｉ）が用いられる以外は、半導体装置１１９ｄと同じ条件で作成される。
次に、各半導体装置における、プラズマ処理前後でのショットキー障壁高さ（ｅＶ）の変化の例について説明する。
半導体装置１１２では、プラズマ処理によって障壁高さが、例えば０．３２ｅＶ低下する。半導体装置１１３では、プラズマ処理によって障壁高さが、０．１２ｅＶ低下する。半導体装置１１２及び１１３においては、駆動電圧が低い。
一方、参考例の半導体装置１１９ｄ及び１１９ｅにおいては、プラズマ処理前後で障壁高さは変化しない。これは、半導体装置１１９ｄ及び１１９ｅには、ボロン含有領域４０が形成されていないためである、と考えられる。
図８（ａ）及び図８（ｂ）は、第１の実施形態に係る別の半導体装置を示す模式的断面図である。
図８（ａ）は、半導体装置１２０を表している。図８（ｂ）は、発光層３０の例を表している。
図８（ａ）に表したように、実施形態に係る半導体装置１２０は、バッファ層６０と、ｐ側電極５１と、をさらに含む。この例では、積層体１５は、ｎ形半導体層１０と、低不純物濃度層１１と、発光層３０と、ｐ形半導体層２０と、を含む。半導体装置１２０において、それ以外の構成は、半導体装置１１０と同じである。この例では、半導体装置１２０は、半導体発光素子である。
バッファ層６０は、例えば、成長用基板５とｎ形半導体層１０との間に設けられる。バッファ層６０は、複数の層を含んでいても良い。
バッファ層６０は、例えば、ＡｌＮバッファ層を含む。ＡｌＮバッファ層の厚さは、例えば１０ナノメートル（ｎｍ）以上４００ｎｍ以下である。例えば約２００ｎｍである。 バッファ層６０には、ＧａＮ層を用いてもよい。バッファ層６０にＧａＮ層を用いる場合、ＧａＮ層の厚さは、例えば１０ｎｍ以上５０ｎｍ以下である。ＧａＮ層の厚さは、例えば約３０ｎｍである。
バッファ層６０として、ＡｌＧａＮやＩｎＧａＮなどの混晶を用いることができる。
低不純物濃度層１１は、例えばバッファ層６０とｎ形半導体層１０との間に設けられる。低不純物濃度層１１における不純物濃度は、ｎ形半導体層１０における不純物濃度よりも低い。
ｐ側電極５１と発光層３０との間に、例えば、ｐ形半導体層２０が設けられる。ｐ側電極５１は、ｐ形半導体層２０に電気的に接続される。第１金属層４１及びｐ側電極５１を介して、積層体１５に電流が供給され、発光層３０から光が放出される。
以下、発光層３０の例について説明する。
図８（ｂ）に表したように、発光層３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。例えば、複数の障壁層３１と、複数の井戸層３２と、がＺ軸に沿って交互に積層される。
井戸層３２は、例えば、Ｉｎｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）を含む。障壁層３１は、例えば、ＧａＮを含む。すなわち、井戸層３２はＩｎを含み、障壁層３１はＩｎを実質的に含まない。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。
発光層３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有することができる。このとき、発光層３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。または、発光層３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有することができる。このとき、発光層３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。
すなわち、発光層３０は、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、８以上の整数）。第（ｉ＋１）障壁層ＢＬ（ｉ＋１）は、第ｉ障壁層ＢＬｉとｐ形半導体層２０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）井戸層ＷＬ（ｉ＋１）は、第ｉ井戸層ＷＬｉとｐ形半導体層２０との間に配置される。第１障壁層ＢＬ１は、ｎ形半導体層１０と第１井戸層ＷＬ１との間に設けられる。第ｎ井戸層ＷＬｎは、第ｎ障壁層ＢＬｎと第（ｎ＋１）障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、第ｎ井戸層ＷＬｎとｐ形半導体層２０との間に設けられる。
発光層３０から放出される光（発光光）のピーク波長は、例えば３６０ナノメートル（ｎｍ）以上６５０ｎｍ以下である。ただし、実施形態において、ピーク波長は任意である。
図９及び図１０は、第１の実施形態に係る半導体装置を示す模式的断面図である。
図１１は、第１の実施形態に係る半導体装置を示す模式的平面図である。
図９は、図１１のＢ１−Ｂ２線断面図である。図１０は、図１１のＡ１−Ａ２線断面図である。
図９〜図１１に表したように、本実施形態に係る別の半導体装置１２１は、第２金属層４２と、パッド電極４５と、ｐ側電極５１と、裏面電極５５と、支持基板５４と、接合層５３と、接合用金属部５２（対向導電層５０）と、絶縁層８０と、第１誘電体層８１と、第２誘電体層８２と、第３誘電体層８３と、をさらに含む。半導体装置１２１においては、それ以外の構成は、半導体装置１１０と同じである。
半導体装置１２１は、半導体発光素子である。
半導体装置１２１においては、第１金属層４１及び第２金属層４２は、帯状に加工されている。第１金属層４１は、素子面内に電流を広げるための細線電極となる。第２金属層４２は、第１金属層４１とパッド電極４５とを電気的に接続する。
半導体装置１２１においては、ｎ形半導体層１０は、例えば、第３部分１０ｒをさらに含む。第３部分１０ｒは、積層方向に対して垂直な方向において、第１部分１０ｐと第２部分１０ｑとの間に設けられる。
裏面電極５５とｎ形半導体層１０との間に、支持基板５４が設けられる。支持基板５４とｎ形半導体層１０との間に接合層５３が設けられる。接合層５３とｎ形半導体層１０との間に、接合用金属部５２が設けられる。接合用金属部５２の少なくとも一部が、対向導電層５０となる。
ｎ形半導体層１０の第１部分１０ｐと、接合用金属部５２との間にｐ側電極５１が設けられる。ｎ形半導体層１０の第１部分１０ｐと、ｐ側電極５１との間にｐ形半導体層２０が設けられる。ｎ形半導体層１０の第２部分１０ｑと、接合用金属部５２との間に、第２誘電体層８２が設けられる。第２誘電体層８２の少なくとも一部が、絶縁層８０となる。
ｎ形半導体層１０の第２部分１０ｑと、第２誘電体層８２との間に、第２金属層４２が設けられる。ｎ形半導体層１０の第２部分１０ｑと、第２金属層４２との間に第１金属層４１が設けられる。第２金属層４２は、第１金属層４１を覆う。第２誘電体層８２は、第２金属層４２の側面を覆う。
ｎ形半導体層１０の第３部分１０ｒと、接合用金属部５２と、の間に、第２誘電体層８２が延在する。ｎ形半導体層１０の第２部分１０ｑと、第２誘電体層８２と、の間に、第１誘電体層８１が設けられる。
この例では、第１主面１０ａには、凹凸１６が設けられている。凹凸１６は、光の進行方向を変化させる。凹凸１６の深さ（高さ）は、発光層３０から放出される光の波長（ピーク波長）の０．５倍以上５倍以下である。
接合用金属部５２と離間してパッド電極４５が設けられる。接合用金属部５２とパッド電極４５との間に第２誘電体層８２が延在する。パッド電極４５は、第２金属層４２と電気的に接続されている。ｎ形半導体層１０の側面上に第３誘電体層８３が設けられている。
このような半導体装置１２１の製造方法の例を説明する。
例えば、半導体装置１１１と同様にして、積層体１５を形成する。積層体１５は、例えば、ｐ側面２０ｂを有する。ｐ側面２０ｂは、積層体１５のｐ形半導体層２０の側の面である。
ｐ形半導体層２０の一部及び発光層３０の一部を、ドライエッチングなどで除去する。それにより、凹部１０ｔを形成する。凹部１０ｔにおいて、ｎ形半導体層１０の一部が露出する。凹部１０ｔにおいて、後述するように、第１金属層４１及び第２金属層４２が形成される。凹部１０ｔは、例えば、幅が約２５μｍの溝状である。凹部１０ｔの形成の際に、後述するパッド電極４５が形成される位置にパッド用凹部（図示しない）を形成する。パッド用凹部は、例えば、１辺が約１３０μｍの四角形である。
ｐ側面２０ｂに第１誘電体層８１となるＳｉＯ２層を形成する。第１誘電体層８１の厚さは、約４００ｎｍである。
第１誘電体層８１のうちの凹部１０ｔ内の部分を、凹部１０ｔの形状に沿ってエッチングして除去する。除去される第１誘電体層８１の幅は、例えば、約２５μｍである。第１誘電体層８１の除去された部分においてｎ形半導体層１０が露出する。
露出したｎ形半導体層１０に、ボロン含有領域４０を形成する。ボロン含有領域４０が形成されたｎ形半導体層１０上に、第１金属層４１を形成する。ボロン含有領域４０及び第１金属層４１の形成には、前述した方法を用いることができる。第１金属層４１の形成後に、熱処理を行っても良い。熱処理については、前述した方法を用いることができる。
第１金属層４１及び第１誘電体層８１の上に、第２金属層４２となる、Ｔｉ／Ｐｔ／Ａｕ／Ｔｉの積層膜を形成する。Ｔｉ／Ｐｔ／Ａｕ／Ｔｉの積層膜の厚さは、例えば、約７００ｎｍである。Ｔｉ／Ｐｔ／Ａｕ／Ｔｉの積層膜の形成においては、例えば、リフトオフ法などが用いられる。
ｐ側面２０ｂに、第２誘電体層８２となるＳｉＯ２層を形成する。第２誘電体層８２の厚さは、約６００ｎｍである。第２誘電体層８２の形成は、３５０℃以上で行われる。これにより、高い絶縁性が得られる。また、第２誘電体層８２の形成には、例えばＣＶＤ法が用いられる。これにより、高い被覆性が得られる。
ｐ形半導体層２０上の、第１誘電体層８１の一部及び第２誘電体層８２の一部をウェットエッチングなどで除去する。これにより露出したｐ形半導体層２０の上に、Ａｇ膜を２００ｎｍの厚さで形成する。４００℃の温度で、酸素雰囲気において、約１分のシンターを行い、ｐ側電極５１が形成される。
ｐ側面２０ｂの全体に、接合用金属部５２となる、例えばＴｉ／Ｐｔ／Ａｕの積層膜を形成する。Ｔｉ／Ｐｔ／Ａｕの積層膜の厚さは、例えば約８００ｎｍである。
支持基板５４には、例えば、シリコン基板が用いられる。支持基板５４の主面に、接合層５３が、設けられている。接合層５３は、例えば、ＡｕＳｎ合金を含むはんだを含む。接合層５３の厚さは、例えば約３μｍである。
接合用金属部５２と接合層５３とを互いに対向させて、加熱する。加熱の温度は、例えば、３００℃である。この温度は、はんだの共晶点以上の温度である。これにより、支持基板５４と積層体１５とが接合される。
例えば、成長用基板５の側から、積層体１５にレーザ光を照射する。レーザ光には、例えば、ＹＶＯ４の固体レーザの、三倍高調波（３５５ｎｍ）または四倍高調波（２６６ｎｍ）が用いられる。これにより、成長用基板５と積層体１５との界面近傍において、積層体１５に含まれるＧａＮを分解する。ＧａＮから、ＧａとＮが生じる。塩酸処理などによって、例えば、分解されたＧａを除去し、成長用基板５を積層体１５から剥離する。これにより、成長用基板５と、積層体１５と、が分離する。
積層体１５の全体にドライエッチングを行い、ｎ形半導体層１０を露出させる。その際、例えば、ｎ形半導体層１０の厚さが４μｍになるよう、エッチング量を調整する。
積層体１５の一部をレジストマスクまたは誘電体マスクを用いてドライエッチングで除去する。積層体１５に接触していた第１誘電体層８１の一部を露出させる。露出させる領域は、パッド電極４５へ接続するための第２金属層４２の上に重なる領域を含む。
積層体１５、及び、露出した第１誘電体層８１の上に、第３誘電体層８３となるＳｉＯ２層を形成する。このＳｉＯ２層の一部に開口を形成する。これにより、第３誘電体層８３が形成される。第３誘電体層８３の厚さは、例えば約６００ｎｍである。第３誘電体層８３の開口からは、ｎ形半導体層１０の一部の表面が露出する。
開口を有する第３誘電体層８３をマスクとして、ｎ形半導体層１０の表面に凹凸１６を形成する。この形成には、例えばＫＯＨ溶液によるアルカリエッチングによる加工が用いられる。エッチング処理においては、例えば、１ｍｏｌ／ＬのＫＯＨ溶液を用い、処理温度が８０℃であり、処理時間は約２０分である。
第２金属層４２の上の、第３誘電体層８３及び第１誘電体層８１をウェットエッチングなどで除去する。露出した第２金属層４２の上に、例えば、パッド電極４５となる、Ｔｉ／Ｐｔ／Ａｕの積層膜を形成する。Ｔｉ／Ｐｔ／Ａｕの積層膜の厚さは、例えば約５００ｎｍである。パッド電極４５には、例えば、ボンディングワイヤが接続される。または、接続用の導電性のボールなどが接続されても良い。
例えば、支持基板５４を研削などによって削る。支持基板５４の厚さは、例えば、約１００μｍとする。削った面に、裏面電極５５として、例えばＴｉ／Ｐｔ／Ａｕの積層膜を形成する。Ｔｉ／Ｐｔ／Ａｕの積層膜の厚さは、例えば、８００ｎｍである。裏面電極５５は、例えば、ヒートシンクやパッケージに接続される。
必要に応じて劈開またはダイヤモンドブレード等により、支持基板５４を切断する。これにより、半導体装置１２１が完成する。
半導体装置１２１においては、動作電圧が低い。
図１２は、第１の実施形態に係る別の半導体装置を例示する模式的断面図である。
図１２に表したように、実施形態に係る半導体装置１２２においても、ｐ側電極５１と、接合用金属部５２と、接合層５３と、支持基板５４と、が設けられる。半導体装置１２２においては、それ以外の構成は、半導体装置１１０と同じである。
半導体装置１２２は、半導体発光素子である。
半導体装置１２２においては、動作電圧が低い。
図１３は、第１の実施形態に係る別の半導体装置を示す模式的断面図である。
図１３に表したように、実施形態に係る半導体装置１３０は、ＨＥＭＴ（High Electron Mobility Transistor）素子である。半導体装置１３０においては、積層体１５として、ｎ形半導体層１０と、窒化物半導体層１２と、が設けられる。第１金属層４１は、例えば、ソース電極４１ｓ（ソース電極部）と、ドレイン電極４１ｄ（ドレイン電極部）と、を含む。
この例では、ボロン含有領域４０は、第１領域４０ａと、第２領域４０ｂと、を含む。第２領域４０ｂは、例えば、第１領域４０ａと離間する。
ソース電極４１ｓは、例えば、第１領域４０ａと接する。ドレイン電極４１ｄは、例えば、第２領域と接する。
半導体装置１３０は、さらに、ゲート電極４１ｇを含む。ゲート電極４１ｇは、例えば、ソース電極４１ｓとドレイン電極４１ｄとの間に配置される。
窒化物半導体層１２は、例えば、ｎ形半導体層１０と成長用基板５との間に設けられる。窒化物半導体層１２には、例えば不純物を含まないアンドープのＡｌαＧａ１−αＮ（０≦α≦１）が用いられる。ｎ形半導体層１０には、例えばｎ形のＡｌβＧａ１−βＮ（０≦β≦１、α＜β）が用いられる。例えば、窒化物半導体層１２にはアンドープのＧａＮ層が用いられ、ｎ形半導体層１０にはｎ形のＡｌＧａＮ層が用いられる。
ゲート電極４１ｇ、ソース電極４１ｓ及びドレイン電極４１ｄは、ｎ形半導体層１０の上に設けられる。ソース電極４１ｓは、Ｘ−Ｙ平面内においてドレイン電極４１ｄと離間している。ソース電極４１ｓ及びドレイン電極４１ｄは、ｎ形半導体層１０とオーミック接触している。ソース電極４１ｓとドレイン電極４１ｄとの間において、ｎ形半導体層１０の上に、ゲート電極４１ｇが配置される。ゲート電極４１ｇは、ｎ形半導体層１０とショットキー接触している。
半導体装置１３０においては、ソース電極４１ｓとｎ形半導体層１０との間、及び、ドレイン電極４１ｄとｎ形半導体層１０との間に、それぞれ、ボロン含有領域４０が設けられる。
この例では、半導体装置１３０は、バッファ層６０をさらに含む。バッファ層６０は、例えば、成長用基板５と積層体１５との間に設けられる。
半導体装置１３０においては、動作電圧が低い。
（第２の実施形態）
本実施形態は、半導体装置の製造方法に係る。この製造方法には、例えば、既に説明した半導体装置１１１、１１１ａ〜１１１ｆ、１１３、及び１２１などの製造方法を適用できる。
図１４は、第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
本実施形態に係る半導体装置の製造方法は、窒化物半導体を含むｎ形半導体層１０に、ボロン含有領域４０を形成する工程（ステップＳ１１０）と、ボロン含有領域４０の上に、第１金属層４１を形成する工程（ステップＳ１２０）と、を含む。
ボロン含有領域４０を形成する工程（ステップＳ１１０）においては、例えば、ＢＣｌ３ガスを含む雰囲気中において、ｎ形半導体層１０をプラズマ処理する。これによって、酸素と結合したボロンを含むボロン含有領域４０が、ｎ形半導体層１０に形成される。
本実施形態に係る製造方法は、例えば、ｎ形半導体層１０を酸素を含む洗浄剤で洗浄する洗浄工程（ステップＳ１１５）をさらに含む。この洗浄工程（ステップＳ１１５）は、例えば、プラズマ処理（ステップＳ１１０）の後であって、第１金属層を形成する工程（ステップＳ１２０）の前に実施される。洗浄剤は、例えば、水を含む。洗浄の時間は、例えば、１０分以上である。
この例では、第１金属層４１を形成する工程の後に、ｎ形半導体層１０及び第１金属層４１を、不活性ガス雰囲気中、または、減圧中で熱処理する工程（ステップＳ１３０）をさらに含んでいる。
熱処理の温度は、３００℃以上６５０℃以下である。不活性ガス雰囲気は、例えば、窒素またはアルゴンを含む。熱処理の時間は、例えば、３０秒以上５分以下である。
本実施形態に係る製造方法によれば、低動作電圧の半導体装置の製造方法が提供できる。
本実施形態によれば、低動作電圧の半導体装置及びその製造方法が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれるｎ形半導体層、第１金属層、ｐ形半導体層、発光層、第２金属層、絶縁層、及び、対向導電層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及び半導体装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及び半導体装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…成長用基板、 １０…ｎ形半導体層、 １０ａ…第１主面、 １０ｂ…第２主面、 １０ｐ…第１部分、 １０ｑ…第２部分、 １０ｒ…第３部分、 １０ｔ…凹部、 １１…低不純物濃度層、 １２…窒化物半導体層、 １５…積層体、 １６…凹凸、 ２０…ｐ形半導体層、 ２０ｂ…ｐ側面、 ３０…発光層、 ３１…障壁層、 ３２…井戸層、 ４０…ボロン含有領域、 ４０ａ…第１領域、 ４０ｂ…第２領域、 ４１…第１金属層、 ４１ｄ…ドレイン電極、 ４１ｇ…ゲート電極、 ４１ｓ…ソース電極、 ４２…第２金属層、 ４５…パッド電極、 ５０…対向導電層、 ５１…ｐ側電極、 ５２…接合用金属部、 ５３…接合層、 ５４…支持基板、 ５５…裏面電極、 ６０…バッファ層、 ８０…絶縁層、 ８１…第１誘電体層、 ８２…第２誘電体層、 ８３…第３誘電体層、 １１０、１１１、１１１ａ〜１１１ｆ、１１２、１１３、１２０、１２１、１２２、１３０、１１９ａ〜１１９ｅ…半導体装置、 ＢＬ…障壁層、 ＢＬ１…第１障壁層、 ＢＬｉ…第ｉ障壁層、 ＢＬｎ…第ｎ障壁層、 Ｅｂ…結合エネルギー、 ＲＧ…流量比、 Ｒｃ…コンタクト抵抗、 Ｔ…熱処理温度、 ＷＬ…井戸層、 ＷＬ１…第１井戸層、 ＷＬｉ…第ｉ井戸層、 ＷＬｎ…第ｎ井戸層、ｃ／ｓ…カウント

Claims (20)

  1. 酸素と結合したボロンを含みＢ ２ Ｏ ３ 及びＢＯ ｘ （ｘ＜１．５）の少なくともいずれかを含むボロン含有領域を有し、窒化物半導体を含むｎ形半導体層と、
    前記ボロン含有領域と接する第１金属層と、
    を備えた半導体装置。
  2. 前記ボロン含有領域におけるボロン濃度は、０．４原子％以上である請求項１記載の半導体装置。
  3. 前記ボロン含有領域におけるシリコン濃度は、５原子％以下である請求項１または２記載の半導体装置。
  4. 前記ｎ形半導体層は、シリコンを含むＧａＮであって、
    前記ボロン含有領域におけるＳｉ原子の数のＧａ原子の数に対する比は、２０％以下である請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記ボロン含有領域の、前記第１金属層から前記ｎ形半導体層に向かう積層方向に沿った厚さは、０．１ナノメートル以上１０ナノメートル以下である請求項１〜４のいずれか１つに記載の半導体装置。
  6. 窒化物半導体を含むｐ形半導体層と、
    前記ｎ形半導体層と前記ｐ形半導体層との間に設けられた発光層と、
    をさらに備えた請求項１〜５のいずれか１つに記載の半導体装置。
  7. ゲート電極をさらに備え、
    前記ボロン含有領域は、第１領域と、前記第１領域と離間した第２領域と、を含み、
    前記第１金属層は、前記第１領域と接するソース電極部と、前記第２領域と接するドレイン電極部と、を含み、
    前記ゲート電極は、前記ソース電極部と前記ドレイン電極部との間に配置される請求項１〜５のいずれか１つに記載の半導体装置。
  8. 前記第１金属層は、Ａｌを含む請求項１〜７のいずれか１つに記載の半導体装置。
  9. 前記第１金属層は、Ｔｉ、Ｚｎ及びＡｇの少なくとも一つを含む請求項１〜７のいずれか１つに記載の半導体装置。
  10. ＢＣｌ３ガスを含む雰囲気中において、窒化物半導体を含むｎ形半導体層を、プラズマ処理して、酸素と結合したボロンを含みＢ ２ Ｏ ３ 及びＢＯ ｘ （ｘ＜１．５）の少なくともいずれかを含むボロン含有領域を前記ｎ形半導体層に形成する工程と、
    前記ボロン含有領域の上に、前記ボロン含有領域と接して、第１金属層を形成する工程と、
    を備えた半導体装置の製造方法。
  11. 前記雰囲気は、さらにＡｒガスを含む請求項１０記載の製造方法。
  12. 前記ＢＣｌ３ガスの流量のＡｒガスの流量に対する比は、０．２以上である請求項１１記載の半導体装置の製造方法。
  13. 前記プラズマ処理における処理時間は、１分以下である請求項１０〜１２のいずれか１つ記載の半導体装置の製造方法。
  14. 前記プラズマ処理の後であって、前記第１金属層を形成する前記工程の前に、前記ｎ形半導体層を酸素を含む洗浄剤で洗浄する工程をさらに備えた請求項１０〜１３のいずれか１つに記載の半導体装置の製造方法。
  15. 前記洗浄剤は、水を含む請求項１４記載の半導体装置の製造方法。
  16. 前記洗浄の時間は、５分以上である請求項１４または１５記載の半導体装置の製造方法。
  17. 前記第１金属層を形成する前記工程の後に、前記ｎ形半導体層及び前記第１金属層を、不活性ガス雰囲気中及び減圧中の少なくともいずれかにおいて熱処理する工程を、さらに備えた請求項１０〜１６のいずれか１つに記載の半導体装置の製造方法。
  18. 前記熱処理の温度は、３００℃以上９００℃以下である請求項１７に記載の半導体装置の製造方法。
  19. 前記不活性ガス雰囲気は、窒素及びアルゴンの少なくともいずれかを含む請求項１７または１８記載の半導体装置の製造方法。
  20. 前記熱処理の時間は、３０秒以上である請求項１７〜１９のいずれか１つに記載の半導体装置の製造方法。
JP2013182597A 2013-09-03 2013-09-03 半導体装置及びその製造方法 Expired - Fee Related JP6151135B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013182597A JP6151135B2 (ja) 2013-09-03 2013-09-03 半導体装置及びその製造方法
US14/459,602 US9196784B2 (en) 2013-09-03 2014-08-14 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013182597A JP6151135B2 (ja) 2013-09-03 2013-09-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015050395A JP2015050395A (ja) 2015-03-16
JP6151135B2 true JP6151135B2 (ja) 2017-06-21

Family

ID=52581846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013182597A Expired - Fee Related JP6151135B2 (ja) 2013-09-03 2013-09-03 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9196784B2 (ja)
JP (1) JP6151135B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7161096B2 (ja) * 2018-06-29 2022-10-26 日亜化学工業株式会社 半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610397B2 (ja) * 1996-07-11 2005-01-12 豊田合成株式会社 ３族窒化物半導体の電極形成方法
JP3462717B2 (ja) * 1997-06-27 2003-11-05 シャープ株式会社 化合物半導体の電極構造及びその形成方法
JP3520919B2 (ja) * 2001-03-27 2004-04-19 士郎 酒井 窒化物系半導体装置の製造方法
JP3920910B2 (ja) 2002-03-26 2007-05-30 三洋電機株式会社 窒化物系半導体素子およびその製造方法
US6791120B2 (en) 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
US7034330B2 (en) 2002-10-22 2006-04-25 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor device, production method thereof and light-emitting diode
JP3779255B2 (ja) 2002-10-22 2006-05-24 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子、その製造方法および発光ダイオード
JP2006066556A (ja) 2004-08-25 2006-03-09 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法

Also Published As

Publication number Publication date
JP2015050395A (ja) 2015-03-16
US9196784B2 (en) 2015-11-24
US20150060763A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP5136765B2 (ja) 窒化物系半導体素子及びその製造方法
JP5162016B1 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US8076685B2 (en) Nitride semiconductor device having current confining layer
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
JP2008518436A (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
JP2013187332A (ja) 半導体発光素子
US9196796B2 (en) Semiconductor light emitting diode having ohmic electrode structure and method of manufacturing the same
JP2005340860A (ja) 半導体発光素子
TW201312792A (zh) 發光二極體結構及其製造方法
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
KR102099440B1 (ko) 발광 소자의 제조 방법
JP2007149983A (ja) 窒化物半導体発光素子の製造方法
JP6151135B2 (ja) 半導体装置及びその製造方法
TW201513413A (zh) 發光元件
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101132885B1 (ko) 질화물계 발광 다이오드 및 그 제조방법
JP2015032798A (ja) 窒化物半導体発光素子の製造方法
JP2014175338A (ja) 半導体発光素子及びその製造方法
JP5734935B2 (ja) 半導体装置及びその製造方法
TW201232809A (en) Method for manufacturing light emitting chip
TWI745465B (zh) 用於在紫外光照射下生長發光裝置的方法
KR100737821B1 (ko) 발광 소자 및 그 제조방법
JP2015038968A (ja) 窒化物半導体発光素子およびその製造方法
JP5378582B2 (ja) 半導体発光素子の製造方法
JP5787851B2 (ja) 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170524

R151 Written notification of patent or utility model registration

Ref document number: 6151135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees