KR100910964B1 - 오믹 전극 및 이의 형성 방법 - Google Patents

오믹 전극 및 이의 형성 방법 Download PDF

Info

Publication number
KR100910964B1
KR100910964B1 KR1020070080123A KR20070080123A KR100910964B1 KR 100910964 B1 KR100910964 B1 KR 100910964B1 KR 1020070080123 A KR1020070080123 A KR 1020070080123A KR 20070080123 A KR20070080123 A KR 20070080123A KR 100910964 B1 KR100910964 B1 KR 100910964B1
Authority
KR
South Korea
Prior art keywords
layer
ohmic electrode
reflective layer
heat treatment
forming
Prior art date
Application number
KR1020070080123A
Other languages
English (en)
Other versions
KR20090015633A (ko
Inventor
이종람
정관호
손준호
Original Assignee
포항공과대학교 산학협력단
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단, 서울옵토디바이스주식회사 filed Critical 포항공과대학교 산학협력단
Priority to KR1020070080123A priority Critical patent/KR100910964B1/ko
Publication of KR20090015633A publication Critical patent/KR20090015633A/ko
Application granted granted Critical
Publication of KR100910964B1 publication Critical patent/KR100910964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 구조의 반도체층 상에 형성되는 오믹 전극에 있어서, 접합층 및 반사층이 반복 적층된 다층 구조 상에 형성된 보호층을 포함하고, 상기 반사층은 Ag 금속 또는 Ag 합금으로 형성되며, 열처리시 상기 반사층에서 확산된 Ag 입자가 상기 반도체층과 상기 접합층의 계면으로 침투하여 상기 반도체층과 금속화 반응을 일으켜 형성된 오믹 전극 및 이의 형성 방법을 제공한다.
이와 같은, 본 발명은 열처리시 반사층에서 확산된 Ag 입자가 반도체층과 접합층의 계면에서 금속화 반응을 일으키므로 강한 접착력 및 낮은 접촉 저항을 갖는다. 또한, 열처리시 반사층을 덥고 있는 보호층에 의해 외부 산소의 과다 주입 및 Ag 입자의 과도한 외부 확산이 억제된다. 따라서, Ag의 집괴 및 공공 형성을 막아주므로 Ag 금속 특유의 높은 광 반사도 특성이 거의 그대로 유지되면서 동시에 우수한 열적 안정성을 갖는다. 특히, 반복 적층된 접합층 및 Ag 반사층의 다층 구조에 의해 Ag 입자의 과다 확산 및 과다 이동이 억제되어 장시간의 고온 열처리에서도 우수한 광 반사도 특성을 확보할 수 있다.
오믹 전극, LED, 발광 소자, p형 전극, 반사막, Ag.

Description

오믹 전극 및 이의 형성 방법{OHMIC ELECTRODE AND METHOD FOR FORMING THE SAME}
본 발명은 오믹 전극 및 이의 형성 방법에 관한 것으로, 보다 상세하게는 발광 구조의 반도체층에 외부 전원을 인가하기 위한 오믹 전극 및 이의 형성 방법에 관한 것이다.
반도체 발광 소자(Light Emitting Diode; LED)는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 강하고 저전압 구동이 가능하다. 또한, 충격 및 진동에 강하고, 예열 시간과 복잡한 구동 회로가 필요 없으며, 다양한 형태로 패키징할 수 있어, 향후 수년 내에 백열등, 형광등, 수은등과 기존의 백색 광원을 대체할 것으로 기대되고 있다. 특히, 질화물 계열의 반도체 발광 소자는 에너지 밴드 갭(band gap)이 커서 적색에서부터 자외선까지 넓은 파장 대역의 광 출력이 가능하고, 물리적/화학적 안정성이 우수하여 고효율 및 고출력을 실현할 수 있을 것으로 많은 주목을 받고 있다. 그러나, 현재까지 개발된 질화물 반도체 발광 소자는 광 출력, 발광 효율, 가격 측면에서 만족할 만한 수준이 아니며, 더욱 많은 성능 개선이 필요한 실정이다. 특히, 기존의 백색 광원과 비교하여 여전히 낮은 광 출력을 더욱 높일 필요가 있으며, 이에 따른 열적 안정성의 문제점을 극복해야 한다.
한편, 일반적인 질화물 반도체 발광 소자는 사파이어 기판 상에 질화물계 n형층, 질화물계 활성층, 질화물계 p형층을 형성하고, 상기 n형층과 p형층에 전원을 인가하기 위하여 수평으로 두 전극을 배치하여 제조된다. 이러한 수평 구조의 발광 소자는 상대적으로 제조 공정이 단순하여 제조 비용이 저렴한 장점이 있으나, 부도체이고 열전도도가 나쁜 사파이어 기판을 사용하기 때문에 대면적의 전류 인가를 통한 고출력 실현 및 열 축적에 따른 열적 안정성이 저하되는 단점이 있었다.
이러한 단점을 극복하고자 수직 구조의 발광 소자 및 플립칩형 발광 소자가 제안되었다. 이 경우 p형 전극에 반사층을 형성하여 활성층에서 생성된 광이 n형 전극을 통해 외부로 방출되게 하고, 사파이어 기판 대신 열전도율이 좋은 금속 기판을 사용함으로써 대면적의 전류 인가 및 신속한 열 배출이 가능하여 고출력 실현 및 열적 안정성을 확보할 수 있다. 이러한 수직 구조의 발광 소자는 최대 인가 전류를 수평 구조의 발광 소자에 비해 몇 배 이상 증가시킬 수 있으므로 고출력이 가능하여 조명용 백색 광원을 대체할 수 있는 것으로 평가되고 있다.
한편, 수직 구조의 발광 소자에서 광 출력을 보다 향샹시키기 위해서는 광을 흡수하지 않고 모두 반사시키는 고효율의 반사막 전극을 p형 전극으로 사용하여야한다. 광 반사도 측면에서는 가시광선 영역에서 Al 금속 및 Ag 금속이 우수하므로, 이들 금속을 p형 전극으로 사용하면 우수한 광 출력 특성을 얻을 수 있다. 그러나, Al 금속은 질화물계 반도체층과의 오믹 접촉 저항이 너무 커서 대전류를 인가하기 곤란하다. 이에 반해, Ag 금속은 Ga 원소와 반응하여 갈라이드(gallide)를 용이하 게 형성하여 p형 질화물계 반도체층의 유효 캐리어(홀) 농도를 증가시킴으로써 Al금속보다 오믹 접촉 저항은 작지만, 층간 접착력이 나쁘고, 고온 열처리시 집괴(agglomeration) 현상 및 계면 공허(void) 형성 등으로 인해 광학적·전기적 특성이 저하되어 열적 안정성이 나쁘다.
이러한 문제점들로 인해 아직까지도 수평 구조의 발광 소자에 사용되고 Au 계열(Ni/Au, Pd/Au, Pt/Au 등)의 p형 전극이 사용되고 있는데, Au는 광을 흡수하여 반사도 특성을 저하시키기 때문에 이러한 전극을 수직 구조의 발광 소자에 사용할 경우 기존의 백색 광원을 대체할 수 있는 수준의 고출력 및 신뢰성을 확보하는데 한계가 있다.
본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로, 광 반사도가 우수한 Ag 합금을 반사층으로 사용하기 위해 반복 적층된 접합층 및 Ag 반사층의 다층 구조 상에 보호층을 형성한 다음 이들을 열처리하여 오믹 전극을 형성함으로써 낮은 접촉 저항, 높은 광 반사도 및 우수한 열적 안정성을 동시에 갖는 오믹 전극 및 이의 형성 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 일 측면에 따른 오믹 전극은, 발광 구조의 반도체층 상에 형성되는 오믹 전극에 있어서, 접합층 및 반사층이 반복 적층된 다층 구조 상에 형성된 보호층; 을 포함하고, 상기 반사층은 Ag 금속 또는 Ag 합금으로 형성되며, 열처리시 상기 반사층에서 확산된 Ag 입자가 상기 반도체층과 상기 접합층의 계면으로 침투하여 상기 반도체층과 금속화 반응을 일으켜 형성된다.
상기 접합층은 Ni, Pt, Ir, Mg, Pd, Ru, Zn, Ta, ITO, ZnO 및 IZO 중 적어도 어느 하나로 형성될 수 있다.
상기 반사층의 Ag 합금은 Ag와, Cu, Al, Ir, In, Ni, Mg, Pt 및 Pd 중 적어도 어느 하나를 포함할 수 있다.
상기 보호층은 Pt, Ni, Ru, Ir, Rh, W, Ta, Ti 및 Co 중 적어도 어느 하나로 형성될 수 있다.
상기 접합층과 상기 반사층은 2 내지 9번 반복 적층되는 것이 바람직하다.
상기의 목적을 달성하기 위한 본 발명의 다른 측면에 따른 오믹 전극의 형성 방법은, 반도체층 상에 접합층 및 Ag 금속 또는 Ag 합금의 반사층을 반복 적층하는 단계; 상기 접합층 및 상기 반사층이 반복 적층된 다층 구조 상에 보호층을 형성하는 단계; 상기 보호층에 의해 Ag 입자의 외부 확산이 억제됨과 동시에 내부 확산된 Ag 입자의 일부가 상기 반도체층과 상기 반사층의 계면에서 금속화 반응을 일으키도록 상기 접합층, 반사층 및 보호층을 열처리하는 단계; 를 포함한다.
상기 접합층은 Ni, Pt, Ir, Mg, Pd, Ru, Zn, Ta, ITO, ZnO 및 IZO 중 적어도 어느 하나로 형성할 수 있고, 100 내지 3000Å의 두께로 형성하는 것이 바람직하다.
상기 반사층의 Ag 합금은 Ag와, Cu, Al, Ir, In, Ni, Mg, Pt 및 Pd 중 적어도 어느 하나를 포함하고, 20 내지 1000Å의 두께로 형성하는 것이 바람직하다.
상기 보호층은 Pt, Ni, Ru, Ir, Rh, W, Ta, Ti 및 Co 중 적어도 어느 하나로 형성할 수 있고, 10 내지 1000Å 두께로 형성하는 것이 바람직하다.
상기 접합층과 상기 반사층은 2 내지 9번 반복 적층하여 형성하는 것이 바람직하다.
상기 열처리 단계는 150 내지 600도의 온도에서 실시하는 것이 바람직하다.
상기 열처리 단계는 급속 열처리 방식으로 실시하는 것이 바람직하다.
상기 열처리 단계는 산소 분위기, 오존 분위기, 대기 분위기, 산소와 질소의 혼합 분위기 및 산소와 아르곤의 혼합 분위기 중 적어도 하나를 포함하는 산소를 포함하는 분위기에서 실시하는 것이 바람직하다.
본 발명은 반복 적층된 접합층 및 Ag 반사층의 다층 구조 상에 보호층을 형성한 다음 이들을 열처리하여 오믹 전극을 형성한다. 이러한 오믹 전극은 열처리시 반사층에서 확산된 Ag 입자가 반도체층과 접합층의 계면에서 금속화 반응을 일으키므로 강한 접착력 및 낮은 접촉 저항을 갖는다. 또한, 열처리시 반사층을 덥고 있는 보호층에 의해 외부 산소의 과다 주입 및 Ag 입자의 과도한 외부 확산이 억제된다. 따라서, Ag의 집괴 및 공공 형성을 막아주므로 Ag 금속 특유의 높은 광 반사도 특성이 거의 그대로 유지되면서 동시에 우수한 열적 안정성을 갖는다. 특히, 반복 적층된 접합층 및 Ag 반사층의 다층 구조에 의해 Ag 입자의 과다 확산 및 과다 이동이 억제되어 장시간의 고온 열처리에서도 우수한 광 반사도 특성을 확보할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상부에" 또는 "위에" 있다고 표현되는 경우는 각 부분이 다른 부분의 "바로 상부" 또는 "바로 위에" 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 실시예에 따른 발광 소자를 나타낸 단면도이다.
도 1을 참조하면, 상기 발광 소자는 반도체층(200), 반도체층(200)의 일면에 형성된 n형 전극(400) 및 반도체층(200)의 타면에 형성된 p형 전극(300)을 포함한다. 여기서, p형 전극(300)은 상기 반도체층(200)상에 반복 적층된 접합층(311,312,313) 및 반사층(321,322,323), 그 상부에 형성된 보호층(330)을 포함하며, 열 처리시 Ag 금속 또는 Ag 합금으로 이루어진 반사층(321,322,323)에서 확산된 Ag 입자가 상기 반도체층(200)과 상기 접합층(311)의 계면에서 금속화 반응을 일으켜 강한 접착력 및 낮은 접촉 저항을 갖는 오믹 전극이다.
반도체층(200)은 n형층(210), 활성층(220) 및 p형층(230)을 포함하며, 상기 n형층(210), 활성층(220) 및 p형층(230)은 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중에서 적어도 어느 하나로 형성될 수 있다. 예를 들어, 본 실시예에서는 n형층(210) 및 p형층(230)은 GaN 막으로 형성되고, 활성층(220)은 InGaN 막으로 형성된다. 여기서, n형층(210)은 전자를 제공하는 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다. 이러한 n형 반도체층과 n형 클래드층은 전술한 반도체 박막에 n형 도펀트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 그리고, p형층(230)은 정공을 제공하는 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다. 이러한 p형 반도체층과 p형 클래드층은 전술한 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다. 그리고, 활성층(220)은 n형층(210)에서 제공된 전자와 p형층(230)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로서, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 또는 다중 양자 우물 구조(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(220)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다. 예를 들어, 본 실시예에서는 GaN 박막을 증착한 후 n형 불순물을 주입하여 n형층(210)을 형성하고, 그 위에 장벽층인 GaN 박막과 우물층인 InGaN 박막을 교대로 증착하여 다중 우물 구조의 활성층(220)을 형성하고, 그 위에 다시 GaN 박막을 증착한 후 p형 불순물을 주입하여 p형층(130)을 형성함으로써, 전술한 발광층(200)을 형성하였다.
n형 전극(400)은 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti 및 이들을 포함하는 합금 중 적어도 하나로 형성한 단일막 또는 다층막을 사용할 수 있는데, 이러한 n형 전극은 반도체층(200)에 음 전위를 인가하는 역할을 하며, 반도체층(200)에서 생성된 광이 외부로 출사되는 출광면을 이룬다.
p형 전극(300)은 반복 적층된 접합층(311,312,313)/반사층(321,322, 323)의 다층 구조 상에 보호층(330)이 형성된 오믹 전극을 사용하는 것이 바람직하다. 각 접합층(311,312,313)은 Ni, Pt, Ir, Mg, Pd, Ru, Zn, Ta, ITO, ZnO 및 IZO 중 어느 하나를 사용하여 5 내지 500Å의 두께로 형성하는 것이 바람직하다. 각 반사층(321,322, 323)은 Ag 금속, 또는 Ag와, Cu, Al, Ir, In, Ni, Mg, Pt 및 Pd 중 적어도 어느 하나를 포함하는 Ag 합금을 사용하여 100 내지 3000Å의 두께로 형성하는 것이 바람직하다. 이때, Ag 합금은 Ag 외의 다른 성분이 대략 0.01 내지 80%가 함유되는 것이 바람직하다. 만일, 다른 성분이 0.01% 미만이면 Ag의 확산을 억제하는 효과가 미비하고, 다른 성분이 80%를 초과하면 Ag의 반사율이 급격하게 떨어져서 반사층으로 사용하기에 부적합하다. 보호층(330)은 Pt, Ni, Ru, Ir, Rh, W, Ta, Ti 및 Co 중 적어도 어느 하나를 사용하여 20 내지 1000Å의 두께로 형성하여 전체 두께가 100 내지 5000Å가 되도록 형성하는 것이 바람직하다. 이러한 p형 전극(300)은 반도체층(200)에 양 전위를 인가하는 역할을 하며, 반도체층(200)에서 생성된 광을 반사시켜 대부분의 광이 출광면(400)을 통해 출사되게하는 반사면을 이룬다.
이와 같은 구성을 갖는 발광 소자의 제조 공정에 대하여 도 2a 내지 도 2e를 참조하여 설명하면 다음과 같다. 여기서, 도 2a 내지 도 2e는 본 발명의 실시예에 따른 발광 소자의 제조 공정을 나타낸 단면도이다.
도 2a를 참조하면, 준비된 기판(100) 상에 n형층(210), 활성층(220) 및 p형층(230)을 순차적으로 적층하여 다층 구조의 반도체층(200)을 형성하고, 소정의 마스크를 이용한 패터닝(patterning) 공정을 실시하여 개개의 셀(cell)로 분리한다. 이렇게 분리된 셀은 낱개 단위 또는 묶음 단위로 사용되어 하나의 발광 소자 내에 서 발광부를 이루게 된다.
상기 기판(100)으로는 사파이어(sapphire) 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 또는 갈륨 인화물(gallium phosphide;GaP) 기판 등을 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 바람직하다.
상기 반도체층(200)으로는 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중 적어도 하나를 사용하는 것이 바람직하다. 본 실시예에서는 GaN 막을 증착한 후 n형 불순물을 주입하여 n형층(210)을 형성하고, 그 위에 장벽층인 GaN 막과 우물층인 InGaN 막을 교대로 증착하여 다중 우물 구조의 활성층(220)을 형성하고, 그 위에 다시 GaN 막을 증착한 후 p형 불순물을 주입하여 p형층(230)을 형성하였다. 도시하지는 않았지만, 상기 기판(100)과 n형층(210) 사이에는 버퍼층(buffer layer)이 추가로 형성될 수 있는데, 상기 버퍼층은 기판(100)과 n형층(210) 간의 격자 부정합에 따른 스트레스를 완화시켜 주어 후속하여 형성될 n형층(210)의 원활한 성장을 도와준다.
한편, 고품위의 후속층 형성 및 계면의 접착력 향상을 도모하기 위하여 반도체층(200)을 형성한 후에는 표면 처리를 실시하는 것이 바람직하다. 예를 들어, 본 실시예의 경우는 p형층(230)의 형성 후에 왕수 수용액(HCl : H2O = 3 : 1)에 상기 반도체 표면 즉, p형층(230)을 소정 시간 동안 담근 다음 탈 이온수로 세척하고, 질소로 건조하는 방식으로 1 차 표면 처리를 실시한다. 이어, 후속층 즉, p형 전극 을 증착하기 전에 염산(HCl)과 탈 이온수를 1:1로 혼합한 용액에 소정 시간 동안 담근 다음 건조하는 방식으로 2 차 표면 처리를 실시한다. 물론, 이러한 1차, 2차 표면 처리는 원하는 목적에 따라 선택적으로 실시할 수 있으며, 또는 생략할 수도 있다.
도 2b를 참조하면, 상기 반도체층(200) 상에 접합층(310) 및 반사층(320)을 적어도 두 번 이상 반복 적층하여 접합층(310)/반사층(320)의 다층 구조를 형성한 다음 그 상부에 보호층(330)을 형성한다. 이때, 접합층(310)과 반사층(320)은 전자선 증착 장치(e-beam evaporator)를 이용하여 적층할 수 있으며, 2 내지 9번 반복 적층하여 형성하는 것이 바람직하다. 예를 들어, 본 실시예에서는 접합층(310)/반사층(320)을 3번 반복 적층하여 제 1 접합층(311)/제 1 반사층(321)/제 2 접합층(312)/제 2 반사층(322)/제 3 접합층(313)/제 3 반사층(323)을 형성한 다음 제 3 반사층(323) 상에 보호층(330)을 형성한다. 이때, 각 접합층(311,312,313)은 Pt, Ir, Mg, Pd, Ru, Zn, Ta, ITO, ZnO 및 IZO 중 적어도 어느 하나를 사용하여 5 내지 500Å의 두께로 형성하고, 각 반사층(321,322,323)은 Ag, 또는 Ag와, Cu, Al, Ir, In, Ni, Mg, Pt 및 Pd 중 적어도 하나를 포함하는 Ag 합금을 사용하여 100 내지 3000Å의 두께로 형성하고, 보호층(330)은 Ni, Pt, Ni, Ru, Ir, Rh, W, Ta, Ti 및 Co 중 적어도 어느 하나를 사용하여 20 내지 1000Å의 두께로 형성하여 전체 두께가 100 내지 5000Å가 되도록 형성하는 것이 바람직하다. 예를 들어, 본 실시예에서는 기판 상에 Ni/Ag/Ni/Ag/Ni/ Ag/Pt 층을 순서대로 10Å/600Å/10Å/600Å/10Å/600Å/500Å 두께로 형성한다. 이때, Ag 금속 대신 Ag 합금을 사용하는 경우라면 Ag와, Cu, Al, Ir, In, Ni, Mg, Pt 및 Pd 중 적어도 어느 하나를 도가니(crucible)에 함께 넣고 가열하여 Ag 합금을 형성하고, 이러한 Ag 합금을 전자선 증착 장치에 장입하여 Ag 합금의 반사층(321,322,323)을 형성할 수 있다.
도 2c를 참조하면, 상기 다층 구조의 접합층(311,312,313)/반사층(321,322,323) 및 상기 보호층을 급속 열처리(Rapid Thermal Annealing; RTA)하여 p형 전극(300)을 형성한다. 상기 열처리 공정은 산소를 포함하는 분위기 예를 들어, 산소 분위기, 대기 분위기, 오존 분위기, 산소와 질소의 혼합 분위기 및 산소와 아르곤의 혼합 분위기 중 적어도 어느 하나의 분위기에서 실시하는 것이 바람직하다. 이때, 상기 산소를 포함하는 분위기의 압력은 대기압 이하인 것이 바람직하며, 150 내지 600도의 온도에서 열처리하는 것이 바람직하다.
이처럼, 산소 분위기에서 Ni/Ag/Ni/Ag/Ni/Ag/Pt 구조의 오믹 전극(300)(즉, p형 전극)을 열처리하면 외부에서 주입된 산소와, 각 Ag 반사층(321,322,323)에서 내부 확산(in diffusion)된 Ag 입자 및 반도체층(200)에서 내부 확산된 입자(예를 들어, GaN 반도체층인 경우 Ga 입자)들이 제 1 Ni 접합층(311)과 p형층(230)의 계면으로 침투하여 고용체(solid solution)를 형성한다. 이때, 계면 전체에서 고용체 형성이 균일하게 일어나면서 Ni 산화물(NiOx) 및 Ag-Ga 고용체가 형성되고, 이로 인해 쇼트키 장벽이 감소되어 상기 오믹 전극(300)은 강한 접착력과 함께 낮은 접촉 저항을 갖게 형성된다. 한편, 열처리시 각 반사층(321,322,323)에서 Ag 입자의 과다 확산 및 과다 이동(migration)은 각 Ni 접합층(311,312,313)에 의해 억제되고, 외부 산소의 과다 주입 및 Ag 입자의 과도한 외부 확산(out diffusion)은 제 3 Ag 반사층(323)을 덮고 있는 Pt 보호층(330)에 의해 억제되어 Ag의 집괴 및 공공 형성을 막아주므로, 상기 오믹 전극(300)은 Ag 금속 특유의 높은 광 반사도 특성이 그대로 유지되면서 우수한 열적 안정성을 갖는다.
이와 같은 과정을 통해 제작된 발광 소자는 반도체층(200)의 형성을 위한 모재 기판(100)을 그대로 남겨두고, 반도체층(200)의 일부 영역을 메사 식각하여 노출시킨 n형층(210)의 상부면에 n형 전극을 형성함으로써 두 전극이 수평 구조로 배치될 수 있고, 모재 기판(100)의 전체 또는 일부를 제거한 후 n형층(210)의 하부면에 n형 전극을 형성함으로써 두 전극이 수직 구조로 배치될 수도 있다. 하기에서는 수직 구조의 발광 소자의 제조 공정을 한 가지 예로 들어 설명하기로 한다.
도 2d를 참조하면, 반도체층(200)이 형성된 기판(100)의 하부에 레이저를 조사하여 n형층(210)에 부착된 기판을 분리시키는 리프트 오프(lift off) 공정을 실시한다. 이후, 도 2e와 같이, 상기 기판이 제거된 n형층(210) 상에 n형 전극(400)을 형성한다. 이때, n형 전극(400)으로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni, Ti 및 이들을 포함하는 합금 중 적어도 어느 하나의 금속으로 이루어진 단일막 또는 다층막을 사용할 수 있다. 특히, 상기 n형 전극(400)은 반도체층(200)에서 생성된 광이 외부로 출사되는 출광면을 이루도록 투광성 금속막으로 형성하는 것이 바람직하다.
이와 같은 구성을 갖는 발광 소자의 두 전극(300,400)에 전원을 인가하면 활성층(220)에는 n형층(210)으로부터 전자가 주입되고, p형층(230)으로부터 정공이 주입된다. 활성층(220)에 주입된 전자와 정공은 결합 또는 재결합하면서 여기 에너 지를 광으로 출력하고, 출광면인 n형 전극(400)을 통하여 외부로 광이 방출된다. 이때, 활성층(220)의 상부 즉, p형층(230)으로 방출되는 광은 p형 전극(300)의 각 반사층(321,322,323)에서 반사되어 출광면인 n형 전극(400)을 통해 외부로 방출되므로 광의 이용률이 높아진다.
한편, 전술한 본 발명의 실시예에 따른 발광 소자에서 반도체층(200)과 오믹 접촉을 이루는 오믹 전극(300)의 특성을 알아보기 위하여 이하에서는 본 발명에 따른 제 1 실험예와 제 2 실험예를 들어 설명한다. 상기 제 1 실험예는 Ni/Ag 단층 구조 즉, Ni/Ag/Pt 구조의 오믹 전극(A)을 사용하였고, 상기 제 2 실험예는 Ni/Ag 다층 구조 즉, Ni/Ag/Ni/Ag/Ni/Ag/Pt 구조의 오믹 전극(B)을 사용하였다.
도 3은 본 발명의 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극의 전류-전압 특성을 나타낸 그래프이다.
도 3을 참조하면, 제 2 실험예에 따른 오믹 전극(B)의 전류-전압 그래프는 제 1 실험예에 따른 오믹 전극(A)의 전류-전압 그래프(B)보다 기울기보다 크다. 전류-전압 그래프의 기울기(I/V)의 역수는 저항(R)을 의미하는 것으로, 이를 통해 제 2 실험예에 따른 오믹 전극(B)이 더 낮은 저항을 갖는 것을 확인할 수 있다. 따라서, 제 2 실험예에 따른 오믹 전극(A)을 사용하면 반도체층에 보다 높은 전류를 인가할 수 있어 발광 소자의 광 출력을 더욱 높일 수 있다.
도 4는 본 발명의 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극의 접촉 저항 변화를 열처리 온도에 따라 나타낸 그래프이다.
오믹 전극의 접촉 저항은 쇼트키(shottky) 교수가 제안한 TLM 방법을 이용하 여 계산하였다. TLM 방법은 거리가 d1, d2, d3, 그리고 d4로 각각 구분되어 있는 두 금속 전극 간의 전류(I)-전압(V) 곡선을 측정하여 0V에서의 저항 RT를 구한다. 이렇게 측정된 RT를 거리에 따라서 그래프를 그린 후, 외삽을 행하면 다음의 식들을 통해 접촉 저항을 계산할 수 있다.
Figure 112007057864663-pat00001
Figure 112007057864663-pat00002
Figure 112007057864663-pat00003
여기서, RT는 각각의 금속 전극 간의 저항 [Ω], RS는 반도체층의 면 저항 [Ω], d는 금속 전극 간의 거리, Z는 금속 전극의 폭, 그리고 ρC 는 접촉 저항을 의미한다.
도 4를 참조하면, 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극(A,B)은 450도의 열처리 온도에서 가장 낮은 접촉 저항을 갖는다. 이때, 제 1 실험예에 따른 오믹 전극(A)은 대략 2 x 10-5 Ωcm2 의 접촉 저항을 갖고, 제 2 실험예에 따른 오믹 전극(B)은 7 x 10-6 Ωcm2 의 접촉 저항을 갖는다. 이처럼, 제 2 실험예에 따른 오믹 전극(B)의 접촉 저항이 상대적으로 낮은 것은 Ni/Ag 다층 구조에 의해 Ag의 집괴가 효과적으로 억제되었기 때문이다. 또한, 제 2 실험예에 따른 오믹 전극(B)은 350도 내지 600도의 열처리 온도에서 제 1 실험예에 따른 오믹 전극(A)보다 접촉 저항이 작음을 확인할 수 있는데, 이러한 결과는 제 2 실험예에 따른 오믹 전극(A)이 Ni/Ag 다층 구조로 인해 열적으로 더 우수한 안정성을 갖는다는 것을 보여준다.
도 5는 본 발명의 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극의 접촉 저항 변화를 열처리 시간에 따라 나타낸 그래프이다.
도 5를 참조하면, 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극(A,B)은 500도의 열처리 온도에서 열처리 시간이 증가할수록 접촉 저항도 함께 증가하는데, 제 2 실험예에 따른 오믹 전극(B)의 접촉 저항 증가가 상대적으로 작음을 확인할 수 있다. 이는 제 2 실험예에 따른 오믹 전극(A)이 Ni/Ag 다층 구조로 인해 열적으로 더 우수한 안정성을 갖는다는 것을 보여준다.
도 6은 본 발명의 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극의 광 반사도를 열처리 후에 측정한 그래프로써, 대략 450도에서 2분간 열처리하여 형성한 오믹 전극들을 사용하여 실험하였다. 도 6의 그래프에서 I선은 기준선으로서 열처리하지 않은 Ag 금속 특유의 광 반사도를 나타낸 것이다.
도 6을 참조하면, 제 1 실험예에 따른 오믹 전극(A)은 460nm의 파장 대역에서 대략 78%의 광 반사도를 갖는데 반해, 제 2 실험예에 따른 오믹 전극(B)은 대략 88%의 광 반사도를 갖음을 확인할 수 있다. 이처럼, 제 2 실험예에 따른 오믹 전극(B)은 Ag 금속(I)의 광 반사도 보다는 낮지만 이에 근접하는 매우 높은 광 반사 도를 갖는다. 이는 Ni/Ag 다층 구조가 Ag의 과다 확산 및 과다 이동을 억제하고, Pt 보호층이 Ag의 집괴 및 공공 형성을 막아주어 장시간의 고온 열처리 후에도 Ag 금속 특유의 우수한 광 반사도 특성이 그대로 유지되기 때문이다. 따라서, 장시간의 열처리 후 제 2 실험예에 따른 오믹 전극을 전자 현미경으로 관찰해보면 매우 매끄러운 표면을 갖는 것을 확인할 수 있다.
한편, 전술한 제 2 실험예에서는 반복 적층된 Ni 접합층(310) 및 Ag 반사층(320)의 다층 구조 상에 Pt 보호층(330)이 형성된 오믹 전극(300)을 예시하여 그 효과를 설명하였으나, 이려한 결과는 오믹 전극(300)의 접합층(310), 반사층(320) 및 보호층(330)을 전술한 다른 금속들로 대체 형성하더라도 이와 동일한 또는 유사한 효과를 얻을 수 있다.
이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 발광 소자를 나타낸 단면.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 발광 소자의 제조 공정을 나타낸 단면도.
도 3은 본 발명의 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극의 전류-전압 특성을 나타낸 그래프.
도 4는 본 발명의 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극의 접촉 저항 변화를 열처리 온도에 따라 나타낸 그래프.
도 5는 본 발명의 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극의 접촉 저항 변화를 열처리 시간에 따라 나타낸 그래프.
도 6은 본 발명의 제 1 실험예와 제 2 실험예에 따른 각 오믹 전극의 광 반사도를 열처리 후에 측정한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 200: 반도체층
210: n형층 220: 활성층
230: p형층 300: p형 전극
310: 접합층 320: 반사층
330: 보호층 400: n형 전극

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 발광 구조의 반도체층 상에 형성되는 오믹 전극의 형성 방법에 있어서,
    상기 반도체층 상에 접합층과 반사층을 순차로 반복 적층하는 단계;
    상기 반복 적층을 통해 형성한 최상위 반사층 상에 보호층을 형성하는 단계; 및
    상기 보호층에 의해 Ag 입자의 외부 확산이 억제됨과 동시에 내부 확산된 Ag 입자의 일부가 상기 반도체층과 상기 반사층의 계면에서 고용체를 형성하도록 상기 접합층, 반사층 및 보호층을 열처리하는 단계; 를 포함하고,
    상기 반사층은 Ag 금속 또는 Ag 합금으로 형성하는 오믹 전극의 형성 방법.
  7. 청구항 6에 있어서,
    상기 접합층은 Ni, Pt, Ir, Mg, Pd, Ru, Zn, Ta, ITO, ZnO 및 IZO 중 적어도 어느 하나로 형성하는 오믹 전극의 형성 방법.
  8. 청구항 7에 있어서,
    상기 접합층은 100 내지 3000Å의 두께로 형성하는 오믹 전극의 형성 방법.
  9. 청구항 6에 있어서,
    상기 반사층의 Ag 합금은 Ag와, Cu, Al, Ir, In, Ni, Mg, Pt 및 Pd 중 적어도 어느 하나를 포함하는 오믹 전극의 형성 방법.
  10. 청구항 9에 있어서,
    상기 반사층은 20 내지 1000Å의 두께로 형성하는 오믹 전극의 형성 방법.
  11. 청구항 6에 있어서,
    상기 보호층은 Pt, Ni, Ru, Ir, Rh, W, Ta, Ti 및 Co 중 적어도 어느 하나로 형성하는 오믹 전극의 형성 방법.
  12. 청구항 11에 있어서,
    상기 보호층은 10 내지 1000Å 두께로 형성하는 오믹 전극의 형성 방법.
  13. 청구항 6에 있어서,
    상기 접합층과 상기 반사층은 2 내지 9번 반복 적층하여 형성하는 오믹 전극의 형성 방법.
  14. 청구항 6에 있어서,
    상기 열처리 단계는 150 내지 600도의 온도에서 실시하는 오믹 전극의 형성 방법.
  15. 청구항 14에 있어서,
    상기 열처리 단계는 급속 열처리 방식으로 실시하는 오믹 전극의 형성 방법.
  16. 청구항 14에 있어서,
    상기 열처리 단계는 산소를 포함하는 분위기에서 실시하는 오믹 전극의 형성 방법.
  17. 청구항 16에 있어서,
    상기 산소를 포함하는 분위기는 산소 분위기, 오존 분위기, 대기 분위기, 산소와 질소의 혼합 분위기 및 산소와 아르곤의 혼합 분위기 중 적어도 하나를 포함하는 오믹 전극의 형성 방법.
KR1020070080123A 2007-08-09 2007-08-09 오믹 전극 및 이의 형성 방법 KR100910964B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070080123A KR100910964B1 (ko) 2007-08-09 2007-08-09 오믹 전극 및 이의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080123A KR100910964B1 (ko) 2007-08-09 2007-08-09 오믹 전극 및 이의 형성 방법

Publications (2)

Publication Number Publication Date
KR20090015633A KR20090015633A (ko) 2009-02-12
KR100910964B1 true KR100910964B1 (ko) 2009-08-05

Family

ID=40685173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080123A KR100910964B1 (ko) 2007-08-09 2007-08-09 오믹 전극 및 이의 형성 방법

Country Status (1)

Country Link
KR (1) KR100910964B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986518B1 (ko) 2008-06-16 2010-10-07 엘지이노텍 주식회사 반도체 발광소자
KR101382210B1 (ko) * 2013-04-29 2014-04-07 주식회사 옵트론텍 전자빔 증착법을 이용한 터치스크린용 투명전도성 시트의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USPP22761P2 (en) 2010-04-23 2012-05-29 Spring Meadow Nursery, Inc. Potentilla plant named ‘White Lady’
KR100969126B1 (ko) 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자
DE102009019524B4 (de) * 2009-04-30 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper mit einem reflektierenden Schichtsystem
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101294246B1 (ko) * 2012-06-22 2013-08-07 고려대학교 산학협력단 중간층을 이용한 반사막을 포함하는 발광 다이오드 제조 방법, 및 상기 방법으로 제조한 발광 다이오드
KR101448842B1 (ko) * 2013-06-19 2014-10-13 엘지이노텍 주식회사 발광 다이오드
JP6783984B2 (ja) * 2016-07-19 2020-11-11 豊田合成株式会社 発光素子
US10501846B2 (en) 2017-09-11 2019-12-10 Lam Research Corporation Electrochemical doping of thin metal layers employing underpotential deposition and thermal treatment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000141A (ko) * 1999-12-22 2002-01-04 추후기재 발광 디바이스 및 발광 반도체 디바이스
KR20050064195A (ko) * 2003-12-23 2005-06-29 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
KR20050076140A (ko) * 2004-01-19 2005-07-26 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
KR20050095721A (ko) * 2004-03-27 2005-09-30 삼성전자주식회사 ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체 발광소자 및 그제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000141A (ko) * 1999-12-22 2002-01-04 추후기재 발광 디바이스 및 발광 반도체 디바이스
KR20050064195A (ko) * 2003-12-23 2005-06-29 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
KR20050076140A (ko) * 2004-01-19 2005-07-26 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
KR20050095721A (ko) * 2004-03-27 2005-09-30 삼성전자주식회사 ＩＩＩ - Ｖ 족 ＧａＮ 계 화합물 반도체 발광소자 및 그제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986518B1 (ko) 2008-06-16 2010-10-07 엘지이노텍 주식회사 반도체 발광소자
KR101382210B1 (ko) * 2013-04-29 2014-04-07 주식회사 옵트론텍 전자빔 증착법을 이용한 터치스크린용 투명전도성 시트의 제조방법

Also Published As

Publication number Publication date
KR20090015633A (ko) 2009-02-12

Similar Documents

Publication Publication Date Title
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
JP5358429B2 (ja) オーミック電極の形成方法及び半導体発光素子
US8552455B2 (en) Semiconductor light-emitting diode and a production method therefor
US9219198B2 (en) Method for forming metal electrode, method for manufacturing semiconductor light emitting elements and nitride based compound semiconductor light emitting elements
JP5220409B2 (ja) トップエミット型窒化物系発光素子の製造方法
KR100845037B1 (ko) 오믹 전극 및 그 형성 방법, 이를 구비하는 반도체 발광소자
JP2014179654A (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
JP2007518260A (ja) 窒化ガリウム系ｉｉｉ−ｖ族化合物半導体素子及びその製造方法
JP2005260245A (ja) 窒化物系発光素子及びその製造方法
US9196796B2 (en) Semiconductor light emitting diode having ohmic electrode structure and method of manufacturing the same
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101568809B1 (ko) 반도체 발광 소자 및 이의 제조 방법
JP2011517084A (ja) 半導体発光装置に関する反射的コンタクト部
WO2008069429A1 (en) Ohmic electrode and method thereof, semiconductor light emitting element having this
WO2008084950A1 (en) Ohmic electrode and method for forming the same
KR20080065219A (ko) 오믹 전극 및 이의 형성 방법
KR101568808B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101550913B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101077772B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101203142B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101077771B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR20090115903A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 11