KR101568809B1 - 반도체 발광 소자 및 이의 제조 방법 - Google Patents

반도체 발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101568809B1
KR101568809B1 KR1020110045435A KR20110045435A KR101568809B1 KR 101568809 B1 KR101568809 B1 KR 101568809B1 KR 1020110045435 A KR1020110045435 A KR 1020110045435A KR 20110045435 A KR20110045435 A KR 20110045435A KR 101568809 B1 KR101568809 B1 KR 101568809B1
Authority
KR
South Korea
Prior art keywords
layer
alloy
type
semiconductor
light emitting
Prior art date
Application number
KR1020110045435A
Other languages
English (en)
Other versions
KR20110088469A (ko
Inventor
이종람
송양희
손준호
Original Assignee
서울바이오시스 주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사, 포항공과대학교 산학협력단 filed Critical 서울바이오시스 주식회사
Priority to KR1020110045435A priority Critical patent/KR101568809B1/ko
Publication of KR20110088469A publication Critical patent/KR20110088469A/ko
Application granted granted Critical
Publication of KR101568809B1 publication Critical patent/KR101568809B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 구조를 갖는 반도체층과, 상기 반도체층 상에 형성된 나노 도트층, 접촉층, 반사층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극을 포함하고, 상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 형성되고, Ag, Al, Au 중 적어도 하나의 물질로 형성되는 반도체 발광 소자 및 이의 제조 방법을 제공한다.
이와 같은 반도체 발광 소자에서 나노 도트층/접촉층/반사층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 질화물 반도체의 질소 극성면에 형성되고, 추가적인 열처리 공정을 거치지 않았음에도 불구하고, 낮은 오믹 저항 및 높은 광 반사도를 유지할 수 있다.

Description

반도체 발광 소자 및 이의 제조 방법{SEMICONDUCTOR DEVICE FOR EMITTING LIGHT AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 외부 구동 전원을 인가하기 위하여 발광 구조의 반도체층 상에 형성된 오믹 전극을 구비하는 반도체 발광 소자 및 이의 제조 방법에 관한 것이다.
반도체 발광 소자(Light Emitting Diode; LED)는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 강하고 저전압 구동이 가능하다. 또한, 충격 및 진동에 강하고, 예열 시간과 복잡한 구동 회로가 필요 없으며, 다양한 형태로 패키징할 수 있다. 특히, 질화물 계열의 반도체 발광 소자는 에너지 밴드 갭(band gap)이 커서 자외선 영역에서 청색/적색에까지 넓은 파장 대역의 광 출력이 가능하고, 물리적/화학적 안정성이 우수하여 고효율 및 고출력을 실현할 수 있을 것으로 많은 주목을 받고 있다. 이러한 질화물 반도체 발광 소자는 기존의 적색, 녹색 발광 소자와 조합될 경우 백색 발광이 가능하여 향후 수년 내에 백열등, 형광등, 수은등과 기존의 백색 조명 수단을 대체할 것으로 기대되고 있다.
그러나, 현재까지 개발된 질화물 반도체 발광 소자는 광 출력, 발광 효율, 가격 측면에서 만족할 만한 수준이 아니며, 더욱 많은 성능 개선이 필요한 실정이다. 특히, 기존의 백색 광원과 비교하여 여전히 낮은 광 출력을 더욱 높일 필요가 있으며, 이에 따른 열적 안정성의 문제점을 극복해야 한다.
한편, 일반적인 질화물 반도체 발광 소자는 사파이어 기판 상에 질화물계 n형층, 질화물계 활성층, 질화물계 p형층을 형성하고, 상기 n형층과 p형층에 전원을 인가하기 위하여 수평으로 두 전극을 배치하여 제조된다. 이러한 수평 구조의 발광 소자는 상대적으로 제조 공정이 단순하여 제조 비용이 저렴한 장점이 있으나, 부도체이고 열전도도가 나쁜 사파이어 기판을 사용하기 때문에 대면적의 전류 인가를 통한 고출력 실현 및 열 축적에 따른 열적 안정성이 저하되는 단점이 있었다.
이러한 단점을 극복하고자 수직 구조의 반도체 발광 소자 및 플립칩형 반도체 발광 소자가 제안되었다. 이 경우 p형 전극에 반사층을 형성하여 활성층에서 생성된 광이 n형 전극을 통해 외부로 방출되게 하고, 사파이어 기판 대신 열전도율이 좋은 금속 기판을 사용함으로써 대면적의 전류 인가 및 신속한 열 배출이 가능하여 고출력 실현 및 열적 안정성을 확보할 수 있다. 이러한 수직 구조의 반도체 발광 소자는 최대 인가 전류를 수평 구조의 반도체 발광 소자에 비해 몇 배 이상 증가시킬 수 있으므로 고출력이 가능하여 기존의 백색 조명 수단을 대체할 수 있는 것으로 평가되고 있다.
한편, 고전류를 주입하여 광출력을 더욱 향상시키기 위해서는 반도체 발광 소자의 대면적화가 요구되는데, 이때 고전류 주입시 전류 확산 특성을 향상시키기 위해 전극 예를 들어, n형 전극의 면적 또한 점차 증가하게 된다. 그러나, 일반적인 n형 전극인 Cr/Au 또는 Ti/Al은 반사도가 낮은 Cr이나 Ti를 두껍게 사용하기 때문에, n형 전극의 면적이 넓어질수록 활성층에서 나온 빛을 흡수하는 부분이 많아지기 때문에 광출력 향상에 걸림돌로 작용할 수 있다. 따라서 낮은 오믹 저항을 가지면서 높은 반사도를 나타낼 수 있는 n형 오믹 전극의 개발이 절실히 요청되고 있다.
그리고, 수직 구조의 반도체 발광 소자는 모체 기판 상에 질화물 반도체층을 형성한 후 질화물 반도체층의 상부면 즉, 갈륨 극성 면(Ga-face)상에 p형 전극을 형성하고, p형 전극 상에 보조 기판을 부착한 후 모체 기판을 분리하여 질화물 반도체층의 하부면 즉, 질소 극성 면(N-face)에 n형 전극을 형성하는 것이 보통이다. 그러나, 질소 극성 면(N-face)은 갈륨 극성 면(Ga-face)과는 달리 열처리 없이는 좋은 오믹 특성을 기대할 수 없으며, 보조 기판(금속 기판)과 질화물 반도체층의 열팽창 계수 차이로 인하여 열처리 자체도 용이하지 않다. 이처럼, 종래의 질소 극성 면(N-face) 상에 형성한 종래의 Cr/Au 또는 Ti/Al 구조의 전극은 오믹 특성이 좋지않을 뿐만 아니라, 열적 안정성도 낮은 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 도출된 것으로, 광 반사도가 우수하여 전극 자체의 광 흡수에 따른 광 손실이 적고, 질화물 반도체층의 갈륨 극성면 뿐만 아니라 질소 극성면에서도 오믹 특성이 우수한 오믹 전극을 구비하는 반도체 발광 소자 및 이의 제조 방법을 제공한다.
본 발명의 일 측면에 따른 반도체 발광 소자는, 발광 구조를 갖는 반도체층; 상기 반도체층 상에 형성된 나노 도트층, 접촉층, 반사층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극; 을 포함하고, 상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 형성되고, Ag, Al, Au 중 적어도 하나의 물질로 형성되며, 상기 접촉층은 Ni, Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질로 형성되고, 상기 반사층은 Al, Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질로 형성되고, 상기 확산 방지층은 Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성되고, 상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성된다.
상기 나노 도트층은 Ag를 증착한 후 질소 분위기에서 열처리하여 형성한 나노 크기의 Ag 도트들로 이루어지는 것이 바람직하다. 이때, 나노 도트층은 5Å 내지 50Å의 두께로 형성되는 것이 바람직하다.
상기 접촉층은 Ni, 상기 반사층은 Al, 상기 확산 방지층은 Ti, 상기 캡핑층은 Au로 형성되는 것이 바람직하다. 이때, 접촉층은 1Å 내지 50Å의 두께로 형성되고, 반사층은 100Å 내지 8000Å의 두께로 형성되는 것이 바람직하다.
상기 반도체층은 n형층, 활성층 및 p형층을 포함하고, 상기 오믹 전극은 상기 n형층의 질소 극성면 상에 형성되는 것이 바람직하다.
상기 반도체층은 일면에 반구형 패턴이 형성된 기판의 상면에 형성되는 것이 바람직하다.
본 발명의 다른 측면에 따른 반도체 발광 소자의 제조방법은, 발광 구조를 갖는 반도체층을 형성하는 단계; 상기 반도체층의 질소 극성면 상에 나노 도트층을 형성하는 단계; 및 상기 나노 도트층 상에 접촉층, 반사층, 확산 방지층 및 캡핑층을 형성하는 단계; 를 포함하고, 상기 나노 도트층은 Ag, Al, Au 중 적어도 하나의 물질로 형성하고, 상기 접촉층은 Ni, Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질로 형성하고, 상기 반사층은 Al, Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질로 형성하고, 상기 확산 방지층은 Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성하고, 상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성한다.
상기 나노 도트층은 상기 반도체층의 질소 극성면 상에 Ag을 증착한 후 이를 질소 분위기에서 열처리하여 형성하는 것이 바람직하다.
상기 접촉층은 Ni, 상기 반사층은 Al, 상기 확산 방지층은 Ti, 상기 캡핑층은 Au로 형성하는 것이 바람직하다.
본 발명에 따른 나노 도트층/접촉층/반사층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 반사도가 우수하여 광 흡수에 따른 광 출력의 저하를 방지할 수 있으며, 별도의 열처리 없이도 오믹 특성이 우수하여 고전류 인가에 따른 고출력이 가능하다.
특히, 본 발명에 따른 나노 도트층/접촉층/반사층/확산 방지층/캡핑층을 포함하는 다층 구조의 오믹 전극은 질화물 반도체의 질소 극성면에 형성되고, 추가적인 열처리 공정을 거치지 않았음에도 불구하고, 낮은 오믹 저항 및 높은 광 반사도를 유지할 수 있다. 따라서, n형 전극(또는 n형 패드)이 질화물 반도체의 질소 극성면에 형성되어 오믹 특성이 좋지 않고, 금속 기판과 질화물 반도체의 열팽창 계수 차이로 인하여 열처리를 통해서도 오믹 특성을 향상시키기 곤란한 수직 구조의 반도체 발광 소자에 더욱 적합하게 사용할 수 있다.
도 1은 본 발명의 제 2 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 2 내지 도 5는 본 발명의 제 1 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도.
도 6은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프.
도 7은 본 발명의 실험예와 비교예에 따른 오믹 전극의 광 반사도를 나타낸 그래프.
도 8은 본 발명의 제 2 실시예에 따른 반도체 발광 소자를 나타낸 단면도.
도 9 내지 도 11은 본 발명의 제 2 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도.
도 12는 본 발명의 제 1 변형예에 따른 반도체 발광 소자를 나타낸 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상부에" 또는 "위에" 있다고 표현되는 경우는 각 부분이 다른 부분의 "바로 상부" 또는 "바로 위에" 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
<제 1 실시예>
도 1은 본 발명의 제 1 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 1을 참조하면, 상기 반도체 발광 소자는 n형층(121), 활성층(122), p형층(123)을 구비하는 반도체층(120)과, 상기 n형층(121) 상면에 형성된 n형 전극(180)과, 상기 p형층(123) 하면에 형성된 p형 전극(130)을 포함하고, 상기 p형 전극(130) 하면에 부착되어 전체 구조물(120,130,180)을 지지하는 지지 기판(170)을 더 포함한다. 여기서, n형 전극(180)은 반도체층(120) 상에 형성된 나노 도트층(nano dot-type layer)(181), 접촉층(182), 반사층(183), 확산 방지층(184) 및 캡핑층(185)을 포함하며, 상기 반도체층(120)과 오믹 접촉을 이루는 다층 구조의 오믹 전극이다.
반도체층(120)은 n형층(121), 활성층(122) 및 p형층(123)을 포함하며, 상기 n형층(121), 활성층(122) 및 p형층(123)은 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중에서 적어도 하나로 형성될 수 있다. 예를 들어, 본 실시예에서는 n형층(121) 및 p형층(123)은 GaN 막으로 형성되고, 활성층(122)은 InGaN 막으로 형성된다.
상기 n형층(121)은 전자를 제공하는 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다. 이러한 n형 반도체층과 n형 클래드층은 전술한 반도체 박막에 n형 도펀트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 그리고, p형층(230)은 정공을 제공하는 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다. 이러한 p형 반도체층과 p형 클래드층은 전술한 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다.
상기 활성층(122)은 n형층(121)에서 제공된 전자와 p형층(123)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로서, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 또는 다중 양자 우물(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(122)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다. 예를 들어, 본 실시예에서는 GaN 박막을 증착한 후 n형 불순물을 주입하여 n형층(121)을 형성하고, 그 위에 장벽층인 GaN 박막과 우물층인 InGaN 박막을 교대로 증착하여 다중 우물 구조의 활성층(122)을 형성하고, 그 위에 다시 GaN 박막을 증착한 후 p형 불순물을 주입하여 p형층(123)을 형성함으로써, 발광 구조의 반도체층(120)을 형성하였다.
n형 전극(180)은 구동 전원의 음 전위에 연결되어 반도체층(120)의 n형층(121)에 전자를 주입하는 역할을 하고, p형 전극(130)은 구동 전원의 양 전위에 연결되어 반도체층(120)의 p형층(123)에 정공을 주입하는 역할을 한다. 특히, 본 실시예의 n형 전극(180)과 p형 전극(130)은 수직으로 배치되고, 상기 p형 전극(130)은 활성층(122)에서 생성된 광을 반사시켜 대부분의 광이 n형층(121) 방향을 통해 외부로 출사되게 하는 반사면을 이룬다. 또한, n형 전극(180)은 반도체층(120)의 질소 극성 면(N-face) 상에 형성되는 나노 도트층(181), 접촉층(182), 반사층(183), 확산 방지층(184) 및 캡핑층(185)을 포함하는 다층 구조의 오믹 전극으로 형성된다.
이때, 나노 도트층(181)은 Ag, Al 및 Au 중 적어도 하나의 물질을 질소를 포함하는 분위기에서 열처리하여 형성할 수 있다. 또한, 접촉층(182)은 Ni, Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질로 형성할 수 있고, 상기 반사층(183)은 Al, Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질로 형성할 수 있다. 또한, 확산 방지층(184)은 Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성할 수 있고, 캡핑층(185)은 Au, Al 중 적어도 하나의 물질로 형성할 수 있다. 예를 들어, 본 실시예의 n형 전극(180)은 나노 도트층(181)이 Ag, 접촉층(182)이 Ni, 반사층(183)이 Al, 확산 방지층(184)이 Ti, 캡핑층(185)이 Au로 형성된다.
지지 기판(170)은 반도체층(120)의 성장 기판 즉, 모재 기판이 제거됨에 따라 전체 구조물(120,130,180)을 지지하는 역할을 한다. 이러한 지지 기판(170)이 p형 전극(130)의 하면에 부착되도록 지지 기판(170)과 p형 전극(130) 사이에는 보호층(160), 접합층(150), 확산 방지층(140)이 형성될 수 있다. 상기 확산 방지층(140)은 p형 전극(130)과 지지 기판(170)의 접착 공정시 열에 의해 p형 전극(130)의 형성 물질(120)이 인접층으로 확산되는 것을 방지하기 위해 사용된다.
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정에 대하여 도 2 내지 도 5를 참조하여 설명하면 다음과 같다. 여기서, 도 2 내지 도 5는 본 발명의 제 1 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.
도 2를 참조하면, 준비된 기판(110) 상에 n형층(121), 활성층(122) 및 p형층(123)을 순차적으로 적층하여 다층 구조의 반도체층(120)을 형성한다. 상기 기판(110)으로는 사파이어(Al2O3) 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 또는 갈륨 인화물(GaP) 기판 등을 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 보다 바람직하다.
도 3을 참조하면, 상기 반도체층(120) 상에 금속막을 증착하여 p형 전극(130)을 형성하고, 상기 p형 전극(130) 상에 확산 방지층(140), 접착층(150), 보호층(160)을 순차로 형성한 후 접착 공정을 통해 지지 기판(170)을 부착한다.
본 실시예는 지지 기판(170)의 부착을 위해 가열 접착 공정을 실시하였으며, 가열 과정에서 p형 전극(130)의 형성 물질이 확산되는 것을 방지하기 위하여 p형 전극(130) 상에 확산 방지층(140)을 형성하였다. 한편, 활성층(120)에서 생성된 광의 대부분이 n형층(221) 방향으로 출사되도록 상기 p형 전극(130)은 광 반사도가 우수한 반사성 도전막 예를 들어, Ag 또는 Au 등으로 형성하는 것이 바람직하고, 보조 기판(170)은 금속 기판, 또는 Si, Ge 등의 반도체 기판을 사용하는 것이 바람직하다.
도 4를 참조하면, 레이저를 이용한 리프트 오프(lift off) 공정을 실시하여 모체 기판(110)을 분리 제거한다. 이어, 도 5와 같이, 지지 기판(110)이 아래로 향하도록 뒤집은 다음 지지 기판(170)의 상부에 부착된 반도체층(120)을 메사 식각(Mesa Etching)하고, 후속하여 형성될 n형 전극(180)과의 계면 접착력을 향상시키기 위하여 반도체층(120)에 대한 표면 처리를 실시한다. 본 실시예의 경우에는 왕수 수용액(HCl:H2O = 3:1)에 상기 반도체 표면 즉, n형층(123)을 대략 10분간 담근 다음 탈 이온수로 세척하고, 질소로 건조하는 방식으로 1차 표면 처리를 실시하고, 후속층 즉, n형 전극(180)을 증착하기 전에 염산(HCl)과 탈 이온수가 1:1로 섞은 용액에 대략 2분간 담근 다음 건조하는 방식으로 2차 표면 처리를 실시한다. 물론, 이러한 1차, 2차 표면 처리는 원하는 목적에 따라 선택적으로 실시할 수 있으며, 또한 생략할 수도 있다.
다시 도 5를 참조하면, 노출된 반도체층(120)의 n형층(123) 표면에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노 크기의 도트들로 이루어진 Ag 나노 도트층(181)을 형성한다. 상기 Ag 나노 도트층(181)은 n형층(123)의 질소 극성 면(N-face)에 형성된다. 이어, Ag 나노 도트층(181) 상에 Ni 접촉층(182), Al 반사층(183), Ti 확산 방지층(184), Au 캡핑층(185)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ni/Al/Ti/Au 구조의 n형 전극(180)을 형성한다.
*이때, 상기 Ag 나노 도트층(181)은 두께가 5Å 미만일 경우에는 도트 크기가 너무 작아 전류 주입 효율이 낮아지며, 50Å을 초과할 경우에는 도트 자체의 형성이 어렵기 때문에 5Å 내지 50Å의 두께로 형성하는 것이 바람직하다. 상기 Ni 접촉층(182)은 두께가 1Å 미만이면 접촉층 역할을 할 수 없으며, 50Å을 초과하면 광 흡수로 인해 광 투과도가 저하되기 때문에 1Å 내지 50Å의 두께로 형성하는 것이 바람직하다. 상기 Al 반사층(183)은 높은 광 반사도를 얻기 위해 최소 500 Å 이상의 두께가 요구되는데, 8000 Å을 초과하면 Al의 확산(migration)에 의해 전극의 열적 안정성이 저하될 수 있으므로 500Å 내지 8000Å의 두께로 형성하는 것이 바람직하다. 상기 Ti 확산 방지층(184)은 두께가 100Å 미만이면 Al 입자의 확산을 효과적으로 방지하기 어려우며, 1000Å을 초과하면 두께 증가로 인한 박막 내 스트레스 증가로 인해 접착력이 떨어질 수 있기 때문에 100Å 내지 1000Å의 두께로 형성하는 것이 바람직하다. 상기 Au 캡핑층(185)은 두께가 1000Å 미만이면 와이어 본딩(wire bonding)에 적합하지 않으며, 10000Å을 초과하면 제조 비용이 상승하기 때문에 1000Å 내지 10000Å의 두께로 형성하는 것이 바람직하다. 또한, 상기 n형 전극(180)의 전체 두께는 1000Å 내지 10000Å이 되도록 형성하는 것이 바람직하다. 예를 들어, 본 실시예는 전자선 증착 장치(e-beam evaporator)를 이용하여 반도체층(120) 상에 Ag 나노 도트층/Ni 접촉층/Al 반사층/Ti 확산 방지층/Au 캡핑층을 순서대로 20Å/10Å/2000Å/200A/5000Å 두께로 형성하였다.
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(180) 및 p형 전극(130)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 추가로 실시할 수도 있다.
한편, 상기의 제 1 실시예에 따른 반도체 발광 소자에서 반도체층(120)과 오믹 접촉을 이루는 오믹 전극(180)의 특성을 알아보기 위하여 실험예와 비교예를 들어 설명하면 다음과 같다. 상기 실험예는 본 발명의 제 1 실시예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극을 사용하였고, 상기 비교예는 종래의 일반적인 Cr/Au 오믹 전극을 사용하였다.
도 6은 본 발명의 실험예와 비교예에 따른 오믹 전극의 전류-전압 특성을 나타낸 그래프로서, A 선은 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극의 전류-전압 그래프이고, B 선은 본 비교예에 따른 Cr/Au 오믹 전극의 전류-전압 그래프이다.
오믹 전극의 전기적 특성을 알아보기 위하여 쇼트키(shottky) 교수가 제안한 TLM 방법을 통하여 오믹 저항을 계산한다. 상기 TLM 방법은 거리가 d1, d2, d3, 그리고 d4로 각각 구분되어 있는 두 금속 전극 간의 전류(I)-전압(V) 곡선을 측정하여 0V에서의 저항 RT를 구한다. 이렇게 측정된 RT를 거리에 따라서 그래프를 그린 후, 외삽을 행하면 다음의 식들을 통해 오믹 저항을 계산할 수 있다.
Figure 112011035728539-pat00001
Figure 112011035728539-pat00002
Figure 112011035728539-pat00003
(여기서, RT는 각각의 금속 전극 간의 저항 [Ω], RS는 반도체층의 면 저항 [Ω], d는 금속 전극 간의 거리, Z는 금속 전극의 폭, 그리고 ρC 는 오믹 저항을 의미한다.)
도 6의 전류-전압 그래프 및 상기의 TLM 방법을 통하여 오믹 전극의 오믹 저항을 계산해 보면, 본 비교예에 Cr/Au 오믹 전극은 오믹 저항이 대략 8.3 x 10-5 Ωcm2 인 반면, 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극은 오믹 저항은 7.4 x 10-5 Ωcm2 이다. 이처럼, 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극은 증착후 추가적인 열처리 공정 없이도 본 비교예인 종래의 Cr/Au 오믹 전극보다 오믹 저항이 낮기 때문에 구동 전압을 낮춰 발광 소자의 소비 전력을 낮출 수 있다.
도 7은 본 발명의 실험예와 비교예에 따른 오믹 전극의 광 반사도를 나타낸 그래프로서, 460nm 파장 대역에서의 광 반사도를 측정하였다. 도 7의 그래프에서 A 선은 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극의 광 반사도를 나타낸 것이고, B 선은 본 비교예에 따른 Cr/Au 오믹 전극의 광 반사도를 나타낸 것이다. 이때, I 선은 기준선으로서 Ag 미러(mirror)의 광 반사도를 나타낸 것이다.
도 7을 참조하면, 본 비교예에 따른 Cr/Au 오믹 전극은 대략 55%의 낮은 광 반사도를 보여주는데 비하여(B 선), 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극은 대략 88%의 높은 광 반사도를 보여준다(A 선). 따라서, 본 실험예에 따른 Ag 나노 도트층/Ni/Al/Ti/Au 오믹 전극은 광의 흡수를 줄일 수 있기 때문에 외부로의 광출력을 더욱 향상시킬 수 있다.
이와 같이 Ag 나노 도트층/Ni/Al/Ti/Au 구조의 오믹 전극(180)은 반도체층(120)의 질소 극성 면에 형성되고, 추가적인 열처리 공정을 거치지 않았음에도 불구하고, 낮은 오믹 저항 및 높은 광 반사도를 유지하였다. 이는 Ag 나노 도트층(181)이 반도체층(120)으로의 전하 주입 특성을 향상시켜 주기 때문이다. 그리고, 이러한 결과는 Ag 나노 도트층/Ni/Al/Ti/Au 구조의 오믹 전극에서 Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성하고, Ni 대신에 Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Al 대신에 Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질을 사용하고, Ti 대신에 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막을 사용하고, Au 대신에 Al을 사용하더라도 이와 유사한 실험 결과를 얻을 수 있었다.
<제 2 실시예>
한편, 본 발명의 제 2 실시예에 따른 반도체 발광 소자에 적용된 Ag 나노 도트층/Ti/Cr/Au 구조의 오믹 전극은 수평 구조의 반도체 발광 소자에도 적용될 수 있다. 하기에서는, 이러한 가능성의 일예로 n형 전극과 p형 전극이 수평으로 배치된 본 발명의 제 2 실시예에 따른 반도체 발광 소자에 대하여 설명한다. 이때, 전술한 실시예와 중복되는 설명은 생략하거나 간략히 설명한다.
도 8은 본 발명의 제 2 실시예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 8을 참조하면, 상기 반도체 발광 소자는 기판(210) 상에 순차로 형성된 n형층(221), 활성층(222), p형층(223)을 포함하는 반도체층(220)과, 상기 n형층(121)의 노출 영역에 형성된 n형 전극(230)과, 상기 p형층(223) 상에 형성된 p형 전극(240)을 포함한다. 여기서, n형 전극(230)과 p형 전극(240) 중 적어도 하나는 반도체층(220) 상에 형성된 나노 도트층(231/241), 접촉층(232/242), 반사층(233/243), 확산 방지층(234/244) 및 캡핑층(235/245)을 포함하며, 상기 반도체층(220)과 오믹 접촉을 이루는 다층 구조의 오믹 전극이다.
이와 같은 구성을 갖는 반도체 발광 소자의 제조 공정에 대하여 도 9 내지 도 11을 참조하여 설명하면 다음과 같다. 여기서, 도 9 내지 도 11은 본 발명의 제 2 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 단면도이다.
도 9를 참조하면, 준비된 기판(210) 상에 n형층(221), 활성층(222) 및 p형층(223)을 적층하여 다층 구조의 반도체층(220)을 형성한다.
상기 기판(210)으로는 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 아연 산화물 기판, 갈륨 비소화물 기판 또는 갈륨 인화 기판 등을 사용할 수 있으며, 특히 사파이어 기판을 사용하는 것이 보다 바람직하다.
상기 반도체층(220)으로는 Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 막 중 하나를 사용하는 것이 바람직하다. 본 실시예에서는 GaN 막을 증착한 후 n형 불순물을 주입하여 n형층(221)을 형성하고, 그 위에 장벽층인 GaN 막과 우물층인 InGaN 막을 교대로 증착하여 다중 우물 구조의 활성층(222)을 형성하고, 그 위에 다시 GaN 막을 증착한 후 p형 불순물을 주입하여 p형층(223)을 형성하였다. 도시하지는 않았지만, 상기 기판(210)과 n형층(221) 사이에는 버퍼층이 추가로 형성될 수 있는데, 상기 버퍼층은 기판(210)과 n형층(221) 간의 격자 부정합에 따른 스트레스를 완화시켜 주어 후속하여 형성될 n형층(221)의 원활한 성장을 도와준다.
도 10을 참조하면, 상기 p형층(223) 및 활성층(222)의 일부 영역을 메사 식각하여 n형 전극(240)이 형성될 n형층(230)의 일부 영역을 노출시킨다. 이어, 후속층과의 계면 특성을 향상시키기 위하여 반도체층(220)에 대한 표면 처리를 실시하는 것이 바람직하다. 예를 들어, 본 실시예의 경우는 왕수 수용액(HCl:H2O = 3:1)에 상기 반도체층(220) 즉, 노출된 n형층(221)의 표면 및 p형층(223)의 표면을 대략 10분간 담근 다음 탈 이온수로 세척하고, 질소로 건조하는 방식으로 1차 표면 처리를 실시하고, 후속층 즉, n형 전극(230) 및 p형 전극(240)을 증착하기 전에 염산(HCl)과 탈 이온수가 1:1로 섞은 용액에 대략 2분간 담근 다음 건조하는 방식으로 2차 표면 처리를 실시한다. 물론, 이러한 1차, 2차 표면 처리는 원하는 목적에 따라 선택적으로 실시할 수 있으며, 또는 생략할 수도 있다.
도 11을 참조하면, 노출된 n형층(221) 및 p형층(223) 표면 상에 Ag를 5Å 내지 50 Å정도 얇게 형성한 후 질소를 포함하는 분위기에서 열처리함으로써 나노 크기의 도트들로 이루어진 Ag 나노 도트층(231/241)을 형성한다. 이때, 상기 Ag 나노 도트층(231/241)은 n형층(221) 및 p형층(223)의 갈륨 극성 면(Ga-face)에 형성된다. 이어, Ag 나노 도트층(231/241) 상에 Ni 접촉층(232/242), Al 반사층(233/243), Ti 확산 방지층(234/244), Au 캡핑층(235/245)을 적층한 후 이를 패터닝하여 Ag 나노 도트층/Ni/Al/Ti/Au 구조를 갖는 n형 전극(130) 및 p형 전극(140)을 형성한다. 이때, Ag 대신에 Al, Au 중 적어도 하나의 물질로 나노 도트층을 형성할 수 있다. 또한, Ni 대신에 Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Mg-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질을 사용하고, Al 대신에 Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질을 사용하고, Ti 대신에 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막을 사용하고, Au 대신에 Al을 사용할 수 있다.
이후, 접착력 개선, 오믹 특성 향상 및 열적 신뢰성 확보를 위해 n형 전극(230) 및 p형 전극(240)의 형성 후에는 질소 및 산소를 포함하는 분위기에서 150℃ 내지 600℃의 범위에서 열처리를 실시하는 것이 바람직하다.
이와 같이 제조된 수평 구조의 반도체 발광 소자는, 도 11과 같이 활성층(222)에서 생성된 광이 높은 광 반사도를 가지는 n형 전극(230)에서 흡수되지 않고 대부분 반사되어 외부로 방출될 수 있기 때문에 광출력이 더욱 향상될 수 있다.
도 12는 본 발명의 제 1 변형예에 따른 반도체 발광 소자를 나타낸 단면도이다.
도 12를 참조하면, 상기 반도체 발광 소자는 상면에 난반사 패턴(211)이 형성된 기판(210) 상에 반도체층(220)이 형성된다. 상기 난반사 패턴(211)은 반구형 구조로 형성되는 것이 바람직하며, 이러한 반구형 패턴(211)은 활성층(222)에서 생성된 광의 난반사를 유도하기 때문에 외부로의 광출력을 더욱 향상시킬 수 있다.
이와 같이 제조된 수평 구조의 반도체 발광 소자는, 도 12와 같이 수평 구조에서와 동일하게 활성층(220)에서 생성된 광이 높은 반사도를 가지는 n형 전극(230)에서 흡수되지 않고 대부분 반사되어 외부로 방출될 수 있기 때문에 광출력이 더욱 향상될 수 있다.
이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.
110, 210: 모재 기판 170: 지지 기판
120, 220: 반도체층 121, 221: n형층
122, 222: 활성층 123, 223: p형층
130, 240: p형 전극 180, 230: n형 전극

Claims (11)

  1. n형층, 활성층 및 p형층을 포함하는 반도체층; 및
    상기 p형층 상에 위치하며, 제1 금속층, 반사층, 확산 방지층 및 캡핑층을 구비하는 오믹 전극을 포함하고,
    상기 제1 금속층은 나노도트층 및 접촉층을 포함하며,
    상기 제1 금속층은 Mg 을 포함하고,
    상기 제1 금속층은 질소 극성면 상에 형성되고, 질소 분위기에서 열처리되며,
    상기 반사층은 Al, Ag, Ag-Al 합금, Ag-Cu 합금, Ag-In 합금, Ag-Mg 합금, Al-Cu 합금, Al-In 합금, Al-Mg 합금 중 적어도 하나의 물질로 형성되고,
    상기 확산 방지층은 Ti, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb W, W-Ti 합금 중 적어도 하나의 금속층 또는 RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx, CrOx 중 적어도 하나의 산화막으로 형성되고,
    상기 캡핑층은 Au, Al 중 적어도 하나의 물질로 형성되는 반도체 발광 소자.
  2. 청구항 1에 있어서,
    상기 나노 도트층은 Ag를 증착한 후 질소 분위기에서 열처리하여 형성한 나노 크기의 Ag 도트들로 이루어진 반도체 발광 소자.
  3. 청구항 1에 있어서,
    상기 나노 도트층은 5Å 내지 50Å의 두께로 형성되는 반도체 발광 소자.
  4. 청구항 1에 있어서,
    상기 접촉층은 Ni, 상기 반사층은 Al, 상기 확산 방지층은 Ti, 상기 캡핑층은 Au로 형성되는 반도체 발광 소자.
  5. 청구항 1에 있어서,
    상기 접촉층은 1Å 내지 50Å의 두께로 형성되는 반도체 발광 소자.
  6. 청구항 1에 있어서,
    상기 반사층은 500Å 내지 8000Å의 두께로 형성되는 반도체 발광 소자.
  7. 청구항 1에 있어서,
    상기 접촉층은 Ni, Ni-Ti 합금, Ni-Al 합금, Ti-Al 합금, Ta, Ti, W, W-Ti 합금 중 적어도 하나의 물질 및 Mg-Al 합금으로 형성되는 반도체 발광 소자.
  8. 청구항 1에 있어서,
    상기 반도체층은 일면에 반구형 패턴이 형성된 기판의 상면에 형성되는 반도체 발광 소자.
  9. 청구항 1에 있어서,
    상기 나노 도트층은 Ag, Al, Au 중 적어도 하나의 물질로 형성되는 반도체 발광 소자.
  10. 삭제
  11. 삭제
KR1020110045435A 2011-05-14 2011-05-14 반도체 발광 소자 및 이의 제조 방법 KR101568809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110045435A KR101568809B1 (ko) 2011-05-14 2011-05-14 반도체 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110045435A KR101568809B1 (ko) 2011-05-14 2011-05-14 반도체 발광 소자 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090084086A Division KR101077771B1 (ko) 2009-09-07 2009-09-07 반도체 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110088469A KR20110088469A (ko) 2011-08-03
KR101568809B1 true KR101568809B1 (ko) 2015-11-13

Family

ID=44927002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110045435A KR101568809B1 (ko) 2011-05-14 2011-05-14 반도체 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101568809B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102182024B1 (ko) * 2014-07-01 2020-11-23 엘지이노텍 주식회사 발광 소자
KR102563222B1 (ko) * 2018-07-20 2023-08-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 표면발광레이저 소자
WO2019199117A1 (ko) 2018-04-12 2019-10-17 엘지이노텍 주식회사 표면발광 레이저소자

Also Published As

Publication number Publication date
KR20110088469A (ko) 2011-08-03

Similar Documents

Publication Publication Date Title
US8552455B2 (en) Semiconductor light-emitting diode and a production method therefor
KR100586949B1 (ko) 플립칩용 질화물 반도체 발광소자
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
JP5235866B2 (ja) 金属電極の形成方法、半導体発光素子の製造方法及び窒化物系化合物半導体発光素子
KR101449030B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR100725610B1 (ko) 오믹 전극 형성 방법 및 반도체 발광 소자
US7259447B2 (en) Flip-chip type nitride semiconductor light emitting diode
TWI472062B (zh) 半導體發光裝置及其製造方法
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
JP2006054420A (ja) 窒化物半導体発光素子及びその製造方法、並びに窒化物半導体発光素子を備えたフリップチップ構造の発光装置
JP2000294837A (ja) 窒化ガリウム系化合物半導体発光素子
KR101731056B1 (ko) 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
KR101568809B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR100764450B1 (ko) 플립칩형 질화물 반도체 발광소자
KR101568808B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR20120055332A (ko) 발광소자 및 발광소자 패키지
KR20090112854A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR101077771B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101203142B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR101077772B1 (ko) 반도체 발광 소자 및 이의 제조 방법
KR20110121176A (ko) 반도체 발광소자 및 이의 제조방법
KR101550913B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101681573B1 (ko) 발광소자의 제조방법
KR20120044724A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5