JP2014179654A - ＧａＮ系化合物半導体発光素子及びその製造方法 - Google Patents
ＧａＮ系化合物半導体発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2014179654A JP2014179654A JP2014117745A JP2014117745A JP2014179654A JP 2014179654 A JP2014179654 A JP 2014179654A JP 2014117745 A JP2014117745 A JP 2014117745A JP 2014117745 A JP2014117745 A JP 2014117745A JP 2014179654 A JP2014179654 A JP 2014179654A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type semiconductor
- type
- semiconductor layer
- led element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
Abstract
【課題】金属保護膜層と金属支持層により水平型発光素子の特性を高めることのできる垂直型ＧａＮ発光素子を提供する。
【解決手段】垂直型ＧａＮ−ＬＥＤの側面及び／または下面に１０ミクロン以上の厚い金属保護膜層１１００を形成して外部の衝撃から素子を保護することができ、チップ分離を容易に行うことができる他、サファイア基板の代わりに金属基板を用いて素子動作時に生じる熱放出を容易に行うことができることから、高出力素子に用いて好適であり、しかも、光出力特性が向上した素子を製造することができ、金属支持層１９００を形成してチップの分離時に素子が歪んだり衝撃により損傷されたりするような現象を防ぐことができ、ｐ型電極１２００をｐ−ＧａＮ１３００上に網目状に部分的に形成して活性層１４００において形成した光子がｎ−ＧａＮ層１５００に向かって放射されることを極大化させることができる。
【選択図】図５８
【解決手段】垂直型ＧａＮ−ＬＥＤの側面及び／または下面に１０ミクロン以上の厚い金属保護膜層１１００を形成して外部の衝撃から素子を保護することができ、チップ分離を容易に行うことができる他、サファイア基板の代わりに金属基板を用いて素子動作時に生じる熱放出を容易に行うことができることから、高出力素子に用いて好適であり、しかも、光出力特性が向上した素子を製造することができ、金属支持層１９００を形成してチップの分離時に素子が歪んだり衝撃により損傷されたりするような現象を防ぐことができ、ｐ型電極１２００をｐ−ＧａＮ１３００上に網目状に部分的に形成して活性層１４００において形成した光子がｎ−ＧａＮ層１５００に向かって放射されることを極大化させることができる。
【選択図】図５８
Description
本発明は窒化ガリウム系（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ；ＧａＮ）青色発光ダイオー
ド（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ；ＬＥＤ）及びその製造方法に関し、さら
に詳しくは、垂直型構造のＧａＮＬＥＤ素子及びその製造方法に関する。
ド（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ；ＬＥＤ）及びその製造方法に関し、さら
に詳しくは、垂直型構造のＧａＮＬＥＤ素子及びその製造方法に関する。
近年、ＧａＮ半導体を用いたＬＥＤが白熱灯、蛍光灯、水銀などの既存の光源に代替えし
うるという見込みが支配的になるに伴い、高出力ＧａＮ−ＬＥＤに関する研究が盛んに行
われている。
うるという見込みが支配的になるに伴い、高出力ＧａＮ−ＬＥＤに関する研究が盛んに行
われている。
通常、ＧａＮ−ＬＥＤを製造するための基板は、図１に示すように、不導体であるサファ
イア基板１０の上にｎ型ＧａＮ１２、未ドープのＩｎＧａＮ（活性層）１４、及びｐ型Ｇ
ａＮ１６がこの順序に成長された薄膜層を有する基板である。サファイア基板１０は不導
体であるため、ＬＥＤ素子は、通常、図２に示すように、水平型構造を有することになる
。このとき、図面符号１８はｐ型透明電極を、２０はｐ型パッドを、２２はｎ型電極を、
そして２４はｎ型パッドをそれぞれ示している。
イア基板１０の上にｎ型ＧａＮ１２、未ドープのＩｎＧａＮ（活性層）１４、及びｐ型Ｇ
ａＮ１６がこの順序に成長された薄膜層を有する基板である。サファイア基板１０は不導
体であるため、ＬＥＤ素子は、通常、図２に示すように、水平型構造を有することになる
。このとき、図面符号１８はｐ型透明電極を、２０はｐ型パッドを、２２はｎ型電極を、
そして２４はｎ型パッドをそれぞれ示している。
このため、高出力動作に際し、電流拡散抵抗（ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ−ｒ
ｅｓｉｓｔａｎｃｅ）が高いことに起因して光出力が低下するという欠点がある。また、
素子の動作時に発生する熱をサファイア基板１０を介してスムーズに除去し切れないが故
に、素子の熱的安定性が低下して高出力動作に不具合が生じることがある。
ｅｓｉｓｔａｎｃｅ）が高いことに起因して光出力が低下するという欠点がある。また、
素子の動作時に発生する熱をサファイア基板１０を介してスムーズに除去し切れないが故
に、素子の熱的安定性が低下して高出力動作に不具合が生じることがある。
かかる不具合を克服して高出力ＧａＮＬＥＤを実現すべく、フリップチップパッケージ法
を用いたフリップチップ型ＬＥＤが提案されている。図３に示すフリップチップ構造のＬ
ＥＤの場合、活性層１４から出た光がサファイア基板１０を介して外部に抜け出るために
、透明電極１８の代わりに厚いｐ型オーミック電極１９を使用することが可能になり、電
流拡散抵抗を下げることができる。
を用いたフリップチップ型ＬＥＤが提案されている。図３に示すフリップチップ構造のＬ
ＥＤの場合、活性層１４から出た光がサファイア基板１０を介して外部に抜け出るために
、透明電極１８の代わりに厚いｐ型オーミック電極１９を使用することが可能になり、電
流拡散抵抗を下げることができる。
ここで、図面符号２５はハンダを、３０はヒートシンクを、３２はコンダクティング・マ
ウント（ｃｏｎｄｕｃｔｉｎｇ ｍｏｕｎｔ）をそれぞれ示している。しかしながら、フ
リップチップ構造は、フリップチップ形態にパッケージングを行うことを余儀なくされる
が故に製造工程が複雑化し、しかも、活性層１４から放射した光がサファイア基板１０を
介して外部に抜け出る間に多量の光がサファイアに吸収されるが故に光効率特性が下がる
という問題点があった。
ウント（ｃｏｎｄｕｃｔｉｎｇ ｍｏｕｎｔ）をそれぞれ示している。しかしながら、フ
リップチップ構造は、フリップチップ形態にパッケージングを行うことを余儀なくされる
が故に製造工程が複雑化し、しかも、活性層１４から放射した光がサファイア基板１０を
介して外部に抜け出る間に多量の光がサファイアに吸収されるが故に光効率特性が下がる
という問題点があった。
本発明は、上述の問題点を解消するためになされたものであり、その目的は、垂直型Ｇａ
Ｎ−ＬＥＤの下部に多重金属支持層を形成してチップ分離を容易に行うことができ、しか
も、素子の側面に絶縁膜と金属保護膜層をこの順に積層形成してエピタキシャル成長した
ＧａＮ基板を保護することのできるＧａＮ系化合物半導体発光素子及びその製造方法を提
供することにある。
Ｎ−ＬＥＤの下部に多重金属支持層を形成してチップ分離を容易に行うことができ、しか
も、素子の側面に絶縁膜と金属保護膜層をこの順に積層形成してエピタキシャル成長した
ＧａＮ基板を保護することのできるＧａＮ系化合物半導体発光素子及びその製造方法を提
供することにある。
また、本発明の他の目的は、ｐ型反射膜電極をｐ−ＧａＮ上に網目状に部分的に形成し、
これらの間に反射膜を挿置することにより活性層において形成した光子がｎ−ＧａＮ層に
向かって放出されることを極大化させることのできるＧａＮ系化合物半導体発光素子及び
その製造方法を提供することにある。
さらに、本発明のさらに他の目的は、サファイア基板の代わりに金属基板、伝導層基板若
しくは伝導性セラミック基板を用いて素子の動作時に発生する熱を効率よく外部に放出さ
せることができる結果、高出力に用いて好適なＧａＮ系化合物半導体発光素子及びその製
造方法を提供することにある。
これらの間に反射膜を挿置することにより活性層において形成した光子がｎ−ＧａＮ層に
向かって放出されることを極大化させることのできるＧａＮ系化合物半導体発光素子及び
その製造方法を提供することにある。
さらに、本発明のさらに他の目的は、サファイア基板の代わりに金属基板、伝導層基板若
しくは伝導性セラミック基板を用いて素子の動作時に発生する熱を効率よく外部に放出さ
せることができる結果、高出力に用いて好適なＧａＮ系化合物半導体発光素子及びその製
造方法を提供することにある。
さらに、本発明のさらに他の目的は、ＩｎＧａＮ層から発せられた光子がｎ−ＧａＮ層を
介して放射されるために光子の放射経路が短くなる結果、放射中に吸収される光子の数を
低減させることのできるＧａＮ系化合物半導体発光素子及びその製造方法を提供すること
にある。
さらに、本発明のさらに他の目的は、ｎ−ＧａＮ層に高濃度ドープを行うことができ（＞
１０１９／ｃｍ３）、ｎ−ＧａＮ層の電気伝導度を高めて光出力特性を高めることのでき
るＧａＮ系化合物半導体発光素子及びその製造方法を提供することにある。
介して放射されるために光子の放射経路が短くなる結果、放射中に吸収される光子の数を
低減させることのできるＧａＮ系化合物半導体発光素子及びその製造方法を提供すること
にある。
さらに、本発明のさらに他の目的は、ｎ−ＧａＮ層に高濃度ドープを行うことができ（＞
１０１９／ｃｍ３）、ｎ−ＧａＮ層の電気伝導度を高めて光出力特性を高めることのでき
るＧａＮ系化合物半導体発光素子及びその製造方法を提供することにある。
上述の諸目的を達成するために、本発明の一側面によれば、金属支持層と、前記金属支持
層の上に形成されたｐ型反射膜電極と、前記ｐ型反射膜電極の上にこの順序に積層形成さ
れたｐ型半導体層、活性層及びｎ型半導体層と、前記ｎ型半導体層の上に形成されたｎ型
電極とを備えていることを特徴とする発光素子を提供する。
層の上に形成されたｐ型反射膜電極と、前記ｐ型反射膜電極の上にこの順序に積層形成さ
れたｐ型半導体層、活性層及びｎ型半導体層と、前記ｎ型半導体層の上に形成されたｎ型
電極とを備えていることを特徴とする発光素子を提供する。
また、本発明の他の側面によれば、金属支持層と、前記金属支持層の上に形成された反射
膜と、前記反射膜の上部領域に網目状に形成されたｐ型反射膜電極と、前記ｐ型反射膜電
極を備える前記反射膜の上部にこの順序に積層形成されたｐ型半導体層、活性層、及びｎ
型半導体層と、前記ｎ型半導体層上の所定の領域に形成されたｎ型電極とを備えているこ
とを特徴とする発光素子を提供する。
膜と、前記反射膜の上部領域に網目状に形成されたｐ型反射膜電極と、前記ｐ型反射膜電
極を備える前記反射膜の上部にこの順序に積層形成されたｐ型半導体層、活性層、及びｎ
型半導体層と、前記ｎ型半導体層上の所定の領域に形成されたｎ型電極とを備えているこ
とを特徴とする発光素子を提供する。
ここで、少なくとも前記ｎ型半導体層の側面に形成された絶縁膜と、前記ｐ型半導体層及
び前記ｎ型半導体層を保護する金属保護膜層とをさらに備えてもよい。
好ましくは、前記金属支持層は、多重の支持層構造を有している。
前記ｎ型半導体層、前記活性層及び前記ｐ型半導体層の側面又は下部の少なくともいずれ
か一方の一部の領域に形成された保護膜をさらに備えてもよい。前記ｐ型半導体層、前記
活性層、及び前記ｎ型半導体層層を包み込む反射防止層をさらに備えてもよい。
び前記ｎ型半導体層を保護する金属保護膜層とをさらに備えてもよい。
好ましくは、前記金属支持層は、多重の支持層構造を有している。
前記ｎ型半導体層、前記活性層及び前記ｐ型半導体層の側面又は下部の少なくともいずれ
か一方の一部の領域に形成された保護膜をさらに備えてもよい。前記ｐ型半導体層、前記
活性層、及び前記ｎ型半導体層層を包み込む反射防止層をさらに備えてもよい。
ここで好ましくは、前記ｐ型反射膜電極は、コンタクト金属層、反射金属層、拡散防止層
、及び貼り合わせ金属層を備えている。このとき、前記コンタクト金属層は、Ｎｉ、Ｉｒ
、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｒｕ、Ｗ、Ｔａ、Ｖ、Ｃｏ、Ｏｓ、Ｒｅ及びＲｈのうち少な
くともいずれか１種から形成する。前記反射金属層は、Ａｌ、Ａｇから形成する。前記拡
散防止層は、Ｒｕ、Ｉｒ、Ｒｅ、Ｒｈ、Ｏｓ、Ｖ、Ｔａ、Ｗ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔ
ｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ ｏｘｉｄｅ）、ＲｕＯ２、ＶＯ２
、ＭｇＯ、ＩｒＯ２、ＲｅＯ２、ＲｈＯ２、ＯｓＯ２、Ｔａ２Ｏ３及びＷＯ２のうち少な
くともいずれか１種から形成する。前記貼り合わせ金属層は、第１及び第２の貼り合わせ
金属層から形成され、前記第１の貼り合わせ金属層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ｒｕ、
Ｉｒ、Ｒｈ、Ｒｅ、Ｏｓ、Ｖ及びＴａのうち少なくともいずれか１種から形成し、前記第
２の貼り合わせ金属層は、Ａｕ、Ｐｄ及びＰｔのうち少なくともいずれか１種から形成す
る。
、及び貼り合わせ金属層を備えている。このとき、前記コンタクト金属層は、Ｎｉ、Ｉｒ
、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｒｕ、Ｗ、Ｔａ、Ｖ、Ｃｏ、Ｏｓ、Ｒｅ及びＲｈのうち少な
くともいずれか１種から形成する。前記反射金属層は、Ａｌ、Ａｇから形成する。前記拡
散防止層は、Ｒｕ、Ｉｒ、Ｒｅ、Ｒｈ、Ｏｓ、Ｖ、Ｔａ、Ｗ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔ
ｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ ｏｘｉｄｅ）、ＲｕＯ２、ＶＯ２
、ＭｇＯ、ＩｒＯ２、ＲｅＯ２、ＲｈＯ２、ＯｓＯ２、Ｔａ２Ｏ３及びＷＯ２のうち少な
くともいずれか１種から形成する。前記貼り合わせ金属層は、第１及び第２の貼り合わせ
金属層から形成され、前記第１の貼り合わせ金属層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ｒｕ、
Ｉｒ、Ｒｈ、Ｒｅ、Ｏｓ、Ｖ及びＴａのうち少なくともいずれか１種から形成し、前記第
２の貼り合わせ金属層は、Ａｕ、Ｐｄ及びＰｔのうち少なくともいずれか１種から形成す
る。
さらに、本発明のさらに他の側面によれば、ｐ型半導体層と、前記ｐ型半導体層の上に形
成された活性層及びｎ型半導体層と、前記ｎ型半導体層の上に形成されたｎ型電極と、少
なくとも前記ｎ型半導体層の側面に形成された絶縁膜と、前記ｐ型半導体層及びｎ型半導
体層を保護する金属保護膜層とを備えていることを特徴とする発光素子を提供する。
成された活性層及びｎ型半導体層と、前記ｎ型半導体層の上に形成されたｎ型電極と、少
なくとも前記ｎ型半導体層の側面に形成された絶縁膜と、前記ｐ型半導体層及びｎ型半導
体層を保護する金属保護膜層とを備えていることを特徴とする発光素子を提供する。
ここで好ましくは、前記金属保護膜層は、前記ｐ型半導体層及びｎ型半導体層の側面と、
前記ｐ型半導体層の下部とに形成されている。
そして、前記ｐ型半導体層の下部の一部に形成された絶縁層をさらに備えてもよい。好ま
しくは前記絶縁層が前記活性層の側面まで延在している。
前記ｎ型半導体層の上に形成された反射防止膜層をさらに備えてもよい。
前記ｐ型半導体層の下部とに形成されている。
そして、前記ｐ型半導体層の下部の一部に形成された絶縁層をさらに備えてもよい。好ま
しくは前記絶縁層が前記活性層の側面まで延在している。
前記ｎ型半導体層の上に形成された反射防止膜層をさらに備えてもよい。
もちろん、前記ｐ型半導体層の下部に形成されたｐ型電極をさらに備てもよく、前記ｐ型
電極は、コンタクト金属層、反射金属層、拡散防止層、及び貼り合わせ金属層を備えてい
る。前記コンタクト金属層は、Ｎｉ、Ｉｒ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｒｕ、Ｗ、Ｔａ、
Ｖ、Ｃｏ、Ｏｓ、Ｒｅ及びＲｈのうち少なくともいずれか１種から形成する。前記反射金
属層は、Ａｌ、Ａｇから形成する。前記拡散防止層は、Ｒｕ、Ｉｒ、Ｒｅ、Ｒｈ、Ｏｓ、
Ｖ、Ｔａ、Ｗ、ＩＴＯ、ＩＺＯ、ＲｕＯ２、ＶＯ２、ＭｇＯ、ＩｒＯ２、ＲｅＯ２、Ｒｈ
Ｏ２、ＯｓＯ２、Ｔａ２Ｏ３及びＷＯ２のうち少なくともいずれか１種から形成する。前
記貼り合わせ金属層は、第１の貼り合わせ金属層及び第２の貼り合わせ金属層により形成
するが、前記第１の貼り合わせ金属層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ｒｕ、Ｉｒ、Ｒｈ、
Ｒｅ、Ｏｓ、Ｖ及びＴａのうち少なくともいずれか１種から形成し、前記第２の貼り合わ
せ金属層は、Ａｕ、Ｐｄ及びＰｔのうち少なくともいずれか１種から形成する。
電極は、コンタクト金属層、反射金属層、拡散防止層、及び貼り合わせ金属層を備えてい
る。前記コンタクト金属層は、Ｎｉ、Ｉｒ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｒｕ、Ｗ、Ｔａ、
Ｖ、Ｃｏ、Ｏｓ、Ｒｅ及びＲｈのうち少なくともいずれか１種から形成する。前記反射金
属層は、Ａｌ、Ａｇから形成する。前記拡散防止層は、Ｒｕ、Ｉｒ、Ｒｅ、Ｒｈ、Ｏｓ、
Ｖ、Ｔａ、Ｗ、ＩＴＯ、ＩＺＯ、ＲｕＯ２、ＶＯ２、ＭｇＯ、ＩｒＯ２、ＲｅＯ２、Ｒｈ
Ｏ２、ＯｓＯ２、Ｔａ２Ｏ３及びＷＯ２のうち少なくともいずれか１種から形成する。前
記貼り合わせ金属層は、第１の貼り合わせ金属層及び第２の貼り合わせ金属層により形成
するが、前記第１の貼り合わせ金属層は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ｒｕ、Ｉｒ、Ｒｈ、
Ｒｅ、Ｏｓ、Ｖ及びＴａのうち少なくともいずれか１種から形成し、前記第２の貼り合わ
せ金属層は、Ａｕ、Ｐｄ及びＰｔのうち少なくともいずれか１種から形成する。
さらに、本発明のさらに他の側面によれば、基板の上にｎ型半導体層、活性層、及びｐ型
半導体層をこの順序に積層形成するステップと、前記ｐ型半導体層、前記活性層、前記ｎ
型半導体層、及び前記基板の一部をエッチングして素子間を分離するステップと、分離さ
れた前記ｐ型半導体層の上にｐ型反射膜電極を形成し、全体構造上に第１の金属支持層を
形成するステップと、前記基板を除去するステップと、前記ｎ型半導体層の上にｎ型電極
を形成するステップとを有することを特徴とする発光素子の製造方法を提供する。
半導体層をこの順序に積層形成するステップと、前記ｐ型半導体層、前記活性層、前記ｎ
型半導体層、及び前記基板の一部をエッチングして素子間を分離するステップと、分離さ
れた前記ｐ型半導体層の上にｐ型反射膜電極を形成し、全体構造上に第１の金属支持層を
形成するステップと、前記基板を除去するステップと、前記ｎ型半導体層の上にｎ型電極
を形成するステップとを有することを特徴とする発光素子の製造方法を提供する。
また、本発明のさらに他の側面によれば、基板の上にｎ型半導体層、活性層、ｐ型半導体
層、ｐ型反射膜電極、及び第１の金属支持層をこの順序に積層形成するステップと、前記
基板を除去するステップと、前記ｐ型半導体層、前記活性層、及び前記ｎ型半導体層の一
部をエッチングして素子間を分離するステップと、前記ｎ型半導体層の上にｎ型電極を形
成するステップとを有することを特徴とする発光素子の製造方法を提供する。
層、ｐ型反射膜電極、及び第１の金属支持層をこの順序に積層形成するステップと、前記
基板を除去するステップと、前記ｐ型半導体層、前記活性層、及び前記ｎ型半導体層の一
部をエッチングして素子間を分離するステップと、前記ｎ型半導体層の上にｎ型電極を形
成するステップとを有することを特徴とする発光素子の製造方法を提供する。
ここで好ましくは、前記第１の金属支持層の上に素子間分離された第２の金属支持層を形
成し、前記第１及び第２の金属支持層を電気メッキにより形成するか、あるいは、熱蒸着
器、電子線蒸着器、レーザー蒸着器、スパッタ、ＭＯＣＶＤなどの真空蒸着器により形成
する。
成し、前記第１及び第２の金属支持層を電気メッキにより形成するか、あるいは、熱蒸着
器、電子線蒸着器、レーザー蒸着器、スパッタ、ＭＯＣＶＤなどの真空蒸着器により形成
する。
さらに好ましくは前記第１及び第２の金属支持層は、Ａｕ、Ｎｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｌ
、Ｔａ、Ａｇ、Ｐｔ及びＣｒのうち少なくともいずれか１種の金属から形成するか、ある
いは、ＮｂドープのＳｒＴｉＯ３、ＡｌドープのＺｎＯ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ
Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの伝導性セラミッ
ク基板やＢドープのＳｉ、ＡｓドープのＳｉ、不純物ドープのダイヤモンドなどの不純物
ドープの半導体基板のうちいずれか１種の基板から形成し、かつ、前記第１の金属支持層
と第２の金属支持層の総厚さが０．５〜２００ｍｍである。
、Ｔａ、Ａｇ、Ｐｔ及びＣｒのうち少なくともいずれか１種の金属から形成するか、ある
いは、ＮｂドープのＳｒＴｉＯ３、ＡｌドープのＺｎＯ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ
Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの伝導性セラミッ
ク基板やＢドープのＳｉ、ＡｓドープのＳｉ、不純物ドープのダイヤモンドなどの不純物
ドープの半導体基板のうちいずれか１種の基板から形成し、かつ、前記第１の金属支持層
と第２の金属支持層の総厚さが０．５〜２００ｍｍである。
なお、前記素子間を分離するステップ後に、分離された前記ｐ型半導体層、前記活性層、
及び前記ｎ型半導体層を保護する保護膜を形成するステップをさらに有してもよい。
加えて、前記素子間を分離するステップ後に、分離された前記ｐ型半導体層、前記活性層
、及び前記ｎ型半導体層を包み込む反射防止層を形成するステップをさらに有してもよい
。
好ましくは前記ｎ型半導体層の上部に形成された前記反射防止層の一部を除去した後、前
記反射防止層が除去された領域に前記ｎ型電極を形成する。
及び前記ｎ型半導体層を保護する保護膜を形成するステップをさらに有してもよい。
加えて、前記素子間を分離するステップ後に、分離された前記ｐ型半導体層、前記活性層
、及び前記ｎ型半導体層を包み込む反射防止層を形成するステップをさらに有してもよい
。
好ましくは前記ｎ型半導体層の上部に形成された前記反射防止層の一部を除去した後、前
記反射防止層が除去された領域に前記ｎ型電極を形成する。
さらに、本発明のさらに他の側面によれば、基板の上にｎ型半導体層、活性層、及びｐ型
半導体層をこの順序に積層形成するステップと、前記ｐ型半導体層の一部を除く前記ｎ型
半導体層の側面に絶縁膜を形成するステップと、前記絶縁膜が形成されていない前記ｐ型
半導体層の上にｐ型電極を形成するステップと、前記ｐ型半導体層及び前記ｎ型半導体層
を包み込むように金属保護膜層を形成するステップと、前記基板を除去するステップと、
前記ｎ型半導体層の上にｎ型電極を形成するステップとを有することを特徴とする垂直型
半導体発光素子の製造方法を提供する。
半導体層をこの順序に積層形成するステップと、前記ｐ型半導体層の一部を除く前記ｎ型
半導体層の側面に絶縁膜を形成するステップと、前記絶縁膜が形成されていない前記ｐ型
半導体層の上にｐ型電極を形成するステップと、前記ｐ型半導体層及び前記ｎ型半導体層
を包み込むように金属保護膜層を形成するステップと、前記基板を除去するステップと、
前記ｎ型半導体層の上にｎ型電極を形成するステップとを有することを特徴とする垂直型
半導体発光素子の製造方法を提供する。
ここで、前記ｐ型電極を形成するステップ後に、前記ｐ型電極が形成された前記ｐ型半導
体層の上に反射膜を形成するステップをさらに含んでもよい。
前記ｐ型半導体層の上に反射膜を形成するステップ後に、前記ｐ型電極が形成される領域
の前記反射膜を除去するステップと、前記反射膜が除去された領域に前記ｐ型電極を形成
するステップとをさらに有してもよい。
前記金属保護膜層を形成するステップ後に、前記金属保護膜層が形成された前記ｐ型半導
体層の上に金属支持層を形成するステップをさらに有してもよい。
体層の上に反射膜を形成するステップをさらに含んでもよい。
前記ｐ型半導体層の上に反射膜を形成するステップ後に、前記ｐ型電極が形成される領域
の前記反射膜を除去するステップと、前記反射膜が除去された領域に前記ｐ型電極を形成
するステップとをさらに有してもよい。
前記金属保護膜層を形成するステップ後に、前記金属保護膜層が形成された前記ｐ型半導
体層の上に金属支持層を形成するステップをさらに有してもよい。
前記基板を除去するステップ後に、前記ｎ型半導体基板の上に反射防止膜を形成するステ
ップと、前記反射防止膜の一部を除去して前記ｎ型半導体基板の一部を露出させるステッ
プとをさらに有してもよい。
もちろん好ましくは、前記ｐ型半導体層の一部を除く前記ｎ型半導体層の側面に絶縁膜を
形成するステップは、前記ｐ型半導体層及び前記ｎ型半導体層を包み込むように前記絶縁
膜を形成するステップと、前記ｐ型半導体層上の前記絶縁膜の一部を除去するステップと
を含む。
ップと、前記反射防止膜の一部を除去して前記ｎ型半導体基板の一部を露出させるステッ
プとをさらに有してもよい。
もちろん好ましくは、前記ｐ型半導体層の一部を除く前記ｎ型半導体層の側面に絶縁膜を
形成するステップは、前記ｐ型半導体層及び前記ｎ型半導体層を包み込むように前記絶縁
膜を形成するステップと、前記ｐ型半導体層上の前記絶縁膜の一部を除去するステップと
を含む。
本発明によれば、垂直型ＧａＮＬＥＤの最下面に金属支持層として二重金属支持層を使用
することにより、チップ分離を容易に行うことができる。
また、素子の側面及び下面に１０ミクロン以上の厚い金属保護膜層を形成することにより
、外部の衝撃から素子を保護することができる。
さらに、ｐ型反射膜電極をｐ−ＧａＮの上に網目状に部分的に形成し、これらの間に反射
膜を挿置することにより、活性層において発生した光子がｎ−ＧａＮ層に向かって放射さ
れることを極大化させることができる。
することにより、チップ分離を容易に行うことができる。
また、素子の側面及び下面に１０ミクロン以上の厚い金属保護膜層を形成することにより
、外部の衝撃から素子を保護することができる。
さらに、ｐ型反射膜電極をｐ−ＧａＮの上に網目状に部分的に形成し、これらの間に反射
膜を挿置することにより、活性層において発生した光子がｎ−ＧａＮ層に向かって放射さ
れることを極大化させることができる。
さらに、サファイア基板に代えて金属基板、伝導層基板または伝導性セラミック基板を使
用することにより素子動作時に発生する熱放出を容易に行うことができるので、高出力素
子に用いて好適であり、ＩｎＧａＮ層から発せられた光子がｎ−ＧａＮ層を介して放射さ
れるために光子が放射される経路が短くなる結果、放射中に吸収される光子の数を低減す
ることができ、さらには、ｎ−ＧａＮ層へのドープを高濃度にて行うことができるので（
＞１０１９／ｃｍ３）電気伝導度が大きくなり、電流拡散抵抗が高くなる結果、光出力特
性を高めることができる。
さらに、サファイア基板からレーザーを用いてＬＥＤ構造のＧａＮ薄膜層を分離する技術
と、分離された薄膜層の上に垂直型ＧａＮＬＥＤを作る製造工程を提供することができる
。
用することにより素子動作時に発生する熱放出を容易に行うことができるので、高出力素
子に用いて好適であり、ＩｎＧａＮ層から発せられた光子がｎ−ＧａＮ層を介して放射さ
れるために光子が放射される経路が短くなる結果、放射中に吸収される光子の数を低減す
ることができ、さらには、ｎ−ＧａＮ層へのドープを高濃度にて行うことができるので（
＞１０１９／ｃｍ３）電気伝導度が大きくなり、電流拡散抵抗が高くなる結果、光出力特
性を高めることができる。
さらに、サファイア基板からレーザーを用いてＬＥＤ構造のＧａＮ薄膜層を分離する技術
と、分離された薄膜層の上に垂直型ＧａＮＬＥＤを作る製造工程を提供することができる
。
以下、添付図面に基づき、本発明の好適な実施の形態について詳細に説明する。しかし、
本発明は後述する実施の形態に限定されるものではなく、相異なる形で実現可能であり、
これらの実施の形態は、単に本発明の開示を完全たるものにし、且つ、この技術分野にお
ける通常の知識を持った者に発明の範疇を完全に知らせるために提供されるものである。
図中、同じ符号は同じ要素を示す。
本発明は後述する実施の形態に限定されるものではなく、相異なる形で実現可能であり、
これらの実施の形態は、単に本発明の開示を完全たるものにし、且つ、この技術分野にお
ける通常の知識を持った者に発明の範疇を完全に知らせるために提供されるものである。
図中、同じ符号は同じ要素を示す。
図４は、本発明の第１の実施形態による垂直型ＧａＮ−ＬＥＤの断面図であり、図５〜図
７は、本実施形態の変形例による垂直型ＧａＮ−ＬＥＤの断面図である。
この実施形態による図４に示す垂直型ＧａＮ−ＬＥＤは、最下面に金属支持層１００を形
成し、その上に反射膜電極（ｐ型反射膜オーミック電極）１１０が、そしてその上にｐ型
半導体層１２０、ＩｎＧａＮ活性層（活性層）１３０、ｎ型半導体層１４０がこの順に積
層されている。
７は、本実施形態の変形例による垂直型ＧａＮ−ＬＥＤの断面図である。
この実施形態による図４に示す垂直型ＧａＮ−ＬＥＤは、最下面に金属支持層１００を形
成し、その上に反射膜電極（ｐ型反射膜オーミック電極）１１０が、そしてその上にｐ型
半導体層１２０、ＩｎＧａＮ活性層（活性層）１３０、ｎ型半導体層１４０がこの順に積
層されている。
本実施形態の他の変形例として、図５に示す垂直型ＧａＮ−ＬＥＤは、最下面に金属支持
層１００として二重金属支持層（第１の金属支持層１０１及び第２の金属支持層１０２）
を採用して形成しておりチップ分離を容易にするというメリットがある。
層１００として二重金属支持層（第１の金属支持層１０１及び第２の金属支持層１０２）
を採用して形成しておりチップ分離を容易にするというメリットがある。
図６に示す垂直型ＧａＮ−ＬＥＤは、ｐ型反射膜電極１１０をｐ型半導体層の上に網目状
に部分的に形成し、これらの間に反射膜１０３を挿置することによりｉ−ＩｎＧａＮ（活
性層）１３０において発生した光子がｎ型半導体層１４０に向かって放射されることを極
大化させることができる。
に部分的に形成し、これらの間に反射膜１０３を挿置することによりｉ−ＩｎＧａＮ（活
性層）１３０において発生した光子がｎ型半導体層１４０に向かって放射されることを極
大化させることができる。
図７に示す垂直型ＧａＮ−ＬＥＤは、図６に示す垂直型ＧａＮ−ＬＥＤと比較して、二重
金属支持層（第１の金属支持層１０１及び第２の金属支持層１０２）を使用していること
から、チップ分離を容易にするというメリットがある。
なお、図面符号１５０は、ｎ型オーミック電極を、１６０は反射防止層を、そして１６２
は保護膜をそれぞれ示している。
金属支持層（第１の金属支持層１０１及び第２の金属支持層１０２）を使用していること
から、チップ分離を容易にするというメリットがある。
なお、図面符号１５０は、ｎ型オーミック電極を、１６０は反射防止層を、そして１６２
は保護膜をそれぞれ示している。
以下、図面に基づき、このような構造を有する垂直型ＬＥＤ素子の製造方法を説明する。
図８〜図１５は、本発明の第１の実施形態による垂直型ＬＥＤ素子の製造工程を説明する
ための一連工程断面図である。
図８〜図１５は、本発明の第１の実施形態による垂直型ＬＥＤ素子の製造工程を説明する
ための一連工程断面図である。
図８は、通常使用するＧａＮ−ＬＥＤ基板の断面図である。サファイア基板２００の上に
ｎ型半導体層１４０、ＩｎＧａＮ活性層１３０、ｐ型半導体層１２０薄膜をこの順に成長
させる。薄膜の総厚さは略４ミクロンであり、薄膜は金属−有機物化学蒸着法（ｍｅｔａ
ｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ
）により蒸着する。
ｎ型半導体層１４０、ＩｎＧａＮ活性層１３０、ｐ型半導体層１２０薄膜をこの順に成長
させる。薄膜の総厚さは略４ミクロンであり、薄膜は金属−有機物化学蒸着法（ｍｅｔａ
ｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ
）により蒸着する。
図９は、素子領域以外の部分をエッチングする工程を示している。エッチング工程は、通
常、フォトレジストまたはＳｉＯ２によりマスキングした後、Ｃｌ２ガスを流しながらド
ライエッチング法によりエッチングする。
常、フォトレジストまたはＳｉＯ２によりマスキングした後、Ｃｌ２ガスを流しながらド
ライエッチング法によりエッチングする。
図１０は、ｐ型反射膜オーミック電極１１０の形成工程を示している。素子分離のために
、エッチング済みの基板上にＳｉＯ２の保護膜１６２を０．０５〜５．０ミクロンの厚さ
にＰＥＣＶＤ（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ
ｏｓｉｔｉｏｎ）法により蒸着する。ｐ型反射膜オーミック電極１１０の形成のために、
微細パターンを形成し、フォトレジスト膜をマスクとしてＢＯＥ（ｂｕｆｆｅｒｅｄ ｏ
ｘｉｄｅ ｅｔｃｈａｎｔ）またはＣＦ４ガスを用いてドライエッチング法によりエッチ
ングした後、オーミック金属層を蒸着する。通常、ＮｉとＡｕを数十から数百ナノメート
ルの厚さに電子線蒸着装置により蒸着して使用するが、図４〜図７に示す垂直型ＬＥＤの
場合には反射度が重要であるため、Ｎｉ／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇな
どの金属を使用する。次いで、３００〜６００℃の温度条件下で熱処理を実行し、ｐ型反
射膜オーミック電極１１０を形成する。
、エッチング済みの基板上にＳｉＯ２の保護膜１６２を０．０５〜５．０ミクロンの厚さ
にＰＥＣＶＤ（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ
ｏｓｉｔｉｏｎ）法により蒸着する。ｐ型反射膜オーミック電極１１０の形成のために、
微細パターンを形成し、フォトレジスト膜をマスクとしてＢＯＥ（ｂｕｆｆｅｒｅｄ ｏ
ｘｉｄｅ ｅｔｃｈａｎｔ）またはＣＦ４ガスを用いてドライエッチング法によりエッチ
ングした後、オーミック金属層を蒸着する。通常、ＮｉとＡｕを数十から数百ナノメート
ルの厚さに電子線蒸着装置により蒸着して使用するが、図４〜図７に示す垂直型ＬＥＤの
場合には反射度が重要であるため、Ｎｉ／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇな
どの金属を使用する。次いで、３００〜６００℃の温度条件下で熱処理を実行し、ｐ型反
射膜オーミック電極１１０を形成する。
図１１は、数ミクロン〜数十ミクロンの厚さの金属支持層１００を作り、レーザーを照射
する工程を示している。金属支持層１００は、電気メッキ法、またはスパッタリング、電
子線蒸着、熱蒸着などの真空蒸着法、あるいは、金属基板をｐ型電極の上に載置して約３
００℃の温度条件下で圧力を加えながら押し付ける基板拡散貼り合わせ法を用いて形成す
る。サファイアを介してレーザーを照射すると、レーザーがＧａＮ層に吸収され、ＧａＮ
層は、Ｇａ金属とＮ２ガスに分解される。このとき、金属支持層１００は、レーザー照射
によりサファイア基板２００が分離除去されるとき、約４ミクロンの薄いＧａＮ薄膜層が
破損されることを防ぐ役目をする。
する工程を示している。金属支持層１００は、電気メッキ法、またはスパッタリング、電
子線蒸着、熱蒸着などの真空蒸着法、あるいは、金属基板をｐ型電極の上に載置して約３
００℃の温度条件下で圧力を加えながら押し付ける基板拡散貼り合わせ法を用いて形成す
る。サファイアを介してレーザーを照射すると、レーザーがＧａＮ層に吸収され、ＧａＮ
層は、Ｇａ金属とＮ２ガスに分解される。このとき、金属支持層１００は、レーザー照射
によりサファイア基板２００が分離除去されるとき、約４ミクロンの薄いＧａＮ薄膜層が
破損されることを防ぐ役目をする。
図１２は、サファイア基板２００が分離除去された後、ＧａＮ薄膜層が金属支持層１００
に付着している様子を示している。
に付着している様子を示している。
図１３は、ｉ−ＩｎＧａＮ活性層１３０から発せられた光子を基板の外部に円滑に放射さ
せるために、ｎ型半導体層１４０の上に反射防止層１６０をコートしたときの断面図であ
る。反射防止層１６０としては、ＳｉＯ２またはＳｉ３Ｎ４などが使用され、これらの膜
は、ＰＥＣＶＤにより蒸着する。
せるために、ｎ型半導体層１４０の上に反射防止層１６０をコートしたときの断面図であ
る。反射防止層１６０としては、ＳｉＯ２またはＳｉ３Ｎ４などが使用され、これらの膜
は、ＰＥＣＶＤにより蒸着する。
図１４は、反射防止層１６０の一部をエッチングし、ｎ型オーミック電極１５０を形成し
た後の断面図である。ｎ型電極は、Ｔｉ／ＡｌやＣｒ／Ａｕ層、またはＴｉ／ＡｌやＣｒ
／Ａｕ層層の上にＣｒ／ＡｕもしくはＮｉ／Ａｕ層を電子線蒸着装置により蒸着して形成
する。
図１５は、チップを分離した後の状態の断面図である。チップは、ダイシングやレーザー
カット法により分離する。
た後の断面図である。ｎ型電極は、Ｔｉ／ＡｌやＣｒ／Ａｕ層、またはＴｉ／ＡｌやＣｒ
／Ａｕ層層の上にＣｒ／ＡｕもしくはＮｉ／Ａｕ層を電子線蒸着装置により蒸着して形成
する。
図１５は、チップを分離した後の状態の断面図である。チップは、ダイシングやレーザー
カット法により分離する。
図１６〜図４５は、本実施形態の変形例による垂直型ＬＥＤ素子の製造工程を説明するた
めの一連工程断面図である。
図１６は、図８に示すように、所定のＧａＮ層が形成されたサファイア基板２００を設け
る。次に、トレンチエッチングを行う前に、まず、ｐ型反射膜オーミック電極１１０と金
属支持層１００を形成した後（図１７及び図１８）、レーザーを照射してサファイア基板
２００を分離除去する（図１９）。
めの一連工程断面図である。
図１６は、図８に示すように、所定のＧａＮ層が形成されたサファイア基板２００を設け
る。次に、トレンチエッチングを行う前に、まず、ｐ型反射膜オーミック電極１１０と金
属支持層１００を形成した後（図１７及び図１８）、レーザーを照射してサファイア基板
２００を分離除去する（図１９）。
次いで、基板（ｎ−ＧａＮ、ｉ−ＩｎＧａＮ、ｐ−ＧａＮ）をエッチングして素子分離を
行う（図２０）。次いで、反射防止層１６０をコートした後（図２１）、ｎ型電極１５０
を形成し（図２２）、チップ分離を行うことにより（図２３）、垂直型ＬＥＤ構造を完成
する。
行う（図２０）。次いで、反射防止層１６０をコートした後（図２１）、ｎ型電極１５０
を形成し（図２２）、チップ分離を行うことにより（図２３）、垂直型ＬＥＤ構造を完成
する。
次に、図７に示したような垂直型ＬＥＤ素子の製造方法を説明するための工程断面図であ
る図２４〜図２６に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を説明する。
先ず、上記の図８〜図１１に示した基板、すなわち、第２の金属支持層１０２が形成され
た基板を設ける。次いで、チップの面積に相当する領域にフォトレジスト膜によりパター
ンを形成した後、フォトレジスト膜をマスクにして第１の金属支持層１０１を形成する（
図２４）。次いで、サファイア基板２００の分離除去のために、レーザーを照射する（図
２５）。すなわち、図１２に示す工程とこれに続く工程を行うことにより、図５に示す構
造を有する垂直型ＬＥＤ素子が得られる。
る図２４〜図２６に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を説明する。
先ず、上記の図８〜図１１に示した基板、すなわち、第２の金属支持層１０２が形成され
た基板を設ける。次いで、チップの面積に相当する領域にフォトレジスト膜によりパター
ンを形成した後、フォトレジスト膜をマスクにして第１の金属支持層１０１を形成する（
図２４）。次いで、サファイア基板２００の分離除去のために、レーザーを照射する（図
２５）。すなわち、図１２に示す工程とこれに続く工程を行うことにより、図５に示す構
造を有する垂直型ＬＥＤ素子が得られる。
具体的には、図２５は、図１１に示した工程によりレーザーを照射して基板を分離除去し
、図１２に示す工程によりチップの面積に相当する領域にフォトレジスト膜によりパター
ンを形成した後、フォトレジスト膜をマスクとして第２の金属支持層１０１を形成する工
程を示している。
次いで、サファイア基板２００の分離除去のために、レーザーを照射する。後続する工程
は、図１２に続く工程と同様である。二重金属支持層を使用していることから、図２６に
示すように、ブレイキング（ｂｒｅａｋｉｎｇ）が容易であり、チップ分離が容易になる
というメリットがある。その結果、最終的に、図５に示す構造を有する垂直型ＬＥＤ素子
が得られる。
、図１２に示す工程によりチップの面積に相当する領域にフォトレジスト膜によりパター
ンを形成した後、フォトレジスト膜をマスクとして第２の金属支持層１０１を形成する工
程を示している。
次いで、サファイア基板２００の分離除去のために、レーザーを照射する。後続する工程
は、図１２に続く工程と同様である。二重金属支持層を使用していることから、図２６に
示すように、ブレイキング（ｂｒｅａｋｉｎｇ）が容易であり、チップ分離が容易になる
というメリットがある。その結果、最終的に、図５に示す構造を有する垂直型ＬＥＤ素子
が得られる。
次に、本発明の図５に示したような垂直型ＬＥＤ素子の製造方法を説明するための工程断
面図である図２７〜図２９に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を説
明する。
図２７は、上述の図１６〜図１９に示した工程により第２の金属支持層１０１をさらに形
成した後、サファイア基板をレーザーにより分離除去した後の断面図である。具体的には
、図１９に示す工程とこれに続く工程を行うことにより、図５に示す構造を有する垂直型
ＬＥＤ素子が得られる。
面図である図２７〜図２９に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を説
明する。
図２７は、上述の図１６〜図１９に示した工程により第２の金属支持層１０１をさらに形
成した後、サファイア基板をレーザーにより分離除去した後の断面図である。具体的には
、図１９に示す工程とこれに続く工程を行うことにより、図５に示す構造を有する垂直型
ＬＥＤ素子が得られる。
図２８は、図２０に示した工程により素子分離のために基板をエッチングする工程を示し
ている。後続する工程は、図２１に続く工程と同様である。二重金属支持層を使用してい
ることから、図２９に示すように、ブレイキングが容易であり、チップ分離が容易になる
というメリットがある。その結果、最終的に、図５に示す構造を有する垂直型ＬＥＤ素子
が得られる。
ている。後続する工程は、図２１に続く工程と同様である。二重金属支持層を使用してい
ることから、図２９に示すように、ブレイキングが容易であり、チップ分離が容易になる
というメリットがある。その結果、最終的に、図５に示す構造を有する垂直型ＬＥＤ素子
が得られる。
次いで、本発明の図６に示したような垂直型ＬＥＤ素子の製造方法を説明するための工程
断面図である図３０〜図３３に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を
説明する。
図３０は、図９に示した工程まで行った後、全面にＳｉＯ２の保護膜１６２を０．０５〜
５．０ミクロンの厚さでＰＥＣＶＤ法により蒸着する。次いで、網目状の微細パターンを
形成した後、フォトレジスト膜をマスクとしてＢＯＥまたはＣＦ４ガスを用いてドライエ
ッチング方法によりＳｉＯ２の保護膜１６２をエッチングし、その後、ＳｉＯ２が除去さ
れた部分上にｐ型反射膜オーミック金属を蒸着し、熱処理を施してｐ型反射膜オーミック
電極１１０を形成する。
断面図である図３０〜図３３に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を
説明する。
図３０は、図９に示した工程まで行った後、全面にＳｉＯ２の保護膜１６２を０．０５〜
５．０ミクロンの厚さでＰＥＣＶＤ法により蒸着する。次いで、網目状の微細パターンを
形成した後、フォトレジスト膜をマスクとしてＢＯＥまたはＣＦ４ガスを用いてドライエ
ッチング方法によりＳｉＯ２の保護膜１６２をエッチングし、その後、ＳｉＯ２が除去さ
れた部分上にｐ型反射膜オーミック金属を蒸着し、熱処理を施してｐ型反射膜オーミック
電極１１０を形成する。
ここで、ＮｉとＡｕを数十から数百ナノメートルの厚さに電子線蒸着装置により蒸着して
使用することができるが、図４〜図７に示す垂直型ＬＥＤ素子の場合には反射度が重要で
あるため、Ｎｉ／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。
次いで、３００〜６００℃の温度条件下で数秒から数分をかけて急速熱処理方法を用いて
熱処理を施すことにより電極を形成する。
使用することができるが、図４〜図７に示す垂直型ＬＥＤ素子の場合には反射度が重要で
あるため、Ｎｉ／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。
次いで、３００〜６００℃の温度条件下で数秒から数分をかけて急速熱処理方法を用いて
熱処理を施すことにより電極を形成する。
次いで、図３１に示すように、網目状のｐ型反射膜オーミック電極１１０の上にＡｇまた
はＡｌ系の反射膜１０３を蒸着する。図３２は、数ミクロン〜数十ミクロンの厚さの金属
支持層１００を形成し、レーザーを照射する工程を示している。
はＡｌ系の反射膜１０３を蒸着する。図３２は、数ミクロン〜数十ミクロンの厚さの金属
支持層１００を形成し、レーザーを照射する工程を示している。
金属支持層１００は、電気メッキ法、またはスパッタリング、電子ビーム、熱蒸着などの
真空蒸着法、あるいは、金属基板をｐ型電極上に載置して約３００℃の温度条件下で圧力
を加えながら押し付ける基板拡散貼り合わせ法を用いて形成する。レーザーをサファイア
を介して照射すると、レーザーがＧａＮ層に吸収され、ＧａＮ層は、Ｇａ金属とＮ２ガス
に分解される。このとき、金属支持層１００は、レーザー照射によりサファイア基板２０
０が分離除去されるときに約４ミクロンの薄いＧａＮ薄膜層が破損されることを防ぐ。
後続する工程は、図１２〜図１４に示す工程と同様である。図３３は、チップを分離した
後の断面図である。
真空蒸着法、あるいは、金属基板をｐ型電極上に載置して約３００℃の温度条件下で圧力
を加えながら押し付ける基板拡散貼り合わせ法を用いて形成する。レーザーをサファイア
を介して照射すると、レーザーがＧａＮ層に吸収され、ＧａＮ層は、Ｇａ金属とＮ２ガス
に分解される。このとき、金属支持層１００は、レーザー照射によりサファイア基板２０
０が分離除去されるときに約４ミクロンの薄いＧａＮ薄膜層が破損されることを防ぐ。
後続する工程は、図１２〜図１４に示す工程と同様である。図３３は、チップを分離した
後の断面図である。
次いで、本発明の図６に示したような垂直型ＬＥＤ素子の製造方法を説明するための工程
断面図である図３４〜図３７に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を
説明する。
図３４は、図１６に示した所定の基板の上にＳｉＯ２の保護膜１６２を０．０５〜５．０
ミクロンの厚さにＰＥＣＶＤ法により蒸着する工程を示している。
断面図である図３４〜図３７に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を
説明する。
図３４は、図１６に示した所定の基板の上にＳｉＯ２の保護膜１６２を０．０５〜５．０
ミクロンの厚さにＰＥＣＶＤ法により蒸着する工程を示している。
図３５は、網目状の微細パターンを形成した後、フォトレジスト膜をマスクとしてＢＯＥ
またはＣＦ４ガスを用いてドライエッチング方法によりＳｉＯ２の保護膜１６２をエッチ
ングし、その後、ＳｉＯ２が除去された部分上にｐ型反射膜オーミック金属を蒸着し、熱
処理を施してｐ型反射膜オーミック電極１１０を形成する工程を示している。
ＮｉとＡｕを数十〜数百ナノメートルの厚さに電子線蒸着装置により蒸着して使用するこ
とができるが、図４〜図７に示す垂直型ＬＥＤの場合には反射度が重要であるため、Ｎｉ
／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。次いで、３００〜
６００℃の温度条件下で数秒から数分をかけて急速熱処理方法を用いて熱処理を施すこと
により電極を形成する。次いで、ｐ型反射膜オーミック電極１１０の上にＡｇまたはＡｌ
系の反射膜１０３を蒸着する。
またはＣＦ４ガスを用いてドライエッチング方法によりＳｉＯ２の保護膜１６２をエッチ
ングし、その後、ＳｉＯ２が除去された部分上にｐ型反射膜オーミック金属を蒸着し、熱
処理を施してｐ型反射膜オーミック電極１１０を形成する工程を示している。
ＮｉとＡｕを数十〜数百ナノメートルの厚さに電子線蒸着装置により蒸着して使用するこ
とができるが、図４〜図７に示す垂直型ＬＥＤの場合には反射度が重要であるため、Ｎｉ
／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。次いで、３００〜
６００℃の温度条件下で数秒から数分をかけて急速熱処理方法を用いて熱処理を施すこと
により電極を形成する。次いで、ｐ型反射膜オーミック電極１１０の上にＡｇまたはＡｌ
系の反射膜１０３を蒸着する。
図３６は、数ミクロン〜数十ミクロンの厚さの金属支持層１００を作り、レーザーを照射
する工程を示す。金属支持層１００は、電気メッキ方法、またはスパッタリング、電子線
蒸着、熱蒸着などの真空蒸着法、あるいは、金属基板をｐ型電極上に載置して３００℃の
温度条件下で圧力を加えながら押し付ける基板拡散貼り合わせ方法を用いて形成する。レ
ーザーをサファイアを介して照射すると、レーザーがＧａＮ層に吸収され、ＧａＮ層はＧ
ａ金属とＮ２ガスに分解される。このとき、金属支持層１００はレーザー照射によりサフ
ァイア基板２００が分離除去されるときに約４ミクロンの薄いＧａＮ薄膜層が破損される
ことを防ぐ。後続する工程は、図２０〜図２２に示す工程と同様である。図３７は、チッ
プを分離した後の断面図である。
する工程を示す。金属支持層１００は、電気メッキ方法、またはスパッタリング、電子線
蒸着、熱蒸着などの真空蒸着法、あるいは、金属基板をｐ型電極上に載置して３００℃の
温度条件下で圧力を加えながら押し付ける基板拡散貼り合わせ方法を用いて形成する。レ
ーザーをサファイアを介して照射すると、レーザーがＧａＮ層に吸収され、ＧａＮ層はＧ
ａ金属とＮ２ガスに分解される。このとき、金属支持層１００はレーザー照射によりサフ
ァイア基板２００が分離除去されるときに約４ミクロンの薄いＧａＮ薄膜層が破損される
ことを防ぐ。後続する工程は、図２０〜図２２に示す工程と同様である。図３７は、チッ
プを分離した後の断面図である。
次に、本発明の図７に示したような垂直型ＬＥＤ素子の製造方法を説明するための工程断
面図である図３８〜図４１に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を説
明する。
図３８は、図９に示した工程まで行った後、全面にＳｉＯ２の保護膜１６２を０．０５〜
５．０ミクロンの厚さにＰＥＣＶＤ方法により蒸着する工程を示している。次いで、網目
状の微細パターンを形成した後、フォトレジスト膜をマスクとしてＢＯＥまたはＣＦ４ガ
スを用いてドライエッチング方法によりＳｉＯ２をエッチングし、その後、ＳｉＯ２が除
去された部分上にｐ型反射膜オーミック金属を蒸着し、熱処理を施してｐ型反射膜オーミ
ック電極１１０を形成する工程を示している。
面図である図３８〜図４１に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を説
明する。
図３８は、図９に示した工程まで行った後、全面にＳｉＯ２の保護膜１６２を０．０５〜
５．０ミクロンの厚さにＰＥＣＶＤ方法により蒸着する工程を示している。次いで、網目
状の微細パターンを形成した後、フォトレジスト膜をマスクとしてＢＯＥまたはＣＦ４ガ
スを用いてドライエッチング方法によりＳｉＯ２をエッチングし、その後、ＳｉＯ２が除
去された部分上にｐ型反射膜オーミック金属を蒸着し、熱処理を施してｐ型反射膜オーミ
ック電極１１０を形成する工程を示している。
このとき、ＮｉとＡｕを数十から数百ナノメートルの厚さに電子線蒸着装置により蒸着し
て使用することができるが、図４から図７に示す垂直型ＬＥＤの場合には反射度が重要で
あるため、Ｎｉ／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。次
いで、３００〜６００℃の温度条件下で数秒から数分をかけて急速熱処理方法を用いて熱
処理を施すことにより電極を形成する。
て使用することができるが、図４から図７に示す垂直型ＬＥＤの場合には反射度が重要で
あるため、Ｎｉ／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。次
いで、３００〜６００℃の温度条件下で数秒から数分をかけて急速熱処理方法を用いて熱
処理を施すことにより電極を形成する。
図３９は、網目状のｐ型反射膜オーミック電極１１０の上にＡｇまたはＡｌ系の反射膜１
０３を蒸着する工程を示している。次いで、図４０に示すように、数ミクロン〜数十ミク
ロンの厚さの第１の金属支持層１０２を作り、チップの面積に相当する領域にフォトレジ
スト膜によりパターンを形成した後、フォトレジスト膜をマスクとして第２の金属支持層
１０１を形成する。次いで、レーザーを照射してサファイア基板２００を分離する。
０３を蒸着する工程を示している。次いで、図４０に示すように、数ミクロン〜数十ミク
ロンの厚さの第１の金属支持層１０２を作り、チップの面積に相当する領域にフォトレジ
スト膜によりパターンを形成した後、フォトレジスト膜をマスクとして第２の金属支持層
１０１を形成する。次いで、レーザーを照射してサファイア基板２００を分離する。
第１の金属支持層１０２は、電気メッキ方法、またはスパッタリング、電子線蒸着、熱蒸
着などの真空蒸着法、あるいは、金属基板をｐ型電極上に載置して３００℃の温度条件下
で圧力を加えながら押し付ける基板拡散貼り合わせ方法を用いて形成する。第２の金属支
持層１０１は、電気メッキ方法、またはスパッタリング、電子線蒸着、熱蒸着などの真空
蒸着法を用いて形成する。レーザーをサファイアを介して照射すると、レーザーがＧａＮ
層に吸収され、ＧａＮ層はＧａ金属とＮ２ガスに分解される。このとき、金属支持層は、
レーザー照射によりサファイア基板２００が分離除去されるとき、約４ミクロンの薄いＧ
ａＮ薄膜層が破損されることを防ぐ。
後続する工程は、図１２、図１３、図１４に示す工程と同様である。図４１は、チップを
分離した後の断面図である。
着などの真空蒸着法、あるいは、金属基板をｐ型電極上に載置して３００℃の温度条件下
で圧力を加えながら押し付ける基板拡散貼り合わせ方法を用いて形成する。第２の金属支
持層１０１は、電気メッキ方法、またはスパッタリング、電子線蒸着、熱蒸着などの真空
蒸着法を用いて形成する。レーザーをサファイアを介して照射すると、レーザーがＧａＮ
層に吸収され、ＧａＮ層はＧａ金属とＮ２ガスに分解される。このとき、金属支持層は、
レーザー照射によりサファイア基板２００が分離除去されるとき、約４ミクロンの薄いＧ
ａＮ薄膜層が破損されることを防ぐ。
後続する工程は、図１２、図１３、図１４に示す工程と同様である。図４１は、チップを
分離した後の断面図である。
次いで、本発明の図７に示したような垂直型ＬＥＤ素子の製造方法を説明するための工程
断面図である図４２〜図４５に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を
説明する。
図４２は、図１６に示した所定の基板上にＳｉＯ２の保護膜１６２を０．０５〜５．０ミ
クロンの厚さにＰＥＣＶＤ方法により蒸着する工程を示している。次いで、網目状の微細
パターンを形成し、フォトレジスト膜をマスクとしてＢＯＥまたはＣＦ４ガスを用いてド
ライエッチング方法によりＳｉＯ２をエッチングした後、ＳｉＯ２が除去された部分上に
ｐ型反射膜オーミック金属を蒸着し、次いで、熱処理を施してｐ型反射膜オーミック電極
１１０を形成する。
断面図である図４２〜図４５に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を
説明する。
図４２は、図１６に示した所定の基板上にＳｉＯ２の保護膜１６２を０．０５〜５．０ミ
クロンの厚さにＰＥＣＶＤ方法により蒸着する工程を示している。次いで、網目状の微細
パターンを形成し、フォトレジスト膜をマスクとしてＢＯＥまたはＣＦ４ガスを用いてド
ライエッチング方法によりＳｉＯ２をエッチングした後、ＳｉＯ２が除去された部分上に
ｐ型反射膜オーミック金属を蒸着し、次いで、熱処理を施してｐ型反射膜オーミック電極
１１０を形成する。
通常、ＮｉとＡｕを数十〜数百ナノメートルの厚さに電子線蒸着装置により蒸着して使用
することができるが、図４〜図７に示す垂直型ＬＥＤの場合には反射度が重要であるため
、Ｎｉ／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。次いで、３
００〜６００℃の温度条件下で数秒から数分をかけて急速熱処理方法を用いて熱処理を施
すことにより電極を形成する。次いで、網目状のｐ型反射膜オーミック電極１１０の上に
ＡｇまたはＡｌ系の反射膜１０３を蒸着する。
することができるが、図４〜図７に示す垂直型ＬＥＤの場合には反射度が重要であるため
、Ｎｉ／Ａｇ、Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。次いで、３
００〜６００℃の温度条件下で数秒から数分をかけて急速熱処理方法を用いて熱処理を施
すことにより電極を形成する。次いで、網目状のｐ型反射膜オーミック電極１１０の上に
ＡｇまたはＡｌ系の反射膜１０３を蒸着する。
図４３は、数ミクロン〜数十ミクロンの厚さの第１の金属支持層１０２を作り、チップの
面積に相当する領域にフォトレジスト膜によりパターンを形成した後、フォトレジスト膜
をマスクとして第２の金属支持層１０１を形成する工程を示している。次いで、レーザー
を照射してサファイア基板２００を分離除去する。
第１の金属支持層１０２は、電気メッキ方法、またはスパッタリング、電子線蒸着、熱蒸
着などの真空蒸着法、あるいは、金属基板をｐ型電極上に載置して３００℃の温度条件下
で圧力を加えながら押し付ける基板拡散貼り合わせ方法を用いて形成する。第２の金属支
持層１０１は、電気メッキ方法、またはスパッタリング、電子線蒸着、熱蒸着などの真空
蒸着法を用いて形成する。レーザーをサファイアを介して照射すると、レーザーがＧａＮ
層に吸収され、ＧａＮ層はＧａ金属とＮ２ガスに分解される。このとき、金属支持層は、
レーザー照射によりサファイア基板２００が分離除去されるときに約４ミクロンの薄いＧ
ａＮ薄膜層が破損されることを防ぐ。
面積に相当する領域にフォトレジスト膜によりパターンを形成した後、フォトレジスト膜
をマスクとして第２の金属支持層１０１を形成する工程を示している。次いで、レーザー
を照射してサファイア基板２００を分離除去する。
第１の金属支持層１０２は、電気メッキ方法、またはスパッタリング、電子線蒸着、熱蒸
着などの真空蒸着法、あるいは、金属基板をｐ型電極上に載置して３００℃の温度条件下
で圧力を加えながら押し付ける基板拡散貼り合わせ方法を用いて形成する。第２の金属支
持層１０１は、電気メッキ方法、またはスパッタリング、電子線蒸着、熱蒸着などの真空
蒸着法を用いて形成する。レーザーをサファイアを介して照射すると、レーザーがＧａＮ
層に吸収され、ＧａＮ層はＧａ金属とＮ２ガスに分解される。このとき、金属支持層は、
レーザー照射によりサファイア基板２００が分離除去されるときに約４ミクロンの薄いＧ
ａＮ薄膜層が破損されることを防ぐ。
図４４は、サファイア基板２００を分離除去した後の断面図である。後続する工程は、図
２０、図２１、図２２に示す工程と同様である。図４５は、チップを分離した後の断面図
である。
２０、図２１、図２２に示す工程と同様である。図４５は、チップを分離した後の断面図
である。
本発明による垂直型ＬＥＤ素子は上述の工程に限定されるものではなく、半導体素子の製
造時における種々の工程により製造可能である。すなわち、それぞれの層は種々の蒸着工
程により製造することができ、エッチングについてもドライ／ウェットを用いたエッチン
グ工程を行うことができ、パターニング工程に際しても、フォトレジスト膜の代わりに別
途のバリア膜を使用することができる。
造時における種々の工程により製造可能である。すなわち、それぞれの層は種々の蒸着工
程により製造することができ、エッチングについてもドライ／ウェットを用いたエッチン
グ工程を行うことができ、パターニング工程に際しても、フォトレジスト膜の代わりに別
途のバリア膜を使用することができる。
図４６は、ｎ型電極構造を示す平面図である。
図４６に示すように、ｎ型電極のパッドの周りに「Ｘ」字状の枝（ｂｒａｎｃｈ）を付け
ると、電流の拡散抵抗を低減することができて電子を均一に注入することができ、結果と
して、光出力を高めることができる。もちろん、本発明はこれに限定されるものではなく
、光出力の向上のためにｎ型電極として種々の形状のものが採用可能である。
図４６に示すように、ｎ型電極のパッドの周りに「Ｘ」字状の枝（ｂｒａｎｃｈ）を付け
ると、電流の拡散抵抗を低減することができて電子を均一に注入することができ、結果と
して、光出力を高めることができる。もちろん、本発明はこれに限定されるものではなく
、光出力の向上のためにｎ型電極として種々の形状のものが採用可能である。
図４７は、本発明によるＬＥＤ素子のＳＥＭ写真である。
具体的には、図４７は、本発明の図８〜図１５に示した工程によりサファイアを分離除去
した２インチＬＥＤ基板と、その上に配設されたＬＥＤ素子を走査型電子顕微鏡（ＳＥＭ
）により観察した写真である。この図４７より、２インチ基板の全てが完璧にサファイア
から分離除去されており、しかも、その内に作り込まれた素子がいずれも良好な状態を維
持していることが確認できる。
具体的には、図４７は、本発明の図８〜図１５に示した工程によりサファイアを分離除去
した２インチＬＥＤ基板と、その上に配設されたＬＥＤ素子を走査型電子顕微鏡（ＳＥＭ
）により観察した写真である。この図４７より、２インチ基板の全てが完璧にサファイア
から分離除去されており、しかも、その内に作り込まれた素子がいずれも良好な状態を維
持していることが確認できる。
図４８及び図４９は、本発明の第１の実施形態により製造した垂直型ＬＥＤ素子と従来の
水平型ＬＥＤ素子における電気的、光学的な特性を比較した結果を示すグラフである。
図４８は、水平型ＬＥＤ素子と垂直型ＬＥＤ素子における電流−電圧特性の比較グラフで
ある。注入電流が２０ｍＡであるときに垂直型ＬＥＤの順方向電圧は３．３Ｖであり、水
平型ＬＥＤ素子の３．５Ｖに比べて０．２Ｖ程度低いことが分かる。これは、垂直型構造
のＬＥＤ素子の方が電力消費が低いことを示唆している。
水平型ＬＥＤ素子における電気的、光学的な特性を比較した結果を示すグラフである。
図４８は、水平型ＬＥＤ素子と垂直型ＬＥＤ素子における電流−電圧特性の比較グラフで
ある。注入電流が２０ｍＡであるときに垂直型ＬＥＤの順方向電圧は３．３Ｖであり、水
平型ＬＥＤ素子の３．５Ｖに比べて０．２Ｖ程度低いことが分かる。これは、垂直型構造
のＬＥＤ素子の方が電力消費が低いことを示唆している。
図４９は、水平型ＬＥＤ素子と垂直型ＬＥＤ素子における光出力特性の比較グラフである
。この図４９より、光出力特性が２．５倍以上高くなっていることが分かる。これは、同
じ電力が消費されるとしたとき、垂直型構造のＬＥＤ素子の方が２．５倍ほどさらに明る
い光を放射することを示唆している。
。この図４９より、光出力特性が２．５倍以上高くなっていることが分かる。これは、同
じ電力が消費されるとしたとき、垂直型構造のＬＥＤ素子の方が２．５倍ほどさらに明る
い光を放射することを示唆している。
図５０は、従来の水平型ＬＥＤ素子と本発明による垂直型ＬＥＤ素子における注入電流に
よる光出力特性の比較グラフである。
図２に示す水平型ＬＥＤ素子と、図８〜図１５に示した工程により図４に示した垂直型Ｌ
ＥＤ素子を作り、注入電流による光の光出力特性を調べてみた。図５０に示すように、垂
直型ＬＥＤ素子の方が、水平型ＬＥＤ素子に比べて、約２．５倍ほどさらに明るい光を放
射することが分かる。
よる光出力特性の比較グラフである。
図２に示す水平型ＬＥＤ素子と、図８〜図１５に示した工程により図４に示した垂直型Ｌ
ＥＤ素子を作り、注入電流による光の光出力特性を調べてみた。図５０に示すように、垂
直型ＬＥＤ素子の方が、水平型ＬＥＤ素子に比べて、約２．５倍ほどさらに明るい光を放
射することが分かる。
図５１及び図５２は、本発明の図３０〜図３３に示す製造工程により製造した垂直型ＬＥ
Ｄ素子と、図８〜図１５に示す製造工程により製造した垂直型ＬＥＤ素子における電気的
、光学的な特性を比較した結果を示すグラフである。
ここで、反射膜としては、純度９９％以上のＡｇを５００ｎｍの厚さに熱蒸着したＡｇ膜
を使用している。
Ｄ素子と、図８〜図１５に示す製造工程により製造した垂直型ＬＥＤ素子における電気的
、光学的な特性を比較した結果を示すグラフである。
ここで、反射膜としては、純度９９％以上のＡｇを５００ｎｍの厚さに熱蒸着したＡｇ膜
を使用している。
図５１は、図３０〜図３３に示した工程により製造した垂直型ＬＥＤ素子と、図８〜図１
５に示す工程により製作した垂直型ＬＥＤ素子における素子の電流−電圧特性の比較グラ
フである。注入電流が２０ｍＡであるときに、両素子ともに順方向電圧は３．３Ｖである
ことが分かる。
５に示す工程により製作した垂直型ＬＥＤ素子における素子の電流−電圧特性の比較グラ
フである。注入電流が２０ｍＡであるときに、両素子ともに順方向電圧は３．３Ｖである
ことが分かる。
図５２は、図３０〜図３３に示した工程により製造した垂直型ＬＥＤ素子と、図８〜図１
５に示した工程により製造した垂直型ＬＥＤ素子における光出力特性の比較グラフである
。この図５２より、光出力特性が少なくとも２０％程度改善されていることが確認できる
。これは、Ａｇ膜の反射度が９８％以上であることに起因する。すなわち、図３０〜図３
３に示す工程により、垂直型ＬＥＤ素子の光特性を少なくとも２０％程度改善することが
可能になることが分かる。
５に示した工程により製造した垂直型ＬＥＤ素子における光出力特性の比較グラフである
。この図５２より、光出力特性が少なくとも２０％程度改善されていることが確認できる
。これは、Ａｇ膜の反射度が９８％以上であることに起因する。すなわち、図３０〜図３
３に示す工程により、垂直型ＬＥＤ素子の光特性を少なくとも２０％程度改善することが
可能になることが分かる。
また、本発明は上述の説明に限定されるものではなく、素子の側面に絶縁膜を形成した後
、金属保護膜層をｐ型電極の上と素子の側面にコートしてＧａＮエピタキシャル成長した
基板を保護することができる。以下、金属保護膜層を備える本発明の第２の実施形態によ
る垂直型ＬＥＤ素子について説明する。
、金属保護膜層をｐ型電極の上と素子の側面にコートしてＧａＮエピタキシャル成長した
基板を保護することができる。以下、金属保護膜層を備える本発明の第２の実施形態によ
る垂直型ＬＥＤ素子について説明する。
図５３は、本発明の第２の実施形態による垂直型ＬＥＤ素子の断面図であり、図５４〜図
５８は、本実施形態の変形例による垂直型ＬＥＤ素子の断面図である。
図５３を参照すると、本実施形態の垂直型ＧａＮ−ＬＥＤ構造は、まず、素子の側面、す
なわち、ｐ型半導体層１３００、活性層１４００、及びｎ型半導体層１５００からなる素
子の側面に絶縁膜１７００をコートした後、金属保護膜層１１００をｐ型電極１２００の
下と絶縁膜１７００の側面にコートして、厚さが僅か４〜５ミクロンであるＧａＮピタキ
シャル成長した基板を保護できる構造であることを特徴としている。
５８は、本実施形態の変形例による垂直型ＬＥＤ素子の断面図である。
図５３を参照すると、本実施形態の垂直型ＧａＮ−ＬＥＤ構造は、まず、素子の側面、す
なわち、ｐ型半導体層１３００、活性層１４００、及びｎ型半導体層１５００からなる素
子の側面に絶縁膜１７００をコートした後、金属保護膜層１１００をｐ型電極１２００の
下と絶縁膜１７００の側面にコートして、厚さが僅か４〜５ミクロンであるＧａＮピタキ
シャル成長した基板を保護できる構造であることを特徴としている。
すなわち、素子の下端部分と側面部との上に１０ミクロン以上の厚い金属保護膜層１１０
０が形成され、その上にｐ型電極１２００、ｐ型半導体層１３００、活性層１４００、ｎ
型半導体層１５００、及びｎ型電極１６００層がこの順に積層されている。
図５４に示すように、本実施形態の変形例による２番目の垂直型ＧａＮ−ＬＥＤ構造は、
第２の実施形態による１番目の構造を基本とし、光が発せられるｎ型半導体層の上に反射
防止膜１８００をコートして光特性を改善し耐久性を高めることを特徴とする。
０が形成され、その上にｐ型電極１２００、ｐ型半導体層１３００、活性層１４００、ｎ
型半導体層１５００、及びｎ型電極１６００層がこの順に積層されている。
図５４に示すように、本実施形態の変形例による２番目の垂直型ＧａＮ−ＬＥＤ構造は、
第２の実施形態による１番目の構造を基本とし、光が発せられるｎ型半導体層の上に反射
防止膜１８００をコートして光特性を改善し耐久性を高めることを特徴とする。
図５５に示すように、３番目の構造は１番目の構造を基本とし、金属保護膜層１１００の
下に厚い金属支持層１９００をコートしてチップ分離を容易にするというメリットがある
。このとき、下の金属支持層１９００が一種の橋柱の役目を果たすために中空スペースを
提供して力学的に両橋柱間を圧力が働くような形状になり、チップ分離を容易に行うこと
ができる。
下に厚い金属支持層１９００をコートしてチップ分離を容易にするというメリットがある
。このとき、下の金属支持層１９００が一種の橋柱の役目を果たすために中空スペースを
提供して力学的に両橋柱間を圧力が働くような形状になり、チップ分離を容易に行うこと
ができる。
図５６に示すように、４番目の垂直型ＧａＮ−ＬＥＤ構造もまた１番目の構造を基本とし
、ｐ型電極１２００をｐ型半導体層１３００の上に網目状に部分的に形成し、これらの間
に反射膜２０００を挿置することにより活性層１４００において形成した光子がｎ型半導
体層１５００に向かって放射されることを極大化させることができるという特徴がある。
、ｐ型電極１２００をｐ型半導体層１３００の上に網目状に部分的に形成し、これらの間
に反射膜２０００を挿置することにより活性層１４００において形成した光子がｎ型半導
体層１５００に向かって放射されることを極大化させることができるという特徴がある。
図５７に示すように、５番目の垂直型ＧａＮ−ＬＥＤ構造は、上述の４番目の構造を基本
とし、光が発せられるｎ型半導体層１５００の上に反射防止膜１８００をコートして光特
性を改善し耐久性を高めることを特徴とする。
とし、光が発せられるｎ型半導体層１５００の上に反射防止膜１８００をコートして光特
性を改善し耐久性を高めることを特徴とする。
図５８に示すように、６番目の垂直型ＧａＮ−ＬＥＤ構造も４番目の構造を基本とし、金
属保護膜層１１００の下に厚い金属支持層１９００をコートしてチップ分離を容易にする
というメリットがある。
属保護膜層１１００の下に厚い金属支持層１９００をコートしてチップ分離を容易にする
というメリットがある。
図５３〜図５８を参照すると、本実施形態の垂直型ＧａＮ−ＬＥＤ素子は、ｐ型半導体層
１３００と、その上部に形成された活性層１４００、及びｎ型半導体層１５００と、ｎ型
半導体層１５００の上に形成されたｎ型電極１６００と、ｐ型半導体層１３００、活性層
１４００及びｎ型半導体層１５００を保護する金属保護膜層１１００とを備えている。
１３００と、その上部に形成された活性層１４００、及びｎ型半導体層１５００と、ｎ型
半導体層１５００の上に形成されたｎ型電極１６００と、ｐ型半導体層１３００、活性層
１４００及びｎ型半導体層１５００を保護する金属保護膜層１１００とを備えている。
ここで、金属保護膜層１１００は、ｐ型半導体層１３００、活性層１４００、及びｎ型半
導体層１５００の側方とｐ型半導体層１３００の下方に形成されている。また、金属保護
膜層１１００とｐ型半導体層１３００との間に形成されたｐ型電極１２００をさらに備え
ている。ｐ型電極１２００は、網目状に形成することが好ましい。また、ｎ型半導体層１
５００、活性層１４００、及びｐ型半導体層１３００の側方と金属保護膜層１１００との
間には絶縁膜１７００をさらに形成している。さらに、ｐ型半導体層１３００と金属保護
膜層１１００との間に反射膜２０００をさらに形成してもよく、金属保護膜層１１００の
下部に金属支持層１９００をさらに形成してもよい。
導体層１５００の側方とｐ型半導体層１３００の下方に形成されている。また、金属保護
膜層１１００とｐ型半導体層１３００との間に形成されたｐ型電極１２００をさらに備え
ている。ｐ型電極１２００は、網目状に形成することが好ましい。また、ｎ型半導体層１
５００、活性層１４００、及びｐ型半導体層１３００の側方と金属保護膜層１１００との
間には絶縁膜１７００をさらに形成している。さらに、ｐ型半導体層１３００と金属保護
膜層１１００との間に反射膜２０００をさらに形成してもよく、金属保護膜層１１００の
下部に金属支持層１９００をさらに形成してもよい。
本実施形態の図５３に示す垂直型ＧａＮ−ＬＥＤ素子は、ｐ型電極１２００、ｐ型半導体
層１３００、活性層１４００、ｎ型半導体層１５００、及びｎ型電極１６００がこの順に
積層され、ｐ型半導体層１３００、活性層１４００、及びｎ型半導体層１５００の側面を
保護する絶縁膜１７００が形成され、絶縁膜１７００とｐ型電極１２００の周りに金属保
護膜層１１００が形成されている。このとき、絶縁膜１７００は、ｎ型半導体層１５００
の側面にのみ形成されていてもよく、ｐ型半導体層１３００の側面にのみ形成されていて
もよい。
層１３００、活性層１４００、ｎ型半導体層１５００、及びｎ型電極１６００がこの順に
積層され、ｐ型半導体層１３００、活性層１４００、及びｎ型半導体層１５００の側面を
保護する絶縁膜１７００が形成され、絶縁膜１７００とｐ型電極１２００の周りに金属保
護膜層１１００が形成されている。このとき、絶縁膜１７００は、ｎ型半導体層１５００
の側面にのみ形成されていてもよく、ｐ型半導体層１３００の側面にのみ形成されていて
もよい。
図５４に示すこの変形例の垂直型ＧａＮ−ＬＥＤ素子は、図５３に示した垂直型ＧａＮ−
ＬＥＤ素子のｎ型半導体層１５００の上に反射防止膜１８００が形成されて光の反射を防
ぐというメリットがある。
図５５に示す垂直型ＧａＮ−ＬＥＤ素子は、図５４に示した垂直型ＧａＮ−ＬＥＤ素子の
金属保護膜層１１００の下部に金属支持層１９００が形成されている。
ＬＥＤ素子のｎ型半導体層１５００の上に反射防止膜１８００が形成されて光の反射を防
ぐというメリットがある。
図５５に示す垂直型ＧａＮ−ＬＥＤ素子は、図５４に示した垂直型ＧａＮ−ＬＥＤ素子の
金属保護膜層１１００の下部に金属支持層１９００が形成されている。
図５６に示す垂直型ＧａＮ−ＬＥＤ素子は、反射膜２０００と、反射膜２０００に形成さ
れた網目状のｐ型電極１２００と、ｐ型電極１２００の上にこの順序で積層されたｐ型半
導体層１３００、活性層１４００、ｎ型半導体層１５００及びｎ型電極１６００と、ｐ型
半導体層１３００、活性層１４００及びｎ型半導体層１５００の側方に形成された絶縁膜
１７００と、絶縁膜１７００と反射膜２０００の周りを包み込むように形成された金属保
護膜層１１００とを備えている。このとき、絶縁膜１７００は、図のごとく、ｐ型半導体
層１３００の下部面に部分的に形成されていてもよい。
れた網目状のｐ型電極１２００と、ｐ型電極１２００の上にこの順序で積層されたｐ型半
導体層１３００、活性層１４００、ｎ型半導体層１５００及びｎ型電極１６００と、ｐ型
半導体層１３００、活性層１４００及びｎ型半導体層１５００の側方に形成された絶縁膜
１７００と、絶縁膜１７００と反射膜２０００の周りを包み込むように形成された金属保
護膜層１１００とを備えている。このとき、絶縁膜１７００は、図のごとく、ｐ型半導体
層１３００の下部面に部分的に形成されていてもよい。
図５７に示す垂直型ＧａＮ−ＬＥＤ素子は、図５６に示した垂直型ＬＥＤ素子のｎ型半導
体層１５００の上部に反射防止膜１８００が形成されている。
図５８に示す垂直型ＬＥＤ素子は、図５７に示した垂直型ＬＥＤ素子の金属保護膜層１１
００の下部に金属支持層１９００が形成されている。
体層１５００の上部に反射防止膜１８００が形成されている。
図５８に示す垂直型ＬＥＤ素子は、図５７に示した垂直型ＬＥＤ素子の金属保護膜層１１
００の下部に金属支持層１９００が形成されている。
上述のｐ型半導体層１３００の下部に形成されたｐ型電極１２００は、優れた熱的安定性
と９０％以上の高反射度を有するオーミック電極層であることが好ましい。かかるオーミ
ック電極層としてのｐ型電極１２００は、コンタクト金属層１２１０、反射金属層１２２
０、拡散防止層１２３０及び貼り合わせ金属層１２４０、１２５０を備える。ｐ型電極１
２００の総厚さは、３００Å〜２３０００Åにするが、好ましくは、２０００Å〜５００
０Åにする。
と９０％以上の高反射度を有するオーミック電極層であることが好ましい。かかるオーミ
ック電極層としてのｐ型電極１２００は、コンタクト金属層１２１０、反射金属層１２２
０、拡散防止層１２３０及び貼り合わせ金属層１２４０、１２５０を備える。ｐ型電極１
２００の総厚さは、３００Å〜２３０００Åにするが、好ましくは、２０００Å〜５００
０Åにする。
ここで、コンタクト金属層１２１０は、５Å〜５００Åの厚さに形成するが、好ましくは
、２００Å以内に形成する。上述のコンタクト金属層１２１０の厚さは、光の吸収量を制
御する目的で、上述の厚さの範囲内に収める。また、コンタクト金属層１２１０は、多層
の薄膜で形成してもよい。
コンタクト金属層１２１０は、Ｎｉ、Ｉｒ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｒｕ、Ｗ、Ｔａ、
Ｖ、Ｃｏ、Ｏｓ、Ｒｅ及びＲｈのうち少なくともいずれか１種から形成し、好ましくは、
Ｎｉ、Ｉｒ及びＰｔが積層された金属から形成する。
、２００Å以内に形成する。上述のコンタクト金属層１２１０の厚さは、光の吸収量を制
御する目的で、上述の厚さの範囲内に収める。また、コンタクト金属層１２１０は、多層
の薄膜で形成してもよい。
コンタクト金属層１２１０は、Ｎｉ、Ｉｒ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｒｕ、Ｗ、Ｔａ、
Ｖ、Ｃｏ、Ｏｓ、Ｒｅ及びＲｈのうち少なくともいずれか１種から形成し、好ましくは、
Ｎｉ、Ｉｒ及びＰｔが積層された金属から形成する。
反射金属層１２２０は、１００Å〜９０００Åの厚さに形成するが、好ましくは、１００
０Å〜２０００Åの厚さに形成する。反射金属層１２２０はＡｌ及び／またはＡｇから形
成し、好ましくは、Ａｇから形成する。
０Å〜２０００Åの厚さに形成する。反射金属層１２２０はＡｌ及び／またはＡｇから形
成し、好ましくは、Ａｇから形成する。
拡散防止層１２３０は、５０Å〜１０００Åの厚さに形成するが、好ましくは、１００Å
〜８００Åの厚さに形成する。拡散防止層１２３０は、Ｒｕ、Ｉｒ、Ｒｅ、Ｒｈ、Ｏｓ、
Ｖ、Ｔａ、Ｗ、ＩＴＯ、ＩＺＯ、ＲｕＯ２、ＶＯ２、ＭｇＯ、ＩｒＯ２、ＲｅＯ２、Ｒｈ
Ｏ２、ＯｓＯ２、Ｔａ２Ｏ３及びＷＯ２のうち少なくともいずれか１種から形成し、好ま
しくは、Ｒｕから形成する。
〜８００Åの厚さに形成する。拡散防止層１２３０は、Ｒｕ、Ｉｒ、Ｒｅ、Ｒｈ、Ｏｓ、
Ｖ、Ｔａ、Ｗ、ＩＴＯ、ＩＺＯ、ＲｕＯ２、ＶＯ２、ＭｇＯ、ＩｒＯ２、ＲｅＯ２、Ｒｈ
Ｏ２、ＯｓＯ２、Ｔａ２Ｏ３及びＷＯ２のうち少なくともいずれか１種から形成し、好ま
しくは、Ｒｕから形成する。
貼り合わせ金属層１２４０、１２５０は、第１の貼り合わせ金属層１２４０及び第２の貼
り合わせ金属層１２５０により形成するが、第１の貼り合わせ金属層１２４０は１００Å
〜３０００Åの厚さに形成し、好ましくは、１０００Å以内に形成する。第１の貼り合わ
せ金属層１２４０は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ｒｕ、Ｉｒ、Ｒｈ、Ｒｅ、Ｏｓ、Ｖ及び
Ｔａのうち少なくともいずれか１種から形成し、好ましくは、Ｎｉから形成する。
第２の貼り合わせ金属層１２５０は、１００Å〜９０００Åの厚さに形成するが、好まし
くは、１０００Å以内に形成する。第２の貼り合わせ金属層１２５０は、Ａｕ、Ｐｄ及び
Ｐｔのうち少なくともいずれか１種から形成し、好ましくは、Ａｕから形成する。
り合わせ金属層１２５０により形成するが、第１の貼り合わせ金属層１２４０は１００Å
〜３０００Åの厚さに形成し、好ましくは、１０００Å以内に形成する。第１の貼り合わ
せ金属層１２４０は、Ｎｉ、Ｃｒ、Ｔｉ、Ｐｄ、Ｒｕ、Ｉｒ、Ｒｈ、Ｒｅ、Ｏｓ、Ｖ及び
Ｔａのうち少なくともいずれか１種から形成し、好ましくは、Ｎｉから形成する。
第２の貼り合わせ金属層１２５０は、１００Å〜９０００Åの厚さに形成するが、好まし
くは、１０００Å以内に形成する。第２の貼り合わせ金属層１２５０は、Ａｕ、Ｐｄ及び
Ｐｔのうち少なくともいずれか１種から形成し、好ましくは、Ａｕから形成する。
上述のｐ型電極１２００は、コンタクト金属層１２１０、反射金属層１２２０及び拡散防
止層１２３０をこの順に積層した後、熱処理を施し、続けて、第１及び第２の貼り合わせ
金属層１２４０、１２５０を積層して形成するか、あるいは、コンタクト金属層１２１０
、反射金属層１２２０、拡散防止層１２３０、第１及び第２の貼り合わせ金属層１２４０
、１２５０を形成した後に熱処理を施して形成する。
これにより、ｐ型半導体層１３００の上にＭｅ（＝Ｉｒ、Ｎｉ、Ｐｔ）／Ａｇ／Ｒｕ／Ｎ
ｉ／Ａｕがこの順に積層されて、反射膜特性と低いコンタクト抵抗特性を両立できるｐ型
電極を形成することができる。
止層１２３０をこの順に積層した後、熱処理を施し、続けて、第１及び第２の貼り合わせ
金属層１２４０、１２５０を積層して形成するか、あるいは、コンタクト金属層１２１０
、反射金属層１２２０、拡散防止層１２３０、第１及び第２の貼り合わせ金属層１２４０
、１２５０を形成した後に熱処理を施して形成する。
これにより、ｐ型半導体層１３００の上にＭｅ（＝Ｉｒ、Ｎｉ、Ｐｔ）／Ａｇ／Ｒｕ／Ｎ
ｉ／Ａｕがこの順に積層されて、反射膜特性と低いコンタクト抵抗特性を両立できるｐ型
電極を形成することができる。
以下、このような構造を有する本発明の第２の実施形態による垂直型ＬＥＤ素子の製造方
法を説明する。
図５９〜図６６は、本発明の第２の実施形態による垂直型ＬＥＤ素子の製造方法を説明す
るための一連工程断面図である。
法を説明する。
図５９〜図６６は、本発明の第２の実施形態による垂直型ＬＥＤ素子の製造方法を説明す
るための一連工程断面図である。
図５９は、一般的なＧａＮ−ＬＥＤ基板の断面図である。サファイアの基板１０００の上
にｎ型半導体層１５００、活性層１４００、ｐ型半導体層１３００薄膜をこの順に成長さ
せる。薄膜の総厚さは略４ミクロンであり、薄膜は金属−有機物化学蒸着法（ＭＯＣＶＤ
）により蒸着する。
にｎ型半導体層１５００、活性層１４００、ｐ型半導体層１３００薄膜をこの順に成長さ
せる。薄膜の総厚さは略４ミクロンであり、薄膜は金属−有機物化学蒸着法（ＭＯＣＶＤ
）により蒸着する。
上述の基板１０００としては、Ａｌ２Ｏ３、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＡｓ、ＧａＰ、
ＬｉＡｌ２Ｏ３、ＢＮ、ＡｌＮ及びＧａＮのうち少なくともいずれか１種の基板を使用す
る。この実施形態においては、サファイア基板を使用している。この実施形態においては
、上述の基板１０００の上に、ｎ型半導体層１４００の形成時に緩衝の役割を果たすバッ
ファ層をさらに形成してもよい。ｎ型半導体層１４００としては、ｎ型不純物が注入され
た窒化ガリウム（ＧａＮ）膜を使用することが好ましいが、本発明はこれに限定されるも
のではなく、種々の半導体性質を持つ物質層が採用可能である。
ＬｉＡｌ２Ｏ３、ＢＮ、ＡｌＮ及びＧａＮのうち少なくともいずれか１種の基板を使用す
る。この実施形態においては、サファイア基板を使用している。この実施形態においては
、上述の基板１０００の上に、ｎ型半導体層１４００の形成時に緩衝の役割を果たすバッ
ファ層をさらに形成してもよい。ｎ型半導体層１４００としては、ｎ型不純物が注入され
た窒化ガリウム（ＧａＮ）膜を使用することが好ましいが、本発明はこれに限定されるも
のではなく、種々の半導体性質を持つ物質層が採用可能である。
この実施形態においては、ｎ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）膜を備えるｎ型半導体
層１４００を形成している。また、ｐ型半導体層１３００としても、ｐ型不純物が注入さ
れた窒化ガリウム膜を使用する。この実施形態においては、ｐ型ＡｌｘＧａ１−ｘＮ（０
≦ｘ≦１）膜を備えるｐ型半導体層１３００を形成する。
この代わりに、半導体層膜としてＩｎＧａＮ膜を使用してもよい。また、上述のｎ型半導
体層１５００及びｐ型半導体層１３００は多層膜に形成してもよい。以上において、ｎ型
の不純物としてＳｉを使用し、ｐ型の不純物としては、ＩｎＧａＡｌＰの使用時にはＺｎ
を使用し、窒化物系であるときにはＭｇを使用している。
層１４００を形成している。また、ｐ型半導体層１３００としても、ｐ型不純物が注入さ
れた窒化ガリウム膜を使用する。この実施形態においては、ｐ型ＡｌｘＧａ１−ｘＮ（０
≦ｘ≦１）膜を備えるｐ型半導体層１３００を形成する。
この代わりに、半導体層膜としてＩｎＧａＮ膜を使用してもよい。また、上述のｎ型半導
体層１５００及びｐ型半導体層１３００は多層膜に形成してもよい。以上において、ｎ型
の不純物としてＳｉを使用し、ｐ型の不純物としては、ＩｎＧａＡｌＰの使用時にはＺｎ
を使用し、窒化物系であるときにはＭｇを使用している。
また、活性層１４００としては、ｎ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）膜上に量子井戸
層とバリア層が反復的に形成された多層膜を使用する。上述のバリア層と量子井戸層とし
ては、２元化合物ＧａＮ、ＩｎＮ、ＡｌＮ、３元化合物ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１
）、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）、及び４元化合物ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
（０≦ｘ＋ｙ≦１）を使用することができる。もちろん、上述の２元ないし４元化合物に
所定の不純物を注入してｎ型半導体層１５００及びｐ型半導体層１３００を形成してもよ
い。
層とバリア層が反復的に形成された多層膜を使用する。上述のバリア層と量子井戸層とし
ては、２元化合物ＧａＮ、ＩｎＮ、ＡｌＮ、３元化合物ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１
）、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）、及び４元化合物ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ
（０≦ｘ＋ｙ≦１）を使用することができる。もちろん、上述の２元ないし４元化合物に
所定の不純物を注入してｎ型半導体層１５００及びｐ型半導体層１３００を形成してもよ
い。
図６０は、素子領域以外の部分をエッチングする工程を示している。エッチング工程は、
通常、フォトレジスト膜またはＳｉＯ２によりマスキングした後、Ｃｌ２ガスを流しなが
らドライエッチング方法によりエッチングする。ドライエッチングによりエッチングした
後、エッチングマスクを除去し、その後、全面に絶縁膜１７００を蒸着して素子の側面に
絶縁膜１７００を蒸着する。
通常、フォトレジスト膜またはＳｉＯ２によりマスキングした後、Ｃｌ２ガスを流しなが
らドライエッチング方法によりエッチングする。ドライエッチングによりエッチングした
後、エッチングマスクを除去し、その後、全面に絶縁膜１７００を蒸着して素子の側面に
絶縁膜１７００を蒸着する。
図６１は、ｐ型反射膜オーミック電極、すなわち、ｐ型電極１２００が形成される部分を
エッチングした後、その上にｐ型電極（ｐ型反射膜オーミック電極）１２００を形成する
工程を示している。素子の分離のために、エッチング済みの基板上にＳｉＯ２保護膜１７
００を０．０５〜５．０ミクロンの厚さにＰＥＣＶＤ方法により蒸着する。ｐ型反射膜オ
ーミック電極１２００の形成のために、微細パターンを形成し、フォトレジスト膜をマス
クとしてＢＯＥまたはＣＦ４ガスを用いてドライエッチング方法によりエッチングした後
、オーミック金属層を蒸着する。
エッチングした後、その上にｐ型電極（ｐ型反射膜オーミック電極）１２００を形成する
工程を示している。素子の分離のために、エッチング済みの基板上にＳｉＯ２保護膜１７
００を０．０５〜５．０ミクロンの厚さにＰＥＣＶＤ方法により蒸着する。ｐ型反射膜オ
ーミック電極１２００の形成のために、微細パターンを形成し、フォトレジスト膜をマス
クとしてＢＯＥまたはＣＦ４ガスを用いてドライエッチング方法によりエッチングした後
、オーミック金属層を蒸着する。
オーミック金属層の蒸着前に露出されたｐ型半導体層１３００の表面処理は、王水（ＨＣ
ｌ：ＨＮＯ３＝３：１）水溶液にｐ型半導体層１３００を１０分間浸漬した後、脱イオン
水による洗浄、窒素による乾燥を行うことにより実施される。
ｌ：ＨＮＯ３＝３：１）水溶液にｐ型半導体層１３００を１０分間浸漬した後、脱イオン
水による洗浄、窒素による乾燥を行うことにより実施される。
金属の蒸着前に塩酸と脱イオン水を１：１にて混ぜ合わせた溶液に１分間浸漬して表面を
処理した後、電子線蒸着装置内に挿入し、金属電極／Ａｇ／Ｒｕ／Ｎｉ／Ａｕ（Ｍｅ＝Ｉ
ｒ、Ｎｉ、Ｐｔ）層１２１０、１２２０、１２３０、１２４０、１２５０をこの順に蒸着
してオーミック電極を形成する。そして、オーミック電極に対して、急速熱処理装置を用
い、酸素雰囲気下または酸素を５％以上含む雰囲気下で１００〜７００℃の温度条件下、
１０秒以上熱処理を施す。好ましくは、５〜１００％の酸素入り雰囲気下で１００〜７０
０℃の温度条件下、約１０〜１００秒間熱処理を施す。次いで、電気的な特性を測定して
オーミック電極のコンタクト抵抗を計算する。
処理した後、電子線蒸着装置内に挿入し、金属電極／Ａｇ／Ｒｕ／Ｎｉ／Ａｕ（Ｍｅ＝Ｉ
ｒ、Ｎｉ、Ｐｔ）層１２１０、１２２０、１２３０、１２４０、１２５０をこの順に蒸着
してオーミック電極を形成する。そして、オーミック電極に対して、急速熱処理装置を用
い、酸素雰囲気下または酸素を５％以上含む雰囲気下で１００〜７００℃の温度条件下、
１０秒以上熱処理を施す。好ましくは、５〜１００％の酸素入り雰囲気下で１００〜７０
０℃の温度条件下、約１０〜１００秒間熱処理を施す。次いで、電気的な特性を測定して
オーミック電極のコンタクト抵抗を計算する。
好ましくは、ｐ型半導体層１３００の上にコンタクト金属層（Ｍｅ＝Ｉｒ、Ｎｉ、Ｐｔ）
１２１０、Ａｇ層１２２０、Ｒｕ層１２３０をこの順に蒸着する。次いで、酸素雰囲気下
で熱処理を施す。このとき、反射金属層としてのＡｇ層１２２０の上に拡散防止層として
のＲｕ層１２３０が形成され、熱処理に際してＡｇ層１２２０が拡散または酸化されるよ
うな現象を防ぐことができる。次いで、Ｒｕ層１２３０の上にＮｉ層１２４０及びＡｕ層
１２５０を蒸着してオーミック電極を形成する。
１２１０、Ａｇ層１２２０、Ｒｕ層１２３０をこの順に蒸着する。次いで、酸素雰囲気下
で熱処理を施す。このとき、反射金属層としてのＡｇ層１２２０の上に拡散防止層として
のＲｕ層１２３０が形成され、熱処理に際してＡｇ層１２２０が拡散または酸化されるよ
うな現象を防ぐことができる。次いで、Ｒｕ層１２３０の上にＮｉ層１２４０及びＡｕ層
１２５０を蒸着してオーミック電極を形成する。
この代わりに、コンタクト金属層（Ｍｅ＝Ｉｒ、Ｎｉ、Ｐｔ）１２１０、Ａｇ層１２２０
、Ｒｕ層１２３０、Ｎｉ層１２４０及びＡｕ層１２５０をこの順に積層した後、酸素雰囲
気下で熱処理を施し、緻密なオーミック電極を形成してもよい。オーミック電極の形成後
、所定のパターニング工程によりｐ型半導体層１３００上のオーミック電極を所望のパタ
ーンにしてもよい。もちろん、ｎ型窒化物層の上に上述のオーミック電極を形成してもよ
い。
、Ｒｕ層１２３０、Ｎｉ層１２４０及びＡｕ層１２５０をこの順に積層した後、酸素雰囲
気下で熱処理を施し、緻密なオーミック電極を形成してもよい。オーミック電極の形成後
、所定のパターニング工程によりｐ型半導体層１３００上のオーミック電極を所望のパタ
ーンにしてもよい。もちろん、ｎ型窒化物層の上に上述のオーミック電極を形成してもよ
い。
絶縁膜１７００は、ｎ型半導体層１５００と活性層１４００の側方にのみ形成してもよい
。上述においては、全体の構造に絶縁膜１７００を形成した後、ｐ型半導体層１３００の
上に形成された絶縁膜１７００の一部をエッチングしているが、本発明はこれに限定され
るものではない。すなわち、ｐ型半導体層１３００の上部に所定のマスクを形成してその
一部を保護した後、全体の構造の上に絶縁膜１７００を形成し、その後、ｎ型半導体層１
５００と活性層１４００の側方に形成された絶縁膜１７００部分を除いた絶縁膜１７００
を除去してもよい。
。上述においては、全体の構造に絶縁膜１７００を形成した後、ｐ型半導体層１３００の
上に形成された絶縁膜１７００の一部をエッチングしているが、本発明はこれに限定され
るものではない。すなわち、ｐ型半導体層１３００の上部に所定のマスクを形成してその
一部を保護した後、全体の構造の上に絶縁膜１７００を形成し、その後、ｎ型半導体層１
５００と活性層１４００の側方に形成された絶縁膜１７００部分を除いた絶縁膜１７００
を除去してもよい。
図６２は、数ミクロン〜数十ミクロンの厚さの金属保護膜層１１００を形成し、レーザー
を照射する工程を示している。金属保護膜層１１００は、電気メッキ方法、またはスパッ
タリング、電子線蒸着、熱蒸着などの真空蒸着法を用いて形成する。レーザーをサファイ
アを介して照射すると、レーザーがＧａＮ層に吸収され、ＧａＮ層はＧａ金属とＮ２ガス
に分解される。このとき、金属保護膜層１１００はレーザー照射によりサファイア基板１
０００が分離除去されるときに約４ミクロンの薄いＧａＮ薄膜層が破損されることを防ぐ
。このとき、絶縁膜の一部も一緒に分離除去されることがある。
を照射する工程を示している。金属保護膜層１１００は、電気メッキ方法、またはスパッ
タリング、電子線蒸着、熱蒸着などの真空蒸着法を用いて形成する。レーザーをサファイ
アを介して照射すると、レーザーがＧａＮ層に吸収され、ＧａＮ層はＧａ金属とＮ２ガス
に分解される。このとき、金属保護膜層１１００はレーザー照射によりサファイア基板１
０００が分離除去されるときに約４ミクロンの薄いＧａＮ薄膜層が破損されることを防ぐ
。このとき、絶縁膜の一部も一緒に分離除去されることがある。
図６３は、サファイアの基板１０００が分離除去された後、ＧａＮ薄膜層が金属保護膜層
１１００により包み込むように保護されている様子を示している。
次いで、図６４に示すように、活性層（ｉ−ＩｎＧａＮ）１４００から発生した光子を基
板の外部に円滑に放射させるために、ｎ型半導体層１５００の上に反射防止層１８００を
コートする。反射防止膜１８００としては、ＳｉＯ２、Ｓｉ３Ｎ４、ＩＴＯ、ＩＺＯなど
が使用され、これらの膜はＰＥＣＶＤ、スパッタリングまたは電子線蒸着法により蒸着す
る。
１１００により包み込むように保護されている様子を示している。
次いで、図６４に示すように、活性層（ｉ−ＩｎＧａＮ）１４００から発生した光子を基
板の外部に円滑に放射させるために、ｎ型半導体層１５００の上に反射防止層１８００を
コートする。反射防止膜１８００としては、ＳｉＯ２、Ｓｉ３Ｎ４、ＩＴＯ、ＩＺＯなど
が使用され、これらの膜はＰＥＣＶＤ、スパッタリングまたは電子線蒸着法により蒸着す
る。
図６５は、反射防止層１８００の一部分をエッチングし、ｎ型オーミック電極１６００を
形成した後の断面図である。ｎ型電極１６００は、Ｔｉ／ＡｌやＣｒ／Ａｕ、またはこれ
ら層の上にＣｒ／ＡｕやＮｉ／Ａｕ層を電子線蒸着装置により蒸着して使用する。
図６６は、チップを分離した後の断面図である。このとき、チップは、ダイシングやレー
ザーカット方法により分離する。
形成した後の断面図である。ｎ型電極１６００は、Ｔｉ／ＡｌやＣｒ／Ａｕ、またはこれ
ら層の上にＣｒ／ＡｕやＮｉ／Ａｕ層を電子線蒸着装置により蒸着して使用する。
図６６は、チップを分離した後の断面図である。このとき、チップは、ダイシングやレー
ザーカット方法により分離する。
図６７から図６９は、本実施形態の変形例による垂直型ＬＥＤ素子の製造方法を説明する
ための工程断面図である。
図６７〜図６９に示す工程は、上述の図５９〜図６１に示す工程とほとんど同様である。
すなわち、基板１０００の上に所定のＧａＮ層、すなわち、ＰＮ接合構造の層を形成する
。次いで、素子間を分離し、分離された素子を保護する絶縁膜１７００をその段差に沿っ
て形成する。絶縁膜１７００の一部をパターニングしてｐ型半導体層１３００の一部を露
出させた後、露出したｐ型半導体層１３００の上にｐ型電極１２００を形成する。
ための工程断面図である。
図６７〜図６９に示す工程は、上述の図５９〜図６１に示す工程とほとんど同様である。
すなわち、基板１０００の上に所定のＧａＮ層、すなわち、ＰＮ接合構造の層を形成する
。次いで、素子間を分離し、分離された素子を保護する絶縁膜１７００をその段差に沿っ
て形成する。絶縁膜１７００の一部をパターニングしてｐ型半導体層１３００の一部を露
出させた後、露出したｐ型半導体層１３００の上にｐ型電極１２００を形成する。
次いで、図７０に示すように、全体の構造の上にその段差に沿って金属保護膜層１１００
を形成し、ｐ型半導体層１３００の上方の金属保護膜層１１００の上に金属支持層１９０
０を形成する。好ましくは、金属保護膜層１１００の上に１０〜５０ミクロンの厚さの金
属支持層１９００を形成する。
を形成し、ｐ型半導体層１３００の上方の金属保護膜層１１００の上に金属支持層１９０
０を形成する。好ましくは、金属保護膜層１１００の上に１０〜５０ミクロンの厚さの金
属支持層１９００を形成する。
次いで、図７１〜図７４に示すように、下部の基板１０００を除去した後、ｎ型半導体層
１５００の上に反射防止膜１８００を形成し、反射防止膜１８００の一部をパターニング
してｎ型半導体層１５００の一部を露出させる。次いで、露出されたｎ型半導体層１５０
０の上にｎ型電極１６００を形成する。その後、チップを分離して垂直型ＬＥＤ構造を完
成する。
１５００の上に反射防止膜１８００を形成し、反射防止膜１８００の一部をパターニング
してｎ型半導体層１５００の一部を露出させる。次いで、露出されたｎ型半導体層１５０
０の上にｎ型電極１６００を形成する。その後、チップを分離して垂直型ＬＥＤ構造を完
成する。
続けて、図５６〜図５７に示した垂直型ＬＥＤ素子の製造方法を説明するための工程断面
図である図７５〜図８２に基づき、これら変形例による垂直型ＬＥＤ素子の製造工程を説
明する。
図７５及び図７６に示すように、基板１０００の上にＰＮ接合構造の複数の半導体層を形
成する。ＳｉＯ２系の絶縁膜１７００を０．０５〜５．０ミクロンの厚さにＰＥＣＶＤ方
法により蒸着する。次いで、フォトレジスト膜を用いて網目状の微細パターンを形成し、
フォトレジスト膜をマスクとしてＢＯＥまたはＣＦ４ガスを用いてドライエッチング方法
によりＳｉＯ２をエッチングすることにより、ｐ型半導体層１３００を網目状に露出させ
る。
図である図７５〜図８２に基づき、これら変形例による垂直型ＬＥＤ素子の製造工程を説
明する。
図７５及び図７６に示すように、基板１０００の上にＰＮ接合構造の複数の半導体層を形
成する。ＳｉＯ２系の絶縁膜１７００を０．０５〜５．０ミクロンの厚さにＰＥＣＶＤ方
法により蒸着する。次いで、フォトレジスト膜を用いて網目状の微細パターンを形成し、
フォトレジスト膜をマスクとしてＢＯＥまたはＣＦ４ガスを用いてドライエッチング方法
によりＳｉＯ２をエッチングすることにより、ｐ型半導体層１３００を網目状に露出させ
る。
図７７に示すように、絶縁膜１７００がエッチングされて露出されたｐ型半導体層１３０
０の上にｐ型反射オーミック電極層（ｐ型電極）１２００を蒸着する。ｐ型電極１２００
が形成されたｐ型半導体層１３００の上に反射膜２０００を形成する。ｐ型オーミック電
極（ｐ型電極）１２００は、オーミック金属を蒸着し、熱処理を施して形成する。
０の上にｐ型反射オーミック電極層（ｐ型電極）１２００を蒸着する。ｐ型電極１２００
が形成されたｐ型半導体層１３００の上に反射膜２０００を形成する。ｐ型オーミック電
極（ｐ型電極）１２００は、オーミック金属を蒸着し、熱処理を施して形成する。
通常、ＮｉとＡｕを数十から数百ナノメートルの厚さに電子線蒸着装置により蒸着して使
用するが、本実施形態の垂直型ＬＥＤの場合には反射度が重要であるため、Ｎｉ／Ａｇ、
Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。次いで、３００〜６００℃
の温度条件下で数秒から数分をかけて急速熱処理方法を用いて熱処理を施すことにより電
極を形成する。その後、網目状のｐ型オーミック電極（ｐ型電極）１２００上にＡｇまた
はＡｌ系の反射膜２０００を蒸着する。
図７８〜図８２に示す工程は、図５９〜図７４に示した工程と同様であるため、その説明
は省略する。
用するが、本実施形態の垂直型ＬＥＤの場合には反射度が重要であるため、Ｎｉ／Ａｇ、
Ｐｔ／Ａｇ、Ｒｕ／Ａｇ、Ｉｒ／Ａｇなどの金属を使用する。次いで、３００〜６００℃
の温度条件下で数秒から数分をかけて急速熱処理方法を用いて熱処理を施すことにより電
極を形成する。その後、網目状のｐ型オーミック電極（ｐ型電極）１２００上にＡｇまた
はＡｌ系の反射膜２０００を蒸着する。
図７８〜図８２に示す工程は、図５９〜図７４に示した工程と同様であるため、その説明
は省略する。
次に、図５８に示した垂直型ＬＥＤ素子の製造方法を説明するための工程断面図である図
８３〜図９０に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を説明する。
図８３〜図８５に示す工程は、上述の図７５〜図７７に示す工程と同様である。
８３〜図９０に基づき、この変形例による垂直型ＬＥＤ素子の製造工程を説明する。
図８３〜図８５に示す工程は、上述の図７５〜図７７に示す工程と同様である。
図８６は、図７８に示したように、全体の構造の段差に沿って金属保護膜層１１００を形
成した後、金属保護膜層１１００の上部に金属支持層１９００を形成する工程を示してい
る。図のごとく、トレンチが形成された領域には金属支持層１９００を形成しないことに
より、後続する個々の素子間を分離する工程を容易に行うことができる。図８７〜図９０
は、図５９〜図８２に示した工程と同様であるため、その説明を省略する。
成した後、金属保護膜層１１００の上部に金属支持層１９００を形成する工程を示してい
る。図のごとく、トレンチが形成された領域には金属支持層１９００を形成しないことに
より、後続する個々の素子間を分離する工程を容易に行うことができる。図８７〜図９０
は、図５９〜図８２に示した工程と同様であるため、その説明を省略する。
上述の実施形態においては、金属保護膜層１１００は、素子の側面と下面が包み込まれる
ように形成されている。また、金属保護膜層１１００の下部に金属支持層１９００を形成
してチップの分離時に素子が歪んだり衝撃により損傷されたりするような現象を極力抑え
ることができる。
ように形成されている。また、金属保護膜層１１００の下部に金属支持層１９００を形成
してチップの分離時に素子が歪んだり衝撃により損傷されたりするような現象を極力抑え
ることができる。
また、上述の絶縁膜１７００として、ＳｉＯ２、Ｓｉ３Ｎ４、ＭｇＯ、Ａｌ２Ｏ３、Ｔｉ
Ｏ２、ＶＯ２、ＺｒＯ２、Ｃｅ２Ｏ３、ＨｆＯ２、ＮｂＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｖ
２Ｏ３及びＷＯ３のうち少なくともいずれか１種の酸化物薄膜を使用する。このとき、酸
化膜として１００ｎｍ〜１００μｍの厚さのものを使用する。また、ＧａＮ、ＡｌＧａＮ
、ＡｌＮ、ＳｉＣ、ダイヤモンドなどの広いバンドギャップを有する１種または２種以上
の薄膜状の半導体を交互に積層して１００ｎｍ〜１００μｍの厚さの絶縁膜を形成する。
Ｏ２、ＶＯ２、ＺｒＯ２、Ｃｅ２Ｏ３、ＨｆＯ２、ＮｂＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｖ
２Ｏ３及びＷＯ３のうち少なくともいずれか１種の酸化物薄膜を使用する。このとき、酸
化膜として１００ｎｍ〜１００μｍの厚さのものを使用する。また、ＧａＮ、ＡｌＧａＮ
、ＡｌＮ、ＳｉＣ、ダイヤモンドなどの広いバンドギャップを有する１種または２種以上
の薄膜状の半導体を交互に積層して１００ｎｍ〜１００μｍの厚さの絶縁膜を形成する。
また、金属保護膜層１１００及び金属支持層１９００は、Ａｕ、Ｎｉ、Ｗ、Ｍｏ、Ｃｕ、
Ａｌ、Ｔａ、Ａｇ、Ｐｔ及びＣｒのうち少なくともいずれか１種の金属から０．５〜２０
０ｍｍの厚さに形成する。さらに、金属保護膜層１１００及び金属支持層１９００は、Ｎ
ｂドープのＳｒＴｉＯ３、ＡｌドープのＺｎＯ、ＩＴＯ、ＩＺＯなどの伝導性セラミック
膜や、ＢドープのＳｉ、ＡｓドープのＳｉ、不純物ドープのダイヤモンドなどの不純物ド
ープの半導体を真空蒸着して形成することができる。
Ａｌ、Ｔａ、Ａｇ、Ｐｔ及びＣｒのうち少なくともいずれか１種の金属から０．５〜２０
０ｍｍの厚さに形成する。さらに、金属保護膜層１１００及び金属支持層１９００は、Ｎ
ｂドープのＳｒＴｉＯ３、ＡｌドープのＺｎＯ、ＩＴＯ、ＩＺＯなどの伝導性セラミック
膜や、ＢドープのＳｉ、ＡｓドープのＳｉ、不純物ドープのダイヤモンドなどの不純物ド
ープの半導体を真空蒸着して形成することができる。
また、ｐ型電極１２００は、Ｎｉ、Ｐｔ、Ｒｕ、Ｉｒ、Ｒｈ、Ｔａ、Ｍｏ、Ｔｉ、Ａｇ、
Ｗ、Ｃｕ、Ｃｒ、Ｐｄ、Ｖ、Ｃｏ、Ｎｂ、Ｚｒ及びＡｌのうち少なくともいずれか１種の
物質から５〜２０００ｎｍの厚さに形成する。もし、ｐ型電極１２００を２層に形成する
場合、１番目の層にはＮｉ、Ｐｔ、Ｒｕ、Ｉｒ、Ｒｈ、Ｔａ、Ｍｏ、Ｔｉ、Ａｇ、Ｗ、Ｃ
ｕ、Ｃｒ、Ｐｄ、Ｖ、Ｃｏ、Ｎｂ、Ｉｎ及びＺｒのうち少なくともいずれか１種の物質を
使用し、２番目の層にはＡｇ及び／またはＡｌを使用する。
このとき、１番目の層は５〜１０００ｎｍの厚さに形成し、２番目の層は１０〜１０００
ｎｍの厚さに形成する。
Ｗ、Ｃｕ、Ｃｒ、Ｐｄ、Ｖ、Ｃｏ、Ｎｂ、Ｚｒ及びＡｌのうち少なくともいずれか１種の
物質から５〜２０００ｎｍの厚さに形成する。もし、ｐ型電極１２００を２層に形成する
場合、１番目の層にはＮｉ、Ｐｔ、Ｒｕ、Ｉｒ、Ｒｈ、Ｔａ、Ｍｏ、Ｔｉ、Ａｇ、Ｗ、Ｃ
ｕ、Ｃｒ、Ｐｄ、Ｖ、Ｃｏ、Ｎｂ、Ｉｎ及びＺｒのうち少なくともいずれか１種の物質を
使用し、２番目の層にはＡｇ及び／またはＡｌを使用する。
このとき、１番目の層は５〜１０００ｎｍの厚さに形成し、２番目の層は１０〜１０００
ｎｍの厚さに形成する。
ｐ型電極１２００は２層以上の多層に形成してもよい。上述のｐ型電極１２００を形成す
るために、窒素雰囲気、酸素雰囲気または空気雰囲気下で３００〜６００℃の温度条件下
、３０秒〜３０分間熱処理を施す。また、ｐ型電極１２００の形成前に反射膜２０００を
ｐ型半導体層１３００上に形成した後、ｐ型電極１２００が形成される部分をエッチング
してｐ型電極１２００を形成する。
るために、窒素雰囲気、酸素雰囲気または空気雰囲気下で３００〜６００℃の温度条件下
、３０秒〜３０分間熱処理を施す。また、ｐ型電極１２００の形成前に反射膜２０００を
ｐ型半導体層１３００上に形成した後、ｐ型電極１２００が形成される部分をエッチング
してｐ型電極１２００を形成する。
また、反射膜２０００はＡｇ及び／またはＡｌから形成する。この代わりに、反射膜２０
００を、Ａｇと他の金属を１０％未満含む合金またはＡｌと他の金属を１０％未満含む合
金から形成してもよい。
さらに、反射防止膜１８００は、ＩＴＯ、ＺｎＯ、ＳｉＯ２、Ｓｉ３Ｎ４及びＩＺＯのう
ち少なくともいずれか１種から１０〜５０００ｎｍの厚さに形成する。
００を、Ａｇと他の金属を１０％未満含む合金またはＡｌと他の金属を１０％未満含む合
金から形成してもよい。
さらに、反射防止膜１８００は、ＩＴＯ、ＺｎＯ、ＳｉＯ２、Ｓｉ３Ｎ４及びＩＺＯのう
ち少なくともいずれか１種から１０〜５０００ｎｍの厚さに形成する。
１００ 金属支持層
１０１ 第１の金属支持層
１０２ 第２の金属支持層
１０３、２０００ 反射膜
１１０ （ｐ型）反射膜電極（ｐ型反射膜オーミック電極）
１２０、１３００ ｐ型半導体層
１３０、１４００ ＩｎＧａＮ活性層（活性層）
１４０、１５００ ｎ型半導体層
１５０、１６００ ｎ型オーミック電極（ｎ型電極）
１６０ 反射防止膜（層）
１６２ 保護膜
２００、１０００ （サファイア）基板
１１００ 金属保護膜層
１２００ ｐ型電極
１２１０ コンタクト金属層
１２２０ 反射金属層
１２３０ 拡散防止層
１２４０、１２５０ 貼り合わせ金属層
１７００ 絶縁膜
１８００ 反射防止膜
１９００ 金属支持層
１０１ 第１の金属支持層
１０２ 第２の金属支持層
１０３、２０００ 反射膜
１１０ （ｐ型）反射膜電極（ｐ型反射膜オーミック電極）
１２０、１３００ ｐ型半導体層
１３０、１４００ ＩｎＧａＮ活性層（活性層）
１４０、１５００ ｎ型半導体層
１５０、１６００ ｎ型オーミック電極（ｎ型電極）
１６０ 反射防止膜（層）
１６２ 保護膜
２００、１０００ （サファイア）基板
１１００ 金属保護膜層
１２００ ｐ型電極
１２１０ コンタクト金属層
１２２０ 反射金属層
１２３０ 拡散防止層
１２４０、１２５０ 貼り合わせ金属層
１７００ 絶縁膜
１８００ 反射防止膜
１９００ 金属支持層
Claims (7)
- ｐ型半導体層と、
前記ｐ型半導体層の上に形成された活性層およびｎ型半導体層と、
前記ｎ型半導体層の上に形成されたｎ型電極と、
少なくとも、前記ｎ型半導体層の側面に、形成された絶縁膜と、
前記ｐ型半導体層および前記ｎ型半導体層を保護する金属保護膜層と、
を備える発光素子。 - 前記金属保護膜層は、前記ｐ型半導体層および前記ｎ型半導体層の側面と前記ｐ型半導体層の底面に形成されている請求項１に記載の発光素子。
- さらに、前記ｐ型半導体層の底面の一部に形成された絶縁層を備える請求項１に記載の発光素子。
- 前記絶縁層は、前記活性層の側面に延びている請求項３に記載の発光素子。
- さらに、前記ｎ型半導体層の上に形成された反射防止膜層を備える請求項１に記載の発光素子。
- さらに、前記ｐ型半導体層の下に形成されたｐ型電極を備える請求項１に記載の発光素子。
- 前記ｐ型電極は、コンタクト金属層、反射金属層、拡散防止層および貼り合わせ金属層を含む請求項６に記載の発光素子。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2004-0084917 | 2004-10-22 | ||
| KR20040084917A KR101203137B1 (ko) | 2004-10-22 | 2004-10-22 | ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법 |
| KR10-2004-0098467 | 2004-11-29 | ||
| KR20040098467 | 2004-11-29 | ||
| KR10-2005-0055348 | 2005-06-25 | ||
| KR1020050055348A KR100670928B1 (ko) | 2004-11-29 | 2005-06-25 | ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012035499A Division JP2012124523A (ja) | 2004-10-22 | 2012-02-21 | ＧａＮ系化合物半導体発光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014179654A true JP2014179654A (ja) | 2014-09-25 |
Family
ID=36203194
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007537803A Active JP4999696B2 (ja) | 2004-10-22 | 2005-10-21 | ＧａＮ系化合物半導体発光素子及びその製造方法 |
| JP2012035499A Pending JP2012124523A (ja) | 2004-10-22 | 2012-02-21 | ＧａＮ系化合物半導体発光素子及びその製造方法 |
| JP2014117745A Pending JP2014179654A (ja) | 2004-10-22 | 2014-06-06 | ＧａＮ系化合物半導体発光素子及びその製造方法 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007537803A Active JP4999696B2 (ja) | 2004-10-22 | 2005-10-21 | ＧａＮ系化合物半導体発光素子及びその製造方法 |
| JP2012035499A Pending JP2012124523A (ja) | 2004-10-22 | 2012-02-21 | ＧａＮ系化合物半導体発光素子及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (6) | US7964884B2 (ja) |
| EP (2) | EP1810351B1 (ja) |
| JP (3) | JP4999696B2 (ja) |
| CN (1) | CN100561758C (ja) |
| WO (1) | WO2006043796A1 (ja) |
Families Citing this family (97)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI352437B (en) | 2007-08-27 | 2011-11-11 | Epistar Corp | Optoelectronic semiconductor device |
| JP2007158132A (ja) * | 2005-12-06 | 2007-06-21 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 |
| US20070019699A1 (en) * | 2005-07-22 | 2007-01-25 | Robbins Virginia M | Light emitting device and method of manufacture |
| DE102005053274A1 (de) * | 2005-09-30 | 2007-04-12 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement |
| EP2041802B1 (en) | 2006-06-23 | 2013-11-13 | LG Electronics Inc. | Light emitting diode having vertical topology and method of making the same |
| US7439548B2 (en) * | 2006-08-11 | 2008-10-21 | Bridgelux, Inc | Surface mountable chip |
| US20080087875A1 (en) * | 2006-10-11 | 2008-04-17 | Feng-Hsu Fan | Protection for the epitaxial structure of metal devices |
| JP4835409B2 (ja) * | 2006-11-30 | 2011-12-14 | 豊田合成株式会社 | Ｉｉｉ−ｖ族半導体素子、およびその製造方法 |
| US9178121B2 (en) * | 2006-12-15 | 2015-11-03 | Cree, Inc. | Reflective mounting substrates for light emitting diodes |
| JP5103979B2 (ja) * | 2007-03-27 | 2012-12-19 | 豊田合成株式会社 | ＩＩＩ族窒化物系化合物半導体に対する電極形成方法及びｐ型ＩＩＩ族窒化物系化合物半導体の製造方法 |
| JP4985067B2 (ja) * | 2007-04-11 | 2012-07-25 | 日立電線株式会社 | 半導体発光素子 |
| US8410510B2 (en) * | 2007-07-03 | 2013-04-02 | Nichia Corporation | Semiconductor light emitting device and method for fabricating the same |
| KR101289230B1 (ko) * | 2007-07-23 | 2013-07-29 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| JP2009135466A (ja) * | 2007-10-29 | 2009-06-18 | Mitsubishi Chemicals Corp | 半導体発光素子およびその製造方法 |
| JP4952534B2 (ja) * | 2007-11-20 | 2012-06-13 | 三菱電機株式会社 | 窒化物半導体発光素子の製造方法 |
| KR100888440B1 (ko) * | 2007-11-23 | 2009-03-11 | 삼성전기주식회사 | 수직구조 발광다이오드 소자의 제조방법 |
| JP5258275B2 (ja) * | 2007-12-07 | 2013-08-07 | 三菱電機株式会社 | 窒化物半導体装置およびその製造方法 |
| CN101897038B (zh) * | 2007-12-10 | 2012-08-29 | 3M创新有限公司 | 波长转换发光二极管及其制造方法 |
| KR100975659B1 (ko) | 2007-12-18 | 2010-08-17 | 포항공과대학교 산학협력단 | 발광 소자 및 그 제조 방법 |
| US8218509B2 (en) * | 2008-01-15 | 2012-07-10 | Apple Inc. | Dynamic allocation of communication resources in a wireless system |
| KR20110006652A (ko) * | 2008-03-25 | 2011-01-20 | 라티스 파워(지앙시) 코포레이션 | 양면 패시베이션을 갖는 반도체 발광 소자 |
| JP2009253062A (ja) * | 2008-04-08 | 2009-10-29 | Sanyo Electric Co Ltd | 半導体素子の製造方法および半導体素子 |
| KR101007099B1 (ko) * | 2008-04-21 | 2011-01-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR20090119596A (ko) | 2008-05-16 | 2009-11-19 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| DE102008024327A1 (de) | 2008-05-20 | 2009-11-26 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht |
| DE102009025015A1 (de) * | 2008-07-08 | 2010-02-18 | Seoul Opto Device Co. Ltd., Ansan | Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung |
| KR101534848B1 (ko) * | 2008-07-21 | 2015-07-27 | 엘지이노텍 주식회사 | 발광 다이오드 및 그 제조방법. 그리고 발광 소자 및 그발광 소자 제조방법 |
| CN102067345A (zh) * | 2008-08-19 | 2011-05-18 | 晶能光电（江西）有限公司 | 用于制备具有双面钝化的半导体发光器件的方法 |
| KR101007117B1 (ko) * | 2008-10-16 | 2011-01-11 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100999688B1 (ko) * | 2008-10-27 | 2010-12-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101103882B1 (ko) * | 2008-11-17 | 2012-01-12 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100992772B1 (ko) * | 2008-11-20 | 2010-11-05 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| WO2010085754A1 (en) * | 2009-01-23 | 2010-07-29 | Lumenz Inc. | Semiconductor devices having dopant diffusion barriers |
| KR100992749B1 (ko) * | 2009-02-16 | 2010-11-05 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100992657B1 (ko) * | 2009-02-16 | 2010-11-05 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100999695B1 (ko) * | 2009-02-16 | 2010-12-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| CN102341926A (zh) * | 2009-03-05 | 2012-02-01 | 株式会社小糸制作所 | 发光模块、发光模块的制造方法及灯具单元 |
| KR100969126B1 (ko) * | 2009-03-10 | 2010-07-09 | 엘지이노텍 주식회사 | 발광 소자 |
| KR100974784B1 (ko) * | 2009-03-10 | 2010-08-06 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| KR100999756B1 (ko) * | 2009-03-13 | 2010-12-08 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| US8211722B2 (en) * | 2009-07-20 | 2012-07-03 | Lu Lien-Shine | Flip-chip GaN LED fabrication method |
| KR100986570B1 (ko) * | 2009-08-31 | 2010-10-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101072034B1 (ko) * | 2009-10-15 | 2011-10-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101081193B1 (ko) * | 2009-10-15 | 2011-11-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101014013B1 (ko) | 2009-10-15 | 2011-02-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101163838B1 (ko) * | 2009-10-19 | 2012-07-09 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101039896B1 (ko) * | 2009-12-03 | 2011-06-09 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| US8399948B2 (en) * | 2009-12-04 | 2013-03-19 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package and lighting system |
| KR101114782B1 (ko) | 2009-12-10 | 2012-02-27 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 |
| US8283676B2 (en) * | 2010-01-21 | 2012-10-09 | Siphoton Inc. | Manufacturing process for solid state lighting device on a conductive substrate |
| KR100999800B1 (ko) * | 2010-02-04 | 2010-12-08 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| KR101007137B1 (ko) * | 2010-03-08 | 2011-01-10 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| JP5202559B2 (ja) | 2010-03-09 | 2013-06-05 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
| JP4997304B2 (ja) * | 2010-03-11 | 2012-08-08 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| KR101125334B1 (ko) * | 2010-04-09 | 2012-03-27 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| KR101014071B1 (ko) * | 2010-04-15 | 2011-02-10 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템 |
| JP5725927B2 (ja) * | 2010-05-18 | 2015-05-27 | ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． | 高効率発光ダイオード及びその製造方法 |
| TW201145614A (en) * | 2010-06-03 | 2011-12-16 | Toshiba Kk | Method for manufacturing light-emitting device and light-emitting device manufactured by the same |
| US8471282B2 (en) * | 2010-06-07 | 2013-06-25 | Koninklijke Philips Electronics N.V. | Passivation for a semiconductor light emitting device |
| CN103222073B (zh) * | 2010-08-03 | 2017-03-29 | 财团法人工业技术研究院 | 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法 |
| CN102447015B (zh) * | 2010-10-01 | 2015-11-25 | 陈祖辉 | 一种垂直结构发光二极管 |
| KR101189081B1 (ko) * | 2010-12-16 | 2012-10-10 | 엘지이노텍 주식회사 | 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법 |
| JP5404596B2 (ja) * | 2010-12-27 | 2014-02-05 | 株式会社東芝 | 発光素子およびその製造方法 |
| US9136432B2 (en) | 2010-12-28 | 2015-09-15 | Seoul Viosys Co., Ltd. | High efficiency light emitting diode |
| DE102011013821A1 (de) | 2011-03-14 | 2012-09-20 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips |
| KR101785646B1 (ko) * | 2011-06-01 | 2017-10-16 | 엘지이노텍 주식회사 | 발광소자 |
| US8436386B2 (en) * | 2011-06-03 | 2013-05-07 | Micron Technology, Inc. | Solid state lighting devices having side reflectivity and associated methods of manufacture |
| US8952395B2 (en) * | 2011-07-26 | 2015-02-10 | Micron Technology, Inc. | Wafer-level solid state transducer packaging transducers including separators and associated systems and methods |
| US8497146B2 (en) | 2011-08-25 | 2013-07-30 | Micron Technology, Inc. | Vertical solid-state transducers having backside terminals and associated systems and methods |
| TWI466327B (zh) * | 2011-12-29 | 2014-12-21 | Ind Tech Res Inst | 晶圓級發光二極體結構之製造方法 |
| KR20130078280A (ko) * | 2011-12-30 | 2013-07-10 | 삼성전자주식회사 | 질화물계 반도체 소자 및 그 제조 방법 |
| US9076923B2 (en) * | 2012-02-13 | 2015-07-07 | Epistar Corporation | Light-emitting device manufacturing method |
| US8952413B2 (en) * | 2012-03-08 | 2015-02-10 | Micron Technology, Inc. | Etched trenches in bond materials for die singulation, and associated systems and methods |
| JP6245791B2 (ja) * | 2012-03-27 | 2017-12-13 | 日亜化学工業株式会社 | 縦型窒化物半導体素子およびその製造方法 |
| CN103367560B (zh) * | 2012-03-30 | 2016-08-10 | 清华大学 | 发光二极管的制备方法 |
| JP5512735B2 (ja) * | 2012-04-23 | 2014-06-04 | シャープ株式会社 | 窒化物半導体発光素子およびその製造方法 |
| US9306124B2 (en) | 2012-05-17 | 2016-04-05 | Epistar Corporation | Light emitting device with reflective electrode |
| CN103682004B (zh) * | 2012-09-07 | 2017-06-06 | 晶能光电（江西）有限公司 | 一种改善出光率的发光二极管倒装芯片及其制备方法 |
| DE102013100818B4 (de) * | 2013-01-28 | 2023-07-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| CN105378950A (zh) | 2013-04-11 | 2016-03-02 | 皇家飞利浦有限公司 | 顶发射式半导体发光器件 |
| TW201511327A (zh) | 2013-09-06 | 2015-03-16 | Ind Tech Res Inst | 發光二極體 |
| US10121822B2 (en) | 2013-12-02 | 2018-11-06 | Nanyang Technological University | Light-emitting device and method of forming the same |
| DE102014116141B4 (de) * | 2014-11-05 | 2022-07-28 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement |
| WO2016120400A1 (en) * | 2015-01-30 | 2016-08-04 | Osram Opto Semiconductors Gmbh | Method for producing a semiconductor component and semiconductor component |
| DE102015111721A1 (de) * | 2015-07-20 | 2017-01-26 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip |
| KR102412409B1 (ko) * | 2015-10-26 | 2022-06-23 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| KR102423443B1 (ko) * | 2016-01-15 | 2022-07-21 | 삼성디스플레이 주식회사 | 액정표시장치 및 액정표시장치의 제조 방법 |
| DE102016103353A1 (de) * | 2016-02-25 | 2017-08-31 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement |
| JP6504221B2 (ja) * | 2016-09-29 | 2019-04-24 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| JP6824501B2 (ja) * | 2017-02-08 | 2021-02-03 | ウシオ電機株式会社 | 半導体発光素子 |
| DE102017123154A1 (de) * | 2017-10-05 | 2019-04-11 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement |
| DE102018115594A1 (de) | 2018-06-28 | 2020-01-02 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht |
| KR20210008206A (ko) * | 2019-07-10 | 2021-01-21 | 삼성디스플레이 주식회사 | 발광 소자, 이의 제조 방법 및 표시 장치 |
| KR20220069185A (ko) | 2020-11-19 | 2022-05-27 | 삼성디스플레이 주식회사 | 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치 |
| CN113764456B (zh) * | 2021-09-09 | 2024-04-16 | 杭州士兰明芯科技有限公司 | Led芯片光源及其制备方法 |
| CN114388675B (zh) * | 2021-12-21 | 2024-04-16 | 南昌大学 | 一种GaN基微型LED芯片及其制备方法 |
| CN115939271B (zh) * | 2022-11-24 | 2023-12-15 | 深圳市思坦科技有限公司 | 微型led器件制备方法、微型led器件以及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003534668A (ja) * | 2000-05-26 | 2003-11-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 放射線を放出するＧａＮを基礎とするエピタキシー連続層を有するルミネセンスダイオードチップおよびその製造方法 |
| WO2004010509A2 (en) * | 2002-07-22 | 2004-01-29 | Cree, Inc. | Light emitting diode including barrier layers and manufacturing methods therefor |
| JP2004095959A (ja) * | 2002-09-02 | 2004-03-25 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| JP2004281863A (ja) * | 2003-03-18 | 2004-10-07 | Nichia Chem Ind Ltd | 窒化物半導体素子及びその製造方法 |
| US20040206962A1 (en) * | 2003-04-15 | 2004-10-21 | Erchak Alexei A. | Light emitting devices |
| JP2005259768A (ja) * | 2004-03-09 | 2005-09-22 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2221570B (en) * | 1988-08-04 | 1992-02-12 | Stc Plc | Bonding a semiconductor to a substrate |
| JPH04243170A (ja) * | 1991-01-17 | 1992-08-31 | Eastman Kodak Japan Kk | 発光ダイオード |
| JPH06350132A (ja) * | 1993-06-08 | 1994-12-22 | Victor Co Of Japan Ltd | 半導体発光素子アレイ |
| JP2924580B2 (ja) * | 1993-07-19 | 1999-07-26 | 日立電線株式会社 | 樹脂モールド型化合物半導体光素子及び樹脂モールド型発光ダイオード |
| JP3304541B2 (ja) * | 1993-09-08 | 2002-07-22 | 住友電気工業株式会社 | オーミック電極の形成方法 |
| US5585648A (en) * | 1995-02-03 | 1996-12-17 | Tischler; Michael A. | High brightness electroluminescent device, emitting in the green to ultraviolet spectrum, and method of making the same |
| US5739554A (en) * | 1995-05-08 | 1998-04-14 | Cree Research, Inc. | Double heterojunction light emitting diode with gallium nitride active layer |
| JP3531475B2 (ja) | 1998-05-22 | 2004-05-31 | 日亜化学工業株式会社 | フリップチップ型光半導体素子 |
| US6504180B1 (en) * | 1998-07-28 | 2003-01-07 | Imec Vzw And Vrije Universiteit | Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom |
| JP3316479B2 (ja) * | 1998-07-29 | 2002-08-19 | 三洋電機株式会社 | 半導体素子、半導体発光素子および半導体素子の製造方法 |
| JP3469484B2 (ja) * | 1998-12-24 | 2003-11-25 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
| JP2002190619A (ja) * | 2000-12-22 | 2002-07-05 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US20020117672A1 (en) * | 2001-02-23 | 2002-08-29 | Ming-Sung Chu | High-brightness blue-light emitting crystalline structure |
| TW543128B (en) | 2001-07-12 | 2003-07-21 | Highlink Technology Corp | Surface mounted and flip chip type LED package |
| US6740906B2 (en) * | 2001-07-23 | 2004-05-25 | Cree, Inc. | Light emitting diodes including modifications for submount bonding |
| JP2003168823A (ja) * | 2001-09-18 | 2003-06-13 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
| EP1471583B1 (en) * | 2002-01-28 | 2009-10-07 | Nichia Corporation | Nitride semiconductor device having support substrate and its manufacturing method |
| US8294172B2 (en) * | 2002-04-09 | 2012-10-23 | Lg Electronics Inc. | Method of fabricating vertical devices using a metal support film |
| US20030189215A1 (en) * | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
| TW563263B (en) | 2002-09-27 | 2003-11-21 | United Epitaxy Co Ltd | Surface mounting method for high power light emitting diode |
| DE10245930A1 (de) * | 2002-09-30 | 2004-04-08 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Bauelement-Modul |
| JP4311000B2 (ja) | 2002-11-28 | 2009-08-12 | 日亜化学工業株式会社 | 窒化物半導体発光素子とその製造方法 |
| TW578319B (en) * | 2003-01-23 | 2004-03-01 | Epitech Corp Ltd | Light emitting diode having anti-reflection layer and method of making the same |
| JP4547933B2 (ja) * | 2003-02-19 | 2010-09-22 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| TWI230473B (en) * | 2003-03-10 | 2005-04-01 | Sanken Electric Co Ltd | Semiconductor light emitting device and manufacturing method thereof |
| US7141828B2 (en) * | 2003-03-19 | 2006-11-28 | Gelcore, Llc | Flip-chip light emitting diode with a thermally stable multiple layer reflective p-type contact |
| US7521854B2 (en) | 2003-04-15 | 2009-04-21 | Luminus Devices, Inc. | Patterned light emitting devices and extraction efficiencies related to the same |
| US7244628B2 (en) | 2003-05-22 | 2007-07-17 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor devices |
| JP4661038B2 (ja) * | 2003-09-11 | 2011-03-30 | セイコーエプソン株式会社 | 光源装置、光源装置の製造方法、投射型表示装置 |
-
2005
- 2005-10-21 EP EP05808626.5A patent/EP1810351B1/en active Active
- 2005-10-21 CN CNB2005800411101A patent/CN100561758C/zh active Active
- 2005-10-21 EP EP11181312.7A patent/EP2426743B1/en active Active
- 2005-10-21 JP JP2007537803A patent/JP4999696B2/ja active Active
- 2005-10-21 WO PCT/KR2005/003527 patent/WO2006043796A1/en active Application Filing
- 2005-10-21 US US11/577,710 patent/US7964884B2/en active Active
-
2010
- 2010-01-28 US US12/695,596 patent/US8008101B2/en active Active
- 2010-04-28 US US12/769,614 patent/US7999279B2/en active Active
-
2011
- 2011-03-28 US US13/073,783 patent/US8039861B2/en active Active
- 2011-07-28 US US13/192,848 patent/US8143640B2/en active Active
-
2012
- 2012-02-17 US US13/399,474 patent/US8274094B2/en active Active
- 2012-02-21 JP JP2012035499A patent/JP2012124523A/ja active Pending
-
2014
- 2014-06-06 JP JP2014117745A patent/JP2014179654A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003534668A (ja) * | 2000-05-26 | 2003-11-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 放射線を放出するＧａＮを基礎とするエピタキシー連続層を有するルミネセンスダイオードチップおよびその製造方法 |
| WO2004010509A2 (en) * | 2002-07-22 | 2004-01-29 | Cree, Inc. | Light emitting diode including barrier layers and manufacturing methods therefor |
| JP2004095959A (ja) * | 2002-09-02 | 2004-03-25 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
| JP2004281863A (ja) * | 2003-03-18 | 2004-10-07 | Nichia Chem Ind Ltd | 窒化物半導体素子及びその製造方法 |
| US20040206962A1 (en) * | 2003-04-15 | 2004-10-21 | Erchak Alexei A. | Light emitting devices |
| JP2005259768A (ja) * | 2004-03-09 | 2005-09-22 | Sanyo Electric Co Ltd | 発光素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8039861B2 (en) | 2011-10-18 |
| US7964884B2 (en) | 2011-06-21 |
| US20080006836A1 (en) | 2008-01-10 |
| WO2006043796A1 (en) | 2006-04-27 |
| US8143640B2 (en) | 2012-03-27 |
| EP2426743B1 (en) | 2019-02-20 |
| US8274094B2 (en) | 2012-09-25 |
| EP2426743A3 (en) | 2013-02-06 |
| US8008101B2 (en) | 2011-08-30 |
| JP2012124523A (ja) | 2012-06-28 |
| CN101084583A (zh) | 2007-12-05 |
| JP2008518436A (ja) | 2008-05-29 |
| US20120146081A1 (en) | 2012-06-14 |
| US20100124797A1 (en) | 2010-05-20 |
| CN100561758C (zh) | 2009-11-18 |
| US7999279B2 (en) | 2011-08-16 |
| EP2426743A2 (en) | 2012-03-07 |
| US20110278628A1 (en) | 2011-11-17 |
| US20110169039A1 (en) | 2011-07-14 |
| EP1810351B1 (en) | 2013-08-07 |
| EP1810351A4 (en) | 2009-08-12 |
| EP1810351A1 (en) | 2007-07-25 |
| JP4999696B2 (ja) | 2012-08-15 |
| US20100213494A1 (en) | 2010-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4999696B2 (ja) | ＧａＮ系化合物半導体発光素子及びその製造方法 | |
| KR100670928B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법 | |
| US8629474B2 (en) | Light emitting device and method of manufacturing the same | |
| KR100778820B1 (ko) | 금속 전극 형성 방법 및 반도체 발광 소자의 제조 방법 및질화물계 화합물 반도체 발광 소자 | |
| WO2009078574A1 (en) | Light emitting device and method of manufacturing the same | |
| KR101203137B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법 | |
| KR101008268B1 (ko) | 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법 | |
| KR101239852B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| KR101018280B1 (ko) | 수직구조 발광다이오드 및 그 제조방법 | |
| JP5818031B2 (ja) | Ｌｅｄ素子 | |
| JP2011155084A (ja) | 紫外半導体発光素子 | |
| KR101115571B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| KR101205831B1 (ko) | 반도체 발광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150603 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160301 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160823 |