DE102016103353A1 - Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement - Google Patents

Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement Download PDF

Info

Publication number
DE102016103353A1
DE102016103353A1 DE102016103353.7A DE102016103353A DE102016103353A1 DE 102016103353 A1 DE102016103353 A1 DE 102016103353A1 DE 102016103353 A DE102016103353 A DE 102016103353A DE 102016103353 A1 DE102016103353 A1 DE 102016103353A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
layer sequence
growth substrate
semiconductor
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016103353.7A
Other languages
English (en)
Inventor
Dominik Scholz
Alexander F. Pfeuffer
Isabel Otto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102016103353.7A priority Critical patent/DE102016103353A1/de
Priority to US15/775,817 priority patent/US10622508B2/en
Priority to PCT/EP2017/054371 priority patent/WO2017144683A1/de
Publication of DE102016103353A1 publication Critical patent/DE102016103353A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelements (100) mit den Schritten: A) Bereitstellen eines Wachstumssubstrats (1), B) Aufbringen einer Halbleiterschichtenfolge (2), C) Strukturieren der Halbleiterschichtenfolge (2), D) Aufbringen einer Opferschicht (3), E) Abscheiden einer Metallschicht (4), F) optional Planarisieren mit einem dielektrischen Material (5), G) Ausbilden eines zweiten Anschlusskontaktes (8) durch den aktiven Bereich (25), H) Aufbringen eines permanenten Trägers (6), und I) Ablösen des Wachstumssubstrats (1) und Freilegen der Metallschicht (4).

Description

  • Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben. Ferner wird ein optoelektronisches Bauelement angegeben.
  • Bei optoelektronischen Bauelementen wie beispielsweise oberflächenemittierenden Leuchtdioden (LEDs) werden in der Regel auf der Emissionsseite der LED-Chips nach Ablösen eines Wachstumssubstrates Lithografieschritte angewendet. Dadurch werden sogenannte Run Out-Probleme erzeugt, also eine Änderung lateraler Größen durch die Änderung von Verspannungsverhältnissen innerhalb von Schichtstrukturen eines Wafers. Auf diese Weise werden Ausbeuteverluste erzeugt.
  • Eine Aufgabe der Erfindung ist es, ein verbessertes optoelektronisches Bauelement bereitzustellen. Insbesondere soll durch die erfindungsgemäßen optoelektronischen Bauelemente vermieden werden, Lithografieschritte auf Wafern mit Run Out anwenden zu müssen. Ferner ist Aufgabe der Erfindung, ein Verfahren zur Herstellung eines optoelektronischen Bauelements bereitzustellen, das ein optoelektronisches Bauelement mit verbesserten Eigenschaften herstellt.
  • Diese Aufgabe wird durch ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß dem unabhängigen Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche. Ferner werden diese Aufgaben durch ein optoelektronisches Bauelement gemäß dem unabhängigen Anspruch 13 gelöst.
  • In zumindest einer Ausführungsform weist das Verfahren zur Herstellung eines optoelektronischen Bauelements die Schritte auf:
    • A) Bereitstellen eines Wachstumssubstrats,
    • B) Aufbringen einer Halbleiterschichtenfolge, die eine Oberseite und Unterseite, mindestens einen n-dotierten Halbleiterbereich, mindestens einen p-dotierten Halbleiterbereich und eine zwischen diesen Halbleiterbereichen angeordnete aktive Schicht zur Strahlungserzeugung aufweist, wobei die Oberseite dem Wachstumssubstrat abgewandt und die Unterseite dem Wachstumssubstrat zugewandt ist,
    • C) Strukturieren der Halbleiterschichtenfolge von der Oberseite bis höchstens zur Unterseite der Halbleiterschichtenfolge, insbesondere vollständiges Strukturieren der Halbleiterschichtenfolge von der Oberseite bis zur Unterseite der Halbleiterschichtenfolge oder vollständiges Strukturieren des p-dotierten Halbleiterbereichs und der aktiven Schicht sowie teilweises Strukturieren des n-dotierten Halbleiterbereichs zur Erzeugung von Seitenflächen der Halbleiterschichtenfolge,
    • D) Aufbringen einer Opferschicht auf die Seitenflächen der Halbleiterschichtenfolge und auf die im Schritt C) freigelegten Oberflächen des Wachstumssubstrats, die zum Entfernen des Wachstumssubstrats durch Laserabhebeverfahren eingerichtet ist,
    • E) Abscheiden einer Metallschicht zur Ausbildung eines ersten Anschlusskontaktes auf die dem Wachstumssubstrat abgewandte Seite der Halbleiterschichtenfolge, auf die Seitenflächen der Halbleiterschichtenfolge und auf die Opferschicht,
    • F) optional Planarisieren durch Auffüllen von Bereichen lateral zur Halbleiterschichtenfolge mit einem dielektrischen Material bis mindestens zur Oberseite der Halbleiterschichtenfolge,
    • G) Ausbilden mindestens oder genau eines zweiten Anschlusskontaktes durch den aktiven Bereich,
    • H) Aufbringen eines permanenten Trägers auf die dem Wachstumssubstrat abgewandte Seite der Halbleiterschichtenfolge, und
    • I) Ablösen des Wachstumssubstrats und Freilegen der Metallschicht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist dieses einen Schritt A) auf, Bereitstellen eines Wachstumssubstrats. Bei dem Wachstumssubstrat kann es sich beispielsweise um einen Wafer handeln. Der Wafer kann ein Material aufweisen, das ausgewählt ist aus einer Gruppe, die Silizium, Siliziumcarbid, Galliumnitrid, Germanium, Saphir, Metall, Kunststoff oder Glas und Kombinationen daraus umfasst. Insbesondere ist das Wachstumssubstrat ein Saphirsubstrat. Beispielsweise ist das Saphirsubstrat ein vorstrukturiertes Saphirsubstrat (PSS-Saphirsubstrat).
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist dieses einen Schritt B) auf, Aufbringen einer Halbleiterschichtenfolge. Die Halbleiterschichtenfolge weist eine Oberseite auf, die dem Wachstumssubstrat abgewandt ist. Die Halbleiterschichtenfolge weist eine Unterseite auf, die dem Wachstumssubstrat zugewandt ist. Mit anderen Worten bildet die Unterseite im fertigen Bauelement insbesondere die Strahlungsaustrittsfläche, also die Fläche, die der Wachstumsrichtung der Halbleiterschichtenfolge senkrecht angeordnet ist.
  • Die Halbleiterschichtenfolge weist mindestens einen n-dotierten Halbleiterbereich, mindestens einen p-dotierten Halbleiterbereich und eine zwischen diesen Halbleiterbereichen angeordnete aktive Schicht zur Strahlungserzeugung auf. Bei dem n-dotierten und p-dotierten Halbleiterbereich handelt es sich insbesondere jeweils um eine n-dotierte beziehungsweise p-dotierte Halbleiterschicht. Die Halbleiterschichten basieren bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Das Halbleitermaterial kann bevorzugt auf ein Nitridverbindungshalbleitermaterial basieren. "Auf ein Nitridverbindungshalbleitermaterial basierend" bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid-Verbindungshalbleitermaterial, vorzugsweise InxAlyGa1-x-yN, umfasst, wobei 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des InxAlyGa1-x-yN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, Al, Ga, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Das optoelektronische Bauelement beinhaltet eine aktive Schicht mit mindestens einem pn-Übergang und/oder mit einer oder mit mehreren Quantentopfstrukturen. Im Betrieb des optoelektronischen Bauelements wird in der aktiven Schicht eine elektromagnetische Strahlung erzeugt. Eine Wellenlänge oder ein Wellenlängenmaximum der Strahlung liegt bevorzugt im ultravioletten und/oder sichtbaren Bereich, insbesondere bei Wellenlängen zwischen einschließlich 200 nm und 680 nm, zum Beispiel zwischen einschließlich 350 nm und 480 nm, besonders bevorzugt zwischen einschließlich 420 nm und 460nm.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei dem optoelektronischen Bauelement um eine Leuchtdiode, kurz LED. Das Bauelement ist dann bevorzugt dazu eingerichtet, blaues Licht oder weißes Licht zu emittieren.
  • Gemäß zumindest einer Ausführungsform weist die Halbleiterschichtenfolge eine aktive Schicht auf. Die aktive Schicht ist zwischen den Halbleiterbereichen angeordnet. Insbesondere ist die aktive Schicht sowohl zum n-dotierten als auch zum p-dotierten Halbleiterbereich in direktem Kontakt angeordnet. Direkt meint hier, direkter mechanischer und/oder elektrischer Kontakt. Der aktive Bereich der Halbleiterschichtenfolge ist insbesondere zur Strahlungserzeugung, also zur Emission oder Absorption von Strahlung, eingerichtet. Bevorzugt ist der aktive Bereich überall entlang der gesamten lateralen Ausdehnung zur Emission oder Absorption von Strahlung eingerichtet und bildet dort eine Leuchtfläche oder Detektionsfläche. Beispielsweise ist die aktive Schicht innerhalb des aktiven Bereichs zusammenhängend ausgebildet. Es kann der aktive Bereich auch eine pixelierte oder segmentierte Leuchtfläche bilden.
  • Gemäß zumindest einer Ausführungsform kann dem p-dotierten Halbleiterbereich eine Stromaufweitungsstruktur nachgeordnet sein. Die Stromaufweitungsstruktur ist insbesondere eine transparente elektrisch leitfähige Schicht. Auf diese Weise wird eine gute Stromaufweitung in der Halbleiterschichtenfolge erzielt. Die Stromaufweitungsschicht kann vorzugsweise ein transparentes leitfähiges Oxid (TCO = Transparent Conductive Oxide), wie zum Beispiel ITO aufweisen.
  • Transparente, elektrisch leitende Oxide (TCO) sind transparente, elektrisch leitende Materialien, in der Regel Metalloxide, wie beispielsweise Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid, Indiumzinnoxid (ITO) oder Aluminiumzinkoxid (AZO). Neben binären Metallsauerstoffverbindungen wie beispielsweise ZnO, SnO2 oder In2O3 gehören auch ternäre Metallsauerstoffverbindungen wie beispielsweise Zn2SnO4, CdSnO3, ZnSnO3, MgIn2O4, GaInO3, Zn2In2O5 oder In4Sn3O12 oder Mischungen unterschiedlicher transparenter, leitender Oxide zu der Gruppe der TCOs. Weiterhin entsprechen die TCOs nicht zwingend einer stöchiometrischen Zusammensetzung und können auch p- oder n-dotiert sein.
  • Gemäß zumindest einer Ausführungsform kann der Stromaufweitungsstruktur eine Passivierungsschicht nachgeordnet sein. Die Passivierungsschicht kann ganzflächig auf der Stromaufweitungsstruktur angeordnet sein.
  • Insbesondere kann die Passivierungsschicht einen dielektrischen Spiegel bilden. Insbesondere weist die Passivierungsschicht ein dielektrisches Material, beispielsweise Siliziumdioxid oder Siliziumnitrid, auf.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt C) auf, Strukturieren der Halbleiterschichtenfolge von der Oberseite bis zur Unterseite der Halbleiterschichtenfolge zur Erzeugung von Seitenflächen der Halbleiterschichtenfolge.
  • Das Strukturieren im Schritt C) kann mittels Lithografie erfolgen. Insbesondere werden dabei Seitenflächen der Halbleiterschichtenfolge erzeugt, insbesondere Mesaflanken. Damit entstehen sogenannte Halbleiterchipgräben und ein sogenannter Bondpadbereich wird geätzt.
  • Vorzugsweise erfolgt das Strukturieren von der Oberseite, also insbesondere von dem p-dotierten Halbleiterbereich, über die aktive Schicht zum n-dotierten Halbleiterbereich bis zum Wachstumssubstrat.
  • Das Wachstumssubstrat weist somit nach Schritt C) eine größere laterale Ausdehnung als die Halbleiterschichtenfolge auf.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist dieses einen Schritt D) auf, Aufbringen einer Opferschicht auf die Seitenflächen der Halbleiterschichtenfolge und auch im Schritt C) freigelegte Oberflächen des Wachstumssubstrats, die zum Entfernen des Wachstumssubstrats durch Laserabhebeverfahren eingerichtet ist. Vorzugsweise umfasst oder besteht die Opferschicht aus Siliziumnitrid oder Siliziumdioxid. Damit ist das Wachstumssubstrat in einem anschließenden Verfahrensschritt leicht ablösbar, denn die Opferschicht zersetzt sich zumindest teilweise bei dem sogenannten Laserabhebeverfahren (Laser-Lift-Off) und erzeugt damit eine vollständige Trennung des Wachstumssubstrats. Im Fall der Verwendung eines Wachstumssubstrats, das sich nicht für ein Laserabhebeverfahren eignet, kann alternativ ein mechanisches oder chemisches Trennverfahren angewandt werden. In diesem Fall übernimmt die Opferschicht auch die Funktion einer Schutzschicht für die nachgeordneten Schichten.
  • Dass eine Schicht oder ein Element "auf" oder "über" einer anderen Schicht oder einem anderen Element angeordnet oder aufgebracht ist, kann dabei hier und im Folgenden bedeuten, dass die eine Schicht oder das eine Element unmittelbar in direktem mechanischem und/oder elektrischem Kontakt auf der anderen Schicht oder dem anderen Element angeordnet ist. Weiterhin kann es auch bedeuten, dass die eine Schicht oder das eine Element mittelbar auf beziehungsweise über der anderen Schicht oder dem anderen Element angeordnet ist. Dabei können dann weitere Schichten und/oder Elemente zwischen der einen und der anderen Schicht beziehungsweise zwischen dem einen und dem anderen Element angeordnet sein.
  • Gemäß zumindest einer Ausführungsform kann das Verfahren einen zusätzlichen Schritt aufweisen, Rückschleifen und/oder Polieren der Oberseite der Halbleiterschichtenfolge.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist dieses einen zusätzlichen Schritt auf, Strukturieren der Passivierungsschicht. Damit kann ein leichter Zugang zur Stromaufweitungsstruktur erzeugt werden. Das Strukturieren der Passivierungsschicht kann beispielsweise lithografisch erfolgen.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt E) auf, Abscheiden einer Metallschicht zur Ausbildung eines ersten Anschlusskontaktes auf die dem Wachstumssubstrat abgewandte Seite der Halbleiterschichtenfolge und auf die Seitenflächen der Halbleiterschichtenfolge und auf die Opferschicht. Insbesondere erfolgt die Abscheidung strukturiert durch ein Ätzverfahren mit Lackmaske oder durch eine Abhebetechnik. Beispielsweise enthält die Metallschicht Gold oder Silber oder Aluminium.
  • Insbesondere bildet der erste Anschlusskontakt einen p-Anschlusskontakt. Mit anderen Worten bildet der p-Anschlusskontakt den p-Kontakt der Halbleiterschichtenfolge. Der p-Anschlusskontakt kann zum Beispiel ein Bondpad und/oder ein oder mehrere Kontaktstege oder eine Kontaktfläche aufweisen.
  • Insbesondere bedeckt die Metallschicht sowohl die Seitenflächen der Halbleiterschichtenfolge als auch die Oberseite der Halbleiterschichtenfolge und die Opferschicht zumindest bereichsweise oder vollständig. Vorzugsweise übernimmt die Metallschicht damit drei Funktionen. Zum einen die Funktion des p-Anschlusskontaktes. Zum anderen verspiegelt oder verkapselt die Metallschicht die Seitenflächen der Halbleiterschichtenfolge, die insbesondere Mesaflanken darstellen. Und zum Dritten bildet die Metallschicht eine sogenannte Bondpadfläche, die in Schritt I) freigelegt wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist dieses einen Schritt F) auf, Planarisieren durch Auffüllen von Bereichen lateral zur Halbleiterschichtenfolge mit einem dielektrischen Material bis mindestens zur Oberseite der Halbleiterschichtenfolge. Insbesondere kann das dielektrische Material Siliziumdioxid sein. Das Planarisieren kann beispielsweise mittels chemisch-mechanischem Polieren (CMP) erfolgen. Mit anderen Worten werden durch das Planarisieren im Schritt F) die Höhenunterschiede ausgeglichen und damit können anschließende Verfahrensschritte leichter durchgeführt werden. Zudem können Topografien für sogenanntes Waferbonden vermieden werden.
  • Gemäß zumindest einer Ausführungsform kann nach Verfahrensschritt E) oder F) ein zusätzlicher Schritt erfolgen, Abscheiden eines dielektrischen Materials auf die Halbleiterschichtenfolge und/oder die Metallschicht. Insbesondere bilden das dielektrische Material der im Schritt F) erzeugten Planarisierung und das zusätzlich aufgebrachte dielektrische Material eine Umhüllung der Halbleiterschichtenfolge.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist dieses einen Schritt G) auf, Ausbilden eines zweiten Anschlusskontaktes durch den aktiven Bereich. Insbesondere ist der zweite Anschlusskontakt ein n-Anschlusskontakt. Mit anderen Worten kontaktiert der n-Anschlusskontakt den n-dotierten Halbleiterbereich. Vorzugsweise ragt der n-Anschlusskontakt zumindest von der Oberseite der Halbleiterschichtenfolge über den aktiven Bereich in den n-dotierten Halbleiterbereich.
  • Gemäß zumindest einer Ausführungsform ist der zweite Anschlusskontakt in Seitenansicht auf das optoelektronische Bauelement als annähernde Rechteckform ausgeformt, wobei die Seitenflächen des zweiten Anschlusskontaktes mit einem dielektrischen Material passiviert sind. Durch die Abscheidung von Siliziumdioxid oder Siliziumnitrid kann das dielektrische Material erzeugt werden. Das dielektrische Material kann zur Passivierung der Schichten auf das p-Potential dienen. Die Kontaktierungsfläche zum n-dotierten Halbleiterbereich kann durch eine anisotrope Rückätzung erfolgen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist dieses einen Verfahrensschritt H) auf, Aufbringen eines permanenten Trägers auf die dem Wachstumssubstrat abgewandte Seite. Der Träger kann beispielsweise Silizium, Germanium, Metall, Keramik, Leiterplatte, Molybdän umfassen oder daraus bestehen. Zwischen dem Träger und dem Wachstumssubstrat kann ein Lotmetall und/oder eine Lotsperre aufgebracht werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist dieses einen Verfahrensschritt I) auf, Ablösen des Wachstumssubstrats und Freilegen der Metallschicht. Das Ablösen kann beispielsweise mit einem Laserabhebeverfahren, also mit dem Laser-Lift-Off-Verfahren erfolgen. Damit wird das Wachstumssubstrat entfernt.
  • Optional kann eine nasschemische Entfernung der Opferschicht oder der Opferschichtrückstände erfolgen. Damit wird die Metallschicht freigelegt und kann als Bondpad dienen. Insbesondere bildet die Metallschicht in Seitenansicht eine Ebene mit der Unterseite der Halbleiterschichtenfolge.
  • Gemäß zumindest einer Ausführungsform erfolgt nach Schritt G) kein weiterer Lithografieschritt. Insbesondere erfolgen die Schritte A) bis G) in der oben beschriebenen Reihenfolge, wobei nach Schritt G) kein Lithografieschritt erfolgt.
  • Gemäß zumindest einer Ausführungsform ist die im Schritt E) abgeschiedene Metallschicht ein p-Anschlusskontakt und bildet eine Verspiegelung auf den Seitenflächen der Halbleiterschichtenfolge. Zusätzlich kann die Metallschicht ein Bondpad, zumindest nach Schritt I), bilden.
  • Gemäß zumindest einer Ausführungsform erfolgt nach Verfahrensschritt I) ein zusätzlicher Schritt, Vereinzeln oder Durchtrennen der Halbleiterschichtenfolge zur Erzeugung von mehreren Halbleiterchips.
  • Gemäß zumindest einer Ausführungsform umfasst die Opferschicht Siliziumnitrid oder besteht daraus und/oder das dielektrische Material umfasst Siliziumoxid oder besteht daraus.
  • Gemäß zumindest einer Ausführungsform ist die laterale Ausdehnung der Halbleiterschichtenfolge und des Trägers, vorzugsweise nach Schritt I), also des fertigen Bauteils oder Bauelements gleich. Mit anderen Worten unterscheidet sich die laterale Ausdehnung der Halbleiterschichtenfolge von der lateralen Ausdehnung des Trägers um maximal 0,1; 0,5; 1; 2 oder 5 %.
  • Gemäß zumindest einer Ausführungsform ist die im Schritt E) abgeschiedene Metallschicht ein p-Anschlusskontakt und weist eine Dicke von mindestens 10 nm oder 30 nm auf. Mit anderen Worten ist die Metallschicht reflektierend ausgeformt. Die Oberseite der Halbleiterschichtenfolge wird von der Metallschicht bedeckt. Insbesondere erfolgt die Strahlungsemission der aktiven Schicht über die Unterseite der Halbleiterschichtenfolge, wobei die Metallschicht seitlich und in einer Ebene zum n-dotierten Halbleiterbereich angeordnet ist. Insbesondere ist die Ebene senkrecht zur Wachstumsrichtung der Halbleiterschichtenfolge orientiert.
  • Gemäß zumindest einer Ausführungsform ist der im Schritt G) ausgebildete zweite Anschlusskontakt ein n-Anschlusskontakt, wobei der n-Anschlusskontakt seitlich und in einer Ebene zum n-dotierten Halbleiterbereich angeordnet ist.
  • Gemäß zumindest einer Ausführungsform ist der im Schritt G) ausgebildete zweite Anschlusskontakt ein n-Anschlusskontakt, wobei der n-Anschlusskontakt und die Metallschicht Aluminium aufweisen oder daraus bestehen.
  • Gemäß zumindest einer Ausführungsform erfolgt das Freilegen der Metallschicht im Schritt I) durch nasschemische Entfernung der Opferschicht.
  • Gemäß zumindest einer Ausführungsform erfolgt zwischen den Schritten D) und E) ein zusätzlicher Schritt, Abscheiden einer Goldschicht auf einen Bereich der Opferschicht, die auf der Oberfläche des Wachstumssubstrats angeordnet ist. Mit anderen Worten bildet damit die Goldschicht im fertigen Bauelement ein Bondpad.
  • Gemäß zumindest einer Ausführungsform ist der im Schritt G) ausgebildete zweite Anschlusskontakt ein n-Anschlusskontakt und umfasst Silber oder ist aus Silber geformt. Der p-Anschlusskontakt kann zusätzlich ebenfalls aus Silber oder aus Aluminium geformt sein oder diese umfassen.
  • Gemäß zumindest einer Ausführungsform ist die Metallschicht aus Gold geformt.
  • Die Erfindung betrifft ferner ein optoelektronisches Bauelement. Vorzugsweise wird das optoelektronische Bauelement mit einem oben beschriebenen Verfahren hergestellt. Dabei gelten alle Definitionen und Ausführungen, die zum Verfahren gemacht werden, auch für das optoelektronische Bauelement und umgekehrt.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen. Es zeigen:
  • Die 1A bis 1K ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform,
  • die 2 bis 5D zeigen jeweils ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform.
  • In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden.
  • Die 1A bis 1K zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements.
  • In 1A wird ein Wachstumssubstrat 1, beispielsweise aus einem vorstrukturierten Saphirsubstrat, bereitgestellt. Auf diesem Wachstumssubstrat 1 wird eine Halbleiterschichtenfolge 2 aus einem n-Halbleiterbereich 23, einer aktiven Schicht (hier nicht gezeigt) und einem p-dotierten Halbleiterbereich 24 aufgebracht. Dem p-dotierten Halbleiterbereich 24 werden eine Stromaufweitungsstruktur 12, insbesondere aus ITO, und anschließend eine Passivierungsschicht 10, insbesondere aus Siliziumdioxid, nachgeordnet.
  • Die Halbleiterschichtenfolge 2 weist eine Oberseite 21 auf, die dem Wachstumssubstrat 1 abgewandt ist, und eine Unterseite 22 auf, die dem Wachstumssubstrat 1 zugewandt ist.
  • Die Passivierungsschicht 10 kann als dielektrischer Spiegel dienen. Zwischen dem Aufbringen der Stromaufweitungsstruktur 12, die insbesondere zur p-Kontaktierung dient, und der Passivierungsschicht 10 kann ein Temperschritt erfolgen.
  • In 1B ist das Strukturieren der Halbleiterschichtenfolge 2 von der Oberseite 21 bis höchstens zur Unterseite 22 der Halbleiterschichtenfolge 2 zur Erzeugung von Seitenflächen 26 der Halbleiterschichtenfolge 2 gezeigt. Das Strukturieren erfolgt insbesondere lithografisch.
  • In 1C ist das Abscheiden einer Opferschicht 3 auf die Seitenflächen 26 der Halbleiterschichtenfolge 2 und auf die im Schritt C) freigelegten Oberflächen 11 des Wachstumssubstrates 1 gezeigt. Die Opferschicht 3 dient zum späteren Entfernen des Wachstumssubstrates 1 durch Laserabhebeverfahren, die beispielsweise im Schritt I) erfolgt.
  • Optional kann nach dem Aufbringen der Opferschicht 3 ein Rückschleifen und/oder Polieren auf der Oberseite 21 oder den Seitenflächen 26 der Halbleiterschichtenfolge 2 erfolgen.
  • In 1D ist das lithografische Strukturieren der Passivierungsschicht 10 gezeigt. Damit werden insbesondere p-Kontaktöffnungen geschaffen, um einen Zugang zur Stromaufweitungsstruktur 12 zu erreichen. Damit kann ein p-Anschlusskontakt ausgeformt werden.
  • In 1E ist das Abscheiden einer Metallschicht 4 zur Ausbildung eines ersten Anschlusskontaktes gezeigt. Das Abscheiden erfolgt strukturiert und lithografisch. Insbesondere ist die Metallschicht 4 aus Aluminium geformt. Die Metallschicht 4 wird insbesondere zumindest bereichsweise auf der Oberseite 21 der Halbleiterschichtenfolge 2, auf den Seitenflächen 26 der Halbleiterschichtenfolge 2 und auf die freigelegten Oberflächen 11 des Wachstumssubstrates 1 angeordnet. Zwischen den freigelegten Oberflächen 11 des Wachstumssubstrates 1 und der Metallschicht 4 ist die Opferschicht 3 angeordnet. Die Metallschicht 4 dient damit zum Anschluss der Halbeiterschichtenfolge 2 über die Stromaufweitungsstruktur 12, also insbesondere der p-Kontaktschicht. Zum anderen dient die Metallschicht 4 als Verspiegelung und/oder Verkapselung der Seitenflächen 26 der Halbleiterschichtenfolge 2 und als Bondpadfläche, die in einem späteren Verfahrensschritt freigelegt wird.
  • In 1F ist der optionale Schritt das Planarisieren durch Auffüllen von Bereichen lateral zur Halbleiterschichtenfolge 2 mit einem dielektrischen Material 5 bis mindestens zur Oberseite der Halbleiterschichtenfolge 2 gezeigt. Insbesondere erstreckt sich das dielektrische Material 5 in Seitenansicht gesehen auf Höhe der Metallschicht 4, die über der Halbleiterschichtenfolge 2 angeordnet ist. Insbesondere ist das dielektrische Material 5 Siliziumdioxid. Vorzugsweise wird das dielektrische Material 5 lateral zur Halbleiterschichtenfolge 2 und/oder über der Oberseite 21 der Halbleiterschichtenfolge 2 angeordnet.
  • Das Planarisieren kann chemisch und mechanisch erfolgen. Damit werden Höhenunterschiede oder Topografieunterschiede für das Waferbonden vermieden.
  • Die 1G zeigt die Abscheidung von weiterem dielektrischem Material 5 über der Halbleiterschichtenfolge 2. Mit anderen Worten wird damit auch die auf der Halbleiterschichtenfolge 2 angeordnete Metallschicht 4 von dem dielektrischen Material 5 ummantelt.
  • In 1H ist das Ausbilden eines zweiten Anschlusskontaktes 8 durch den aktiven Bereich gezeigt. Insbesondere erfolgt die Ausbildung des zweiten Anschlusskontaktes 8, der insbesondere ein n-Anschlusskontakt ist, mittels Lithografie. Mit anderen Worten erstreckt sich der zweite Anschlusskontakt von dem dielektrischen Material 5 über den p-dotierten Halbleiterbereich und den aktiven Bereich in den n-dotierten Halbleiterbereich. Damit dient der zweite Anschlusskotkat als n-Kontakt zur Kontaktierung des n-Halbleiterbereichs.
  • In 1I werden die Seitenflächen des gebildeten zweiten Anschlusskontaktes passiviert. Die Passivierung erfolgt insbesondere mittels einem dielektrischen Material, beispielsweise Siliziumdioxid.
  • Die Passivierung des zweiten Anschlusskontaktes kann vorerst vollständig, das heißt auf den gesamten Oberflächen des zweiten Anschlusskontaktes, erfolgen. Anschließend kann eine anisotrope Rückätzung zur Freilegung des zweiten Anschlusskontaktes, also des Anschlusses zum n-dotierten Halbleiterbereich, erfolgen.
  • In 1J ist das Abscheiden eines Metalls zur n-Kontaktierung gezeigt. Das Metall kann beispielsweise Aluminium sein und gleichzeitig als Spiegel dienen. Das Metall für den zweiten Anschlusskontakt 8 kann sich sowohl in den n-dotierten Halbleiterbereich als auch auf der Oberseite der Halbleiterschichtenfolge 2 erstrecken. Anschließend kann eine Lotschicht 7 aufgebracht werden. Die Lotschicht 7 kann aus einem Lotmetall bestehen oder dieses aufweisen. Alternativ oder zusätzlich kann auch eine Lotsperrschicht abgeschieden werden (hier nicht gezeigt). Anschließend kann ein Träger 6, der insbesondere permanent ist, auf die Lotschicht 7 aufgebracht werden. In einem anschließenden Verfahrensschritt kann das Wachstumssubstrat 1 entfernt werden. Das Entfernen kann beispielsweise mittels eines Laserabhebeverfahrens erfolgen. Optional kann die Opferschicht durch nasschemische Entfernung entfernt werden.
  • Die Halbleiterschichtenfolge kann anschließend getrennt werden und damit mehrere Halbleiterchips erzeugt werden. Das Vereinzeln oder Trennen kann beispielsweise mittels Plasma erfolgen.
  • Insbesondere sind die laterale Ausdehnung der Halbleiterschichtenfolge 2 und die laterale Ausdehnung des Trägers 6 gleich groß.
  • Die Lithografieschritte, die üblicherweise auf der n-Seite der Halbleiterschichtenfolge 2 ausgeführt werden, werden auf die gegenüberliegende p-Seite der Halbleiterschichtenfolge 2 vorverlagert. Dadurch wird die Problematik vermieden, dass Wafer, die Run Out aufweisen – also eine Änderung lateraler Größen durch die Änderung von Verspannungsverhältnissen innerhalb der Schichtstrukturen des Wafers, beispielsweise durch das Entfernen des Wachstumssubstrats – mit Lithografiemasken bearbeitet werden müssen, die den Run Out kompensieren müssen. Auf diese Weise wird ein Ausbeuteverlust vermieden. Insbesondere kann ein optoelektronisches Bauelement 100 erzeugt werden, das eine Metallschicht 4 als Bondpad, insbesondere einen p-Kontakt als Bondpad, auf oder lateral zur Emissionsseite, also zur Unterseite 22 der Halbleiterschichtenfolge 2, aufweist. Die Metallschicht 4 dient gleichzeitig als Stromverteilungsschicht für den p-dotierten Halbleiterbereich, als Seitenflächenverspiegelung und als Bondpad für den p-Kontakt.
  • Bei Lithografieschritten auf dem n-dotierten Halbleiterbereich müssen grundsätzlich Run Out-Probleme berücksichtigt werden. Durch den Wegfall dieser Problematik kann die Ausbeute erhöht werden. Der hier beschriebene Prozessfluss führt zu einer vollständigen Verspiegelung der Epitaxieschicht auf der p-dotierten Halbleiterseite und an der Seitenfläche der Halbleiterschichtenfolge 2. Ein darunter angeordneter zweiter Spiegel zur Erhöhung der Reflektivität des Chiprandbereiches (Combo-Spiegel) kann entfallen. Die vollständige Verkapselung der p-dotierten Halbleiterseite und der Seitenflächen der Halbleiterschichtenfolge mit einem Metall beziehungsweise Lithiumnitrid verkapselt die Halbleiterschichtenfolge ideal und trägt somit zur Bauteilzuverlässigkeit bei.
  • Durch eine p-seitige Mesaätzung, bei der zusätzlich die Epitaxieschicht im Bereich des späteren Bondpads geätzt wird, kann das Epitaxie-Wachstumssubstrat freigelegt werden. Das freigelegte Wachstumssubstrat kann mit einer Opferschicht, insbesondere aus Siliziumnitrid, die später ein vollflächiges Entfernen des Wachstumssubstrats durch Laser-Lift-Off ermöglicht, erfolgen. Die Metallschicht kann derart aufgebracht werden, dass sie elektrischen Kontakt zum p-dotierten Halbleiterbereich oder zu einer vorher aufgebrachten p-Anschlussschicht hat und zugleich auf der Opferschicht im Bereich des Bondpads angeordnet ist. Die Metallschicht kann n-seitig als Bondpad genutzt werden, sobald das Laserabhebeverfahren das Wachstumssubstrat und die freiliegende Opferschicht entfernt hat.
  • Die 2 zeigt eine schematische Seitenansicht eines optoelektronischen Bauelements 100 gemäß einer Ausführungsform. Das Bauelement gemäß der 2 kann ähnlich dem Verfahren der 1A bis 1K mit folgenden Änderungen hergestellt werden. Vor Abscheiden der Metallschicht 4 (Verfahrensschritt der 1E) wird eine Goldschicht 9 aufgebracht. Die Goldschicht 9 kann lithografisch strukturiert abgeschieden werden. Insbesondere erfolgt die Abscheidung auf die freigelegte Oberfläche 11 des Wachstumssubstrats 1 lateral zur Halbleiterschichtenfolge 2. Optional können weitere Barriereschichten aufgebracht werden. Mit anderen Worten steht mit einem weiteren Lithografieschritt eine Goldoberfläche zur Verfügung, die als Bondpadfläche eingesetzt werden kann.
  • Die 3 zeigt eine schematische Seitenansicht eines optoelektronischen Bauelements gemäß einer Ausführungsform. Das optoelektronische Bauelement der 3 kann ähnlich dem Verfahren der 1A bis 1K hergestellt werden mit folgender Änderung. Hier wird lithografisch ein zweiter Anschlusskontakt 8, der insbesondere Silber umfasst, aufgebracht. Insbesondere erstreckt sich der zweite Anschlusskontakt 8 nicht an den Halbleiterschichtenfolgenrändern. Damit kann eine bessere Kontaktverspiegelung mittels eines weiteren Lithografieschritts erzeugt werden.
  • Insbesondere sind die Seitenflächen 26 der Halbleiterschichtenfolge 2 frei von Silber. Damit kann Korrosion und ein möglicher Kurzschluss vermieden werden.
  • Die 4 zeigt eine schematische Seitenansicht eines optoelektronischen Bauelements gemäß einer Ausführungsform. Das optoelektronische Bauelement kann analog dem Verfahren der 1A bis 1K hergestellt werden mit folgender Änderung. Im hier beschriebenen Verfahren wird die Metallschicht 4 nur auf der Oberseite 21 der Halbleiterschichtenfolge 2 angeordnet. Zusätzlich wird eine Goldschicht 9 sowohl auf der Oberfläche der Opferschicht 3 als auch auf den Seitenflächen 26 der Halbleiterschichtenfolge 2 und auf der Oberfläche 21 der Halbleiterschichtenfolge 2 angeordnet. Dies kann lithografisch erfolgen. Durch den zusätzlichen Lithografieschritt kann ein Wirebond erzeugt werden. Der Verlust der Silberverspiegelung an den Seitenflächen der Halbleiterschichtenfolge 2 und an der Randzone der Halbleiterschichtenfolge 2 kann mit dem Vorteil ausgeglichen werden, wenn Silber als Metallschicht 4 verwendet wird.
  • Die 5A bis 5D zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform. Das Bauelement der 5A wurde analog dem Bauelement des Verfahrens der 1A bis 1E hergestellt.
  • Anschließend wird im Bauelement der 5A eine Opferschicht 3 aufgebracht. Die Opferschicht 3 ist insbesondere aus Siliziumnitrid geformt. Damit kann eine Trennung der ersten und zweiten Anschlussschicht 4, 8 erfolgen. In 5B ist gezeigt, dass ein zweiter Anschlusskontakt 8 erzeugt wird. Es kann eine lithografische Strukturierung und Abscheidung eines Metalls zur Ausbildung eines zweiten Anschlusskontakts 8, insbesondere eines n-Kontakts und eines n-Bondpads erfolgen.
  • In 5C ist gezeigt, dass ein dielektrisches Material 5 lateral zur Halbleiterschichtenfolge 2 aufgebracht wird. Insbesondere ist das dielektrische Material 5 Siliziumdioxid. Anschließend kann ein chemisch-mechanisches Planarisieren erfolgen.
  • In 5D ist gezeigt, dass ein Dünnfilm-LED-Chip nach Verfahrensschritt E) erzeugt wurde, der sowohl den ersten Anschlusskontakt 4 als auch den zweiten Anschlusskontakt 8 auf der Unterseite 22, also auf der Emissionsseite, aufweist.
  • Die in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen und deren Merkmale können gemäß weiterer Ausführungsbeispiele auch miteinander kombiniert werden, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele zusätzliche oder alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombinationen selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 100
    optoelektronisches Bauelement
    1
    Wachstumssubstrat
    2
    Halbleiterschichtenfolge
    3
    Opferschicht
    4
    Metallschicht
    5
    dielektrisches Material
    6
    Träger
    7
    Lotschicht
    8
    zweiter Anschlusskontakt
    9
    Goldschicht
    10
    Passivierungsschicht
    11
    Oberfläche des Wachstumssubstrats
    12
    Stromaufweitungsstruktur
    21
    Oberseite
    22
    Unterseite
    23
    n-dotierter Halbleiterbereich
    24
    p-dotierter Halbleiterbereich
    25
    aktive Schicht
    26
    Seitenflächen der Halbleiterschichtenfolge

Claims (14)

  1. Verfahren zur Herstellung eines optoelektronischen Bauelements (100) mit den Schritten: A) Bereitstellen eines Wachstumssubstrats (1), B) Aufbringen einer Halbleiterschichtenfolge (2), die eine Oberseite (21) und Unterseite (22), mindestens einen n-dotierten Halbleiterbereich (23), mindestens einen p-dotierten Halbleiterbereich (24) und eine zwischen diesen Halbleiterbereichen angeordnete aktive Schicht (25) zur Strahlungserzeugung aufweist, wobei die Oberseite (21) dem Wachstumssubstrat (1) abgewandt und die Unterseite (22) dem Wachstumssubstrat (1) zugewandt ist, C) Strukturieren der Halbleiterschichtenfolge (2) von der Oberseite (21) bis höchstens zur Unterseite (22) der Halbleiterschichtenfolge (2) zur Erzeugung von Seitenflächen (26) der Halbleiterschichtenfolge (2), D) Aufbringen einer Opferschicht (3) auf die Seitenflächen (26) der Halbleiterschichtenfolge (2) und auf im Schritt C) freigelegten Oberflächen des Wachstumssubstrats (1), die zum Entfernen des Wachstumssubstrats (1) durch Laserabhebeverfahren eingerichtet ist, E) Abscheiden einer Metallschicht (4) zur Ausbildung eines ersten Anschlusskontaktes auf die dem Wachstumssubstrat (1) abgewandte Seite der Halbleiterschichtenfolge (2), auf die Seitenflächen (26) der Halbleiterschichtenfolge (2) und auf die Opferschicht (3), G) Ausbilden eines zweiten Anschlusskontaktes (8) durch den aktiven Bereich (25), H) Aufbringen eines permanenten Trägers (6) auf die dem Wachstumssubstrat (1) abgewandte Seite der Halbleiterschichtenfolge (2), und I) Ablösen des Wachstumssubstrats (1) und Freilegen der Metallschicht (4).
  2. Verfahren nach Anspruch 1, das nach Schritt I) frei von Lithografieschritten ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die im Schritt E) abgeschiedene Metallschicht (4) ein p-Anschlusskontakt, eine Verspiegelung auf den Seitenflächen (26) der Halbleiterschichtenfolge (2) und ein Bondpad nach Schritt I) bildet.
  4. Verfahren nach einem der vorhergehenden Ansprüche, das einen zusätzlichen Schritt F) nach Schritt E) aufweist: Planarisieren durch Auffüllen von Bereichen lateral zur Halbleiterschichtenfolge (2) mit einem dielektrischen Material (5) bis mindestens zur Oberseite (21) der Halbleiterschichtenfolge (2).
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Opferschicht (3) Siliziumnitrid umfasst und das dielektrische Material (5) Siliziumoxid ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die laterale Ausdehnung der Halbleiterschichtenfolge (2) und des Trägers (6) des fertigen Bauteils gleich ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die im Schritt E) abgeschiedene Metallschicht (4) ein p-Anschlusskontakt mit einer Dicke von mindestens 10 nm ist und die Oberseite (21) der Halbleiterschichtenfolge (2) bedeckt, wobei die Strahlungsemission der aktiven Schicht (25) über die Unterseite (22) der Halbleiterschichtenfolge (2) erfolgt, wobei die Metallschicht (4) seitlich und in einer Ebene zum n-dotierten Halbleiterbereich (23) angeordnet ist, wobei die Ebene senkrecht zur Wachstumsrichtung (1) der Halbleiterschichtenfolge (2) orientiert ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei der im Schritt G) ausgebildete zweite Anschlusskontakt (8) ein n-Anschlusskontakt ist, wobei der n-Anschlusskontakt seitlich und in einer Ebene zum n-dotierten Halbleiterbereich (23) angeordnet ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei der im Schritt G) ausgebildete zweite Anschlusskontakt (8) ein n-Anschlusskontakt ist, wobei der n-Anschlusskontakt und die Metallschicht (4) Aluminium aufweisen.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Freilegen der Metallschicht (4) im Schritt I) durch nasschemische Entfernung der Opferschicht (3) erfolgt.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei zwischen den Schritten D) und E) ein zusätzlicher Schritt erfolgt: Abscheiden einer Goldschicht (9) auf einen Bereich der Opferschicht (3), die auf der Oberfläche des Wachstumssubstrat (1) angeordnet ist.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei der im Schritt G) ausgebildete zweite Anschlusskontakt (8) ein n-Anschlusskontakt ist und Silber umfasst.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Metallschicht (4) aus Gold geformt ist.
  14. Optoelektronisches Bauelement (100), das nach einem Verfahren gemäß zumindest einem der vorhergehenden Ansprüche erhältlich ist.
DE102016103353.7A 2016-02-25 2016-02-25 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement Pending DE102016103353A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016103353.7A DE102016103353A1 (de) 2016-02-25 2016-02-25 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US15/775,817 US10622508B2 (en) 2016-02-25 2017-02-24 Method for manufacturing an optoelectronic component, and optoelectronic component
PCT/EP2017/054371 WO2017144683A1 (de) 2016-02-25 2017-02-24 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016103353.7A DE102016103353A1 (de) 2016-02-25 2016-02-25 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Publications (1)

Publication Number Publication Date
DE102016103353A1 true DE102016103353A1 (de) 2017-08-31

Family

ID=58159091

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016103353.7A Pending DE102016103353A1 (de) 2016-02-25 2016-02-25 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Country Status (3)

Country Link
US (1) US10622508B2 (de)
DE (1) DE102016103353A1 (de)
WO (1) WO2017144683A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221392A1 (en) * 2007-04-26 2013-08-29 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Body and Method for Producing the Same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
DE10245631B4 (de) 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
CN100561758C (zh) * 2004-10-22 2009-11-18 首尔Opto仪器股份有限公司 氮化镓化合物半导体发光元件及其制造方法
US8963175B2 (en) 2008-11-06 2015-02-24 Samsung Electro-Mechanics Co., Ltd. Light emitting device and method of manufacturing the same
JP5368620B1 (ja) 2012-11-22 2013-12-18 株式会社東芝 半導体発光素子及びその製造方法
DE102013105870A1 (de) 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221392A1 (en) * 2007-04-26 2013-08-29 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Body and Method for Producing the Same

Also Published As

Publication number Publication date
US20190013434A1 (en) 2019-01-10
US10622508B2 (en) 2020-04-14
WO2017144683A1 (de) 2017-08-31

Similar Documents

Publication Publication Date Title
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE102010034665B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2122697B1 (de) Strahlung emittierender halbleiterkörper mit einer für die emittierte strahlung durchlässigen, elektrisch leitenden kontaktschicht
DE102011011140A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
EP2612372B1 (de) Leuchtdiodenchip
DE102012112530A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
EP1794816B1 (de) Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
EP1592070B1 (de) Strahlungsemittierendes und/oder -empfangendes Halbleiterbauelement und Verfahren zur strukturierten Aufbringung eines Kontakts auf einen Halbleiterkörper
DE102009059887A1 (de) Optoelektronischer Halbleiterchip
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE102009060749A1 (de) Optoelektronischer Halbleiterchip und Verwendung einer auf AIGaN basierenden Zwischenschicht
DE102016113002B4 (de) Bauelemente mit verbesserter Effizienz und Verfahren zur Herstellung von Bauelementen
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE102014105999A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016104965A1 (de) Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
DE102012112771A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016103353A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102019131502A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
WO2019002097A1 (de) Halbleiterchip mit transparenter stromaufweitungsschicht

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication